微机原理考试重点

第三章处理器总线时序与系统总线3.22填空题：（1）8086／8088 CPU执行指令中所需操作数地址由（寻址方式和地址寄存器）计算出（16 ）位偏移量部分送（IP ），由（段地址加上偏移量部分）最后形成一个（20 ）位的内存单元物理地址。

（2）8086／8088 CPU在总线周期的T1 ，用来输出（20）位地址信息的最高（ 4 ）位，而在其它时钟周期，则用来输出（状态）信息。

（3）8086／8088 CPU复位后，从（FFFF0H ）单元开始读取指令字节，在其中设置一条（无条件转移）指令，使CPU对系统进行初始化。

（4）8086系统的存储体系结构中，1M字节存储体分（两）个存储体，每个存储体的容量都是（512K ）字节，其中和数据总线D15～D8相连的存储体全部由（奇地址）单元组成，称为高位字节存储体，并用（高电平）作为此存储体的选通信号。

（5）用段基值及偏移地址来指明一内存单元地址称为（物理地址）。

第四章指令系统4.12 8086状态标志寄存器中，作为控制用的标志位有（ 3 ）个，其中，不可用指令操作的是（DF、IF、TF）4.25利用字串操作指令,将1000H~10FFH单元全部清零。

CLDMOV DI,1000HMOV CX,100HMOV AL,0REP STOSB4.27 编程计算((X+Y)*10)+Z)/X，X、Y、Z都是16位无符号数，结果存在RESULT开始的单元.。

MOV AX,XADD AX,YMOV BX,0AHMUL BXADD AX,ZADC DX,0HMOV BX,XDIV BXMOV RESUL T,AXMOV RESUL T+2,DXHL T第五章汇编语言程序设计主要内容：汇编语言程序设计。

主要介绍汇编语言程序的设计方法与编程原理，重点掌握算术运算程序、字符串处理程序、码制转换程序、子程序设计程序、常用DOS和BIOS功能调用程序、汇编语言常用伪指令。

4）MOV AX,DSEGA DDRMOV DS, AXMOV ES,AXMOV SI, OFFSET B1ADDRMOV DI,OFFSET B2ADDRMOV CX,NCLDREP MOVSBHLT本程序实现了什么功能？【答】将B1ADDR中N个字节数据传送到B2A DDR开始的15个存储单元。

1冯•诺依曼关于计算机系统运行的核心思想是程序存储和程序控制两个概念2：微机系统的结构特点，是把运算器和控制器部件集成一块集成电路芯片内，该芯片被称为微处理器CPU。

3:微机系统采用总线结构，按照所传送信息的类型的不同，总线可分为地址总线AB数据总线DB控制总线CB4:微机的工作过程，是取指令、分析指令和执行指令三个步骤不断循环。

5:8088CPl有20位地址总线，可直接寻址的内存空间是1MB相应的物理地址范围为00000H 到FFFFFH。

6：8088CPU内部有四个16位段寄存器，分别是代码段寄存器CS数据段寄存器DS堆栈段寄存器SS和附加段寄存器ES7:从编程结构来看，8086CPU可分为总线接口部件BIU和执行部件EU两大部分，前者的主要功能是控制与片外的数据传送（存储器和I/O 口），后者的主要功能是分析执行指令。

8：ALU单元在8086CPU勺执行部件EU中，可进行算术运算和逻辑运算。

EU包括ALU，通用寄存器和状态寄存器。

BIU 有段寄存器、指令指针、地址加法器和指令队列缓冲器组成。

9: 8086CPU内部指令队列为6B; 8088内部指令队列为4B。

10: 8086CPU被复位后，其内部一些寄存器状态为：标志寄存器F=0000H代码段寄存器CS=0FFFFH11: 8088CPU的20位地址总线中，高四位是地址/状态复用总线；低八位是地址/数据复用总线。

12: CPU中得两个基址寄存器分别是数据段寄存器基址BX堆栈段寄存器基址BP两个变址寄存器分别是源变址寄存器SI、目的变址寄存器DI。

13: 8086CPU中有一个16位标志寄存器，其中包括6个状态标志和3个控制标志。

14：在最小工作模式下，8086、8088微机系统的控制信号由CPU直接产生；而在最大工作模式下，控制信号则由总线控制器8288根据CPU的控制而产生，系统可以配置多个协处理器。

15:要把一项数据写入某I/O端口，8088CPI产生的下列控制信号电平状态为：RD=1 WR=0M/IO=1。

微机原理复习资料一、选择题1、某单元在数据段中，已知DS=1000H，偏移地址为1200H，则它的物理地址为（B）A 10000HB 11200HC 12100HD 13000H2、某系统中，已知SS=2360H，SP=0800H，若将20H个字节的数据入栈，则SP 的内容为（D）A 0780HB 0820HC 23E20HD 07E0H3、改变( C)寄存器的值，可改变堆栈中栈顶元素的位置。

(A) BP (B) IP (C) SP (D) BX4、加减类运算指令对标志位的状态(A )。

(A) 有影响(B) 部分影响(C) 无影响(D) 任意5、当AH=( C)时，执行INT 21H指令可在屏幕上显示一组字符。

(A) 01H (B) 02H (C) 09H(D) 0AH6、8255A的方式选择控制字为80H其含义为(C)。

(A)A B C 口全为输入 (B) A口为输出，其他为输入(C) A B为方式0(D)AB C口均为方式0，输出7、设串行异步通信的数据格式是：1个起始位，7个数据位，1个校验位，1个停止位，若传输率为1200，则每秒钟传输的最大字符数为(C )。

（A）10个（B）110个（C）120个（D）240个8、异步串行通信中，收发双方必须保持（A）。

（A）收发时钟相同（B）停止位相同（C）数据格式和波特率相同（D）以上都正确9、8253的计数器的最大计数初值是（ D）。

(A) 65536 (B) FFFFH (C) FFF0H (D) 0000H10、下列芯片中，可用作CPU与8位A/D转换器之间接口的是(C )。

(A) 8251 (B) 8254 (C) 8255 (D) 825911、从转换工作原理上看，(B)的A/D转换器对输入模拟信号中的干扰抑制能力较强。

(A) 逐次逼近式 (B) 双积分型 (C) 并行比较式 (D) 电压频率式12、按键的抖动是由（C）造成的。

(A) 电压不稳定 (B) 电流不稳定(C) 机械运动抖动和接触不稳定 (D) 按键速度太慢13、如果一个堆栈从地址1250H：0100H开始，SP=0050，则SS的段地址是（B）A、12600HB、1260HC、1265HD、125BH14、若已知[X]补=11101011B，[Y]补=01001010B，则[X – Y ]补=（A）A、10100001BB、11011111BC、10100000BD、溢出15、在中断方式下，外设数据输入到内存的路径是(D)。

《微机原理及其应用》复习重点1.计算机基本原理：包括计算机的定义、基本组成部分、工作原理、运算方式等方面的内容。

了解计算机的基本原理是理解微机原理及其应用的基础。

2.微处理器结构与工作原理：重点学习微处理器的结构和工作原理，包括控制器、运算器、寄存器、数据通路等方面的内容。

掌握微处理器的结构和工作原理对于理解微机的运行机制非常重要。

3. 存储器：包括RAM、ROM、Cache等存储器的结构、工作原理和应用。

了解存储器的结构和工作原理，以及存储器的应用场景，对于理解计算机的存储机制非常重要。

4.输入输出设备：包括键盘、鼠标、显示器、打印机等输入输出设备的原理和应用。

了解输入输出设备的原理和工作方式，以及它们在计算机系统中的作用，对于理解计算机的输入输出过程非常重要。

5.总线结构与中断机制：了解总线的结构和工作原理，以及中断机制的原理和应用。

掌握总线结构和中断机制对于理解计算机的数据传输和处理过程非常重要。

6.操作系统：了解操作系统的基本原理和功能，包括进程管理、内存管理、文件系统等方面的内容。

掌握操作系统的基本原理和功能对于理解计算机系统的运行和管理非常重要。

7.程序设计：掌握汇编语言和高级语言的基本语法和编程技巧，能够进行简单的程序设计和调试。

熟练掌握编程技巧对于应用微机原理进行程序开发和调试非常重要。

8.微机应用：了解微机在各个领域的应用，包括科学计算、数据处理、嵌入式系统等方面的内容。

了解微机的应用场景和应用方法，对于实际应用微机原理非常重要。

在复习《微机原理及其应用》时，可以通过阅读教材、参考书籍、查阅资料等多种途径进行学习。

可以结合实际操作，通过搭建实验环境、进行实验操作，加深对微机原理和应用的理解和掌握。

除了对重点内容进行深入理解和掌握外，还应该进行习题练习和实践操作。

通过解答习题和进行实践操作，加深对微机原理及其应用的理解和应用能力。

最后，要进行系统性的复习和总结。

可以制定复习计划，按照计划进行复习，对每个重点内容进行总结和归纳，形成自己的复习笔记和思维导图。

微机原理复习第1章绪论1、微型计算机：–以微处理器（CPU）为核心，配上大规模集成电路的存储器（ROM/RAM）、输入/输出接口电路及系统总线等所组成的计算机。

2、三组总线地址总线AB–单向，位数n决定CPU可寻址的内存容量数据总线DB–双向，CPU与存储器、外设交换数据的通路控制总线CB–双向，传输控制信号和状态信号3、各进制数间的转换非十进制数到十进制数间的转换按相应进位计数制的权表达式展开，在按十进制求和。

如：1011 0111B=（183）D；14FBH=（5371）D十进制数到非十进制数的转换（1）十进制到二进制整数部分：除2取余小数部分：乘2取整例如：12.125D=（1100.001）B（2）十进制到十六进制的转换整数部分：除16取余小数部分：乘16取整二进制与十六进制间的转换用4位二进制数表示1位十六进制数例如：（0101 1000 1001.1100）B=（5 8 9.C）H划分的时候以小数点位分界线，整数部分从最低位开始划，前面不够补零，不影响大小小数部分从最高位开始，后面不够补零，也不影响大小第2章8086 CPU2、8086CPU内部寄存器3、8086微处理器的标志寄存器8086 CPU中的标志位－状态标志FLAGS寄存器中共有6个状态标志位–CF，进位标志。

–PF位，奇偶校验标志。

–AF，辅助进位标志。

–ZF，全零标志。

–SF，符号标志。

–OF ，溢出标志位。

8086 CPU中的标志位－控制标志FLAGS寄存器中共有3个控制标志位–TF，单步标志。

–IF，中断标志。

–DF，方向标志。

题1：已知某存储单元所在的段地址为1900H，偏移地址为8000H，试求出该单元所在的物理地址？第二章作业第2题：8086CPU内部由那两部分组成？他们大致是如何工作的？8086 CPU由指令执行单元和总线接口单元两部分组成。

工作过程：1）读存储器2）EU从指令队列中取走指令，经EU控制器译码分析后，向各部件发控制命令，以完成执行指令的操作3）指令队列满，则BIU处于空闲状态4）指令执行过程中，如果需要进行存取数据，EU就要求BIU完成相应的总线周期?5）在程序转移时，先清空队列，再去新的地址处取指。

微机原理1、8086 从功能上分成两全局部：总线接口单元BIU〔负责 8086CPU与储藏器和 I/O 设备间的信息传达。

〕，执行单元 EU 〔负责指令的执行。

〕2、执行工作方式： 8 位微办理器〔串行工作〕， 8086〔并行工作〕。

3、8086 微办理器的执行环境：地址空间，根本程序执行存放器，堆栈， I/O 端口。

4、根本的程序执行存放器〔8086〕：8 个通用存放器、 1 个指令指针存放器、 1 个标志存放器、 4 个段存放器5、8086 的 16 位通用存放器是：AX〔累加器〕 BX〔基址存放器〕 CX〔计数〕 DX〔数据〕：数据寄存器SI〔源变址〕 DI〔目的变址〕 BP〔基址指针〕 SP〔货仓指针〕：指针存放器6、8086 的 8 位通用存放器是：AL BL CL DL〔低8 位〕AH BH CH DH〔高8 位〕7、16 位的段存放器： CS、SS、DS、ES8、16 位 FLAGS存放器包括一组状态标〔 SF,ZF,OF，CF,AF，PF〕、一个控制标志〔 DF〕和两个系统标志〔 IF,TF 〕9、下一条将要执行指令的PA=〔CS〕内容左移 4 位+〔IP 〕10、逻辑地址的形式为：段存放器：偏移地址；物理地址=段存放器（D S/CS/SS/ES〕左移四位 +偏移地址11、寻址方式：〔1〕马上数寻址方式〔 2〕存放器寻址方式〔 3〕直接寻址方式〔 4〕存放器间接寻址方式〔 5〕存放器相对寻址方式[ 马上方式，存放器方式，储藏器方式]12、最小组态：就是系统中只有一个 8088/8086 微办理器，全部的总线控制信号，都是直接由 CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。

最大组态：系统中能够只有一个微办理器，也能够有两个或两个以上的微办理器，其中一个为主办理器，即 8086/8088CPU，其他的微办理器称之为协处理器，它们是协助主办理器工作的。

1.了解Cpu的组成，2大组成部件、内部寄存器等，一些重要引脚的含义。

2.一些关键寄存器的使用
3.中断向量的概念，计算方法
4.堆栈操作中，寄存器的变化
5.重要的寻址方式
6.串行异步通信中波特率的计算方法，帧格式
7.接口定义
8.储存器、io的读写时序
9.主频、总线周期、时钟周期的概念
10.标志寄存器中的标志位的作用
11.汇编程序
12.动态存储器概念
13.汇编程序中段的概念
14.中断控制器的基本应用，优先级
15.8255芯片的A、B、C口的区别
16.中断的概念
17.8253计数器的应用
18.简单算法的汇编语言编程。

微机原理复习资料填空题（1）对于指令XCHG BX,BP+SI,如果指令执行前,BX= 561AH, BP=0200H, SD = 0046H, SS = 2F00H, 2F246H = 58H,2F247H = FFH,则执行指令后,BX=__FF58H_,2F246H = __1AH__, 2F247H=__56H__;（2）近过程NEAR的RET指令把当前栈顶的一个字弹出到__IP__;远过程FAR 的RET指令弹出一个字到 _IP__后又弹出一个字到___CS___;（3）中断返回指令IRET执行后,从栈堆顺序弹出3个字分别送到__IP___、___CS___、___PSW__;（4）设SS=1C02H,SP=14A0H,AX=7905H,BX=23BEH,执行指令PUSH AX 后,SS=__1C02H__,SP=__149EH__;若再执行指令：PUSH BXPOP AX后,SP=__149EH__,AX=__23BEH_,BX=__23BEH__;5 设SS=2250H,SP=0140H,若在堆栈中存入5个数据,则栈顶的物理地址为__0136H_,如果再从堆栈中取出3个数据,则栈顶的物理地址为__013CH___;选择题各小题只有一个正确答案1执行下列三条指令后： DMOV SP,1000HPUSH AXCALL BXa. SP＝1000H；b. SP＝0FFEH；c. SP＝1004H；d. SP＝0FFCH；2要检查寄存器AL中的内容是否与AH相同,应使用的指令为： Ca. AND AL, AHb. OR AL, AHc. XOR AL, AHd. SBB AL, AH3指令JMP NEAR PTR L1与CALL L1L1为标号的区别在于： Ba. 寻址方式不同；b. 是否保存IP的内容；c. 目的地址不同；d. 对标志位的影响不同;解：1D PUSH AX则AX入栈,SP=0FFEH；CALL BX则IP入栈,SP=0FFCH2C 异或,若相同,则AL=0,ZF＝1;3B4MOV AX,BXSI的源操作数的物理地址是： A ;a.DS×16+BX+SIb.ES ×16+BX+SIc. SS ×16+BX+SId.CS ×16+BX+SI5MOV AX,BPDI的源操作数的物理地址是___D____;a.DS×16+BX+DIb.ES ×16+BX+DIc. SS ×16+BX+DId.CS ×16+BX+DI6MOV AX,ES:BX+SI的源操作数的物理地址是___B_____;a.DS×16+BX+SIb.ES ×16+BX+SIc. SS ×16+BX+SId.CS ×16+BX+SI7假设SS=1000H,SP=0100H,AX=6218H,执行指令PUSH AX后,存放数据62H 的物理地址是____D____;8下列指令中有语法错误的是___A_____;A. MOV SI, DS:DIB. IN AL,DXC. JMP WORD PTRSID. PUSH WORD PTRBP+SI9JMP NEAR PTRDI 是___C___;A.段内直接转移B.段间直接转移C.段内间接转移D.段间间接转移10下面哪条指令无法完成AX 的内容清0的任务 DA. AND AX, 0 AX, AXC. XOR AX, AX AX, AX11对于下列程序段：NEXT: MOV AL, SIMOV ES:DI, ALINC SIINC DILOOP NEXT也可用下面哪条指令完成同样的功能 AA. REP MOVSB MOVSWC. REP STOSBD. REP STOSW12对于下列程序段：AGAIN: MOV ES:DI, AXINC DIINC DILOOP AGAIN可用下面哪条指令完成相同的功能 CA. REP MOVSBB. REP LODSWC. REP STOSWD. REP STOSB13执行下列三条指令后,SP 存储内容为 C ;MOV SP,1000HPOP BX ；SP+2INT 21H ；将IP 、CS 、PSW 的内容入栈,SP-6A.SP=1002HB.SP=0FFAHC.SP=0FFCHD.SP=1004H1. 8086CPU 的M/IO 信号在访问存储器时为 高 电平,访问IO 端口时为 低电平;2. 根据传送信息的种类不同,系统总线分为 数据总线 、 地址总线 和 控制总线 ;3. 三态逻辑电路输出信号的三个状态是 高电平 、 低电平 和 高阻态 ;4. 在8086的基本读总线周期中,在1T 状态开始输出有效的ALE 信号；在2T 状态开始输出低电平的RD 信号,相应的DEN 为__低__电平,R DT/为__低__电平；引脚AD 15 ~ AD 0上在1T 状态期间给出地址信息,在4T 状态完成数据的读入;5. 微机中的控制总线提供 H ;A. 数据信号流；B. 存储器和I/O 设备的地址码；C. 所有存储器和I/O 设备的时序信号；D. 所有存储器和I/O 设备的控制信号；E. 来自存储器和I/O 设备的响应信号；F. 上述各项；G. 上述C,D 两项；H. 上述C,D 和E 三项;6. 微机中读写控制信号的作用是 E ;A ．决定数据总线上数据流的方向；B ．控制存储器操作读/写的类型；C ．控制流入、流出存储器信息的方向；D ．控制流入、流出I/O 端口信息的方向；E ．以上所有;7. 8086最大系统的系统总线结构较最小系统的系统总线结构多一个芯片 8288总线控制器_;8. 微机在执行指令 MOV DI,AL 时,将送出的有效信号有 B C ;A ．RESET B.高电平的IO M/信号 C.WR D.RD9. 微型计算机的ALU 部件是包含在 D 之中;A 、存贮器B 、I/O 接口C 、I/O 设备D 、CPU10. 80386微型计算机是32位机,根据是它的 D ;A 、地址线是32位B 、数据线为32位C 、寄存器是32位的D 、地址线和数据线都是32位11. 某数存于内存数据段中,已知该数据段的段地址为2000H,而数据所在单元的偏移地址为0120H,该数的在内存的物理地址为 B ;A ．02120H12. 8086最小方式下有3个最基本的读写控制信号,它们是M/IO̅̅̅、 RD ̅̅̅̅ 和 WR̅̅̅̅̅ ；8086最大方式下有4个最基本的读写控制信号,它们是MEMR 、MEMW ̅̅̅̅̅̅̅̅̅̅ 、 IOR ̅̅̅̅̅ 和 IOW̅̅̅̅̅̅ . 13. 8086执行指令MOV AX, SI 时,在其引脚上会产生 存储器读 总线操作；执行指令OUT DX, AX 时在其引脚上会产生 IO 写 总线操作;14. 8086 CPU 工作在最大方式,引脚MX MN/应接__地__;15. RESET 信号在至少保持4个时钟周期的 高 电平时才有效,该信号结束后,CPU 内部的CS 为 0FFFFH ,IP 为 0000H ,程序从 0FFFF0H 地址开始执行;16. 在构成8086最小系统总线时,地址锁存器74LS373的选通信号G 应接CPU 的ALE 信号,输出允许端OE 应接 地 ；数据收发器74LS245的方向控制端DIR 应接 R DI/信号,输出允许端E 应接DEN 信号;17. 8086 CPU 在读写一个字节时,只需要使用16条数据线中的8条,在 1 个总线周期内完成；在读写一个字时,自然要用到16条数据线,当字的存储对准时,可在 1 个总线周期内完成；当字的存储为未对准时,则要在 2 个总线周期内完成;18. CPU 在 3T 状态开始检查READY 信号,__高_电平时有效,说明存储器或I/O端口准备就绪,下一个时钟周期可进行数据的读写；否则,CPU 可自动插入一个或几个 等待周期T W ,以延长总线周期,从而保证快速的CPU 与慢速的存储器或I/O 端口之间协调地进行数据传送;19. 8086最小方式下,读总线周期和写总线周期相同之处是：在 1T 状态开始使ALE 信号变为有效 高 电平,并输出IO M/信号来确定是访问存储器还是访问I/O 端口,同时送出20位有效地址,在1T 状态的后部,ALE 信号变为 低 电平,利用其下降沿将20位地址和BHE 的状态锁存在地址锁存器中；相异之处从 2T 状态开始的数据传送阶段;20. 8086 CPU 有 20 条地址总线,可形成 1MB 的存储器地址空间,可寻址范围为 00000H--FFFFFH;地址总线中的 16 条线可用于I/O 寻址,形成 64KB 的输入输出地址空间,地址范围为 0000H--FFFFH ;PC 机中用了 10 条地址线进行I/O 操作,其地址空间为 1KB ,可寻址范围为000H—3FFH ;21.对于微机而言,任何新增的外部设备,最终总是要通过 I/O接口与主机相接;22.在主机板外开发一些新的外设接口逻辑,这些接口逻辑的一侧应与 I/O设备相接,另一侧与系统总线相接;23.CPU与I/O接口之间的信息一般包括数据 , 控制和状态三种类型,这三类信息的传送方向分别是双向 , 输出和输入;24.CPU从I/O接口的状态R 中获取外设的“忙”,“闲”或“准备好”信号;25.I/O数据缓冲器主要用于协调CPU与外设在速度上的不匹配;26.从I/O端口的地址空间与存储器地址空间的相对关系的角度来看,I/O端口的编址方式可以分为统一和独立两种方式;27.8086CPU用 IN 指令从端口读入数据,用 OUT 指令向端口写入数据;28.需要靠在程序中排入I/O指令完成的数据输入输出方式有 B C ;ADMA B程序查询方式 C中断方式29.计算机主机与外设采用 D 方式传送批量数据时,效果最高;A. 程序查询方式B. 中断方式C. DMA方式D. I/O处理机30.当采用 A 式时,主机与外设的数据传送是串行工作的;A.程序查询方式B.中断方式C．DMA方式 O处理机31.CPU被动, 处设主动的接口方式为 D ;A.无条件程控方式B.查询控制方式C. DMA方式D. 中断控制方式32.在DMA传送过程中,控制总线的是 C ;B.外部设备控制器 D.存储器33.在DMA传送过程中,CPU与总线的关系是 D ;A.只能控制数据总线B.只能控制地址总线C.与总线短接D.与总线隔离34.下列哪一个器件可以用来设计简单的输入接口电器 B ;A．锁存器 B.三态缓冲器C.反向器D.译码器1.硬件中断可分为__INTR__和__NMI__两种;2.CPU响应可屏蔽中断的条件是_ IF=1 __,__现行指令执行完_,__没有NMI请求和总线请求 ;3.8259A有两种中断触发方式,分别是电平触发和上升沿触发 ;4.8259A有___7____个命令字,3片8259A级联合后可管理___22___级中断;5.若某外设的中断类型型号为4BH,则在8259A管理的中断系统中该中断源的中断请求信号应连在8259A的IR3 引脚,且对应的中断向量地址为0012CH ;6.设某微机系统需要管理64级中断,问组成该中断机构时需 9 片8259A;7.IBM PC/XT机中如果对从片8259写入的ICW2=60H,则IR7的中断类型码是67H ;8.在中断响应周期内,将IF置0是由____ A ____;A．硬件自动完成的 B.用户在中断服务程序中设置的C.关中断指令完成的9.中断向量可以提供____ C ____;A.被选中设备的起始地址B.传送数据的起始地址C.中断服务程序的入口地址D.主程序的断点地址10.8086CPU可屏蔽中断 INTR为 B 时, CPU获得中断请求.A. 低电平B. 高电平C. 上升沿触发D. 下降沿触发11.中断向量地址是_____ C ____;A.子程序入口地址B.存放中断服务程序入口地址的地址C.中断服务程序入口地址D.主程序的断点地址12.一片8259A占两个I/O端口地址,若使用地址线A1来选择端口,其中一个端口地址为92H,则另一个端口地址为____ D ____;13.当多片8259A级联使用时,对于8259A从片,信号CAS0~CAS2是___ A _____;A.输入信号B.输出信号C.输入/输出信号14.下面的中断中,只有____ D ____需要硬件提供中断类型码;n15. 8259A中的中断服务寄存器用于___ B ___;A.指示有外设向CPU发中断请求B.指示有中断服务正在进行C.开放或关闭中断系统16.当多片8259A级联使用时,对于主8259A,信号CAS0~CAS2是____ B ____;A.输入信号B.输出信号C.输入/输出信号8259工作在优先级自动循环方式,则IRQ2的中断请求被响应并且服务完毕以后,优先级最高的中断源是 B ;A、IRQ0B、IRQ3C、IRQ5D、IRQ717. PC机采用中断向量表来保存中断向量,已知物理地址为30H的存储单元依次存放58H,1FH,00H和A1H四个字节,则该向量对应的中断类型号和中断服务程序的入口地址是___ C ___;, 1F58: A100H , 1F58: A100H, A100: 1F58 H , 1F58: A100H1.某一测控系统要使用一个连续方波信号,如果使用8253可编程定时/计数器来实现此功能,则8253应工作在方式____3_____;2.利用8253芯片产生周期为5ms的方波信号,若输入的时钟频率为1MHz,那么8253的工作方式为___3___,计数初值为___5000___;3.利用8253芯片产生一个中断请求信号,若输入的时钟频率为2MHz,且要求延时10ms后产生有效的中断请求信号,则8253的工作方式为___方式0__,计数初值为__20000/4E20H__;4.通过8253计数器0的方式0产生中断请求信号,现需要延迟产生中断的时刻,可采用：A）在OUT0变高之前重置初值；B）在OUT0变高之前在GATE0端加一负脉冲信号；C）降低加在CLK0端的信号频率；D）以上全是;解：DA:方式0下,在OUT0变高之前重置初值,将在下一个CLK的下降沿使时常数从CR读入CE并重新计数;B:在OUT0变高之前在GATE0端加一负脉冲信号可以延时一个时钟周期,达到延时的目的;C:降低加在CLK0端的信号频率,可以增大时钟周期,达到延长OUT0端低电平的时间;注：A中,如果重置的初值为1,则不会达到延时的效果5.在8253初始化编程时,一旦写入选择工作方式0的控制字后,____ B ____;A.输出信号端OUT变为高电平B.输出信号端OUT变为低电平C.输出信号保持原来的电位值D.立即开始计数6.当8253工作方式4时,控制信号GATE变为低电平后,对计数器的影响是___ B____;A.结束本次计数,等待下一次计数的开始B.暂时停止现行计数工作C.不影响本次计数D.终止本次计数过程,立即开始新的计数过程7.利用8253每1ms产生一次中断,若CLK为2MHz,则8253可采用的工作方式及所取的计数初值分别为______ D ______;A.方式0; 2000B.方式3； 2000C.方式5； 2000HD.方式2； 2000H8.当8253工作在____ B F ____下时,需要硬件触发后才开始计数;A.方式0B.方式1C.方式2D.方式3E.方式4F.方式59.在8253计数过程中,若CPU重新写入新时常数,那么_____ D ____;A.本次写入时常数的操作无效B.本次计数过程结束,使用新时常数开始计数C.不影响本次输出信号,新时常数仅影响后续输出信号D.是否影响本次计数过程及输出信号随工作方式不同而有差别10.已知8254计数器0的端口地址为40H,控制字寄存器的端口地址为43H,计数时钟频率为2MHz,利用这一通道设计当计数到0时发出中断请求信号,其程序段如下,则中断请求信号的周期是 ms;MOV AL,00110010BOUT 43H, ALMOV AL, 0FFHOUT 40H, ALOUT 40H, AL ；计数初值为0FFFFH,即65535,N = 65535= X12∗106S= X12∗103ms⇒X=32.7675ms1.8255A的A组设置成方式1输入,与CPU之间采用中断方式联络,则产生中断请求信号INTRA的条件是 STBA= 1 ,IBFA= 1 ,INTEA= 1 ;2.8255A控制字的最高位为 1 ,表示该控制字为方式控制字;3.8255A端口C的按位置位与复位功能由控制字中最高位为0___来决定的;4.8255A的端口A工作在方式2时,使用端口C的高4位作为与CPU和外设的联络信号;5.8255A置位控制字的 D3~D1 位用来制定端口C中要置位或复位的具体位置;6.8255A的A组工作在方式1输出时,INTE为 P284 ,它的置位与复位由端口C的PC6 位进行控制;7.8255A工作在方式1时,端口A和端口B作为数据输入输出使用,而端口C的各位分别作为端口A和端口B的控制信息和状态信息;其中作为端口A和端口B的中断请求信号的分别是端口C的_________; D和PC2 和PC2和PC7 和PC08.8255A的端口A或端口B工作在方式1输入时,端口与外设的联络信号有_____;A DA.选通输入STBB.中断请求信号INTRC.中断允许信号INTRD.输入缓冲器满信号IBF9.当8255A的端口A和端口B都工作在方式1输入时,端口C的PC6和PC7______;DA.被禁止使用B.只能作为输入使用B.只能作为输出使用 D.可以设定为输入或输出使用10.8255A的端口A和端口B都工作在方式1输出时,与外设的联络信号为_______;B C信号信号信号信号11.8255A的端口A工作在方式2时,如果端口B工作在方式1,则固定用做端口B的联络信号是________; A~PC2 ~PC6~PC7 ~PC312.8255A的端口A工作在方式2时,端口B________; AA.可工作在方式0或方式1B.可工作在方式1或方式2C.只能工作在方式1D.不能使用13.当8255A工作在方式1时,端口C被划分为两个部分,分别为端口A和端口B的联络信号,这两部分的划分是_______; BA.端口C的高4位和低4位B.端口C的高5位和低3位C.端口C的高3位和低5位D.端口C的高6位和低2位14.设8255芯片的端口基地址是80H,寻址控制寄存器的命令是 B ;A、OUT 80H,ALB、OUT 86H,ALC、OUT 81H,ALD、OUT 82H,AL1.在存贮器读周期时,根据程序计数器PC提供的有效地址,使用从内存中取出DA．操作数 B.操作数地址 C.转移地址 D.操作码2.8086/8088系统中,对存贮器进行写操作时,CPU输出控制信号有效的是 AIO=1, WR=0 B. WR=1IO=0, RD=0 D.RD=03.两个补码数相加时,对产生“溢出”的正确叙述为 D ;A、结果的最高位有进位B、结果的符号位为0C、结果的符号位为1D、两个加数符号位相同、但与和的符号位相反,则溢出4.8位补码操作数等值扩展为16位后,其机器数为 D ;A、B、C、D、5.无符号二进制数右移一位,则数值 A ;A、增大一倍B、减小一倍C、增大10倍D、不变6.计算机系统的主要组成部件应包括 A ;A、微处理器、存储器和I/OB、微处理器、运算器和存储器C、控制器、运算器和寄存器D、微处理器、运算器和寄存器7.微处理器内部标志寄存器的主要作用是 C ;A、检查当前指令执行的正确与否B、纠正当前指令执行的结果C、产生影响或控制某些后续指令所需的标志D、决定CPU是否继续工作8.动态RAM最主要的特点是 C ;A、存储内容动态地变化B、访存地址动态改变C、每隔一定时间需刷新存储内容D、每次读出操作后需刷新存储内容9.计算机当前执行的程序代码应存放在 B 中;A、硬盘B、内存C、寄存器D、端口10.下面对“堆栈”最好的解释是 B ;A、固定地址的一块内存区域B、按“后进先出”原则组织的一块内存区域C、必须按字操作访问的一块内存区域D、遵循“向上”增长原则的一块内存区域11.高档微机中一般都设置有高速缓冲存储器Cache,它实现的是 D 间的缓冲;A、CPU与显示器B、CPU与硬盘C、硬盘与主存D、CPU与主存12.下列说法中正确的是 B ;A、EPROM只能改写一次B、EPROM可以改写多次,但不能取代随机读写存储器C、EPROM是不能改写的D、EPROM可以改写多次,所以也是一种随机读写存储器13.RISC执行程序的速度优于CISC的主要原因是 C ;A、RISC的指令数较少B、程序在RISC上编译的目标程序较短C、RISC的指令平均周期数较少D、.RISC只允许Load/Store指令访存14.采用“寄存器直接寻址”方式时,对应的操作数实际存放在 A 中;A、通用寄存器B、主存单元C、程序计数器D、端口寄存器15.一个具有24根地址线的微机系统中,装有 32KB ROM、 640KB RAM和 3G的硬盘,其可直接访问的内存容量最大为 C ;A. 640KBB. 672KBMB 以上课后作业：、、、、、、、、、、、、、、、、、、、、、。

微机原理复习要点微机原理是计算机科学与技术的基础课程，以下是微机原理的复习要点，总结为四个方面：一、计算机的基本组成1.计算机的基本组成：计算机由中央处理器（CPU）、内存、输入输出设备和存储设备组成。

2.中央处理器（CPU）的组成：CPU由运算器、控制器和寄存器组成。

运算器负责执行算术和逻辑运算，控制器负责控制指令的执行，寄存器用于暂存数据和指令。

3.内存的分类：内存可以分为主存和辅助存储器。

主存是CPU直接访问的存储器，辅助存储器用于长期存储数据。

4.输入输出设备的分类：输入设备用于将外部信息输入计算机，输出设备用于将计算机的结果输出给用户。

5.存储设备的分类：存储设备用于长期保存数据，包括硬盘、光盘、U盘等。

二、计算机的运行原理1.计算机的指令执行过程：指令的执行包括取指令、分析指令、执行指令、存储结果等多个步骤。

2.计算机的时序控制：时序控制是指控制指令的执行顺序和时序，包括时钟信号的产生和分配。

3.计算机的硬件与指令的对应关系：计算机的硬件是根据指令的特点和要求设计出来的，不同指令对应不同的硬件电路。

4.计算机的存储管理：存储管理是指计算机如何管理和组织数据的存储方式，包括程序的存储、数据的存储和存储器的管理。

三、微机系统的组成和工作原理1.微机系统的组成：微机系统由中央处理器、存储器、总线、输入输出设备和接口电路等组成。

2.微机系统的工作原理：微机系统通过总线将各个组成部分连接起来，实现数据和控制信号的传输和交换。

3.微机系统的启动过程：微机系统的启动过程包括硬件的初始化、操作系统的加载和执行。

四、汇编语言的基本知识1.汇编语言的基本概念：汇编语言是一种低级语言，用符号表示指令和数据，并通过汇编程序转换为机器语言。

2.汇编语言的指令格式：汇编语言的指令包括操作码和操作数，操作码表示要执行的操作，操作数表示操作的对象。

3.寻址方式：寻址方式是指操作数在内存中的位置的表示方法，包括直接寻址、间接寻址、寄存器寻址等。

填空题知识点整理1.CPU的读写操作、微处理器的性能指标：参考填空题6、7、8。

2.中断响应中两个总线周期。

p160主要是对于时序图的理解，熟悉书中160页内容，理解两个总线周期的作用。

第一个周期8259A收到外设的中断请求（IR0~IR7），分析请求并向CPU请求中断（INT），CPU做出响应（INTA*），锁住总线（LOCK*），8259A在级联方式时选择从片（CAS0~CAS2，输出被响应中断的从8259A 的编码）；第二个周期CPU发出第二个响应（INTA*），8259A把中断向量号送上数据总线（D0~D7），CPU利用向量号执行中断程序。

主要理解其中“4）8259A收到第一个INTA有效信号后，使最高优先权的ISR置位，对应的IRR复位”即进入中断服务状态，“5）8259A在收到第二个INTA有效时，把中断向量号送上数据总线，供CPU读取”即让CPU处理中断。

补充：关于中断还可能会考查关于中断级联的问答题，要求画出连接：3.三大总线，DB和AB决定什么。

p7微机三大总线包括地址总线、数据总线和控制总线，是微处理器与存储器与I/O接口之间信息传输的通路。

地址总线（AB）：由微处理器向外设的单向总线，用以传输微处理器将要访问的外设的地址信息。

地址线的数量决定了系统直接寻址空间的大小。

数据总线（DB）：微处理器与外设间数据传输线，为双向总线。

读操作时，外设将数据输入微处理器，写操作时，微处理器将数据输出外设。

数据线的数量决定了一次可传输数据的位数。

控制总线（CB）：双向总线，用于协调系统中个部件的操作，有些信号线将微处理器的控制信号或状态信号送往外界，有些信号线将外界的请求或联络信号送往微处理器。

控制总线决定总线功能强弱与适应性的好坏。

4.DMA及相关。

其传送过程涉及的信号。

p140、p151、p189~p193直接存储器存取DMA是一种外设与存储器之间直接传输数据的方法，适用于需要数据高速大量传送的场合。