一位全加器实验报告

实验1：Quartus II的原理图输入设计练习一、实验目的：1、熟悉和掌握Quartus II软件的使用方法；2、学习和掌握基于原理图输入的EDA设计流程和设计方法；3、学习和掌握用EDA实验开发系统进行硬件验证的方法。

二、实验内容1、用原理图输入设计法设计一个一位全加器。

三、实验条件（1）电脑。

（2）开发软件：Quartus II（3）开发设备：EL —EDA—V型;EDA实验开发系统。

（4）拟用芯片：ACEX1K;EP1K100QC208-3。

四、实验设计1)全加器的逻辑图由异或门和二输入端与非门构成的一位全加器如图所示：2）仿真波形3）管脚锁定全加器引脚 A B C S COPin7 Pin8 Pin9 Pin37 Pin36 EP1K100QC208-3芯片d2 d1 d0 LED1 LED0 EDA实验开发系统五、实验结果及总结1）系统仿真情况从系统仿真结果可以看出，本系统完全符合设计要求，能实现全加器的加法及进位的功能，但有竞争与冒险现象发生从进位看出 2）硬件验证情况A接键1，B接键2，C接键3，出C0接发光二极管D1,S接发光二极管D2，一位二进制全加器的硬件验证结果表如表 1.1所示，从实验结果可以看出，本系统完全符合设计要求。

表1.1 F_ADDER的硬件验证结果AIN 0 1 0 1 0 1 1 BIN 0 0 1 1 0 0 1 CIN 0 0 0 0 1 1 1 SUM 0 1 1 0 1 0 1 COUT 0 0 0 1 0 1 1 3）实验过程中出现的问题及解决办法问题：在进行仿真的时候出现错误解决办法：通过检查发现仿真时时长不能设置的太短。

经过设置最后仿真成功。

经过源程序的编辑和编译、逻辑综合、逻辑配适、编程下载成功后，在EDA实验开发系统进行硬件测试，经测试实验结果完全正确。

实验1 全加器实验1.1 实验目的1）熟悉多思计算机组成原理网络虚拟实验系统的使用方法。

2）掌握全加器的逻辑结构和电路实现方法。

1.2 实验要求1）做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。

2）按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。

3）写出实验报告。

1.3 实验电路本实验使用的主要元器件有：与非门、异或门、开关、指示灯。

i i i图1.1 一位全加器实验电路一位全加器的逻辑结构如图1.1所示，图中涉及的控制信号和数据信号如下：1）A i、B i：两个二进制数字输入。

2）C i：进位输入。

3）S i：和输出。

4）C i+1：进位输出。

1.4 实验原理1位二进制加法器有三个输入量：两个二进制数字A i、B i和一个低位的进位信号C i，这三个值相加产生一个和输出Si以及一个向高位的进位输出C i+1，这种加法单元称为全加器，其逻辑方程如下：S i=A i⊕B i⊕C i (1.1)C i+1=A i B i+B i C i+C i A i1.5 实验内容与步骤1. 运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图1.1所示搭建实验电路，得到如图1.2所示的实验电路。

图1.2 一位全加器虚拟实验电路2. 打开电源开关，按表1-1中的输入信号设置数据开关，根据显示在指示灯上的运算结果填写表1-1中的输出值。

表1-1 一位全加器真值表输入输出Ai Bi Ci Si Ci+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13. 关闭电源开关，增加元器件，实现一个2位串行进位并行加法器。

用此加法器进行运算，根据运算结果填写好表1-2。

表1-2 2位串行进位并行加法器真值表输入输出A2A1B2B1C1S2S1C30 1 0 1 00 1 0 1 11 0 0 1 01 0 0 1 11 0 1 1 01 1 1 1 11.6 思考与分析1. 串行进位并行加法器的主要缺点是什么？有改进的方法吗？2. 能使用全加器构造出补码加法/减法器吗？。

一、实验目的1. 理解全加器的基本原理和组成；2. 掌握全加器的逻辑功能；3. 学会使用数字电路实验箱进行全加器电路的搭建和测试；4. 验证全加器电路的可靠性和稳定性。

二、实验原理全加器是一种能够对两个一位二进制数以及来自低位的进位进行加法运算的数字电路。

它由两个半加器和一个或门组成。

全加器的逻辑功能可以表示为：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (Cin ∧ A)其中，S表示全加器的和输出，Cout表示全加器的进位输出，A和B分别表示两个加数，Cin表示来自低位的进位输入。

三、实验器材1. 数字电路实验箱；2. 集成芯片（如74LS00、74LS86等）；3. 导线；4. 信号发生器；5. 示波器。

四、实验步骤1. 搭建全加器电路：根据全加器的逻辑功能，使用74LS00和74LS86等集成芯片搭建全加器电路。

具体连接方式如下：a. 将两个半加器分别用74LS86和74LS00搭建，并连接好输入端和输出端；b. 将两个半加器的进位输出端Cout连接起来，作为全加器的进位输出；c. 将两个半加器的和输出端S连接起来，作为全加器的和输出。

2. 测试电路：将搭建好的全加器电路连接到数字电路实验箱上，使用信号发生器产生两个加数A和B以及进位输入Cin，通过示波器观察全加器的和输出S和进位输出Cout。

3. 验证全加器的逻辑功能：根据全加器的逻辑功能，对不同的输入组合进行测试，验证全加器的和输出S和进位输出Cout是否符合预期。

4. 分析实验结果：记录实验过程中观察到的全加器的和输出S和进位输出Cout，分析实验结果是否与理论预期一致。

五、实验结果与分析1. 实验结果：根据实验过程中观察到的全加器的和输出S和进位输出Cout，记录下以下实验数据：| A | B | Cin | S | Cout ||---|---|-----|---|------|| 0 | 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 | 0 || 0 | 1 | 0 | 1 | 0 || 0 | 1 | 1 | 0 | 1 || 1 | 0 | 0 | 1 | 0 || 1 | 0 | 1 | 0 | 1 || 1 | 1 | 0 | 0 | 1 || 1 | 1 | 1 | 1 | 1 |2. 分析：根据实验结果，可以得出以下结论：a. 当A、B和Cin都为0时，全加器的和输出S为0，进位输出Cout为0；b. 当A、B和Cin中有两个为1时，全加器的和输出S为0，进位输出Cout为1；c. 当A、B和Cin都为1时，全加器的和输出S为1，进位输出Cout为1。

一、实验目的1. 理解全加器的原理和结构。

2. 掌握全加器的逻辑功能及其实现方法。

3. 学习全加器在实际电路中的应用。

二、实验原理全加器是一种组合逻辑电路，用于实现两个二进制数相加，同时考虑来自低位的进位信号。

全加器由三个输入端和两个输出端组成，输入端分别为两个加数位（A、B）和来自低位的进位信号（Cin），输出端分别为和位（S）和进位输出信号（Cout）。

全加器的逻辑功能如下：- 当A、B和Cin都为0时，S为0，Cout为0；- 当A、B和Cin中有一个为1时，S为1，Cout为0；- 当A、B和Cin中有两个为1时，S为0，Cout为1；- 当A、B和Cin都为1时，S为1，Cout为1。

全加器可以通过半加器（HAdder）和与门（AND）来实现。

半加器实现两个一位二进制数相加的功能，而与门用于实现进位信号的产生。

三、实验器材1. 74LS系列集成电路芯片（如74LS00、74LS86等）；2. 实验箱；3. 电源；4. 导线；5. 万用表；6. 示波器。

四、实验步骤1. 根据全加器的逻辑功能，设计全加器的原理图，包括半加器和与门；2. 将设计好的原理图连接到实验箱上，包括输入端（A、B、Cin）和输出端（S、Cout）；3. 使用万用表检测各个芯片的引脚电压，确保电路连接正确；4. 使用示波器观察输入信号和输出信号的变化，验证全加器的逻辑功能；5. 改变输入信号，观察全加器的输出信号，进一步验证其逻辑功能；6. 将全加器应用于实际电路，如实现多位加法器等。

五、实验结果与分析1. 实验结果表明，全加器能够实现两个二进制数相加，同时考虑来自低位的进位信号；2. 通过示波器观察，发现全加器的输出信号与输入信号符合逻辑功能；3. 将全加器应用于实际电路，如实现多位加法器，实验结果表明电路能够正常工作。

六、实验心得1. 全加器是一种重要的组合逻辑电路，在数字电路中具有广泛的应用；2. 在实验过程中，需要掌握全加器的原理和结构，熟悉各个芯片的功能和引脚连接；3. 实验过程中，要注意电路的连接和信号的观察，确保实验结果的准确性；4. 通过本次实验，加深了对全加器的理解，为以后的学习和工作打下了基础。

一、实验目的1. 理解全加器的逻辑功能和工作原理。

2. 掌握全加器的组成和电路结构。

3. 学习全加器在实际电路中的应用。

4. 培养动手实践能力和分析问题、解决问题的能力。

二、实验原理全加器是一种能够实现二进制加法运算的数字电路，它由半加器和与门组成。

全加器有三个输入端：两个加数输入端A和B，以及一个进位输入端Cin；三个输出端：进位输出端Cout，和输出端Sum，以及一个进位输入端Cin。

全加器的逻辑功能如下：- 当Cin为0时，全加器相当于一个半加器，即A和B相加，进位输出Cout为0，和输出Sum为A+B。

- 当Cin为1时，全加器将A、B和Cin相加，进位输出Cout为1，和输出Sum为A+B+Cin。

三、实验仪器与设备1. 数字电路实验箱2. 集成芯片（如74LS00、74LS86等）3. 导线4. 逻辑分析仪或示波器5. 实验指导书四、实验步骤1. 搭建全加器电路(1) 使用74LS86芯片搭建半加器电路，连接A、B和Sum端。

(2) 使用74LS00芯片搭建与门电路，连接Sum和Cin端，输出为Cout。

(3) 将半加器和与门电路连接起来，形成全加器电路。

2. 验证全加器功能(1) 将A、B和Cin端分别接入逻辑电平开关。

(2) 通过逻辑电平开关改变A、B和Cin端的电平，观察Cout和Sum端的输出。

(3) 将实验结果与理论计算结果进行对比，验证全加器的功能。

3. 全加器在实际电路中的应用(1) 使用全加器搭建一个4位加法器电路。

(2) 将A、B和Cin端分别接入4位二进制数输入端。

(3) 观察Cout和Sum端的输出，验证4位加法器电路的功能。

五、实验结果与分析1. 全加器功能验证通过实验验证，全加器能够实现二进制加法运算，其逻辑功能与理论计算结果一致。

2. 全加器在实际电路中的应用通过实验验证，全加器可以应用于4位加法器电路，实现多位二进制数的加法运算。

六、实验总结1. 全加器是一种能够实现二进制加法运算的数字电路，具有广泛的应用。

实验一1位二进制全加器的设计(共6页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--龙岩学院实验报告班级学号姓名同组人实验日期室温大气压成绩实验题目：基于原理图输入法的1位二进制全加器的设计一、实验目的1、学习、掌握QuartusⅡ开发平台的基本使用。

2、学习基于原理图输入设计法设计数字电路的方法，能用原理图输入设计法设计1位二进制半加器、1位二进制全加器。

3、学习EDA-V型实验系统的基本使用方法。

二、实验仪器装有QuartusⅡ软件的计算机一台、EDA系统实验箱、导线若干三、实验原理半加器只考虑两个1位二进制数相加，而不考虑低位进位数相加。

半加器的逻辑函数为式中A和B是两个相加的二进制数，S是半加和，C是向高位的进位数。

表1为半加器真值表。

表1A B C S0000010110011110显然，异或门具有半加器求和的功能，与门具有进位功能。

其逻辑图跟逻辑符号如下图：全加器除了两个1位二进制数相加以外，还与低位向本位的进位数相加。

表2为全加器的真值表。

表2A iB iC I-1C i S0000000101010010111010001101101101011111由真值表可得出逻辑函数式式中，A i和B i是两个相加的1为二进制数，C i-1是由相邻低位送来的进位数，S I是本位的全加和，C I是向相邻高位送出的进位数。

其逻辑图跟逻辑符号如下图所示：四、实验内容1、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图（最终设计的是1位二进制全加器）。

2、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图，并进行编译。

如有输入错误，修改后再进行编译。

4、根据1位二进制半加器的工作原理，选择输入合适的输入信号和波形及其输出信号，进行仿真，得到器件的输入与输出波形，验证设计是否正确。

实验一基于原理图输入法的1位二进制全加器的设计一、实验目的1、学习、掌握QuartusⅡ开发平台的基本使用。

2、学习基于原理图输入设计法设计数字电路的方法，能用原理图输入设计法设计1位二进制半加器、1位二进制全加器。

3、学习EDA-V型实验系统的基本使用方法。

二、实验内容1、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图（最终设计的是1位二进制全加器）。

2、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图，并进行编译。

如有输入错误，修改后再进行编译。

4、根据1位二进制半加器的工作原理，选择输入合适的输入信号和波形及其输出信号，进行仿真，得到器件的输入与输出波形，验证设计是否正确。

5、创建1位二进制半加器的的元件图形符号。

6、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图（要求用半加器及门电路设计），并进行编译，仿真。

7、确定实验箱电源关闭的情况下，连接好下载线，然后打开实验箱电源，对器件进行编程下载。

8、编程下载成功后，关闭实验箱电源，拆除下载线，按器件引脚设定及功能要求，连接好各测试线，进行硬件测试验证。

三、实验预习要求1、学习、掌握QuartusⅡ的基本使用，学习本EDA-V实验开发系统。

2、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图。

3、根据1位二进制半加器、1位二进制全加器的工作原理，设计并画出它们的输入、输出的理论工作波形。

4、初步制定全加器的引脚锁定。

四、实验要求1、实验原理中详细写出1位二进制半加器、1位二进制全加器的设计过程，及它们的输入、输出的理论工作波形。

2、根据实验内容，详细写出实验的各个步骤，方法。

3、记录实验现象或波形，并与理论值比较、分析。

（如仿真波形与理论工作波形的比较分析，硬件测试与理论真值表的比较分析）。

数字电路实验报告——全加器
一、实验目的
本实验以PT5801数字电路模块为本，搭建全加器模块，通过实验表实验结果，分析和探究全加器的模块运作。

二、实验要点
（1）准备实验条件：PT5801数字电路模块，模块芯片，模块芯片胶结线，电源，模拟电路仪表和相关配件。

（2）搭建实验模块：将PT5801数字电路模块安装在试验板上，把它的芯片用胶结线接进芯片接口上，将它的上，下，左，右的输入信号用胶结线接到模拟电路板上，最后接上电源供电即可。

（3）进行实验：将上，下，左，右的输入信号分别为0，1，1，0的状态，测试出输出信号，1，保存实验表，观察相关参数趋势。

（4）分析实验结果：通过实验表，可以看出在四种不同组合输入时，只要输入任意一种组合，输出结果都会是1，这是由于全加器为一种位加法器，运行由机械加减器变更成位加法器，在进行两个或多个数据的加法操作时，此模块就可以起效作用，使计算机内部的计算速度大大提高。

三、小结
本次实验通过PT5801数字电路模块搭建全加器模块，通过四种不同组合输入，观察输出结果，分析出全加器是一种位加法器，对电脑中计算机内部计算速度有很大的提高。

全加器数电实验报告1. 引言这篇实验报告旨在介绍全加器的设计和实现过程。

全加器是数字电路中的基本组成部分，用于将两个二进制数相加并产生和与进位输出。

本实验将通过逻辑门电路来实现全加器的功能。

2. 实验目的本实验的主要目的是理解全加器的原理和设计方法。

通过实际操作和观察，加深对数字电路和逻辑门的理解，并学习使用数字电路设计工具进行模拟和验证。

3. 实验材料和设备•数字电路实验板•连接线•逻辑门芯片：与门、或门、异或门、与非门4. 实验步骤4.1 搭建基本电路首先，我们需要使用与门、或门、异或门和与非门来搭建一个全加器电路。

根据全加器的逻辑功能，我们可以通过以下步骤来搭建电路：1.将两个输入数相加的结果与进位输入相连接的异或门。

2.将两个输入数相加的结果与进位输入相连接的与门。

3.将两个输入数相加的结果与进位输入相连接的或门。

4.将两个输入数相加的结果与进位输入相连接的与非门。

4.2 进行模拟验证我们可以使用数字电路设计工具进行模拟验证。

将输入数和进位输入设置为不同的二进制值，并观察和记录输出结果。

4.3 实际搭建电路在实验板上搭建全加器电路，连接逻辑门芯片和输入输出端口，并确保电路连接正确。

4.4 进行实验验证将输入数和进位输入设置为不同的二进制值，并观察和记录输出结果。

5. 结果与分析根据实验结果，我们可以验证全加器的正确性。

当输入为0和0，并且进位输入为0时，输出的和为0，进位输出为0；当输入为0和1，或者输入为1和0，并且进位输入为0时，输出的和为1，进位输出为0；当输入为1和1，并且进位输入为0时，输出的和为0，进位输出为1；当输入为0和0，并且进位输入为1时，输出的和为1，进位输出为0；当输入为0和1，或者输入为1和0，并且进位输入为1时，输出的和为0，进位输出为1；当输入为1和1，并且进位输入为1时，输出的和为1，进位输出为1。

6. 总结与心得通过这个实验，我们深入了解了全加器的原理和设计方法。

全加器（Full Adder）是数字电路中常用的逻辑门电路，用于将两个二进制位和一个进位位相加，产生一个和位和一个进位位的输出。

下面是一个全加器的构成和测试实验报告的示例。

实验名称：全加器的构成和测试1. 实验目的：了解全加器的工作原理和逻辑。

设计并测试一个全加器电路。

2. 实验材料和设备：74LS86 XOR 门IC芯片（用于实现异或操作）74LS08 AND 门IC芯片（用于实现与操作）面包板连线电源3. 实验原理：一个全加器有三个输入和两个输出。

输入包括两个待相加的二进制位（A和B），以及一个来自上一级的进位位（Cin）。

输出包括一个和位（Sum）和一个输出进位位（Cout）。

全加器的逻辑表达式如下：Sum = A XOR B XOR CinCout = (A AND B) OR (Cin AND (A XOR B))4. 实验步骤：将74LS86和74LS08 IC芯片插入面包板中，确保引脚正确连接。

连接电源到面包板，确保电源电压正确。

使用连线连接74LS86和74LS08的引脚，以构建全加器电路。

按照逻辑表达式中的连接方式。

输入A、B和Cin值，通过开关或信号发生器设置输入。

使用示波器或LED等指示器检查Sum和Cout输出。

5. 实验结果和观察：输入A=0，B=0，Cin=0，Sum=0，Cout=0输入A=0，B=1，Cin=0，Sum=1，Cout=0输入A=1，B=0，Cin=0，Sum=1，Cout=0输入A=1，B=1，Cin=0，Sum=0，Cout=1输入A=0，B=0，Cin=1，Sum=1，Cout=0输入A=0，B=1，Cin=1，Sum=0，Cout=1输入A=1，B=0，Cin=1，Sum=0，Cout=1输入A=1，B=1，Cin=1，Sum=1，Cout=16. 结论：全加器是一个常见的数字逻辑门电路，用于将两个二进制位和一个进位位相加，产生一个和位和一个进位位的输出。

全加器实验报告一、实验目的1、了解全加器工作原理2、设计全加器电路二、实验原理1设A 和B 分别为加数与被加数,Ci 为低位进位,S 为本位和数,Co 为向高位的进位数。

2、根据全加器的工作原理可以写出真值表输入 输出A B Ci Co S0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 13、由真值表可以写出卡诺图根据卡诺图可以写出逻辑表达式ABC C B A C B A C B A S +++=C B A ⊕⊕=BC A C B A AB C ++=o()C B A AB ⊕+=0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1S C4、根据逻辑表达式可以设计出逻辑电路图三、实验工具EWB电路仿真实验软件四、实验步骤1、查找4030,4070,4081三种芯片的基本参数，清楚实验原理2、打开EWB仿真软件，把所需要的元件从器件栏中找出放在工作区内，并按照一定的顺序摆放整齐，为连线做准备3、用检测仪器检测各器件是否正常工作4、确保各元件正常后，按照所设计的电路图链接电路5、检测电路是否链接完好，6、用检测器生成真值表并与设计的真值表对照五、实验结果电路图真值表输入输出A B Ci Co S0 0 0 0 0 0 0 1 0 1 0 1 0 0 10 1 1 1 01 0 0 0 1 1 0 1 1 0 1 1 0 1 01 1 1 1 1。

全加器数电实验报告全加器数电实验报告引言：数电实验是电子信息工程专业的一门重要课程，通过实践操作，能够更好地理解和掌握数字电路的原理和设计方法。

本次实验主要是关于全加器的设计和实现，全加器是数字电路中的基本组成部分，用于实现两个二进制数的相加运算。

通过本次实验，我将深入了解全加器的工作原理和内部结构，并通过实际搭建电路和观察信号波形来验证其正确性。

一、实验目的：1. 理解全加器的工作原理；2. 掌握全加器的逻辑电路设计方法；3. 通过实验验证全加器的正确性。

二、实验原理：全加器是一种能够实现两个二进制数相加的电路，由于二进制数的相加可能会产生进位，所以全加器有三个输入端：两个二进制数的输入端和一个来自低位的进位输入端。

全加器的输出端有两个：一个是相加结果，另一个是向高位的进位输出。

全加器的逻辑电路设计如下：1. 对两个输入二进制数进行异或运算，得到相加结果；2. 对两个输入二进制数进行与运算，得到进位输出；3. 将进位输入与相加结果进行异或运算，得到最终的和输出。

三、实验步骤：1. 准备实验所需器材和元件：集成电路芯片、电路板、导线等；2. 根据实验原理，设计全加器的逻辑电路图；3. 将电路图转化为实际电路连接方式，搭建电路；4. 使用示波器观察输入信号和输出信号的波形；5. 调整输入信号，观察输出信号的变化；6. 验证全加器的正确性，比较输出信号和预期结果。

四、实验结果与分析：在实验过程中，我按照实验步骤搭建了全加器的电路，并通过示波器观察了输入信号和输出信号的波形。

通过调整输入信号，我可以清晰地观察到输出信号的变化。

在输入信号为0和0的情况下，输出信号为0，符合预期结果。

在输入信号为1和0的情况下，输出信号为1，也符合预期结果。

在输入信号为1和1的情况下，输出信号为0，但同时产生了一个进位输出信号，这也是全加器的特点。

通过对比输出信号和预期结果，可以验证全加器的正确性。

如果输出信号与预期结果一致，说明全加器的设计和实现是正确的。

EDA技术与应用实验报告姓名学号专业年级电子信息工程实验题目八位全加器设计实验目的1.熟悉QuartuaⅡ的文本和原理图输入方法设计简单组合电路2.通过8位全加器的设计掌握层次化设计的方法3.学会对实验板上的FPGA/CPLD开发系统硬件电路的编程下载及测试实验原理1.由文本输入利用元件例化语句或者原理图输入封装元件的方式，层次化设计1位全加器2.用原理图输入方法，由1位全加器通过低位进位输出cout与高位进位输入cin以串行方式相连接，构成8位全加器实验内容实验一：用原理图输入法设计8位全加器1.原理图输入完成半加器和1位全加器的设计，并封装入库2.层次化设计，建立顶层文件，由1位全加器构成8位全加器3.每一层次均需进行编译、综合、适配、仿真及实验板上硬件测试实验二：用文本输入法设计8位全加器1. VHDL文本输入完成半加器和一位全加器的设计2. 用元件例化语句由1位全加器设计一个8位全加器3.每一层次均需进行编译、综合、适配、仿真及实验板上硬件测试实验步骤实验一1.设计1位全加器<1>完成对半加器的设计（详见P117），编译、仿真、生成可调用元件h_adder.bsf;<2>完成对1位全加器的设计（详见P118），编译、仿真与下载，生成可调用原件f_adder.bsf;2.利用1位全加器进行8位全加器的设计<1>新建文件夹adder_8bit，作为顶层文件的目录，将底层文件h_adder.bdf、f_adder.bdf拷贝到此目录下。

新建一个初始原理图adder_8bit.bdf,并为其创建project,将三个设计文件加入工程。

<2>在原理图编辑窗口，调入元件f_adder.bsf，连接线路，对引脚命名，完成对8位全加器的设计。

<3>选择芯片EP1K100QC208-3，引脚锁定并再次编译，编程下载，分析实验结果。

实验二1.设计1位全加器<1>分别新建子文件夹，用来保存底层文件或门or2a.VHDL、半加器h_adder.VHDL的设计,并分别建立相应的project，进行编译、综合、适配、仿真，确保无error（详见P72）。

第1篇一、实验目的1. 理解全加器的基本原理和组成。

2. 掌握全加器的设计方法。

3. 学会使用EDA软件进行全加器的设计和仿真。

4. 提高数字电路设计与仿真能力。

二、实验原理全加器是一种用于实现二进制加法运算的数字电路，它可以在两个加数相加的同时，考虑来自低位的进位信号。

全加器有三个输入端：两个加数输入端（A和B）和一个进位输入端（Cin），以及两个输出端：和输出端（Sum）和进位输出端（Cout）。

全加器的逻辑表达式如下：Sum = A ⊕ B ⊕ CinCout = (A ∧ B)∨ (B ∧ Cin) ∨ (Cin ∧ A)其中，⊕表示异或运算，∧表示与运算，∨表示或运算。

三、实验内容1. 设计半加器（1）根据半加器的逻辑表达式，设计半加器的电路图。

（2）使用EDA软件进行半加器的原理图设计。

（3）编译、综合、适配半加器，并进行仿真验证。

2. 设计全加器（1）根据全加器的逻辑表达式，设计全加器的电路图。

（2）使用EDA软件进行全加器的原理图设计。

（3）编译、综合、适配全加器，并进行仿真验证。

3. 设计4位全加器（1）根据4位全加器的结构，设计4位全加器的电路图。

（2）使用EDA软件进行4位全加器的原理图设计。

（3）编译、综合、适配4位全加器，并进行仿真验证。

四、实验步骤1. 设计半加器（1）根据半加器的逻辑表达式，设计半加器的电路图。

（2）打开EDA软件，创建新的原理图文件。

（3）在原理图编辑窗口中，插入半加器的逻辑门符号。

（4）根据电路图，连接各个逻辑门符号。

（5）保存原理图文件，编译、综合、适配半加器。

（6）进行仿真验证，观察半加器的输出是否符合预期。

2. 设计全加器（1）根据全加器的逻辑表达式，设计全加器的电路图。

（2）打开EDA软件，创建新的原理图文件。

（3）在原理图编辑窗口中，插入全加器的逻辑门符号。

（4）根据电路图，连接各个逻辑门符号。

（5）保存原理图文件，编译、综合、适配全加器。

全加器的设计实验报告《全加器的设计实验报告》摘要：本实验旨在设计并实现一个全加器电路，用于对两个二进制数进行加法运算。

通过实验，我们成功地设计了一个全加器电路，并进行了验证和测试。

实验结果表明，该全加器能够正确地对两个二进制数进行加法运算，并输出正确的结果。

引言：全加器是数字电路中常用的逻辑电路之一，用于对两个二进制数进行加法运算。

它由两个半加器和一个或门组成，能够实现对两个二进制数的加法运算，并输出相应的结果。

在本次实验中，我们将设计并实现一个全加器电路，并对其进行验证和测试。

设计与实现：首先，我们根据全加器的逻辑功能和真值表，设计了相应的电路图。

然后，我们选择适当的逻辑门和触发器进行电路的实现。

在实验中，我们采用了集成电路来实现全加器电路，并通过连接适当的引脚，将其组成一个完整的电路。

最后，我们对电路进行了验证和测试，确保其能够正确地进行加法运算。

实验结果：经过验证和测试，我们成功地实现了一个全加器电路，并对其进行了测试。

实验结果表明，该全加器能够正确地对两个二进制数进行加法运算，并输出正确的结果。

在不同的输入条件下，我们都得到了正确的输出结果，证明了该全加器的正确性和可靠性。

结论：通过本次实验，我们成功地设计并实现了一个全加器电路，并对其进行了验证和测试。

实验结果表明，该全加器能够正确地对两个二进制数进行加法运算，并输出正确的结果。

这为我们进一步深入理解数字电路和逻辑电路提供了重要的实践基础。

同时，我们也发现了一些问题和改进的空间，为今后的研究和实践提供了有益的启示。

希望通过本次实验，能够对数字电路的设计与实现有更深入的理解。

一、实验目的1. 理解全加器的概念和组成原理。

2. 掌握全加器的逻辑功能及其在数字电路中的应用。

3. 通过实验，验证全加器的逻辑功能，加深对全加器电路的理解。

二、实验原理全加器是一种能够实现两个二进制数相加，同时考虑来自低位进位信号的加法器。

它由两个半加器和一个与门组成。

其中，两个半加器分别用于实现两个加数的加法运算，与门用于处理来自低位的进位信号。

全加器的逻辑表达式如下：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (Cin ∧ A)其中，S为全加器的和输出，Cout为进位输出，A和B为两个加数，Cin为进位输入。

三、实验器材1. 数字电路实验箱2. 集成芯片：74LS86（异或门）、74LS08（与门）、74LS32（或门）3. 导线四、实验步骤1. 搭建全加器电路（1）根据实验原理图，在实验箱上连接两个半加器和两个与门。

（2）将A、B、Cin分别接入相应的电平开关，将S和Cout分别接入发光二极管。

（3）检查电路连接是否正确。

2. 测试全加器功能（1）设置A、B、Cin的不同电平组合，观察发光二极管显示的S和Cout状态。

（2）记录实验数据，验证全加器的逻辑功能。

3. 比较实验结果与理论值（1）根据实验数据，分析全加器的逻辑功能是否与理论值相符。

（2）对实验过程中出现的问题进行分析和总结。

五、实验结果与分析1. 实验数据| A | B | Cin | S | Cout ||---|---|-----|---|-------|| 0 | 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 | 0 || 0 | 1 | 0 | 1 | 0 || 0 | 1 | 1 | 0 | 1 || 1 | 0 | 0 | 1 | 0 || 1 | 0 | 1 | 0 | 1 || 1 | 1 | 0 | 0 | 1 || 1 | 1 | 1 | 1 | 1 |2. 分析通过实验数据可以看出，全加器的逻辑功能与理论值相符。