半导体器件概论

二、记住重要公式
（注意成立的条件、每个符号的物理意义 ）
以下公式热平衡时成立：
n
0
p
0
=
n
2 i
J =σE
Eg e xp − 2 k BT
D
热平衡条件下成 立： 1、电流密度和电场成正比
n i = p i = ( N c N V )1 / 2
杂质充分电离时电中性条件
σ = q (n 0 µ n + p 0 µ
ce
饱和区
I DS =
W 1 1 2 2 Cox µ n (VGS − VT ) = β VDSsat 2 L 2
1 fT = β 0 f β = 2π
Kirk效应 发生的条 件：
Wb2 xm re (CTe + CTc ) + λD + 2v + rcs CTc nb s
−1
四、学习按照客户要求协调电参数对器件设计、工艺要 求的矛盾
例如对双极型晶体管： • 客户要求提高特征频率，通常可以选择的途径有：缩小面积和减 薄基区宽度。缩小结面积要考虑到会降低最大工作电流，而减薄 基区会使基区宽变效应增强 • 要提高电流增益，通常可以选择的途径有：增加发射区掺杂浓 度、减少基区掺杂浓度、减薄基区宽度 。增加发射区掺杂浓度受 到固溶度限制，减少基区掺杂浓度和减薄基区宽度受到基区宽变 效应的限制 • 要减少非平衡载流子储存时间可以减薄集电区，但是要考虑保证 足够击穿电压的要求，另外还可以掺入复合中心杂质 • 掺入金、铂等复合中心杂质可以提高双极型晶体管的开关速度， 但是会减小电流增益，增加漏电流和饱和压降 • 要提高集电区载流子饱和速度限制的电流（电流增益和特征频率 在该电流开始随电流增加而迅速降低）可以增大结面积、增加集 电区掺杂浓度。但是需注意，增大结面积会使低于饱和速度限制 电流区域的特征频率降低，增加集电区掺杂浓度会降低击穿电压
半导体器件概论 (工程硕士招生考试大纲学习辅导)
• 正确理解重要概念及名词的表述 • 记住重要公式（注意公式中每个符号的物理意义、成立的条件及 变化因素） • 了解一些非理想因素的影响 • 学习协调电参数对器件结构设计要求的矛盾 • 记住一些重要常数 • 对集成电路制造的基本工艺有一个概要的了解
复旦大学微电子学系
SiO2薄膜的形成
• 热氧化：硅单晶表面在高温下和含氧的物质反应形成 SiO2：有干氧氧化、湿氧氧化、氢氧合成氧化、高压 氧化等方法（注意各种方法的比较）。局限于在硅表 面形成SiO2 • 化学气相淀积：用一种或数种物质的气体以某种方式 激活后在衬底表面处发生化学反应，淀积SiO2薄膜， 这种技术也可以用于其它薄膜，例如氮化硅、多晶 硅、金属等薄膜。可以在硅或金属表面形成介质薄膜 • 热氧化层致密，界面态密度低，和硅直接接触的SiO2 薄膜通常是热氧化薄膜，而多层布线所用的绝缘介质 显然必须用化学气相淀积方法制备 • 质量检验：镜检、厚度测试、针孔密度测试、MOS电 容测试、TDDB测试
六、对集成电路制造的基本工艺有一 个概要的了解：
• 1 、 了解集成电路工艺 流 程的一 般 内 容； • 2、 初步了解不同工艺的特点及适合在 什么情况下 应 用； 初步 知道 根据不 同要 求 选择 适当 的工艺 方法来完 成 预定 设计 目标。
3
工艺就是实现集成电路复杂结 构的具体方法
了解集成电路工艺流程的一般内容
五、重要常数
Eg(eV )：Ge(0.66)、Si(1.12)、GaAs(1.42) ni ( cm−3 )：Ge(2×1013 )、Si(1.5×1010 )、GaAs(2×106 )
µe (cm2 / V • s)：Ge(3900)、Si (1500)、GaAs(8500) µh ( cm2 / V • s )：Ge(1900)、Si(450)、GaAs(400)
26.空间电荷区、 势垒区、 耗尽层：在该区域内电离杂质对电荷 的贡献远 大 于载流子的贡献，在该 区域内的电场和电 势取决于 电离杂质 的分布。 27.半导体电容： PN结电容 (势垒 电容、扩散电容 )、 MOS电 容 28.雪崩击穿：平均一个进入势垒区 的载流子 从电场获得的能量足够把一个 价电子激发到 导带，形 成一对电子空穴时 通过势垒 区的电流 剧增。 29. 隧道击穿：强电场 使势垒区 变薄，量 子隧道效应显著增 大，从而 电流剧 增。 30.双极型晶体管 的共基极连接：晶 体管的基 极作为输 入输出的公共点。 31.共发射极连接：晶体管 的发射极作为输入 输出的公 共点。 32.双极型晶体管 的共基极 电流增益 、发射效 率、基区 输运输运 系数的物理 意义和公式。 33.双极型晶体管 的特征频 率公式。 34.增强型、耗尽型MOSFET 35.P沟MOSFET、 N沟MOSFET 36.MOSFET的阈值 电压公式
光刻基区
光刻技术（注意曝光技术和刻蚀技术的发展）
• 光刻工艺的流程：清洁处理、涂光刻胶、前烘、曝光、显影、坚 膜、腐蚀 • 集成电路技术发展的核心是缩小线宽，优质图形的线宽受到曝光 光源的波长限制，缩短曝光光源波长是努力的方向。目前应用广 泛的还是光学曝光技术，正在研究开发的曝光技术有：X射线、 电子束、离子束 • 湿法刻蚀：利用专用配方的溶液的化学反应进行刻蚀。侧向刻蚀 严重，成本低，在线宽比较宽的功率器件中尚在使用 • 干法刻蚀：等离子刻蚀。分辨率高、刻蚀速率各向异性强、均匀 性重复性好，易于实现自动连续操作，是现代集成电路生产的标 准工艺
1/ 2
=
ε0εr xD
爱因斯坦关系
Dp Dn kT = = µn µp q
ND ? N A
CD =
(V D
N
−V
A
)

1/ 2
dQ D q I Fτ n = dV 2 kBT
2
重要公式（注意成立的条件及变化因素）5
α = I I
c e
重要公式（注意成立的条件及变化因素）6
V Tn = φ ms −
包宗明教授 baozm@ baozmzxz@
以下举例说明：
一、正确理解重要概念及名词的表述
例如： 1.价带：价电子带 2.导带：电子能量高于价带的一个能带 3.禁带：不允许电子存在的能量区间 4.局域能级：存在于晶体内杂质缺陷附近局部区域的能级 (浅能级、深能级；施主能级、受主能级；体内复合中 心能级、陷阱能级；界面态）。 5.共有化电子：导带和价带中的电子 6.局域能级上的电子：局域电子（束缚在局部区域的电 子） 7.金属：价带有电子，但是不充满 8.半导体、绝缘体：绝对零度时价带正好充满价电子，导 带没有电子 9.充满电子的能带不传导电流，填充率很低的能带呈现 （负电荷）电子导电，而填充率高的能带呈现（正电 荷）空穴导电。 10.空穴是虚拟的载流子，它是一个接近充满的能带中所 有电子传导电流特性的总代表 11.适合制造集成电路的半导体：禁带宽度足够大，常温 时本征激发载流子很少，又能够在很大范围内控制其 中的浅施主和浅受主（它们在常温下几乎全部电离） 浓度的半导体。
1
20.非平衡载流子：导带的电子浓度或价带的空穴浓度偏 离热平衡状态载流子浓度的部分 21非平衡载流子寿命：非平衡载流子的平均生存时间 22.非平衡载流子复合机制：导带电子和价带空穴直接复 合、导带电子和价带空穴通过复合中心复合（复合中 心可以是体内或表面的局域能级）。对于硅单晶，复 合中心复合为主 23.非平衡载流子扩散：由于非平衡载流子浓度差引起的 非平衡载流子从高浓度区向低浓度区流动 24.扩散系数：非平衡载流子扩散流密度正比于浓度梯 度，比例系数就是扩散系数 25.爱因斯坦关系：扩散系数和迁移率之比和温度有关的 公式
f max =
gm gm gm = ≈ 2πCi 2π [CGS + CGSO + (1 + GV )(CGD + CGDO )] 2π (1 + GV )CGDO
J CO = qvs nC = qvs NC
三、了解一些非理想因素的影响
• PN结二极管：势垒产生复合、表面复合、大注入效 应、串联电阻。 • 双极型晶体管：电流集边效应、基区宽变效应。
J = J n ( − x p ) + J p ( xn ) jn = − D n d (∆n ) dx d (∆n ) dx
jp = − Dp
d (∆p ) dx d (∆p ) dx
Dp D qV f = q pn 0 + n n p0 − 1 exp Ln k BT Lp
12.费米分布：热平衡态时电子在能量状态上的分布概 率，考虑到泡利不相容原理，而波兹曼分布不考虑泡 利不相容原理 13.费米能级：在该能量位置，电子的占有概率为1/2。 14.本征硅：纯净完美的硅单晶 15.N型硅：浅施主杂质浓度大于浅受主杂质浓度以至于 常温下电子导电为主的硅单晶 16.P型硅：浅受主杂质浓度大于浅施主杂质浓度以至于常 温下空穴导电为主的硅单晶
17.电导率：电流密度正比于电场强度，它们的比例系数 就是电导率 18.迁移率：载流子的漂移速度正比于电场强度，它们的 比例系数就是迁移率 19.饱和漂移速度：进入强电场区，载流子的漂移速度不 再随电场线性增加，而是逐步趋向饱和。所以迁移率 在低电场时是常数，而后随着电场增加逐步减少，最 后趋近于零。
V Tp = φ −
=
I ne I ⋅ Ie I
nc ne
⋅
Ic I nc
−1
= γ ⋅ β * ⋅ α*
−1
共基极连接
γ =
ρ Rsh,e J ne Wb = 1 + e = 1 + R J ne + J pe ρ b L pe （或We） sh,b J nc W2 = 1 − b2 J ne 2 Lnb
3、漂移速度
2、电导率