微型计算机原理第7章答案
- 格式:doc
- 大小:92.00 KB
- 文档页数:5
第七章、系统总线
系统总线测试
1、从信息流的传送效率来看,()工作效率最低。
A、三总线系统
B、单总线系统
C、双总线系统
D、多总线系统
2、系统总线地址的功能是()。
A、选择主存单元地址
B、选择进行信息传输的设备
C、选择外存地址
D、指定主存和I / O设备接口电路的地址
3、计算机使用总线结构的主要优点是便于实现积木化,同时()。
A、减少了信息传输量
B、提高了信息传输的速度
C、减少了信息传输线的条数
D、加重了CPU的工作量
4、IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送,它的数据传输率最高可以达到()。
A、100 Mb/秒
B、200 Mb/秒
C、400 Mb/秒
D、300 Mb/秒
5、异步控制常用于()作为其主要控制方式。
A、在单总线结构计算机中访问主存与外围设备时
B、微型机的CPU中
C、硬布线控制器中
D、微程序控制器中
6、当采用()对设备进行编址情况下,不需要专门的I/O指令。
A、统一编址法
B、单独编址法
C、两者都是
D、两者都不是
参考答案如下:
1。
微型计算机原理及应用第三版课后答案【篇一:《微型计算机原理及应用》课后习题答案】=txt>第一章1.1 解释题(1) 微处理器【解答】由大规模集成电路芯片构成的中央处理器(cpu),叫做微处理器。
(2) 微型计算机【解答】以微处理器为基础,配以内存储器、输入输出接口电路、总线以及相应的辅助电路而构成的计算机裸机,叫做微型计算机。
(3) 微型计算机系统【解答】微型计算机系统由硬件系统和软件系统组成。
即由微型计算机、配以相应的外部设备(如打印机、显示器、键盘、磁盘机等),再配以足够的软件而构成的系统。
(4) 单板机【解答】将微处理器、ram、rom以及i/o接口电路,再配上相应的外设(如小键盘、led显示器等)和固化在rom中的监控程序等,安装在一块印刷电路板上构成的微型计算机系统称为单板机。
(5) 运算器【解答】运算器是直接完成各种算术运算、逻辑运算的部件,主要由alu(arithmetic and logic unit,算术逻辑部件)、通用寄存器、标志寄存器等组成。
(6) 地址总线【解答】地址总线是cpu对内存或外设进行寻址时,传送内存及外设端口地址的一组信号线。
地址总线的条数多少决定了cpu的寻址能力。
(7) 数据总线【解答】数据总线是cpu与内存或外设进行信息交换时,所用的一组数据信号线。
它决定了cpu一次并行传送二进制信息的位数,反映出cpu的“字长”这个重要性能指标。
(8) 控制总线【解答】控制总线是在cpu与外部部件之间传送控制信息(如读/写命令、中断请求命令等)的一组信号线。
1-2 单片机应包括哪些基本部件?其主要应用于哪些领域?【解答】一般单片机芯片中包括微处理器、ram、rom、i/o接口电路、定时器/计数器,有的还包括a/d、d/a转换器等。
其主要应用于智能化仪器仪表及工业控制领域。
1-3 按图1-11和图1-12,写出取第二条指令操作码和执行第二条指令的过程。
【解答】1) ip的值(002h)送入地址寄存器ar;2) ip的内容自动加1,变为003h;3) ar将地址码通过地址总线送到存储器的地址译码器,经译码后选中002h单元;4) 微处理器给出读命令;5) 所选中的002h单元内容04h送上数据总线db;6) 数据总线db上的数据04h送到数据寄存器dr;7) 因是取指操作,取出的是指令操作码04h,即由dr送入指令寄存器ir;8) ir中的操作码经指令译码器id译码后,通过pla发出执行该指令的有关控制命令。
第7章输入/输出与中断一、自测练习题㈠选择题1.一微机系统有10根地址线用于I/O端口寻址,因而具有I/O空间的范围是( )字节。
A) 1024 B) 10K C) 0.5M D) 1M2.8086CPU读/写一次存储器或I/O端口所需的时间称为一个( )。
A) 总线周期 B) 指令周期 C) 时钟周期 D) 基本指令执行时间3.微型计算机的输入/输出有三种不同的控制方法,其中以( )控制的输入/输出是微机进行I/O的一种最主要的控制方式。
A) 程序控制 B) 中断控制C) DMA控制D) 以上均可4.程序查询I/O方式的工作流程是按( )的次序完成一个字符的传输。
A) 写数据端口,读/写控制端口B) 读状态端口,读/写数据端口C) 写控制端口,读状态端口,写数据端口D) 随I/O接口的具体要求而定5.在CPU与外设的I/O传送控制方式中,效率高、实时性强的方式是( )。
A) 同步传送 B) 查询传送 C) 无条件传送 D) 中断传送6.在CPU与外设的I/O传送控制方式中,传送速度最快的方式是( )。
A) 无条件传送 B) 查询传送 C) 中断传送 D) DMA传递7.用具有两个状态(“0”和“1”态)的一组开关作简单输入设备时,应采用( )传送方式来输入信息。
A) 无条件B) 查询C) 中断D) DMA8.用一组发光二极管作为简单输出设备时,应采用( )传送方式来输出信息。
A) DMA B) 无条件C) 查询D) 中断9.在微机系统中引入中断技术,可以( )。
A) 提高外设速度B) 减轻主存负担C) 提高处理器的效率D) 增加信息交换的精度10.CPU响应中断请求的时刻是在( )。
A) 执行完成正在执行的程序以后 B) 执行完正在执行的指令以后C) 执行完本时钟周期以后D)执行完正在执行的机器周期以后11.8086/8088CPU向应两个硬中断INTR和NMI时,相同的必要条件是( )。
A) 允许中断B) 当前I/O操作执行结束C) 总线空闲D) 当前访问内存操作结束12.在微型计算机系统中,高速外设与内存储器进行批量数据传送时,应采用( )。
第七章1. 什么叫中断?什么叫可屏蔽中断和不可屏蔽中断?答:当CPU正常运行程序时,由于微处理器内部事件或外设请求,引起CPU中断正在运行的程序,转去执行请求中断的外设(或内部事件)的中断服务子程序,中断服务程序执行完毕,再返回被中止的程序,这一过程称为中断。
可屏蔽中断由引脚INTR引入,采用电平触发,高电平有效,INTR信号的高电平必须维持到CPU响应中断才结束。
可以通过软件设置来屏蔽外部中断,即使外部设备有中断请求,CPU可以不予响应。
当外设有中断申请时,在当前指令执行完后,CPU首先查询IF位,若IF=0,CPU就禁止响应任何外设中断;若IF=1,CPU就允许响应外设的中断请求。
不可屏蔽中断由引脚NMI引入,边沿触发,上升沿之后维持两个时钟周期高电平有效。
不能用软件来屏蔽的,一旦有不可屏蔽中断请求,如电源掉电等紧急情况,CPU必须予以响应。
2. 列出微处理器上的中断引脚和与中断有关的指令。
答:INTR:可屏蔽中断请求输入引脚。
NMI:不可屏蔽中断请求输入引脚INTA:可屏蔽中断响应引脚INT n :软件中断指令,其中n为中断类型号INTO:溢出中断,运算后若产生溢出,可由此指令引起中断。
CLI:中断标志位IF清0STI:置位中断标志位为13. 8086/8088系统中可以引入哪些中断?答:(1)外部中断两种外部中断:不可屏蔽中断NMI和可屏蔽中断INTR(2)内部中断内部中断又称软件中断,有三种情况引起:①INT n :中断指令引起的中断②CPU的某些运算错误引起的中断:包括除法错中断和溢出中断③由调试程序debug设置的中断:单步中断和断点中断。
4. CPU响应中断的条件是什么?简述中断处理过程。
答:CPU响应中断要有三个条件:外设提出中断申请;本中断位未被屏蔽;中断允许。
可屏蔽中断处理的过程一般分成如下几步:中断请求;中断响应;保护现场;转入执行中断服务子程序;恢复现场和中断返回。
CPU在响应外部中断,并转入相应中断服务子程序的过程中,要依次做以下工作:⑴从数据总线上读取中断类型号,将其存入内部暂存器。
《微型计算机原理与接口技术》部分作业及补充题参考答案第7章存储器系统P2176.某SRAM存储芯片,其字位结构为512K×8bit,试问其地址、数据引脚各是多少个?答:∵219=512K,所以地址引脚需19根;数据引脚需8根(8bit)。
8.现有1024×1bit的存储芯片,若用它组成容量为16K×8bit的存储器。
试求:(1)实现该存储器所需的芯片数量答:(16K×8bit)/(1K×1bit)=128片(2)该存储器所需地址的地址码总位数是多少?其中几位选片?几位用作片内地址?答:∵214 =16K,所以地址码总位数为14位。
而1024×1bit存储芯片需要地址10位,因此选片地址为4位,片内地址为10位。
第8章输入/输出系统P2442.接口电路的作用是什么?I/O接口应具备哪些功能?参见教材P2193.什么是端口?端口有几类?参见教材P220 8.1.2 输入输出端口4.I/O端口有哪两种编址方式?PC系列机采用哪种编址方式?答:I/O端口和存储单元统一编址及I/O端口独立编址两种。
PC机采用I/O端口独立编址。
7. 定时/计数器的3个通道在PC系列机中是如何应用的?答:0#计数器用于系统时钟中断;1#计数器用于动态存储器刷新定时;2#计数器用于发声系统音调控制。
10.系统机定时/计数器的通道0定时周期最长是多少?要实现长时间定时,应采取什么措施?如果采用外扩8254定时/计数器实现长时间定时,应采取哪些措施?答:系统机定时/计数器通道0定时周期最长是55ms。
要实现长时间定时,只能使用 INT 1CH 中断的方法,通过对预先设定的中断次数进行计数,达到n倍55ms的定时目的。
采用外扩8254,可以使用三个通道硬件级联的方法实现长时间定时。
补充题:设PC 系统机外扩了一片8254 及相应的实验电路。
(1) 根据由门电路构成的译码电路,分析出该片8254 的四个端口地址。
《微型计算机原理与接口技术》清华大学出版社冯博琴吴宁主编课后答案第1章基础知识1.1计算机中常用的计数制有哪些?解:二进制、八进制、十进制(BCD)、十六进制。
1.2什么是机器码?什么是真值?解:把符号数值化的数码称为机器数或机器码,原来的数值叫做机器数的真值。
1.3完成下列数制的转换。
微型计算机的基本工作原理汇编语言程序设计微型计算机接口技术建立微型计算机系统的整体概念,形成微机系统软硬件开发的初步能力。
解:(1)166,A6H(2)0.75(3)11111101.01B,FD.4H(4)5B.AH,(10010001.011000100101)BCD1.48位和16位二进制数的原码、补码和反码可表示的数的范围分别是多少?解:原码(-127~+127)、(-32767~+32767)补码(-128~+127)、(-32768~+32767)反码(-127~+127)、(-32767~+32767)1.5写出下列真值对应的原码和补码的形式。
(1)G=-1110011B(2)G=-71D(3)G=+1001001B解:(1)原码:11110011补码:10001101(2)原码:11000111补码:10111001(3)原码:01001001补码:010010011.6写出符号数10110101B的反码和补码。
解:11001010,110010111.7已知G和Y的真值,求[G+Y]的补码。
(1)G=-1110111BY=+1011010B (2)G=56DY=-21D解:(1)11100011(2)001000111.8已知G=-1101001B,Y=-1010110B,用补码求G-Y的值。
解:111011011.9请写出下列字符的ASCII码。
4A3-!解:34H,41H,33H,3DH,21H1.10若给字符4和9的ASCII码加奇校验,应是多少?解:34H,B9H1.11上题中若加偶校验,结果如何?解:B4H,39H1.12计算下列表达式。
第七章注意的问题:本章中控制信号后面的#表示此信号低电平有效。
一、选择1、 8086/8088CPU对I/O端口使用()编址方法。
A、独立B、统一C、直接D、间接2、 8086/8088CPU使用()根地址线对I/O编址。
A、 8B、 10C、16D、203、 8086/8088CPU对I/O端口的最大寻址空间为()。
A、 8KBB、 16KBC、64KBD、1MB4、 8086有一个独立的I/O空间,该空间的最大范围是()A、 8KBB、 16KBC、64KBD、1MB5、 8086CPU采用I/O独立编址方式,可使用()线的地址信息寻址I/O端口。
A、 AD7-AD0B、 AD15-AD0C、 AD19-AD0D、 AD23-AD06、某8088CPU构成的系统中,用10根地址线对I/O端口寻址,因而I/O端口的地址空间为()A、 1KBB、 10KBC、16KBD、64KB7、某8088CPU构成的系统中,占用地址空间0-1FFH,因而至少需用()根地址线对I/O端口寻址。
A、 8B、 9C、 10D、 118、若某8086CPU构成的系统中,具有1024个8位端口,则至少需用()根地址线对I/O端口寻址。
A、 4B、 8C、 10D、 169、 8086/8088CPU读写一次存储器或I/O端口操作所需要的时间称为一个()A、总线周期B、指令周期C、时钟周期D、基本指令执行周期10、 8086/8088CPU的基本I/O总线周期为()个时钟周期A、 6B、 5C、 4D、 311、在8088CPU构成的系统中,组合16位的I/O端口时,最好将其起始地址选为()地址A、奇B、偶C、页D、段12、在8088CPU构成的系统中,组合16位的I/O端口时,最好将其起始地址选为偶地址是为了()A、减少执行指令的总线周期B、减少执行指令的字节数C、节省占用的内存空间D、对内存单元快速寻址13、 8086/8088CPU按I/O指令寻址方式得到的地址是( )A、物理地址B、有效地址C、段内偏移量D、 I/O端口地址14、 8088 CPU对地址为240H的I/O端口读操作指令为()A、 MOV AL,240HB、 MOV AL,[240H]C、 IN AL,240HD、 MOV DX,240H IN AL,DX15、 8086/8088CPU的输出指令OUT Dest,Src中目的操作数Dest只能是()A、 8位或16位端口地址B、 8位端口地址或DX寄存器C、 16位寄存器D、任意16、 8086/8088CPU的输入指令IN Dest,Src中目的操作数Dest只能是()A、 8位或16位端口地址B、 8位端口地址或DX寄存器C、 16位寄存器D、任意17、 8086CPU的输入指令是将输入设备的一个端口中的数据传送到()寄存器。
第1章计算机基础知识三、简答题1.微型计算机的基本组成?答:以微型计算机为主体,配上相应的系统软件、应用软件和外部设备之后,组成微型计算机系统。
(微型计算机+软件系统,也可)2.简述冯.诺依曼型计算机基本思想?答:冯.诺依曼型计算机是由运算器,控制器,存储器,输入设备和输出设备组成的。
其中,运算器是对信息进行加工和运算的部件;控制器是整个计算机的控制中心,所以数值计算和信息的输入,输出都有是在控制器的统一指挥下进行的;存储器是用来存放数据和程序的部件,它由许多存储单元组成,每一个存储单元可以存放一个字节;输入设备是把人们编写好的程序和数据送入到计算机内部;输出设备是把运算结果告知用户。
(写出主要内容,即可)3.什么是微型计算机?答:微型计算机由CPU、存储器、输入/输出接口电路和系统总线构成。
(只要答出五大组成部分即可)4.什么是溢出?答:溢出就是在运算中,使用已经确定的二进制位数,没有办法表示运算结果。
二、简答题1.在内部结构中,微处理器主要有哪些功能部件组成?答:1) 算术逻辑部件 2) 累加器和通用寄存器组3) 程序计数器 4) 时序和控制部件(意思相近即可)2. 微处理器一般应具有哪些功能?答:1)可以进行算术和逻辑运算 2)可保存少量数据3)能对指令进行译码并完成规定的操作 4)能和存储器、外部设备交换数据5)提供整个系统所需的定时和控制 6)可以响应其他部件发来的中断请求3. 什么是总线周期?答:CPU使用总线完成一次存储器或I/O接口的存取所用的时间,称为总线周期,一个基本的总线周期包含4个T状态,分别称为T1、T2、T3、T4。
(意思相近即可)?2.中断服务程序结束时,。
RET应该可以使中断服务程序返回主程序,但因为RETF是子程序返回指令,它只从堆栈中恢复CS和IP,而不能使状态字PSW得以恢复,所以不能使断点完全恢复,对源程序的继续执行造成不良影响。
(回答可以返回2分,出现的问题3分,意思相近即可)3.写出把首地址为 BLOCK1) MOV BX,OFFSET BLOCK+6 2) LEA BX,BLOCK 3) LEA BX,BLOCKMOV DX,[BX] MOV DX,[BX+12] MOV SI,12MOV DX,[BX+SI]4. 设BX=134AH,BP=1580H,DI=0528H,SI=0234H,DS=3200H,SS=5100H,求在各种寻址方式下源操作数的物理地址。
微型计算机原理及应用第三版课后答案【篇一:《微型计算机原理及应用》课后习题答案】=txt>第一章1.1 解释题(1) 微处理器【解答】由大规模集成电路芯片构成的中央处理器(cpu),叫做微处理器。
(2) 微型计算机【解答】以微处理器为基础,配以内存储器、输入输出接口电路、总线以及相应的辅助电路而构成的计算机裸机,叫做微型计算机。
(3) 微型计算机系统【解答】微型计算机系统由硬件系统和软件系统组成。
即由微型计算机、配以相应的外部设备(如打印机、显示器、键盘、磁盘机等),再配以足够的软件而构成的系统。
(4) 单板机【解答】将微处理器、ram、rom以及i/o接口电路,再配上相应的外设(如小键盘、led显示器等)和固化在rom中的监控程序等,安装在一块印刷电路板上构成的微型计算机系统称为单板机。
(5) 运算器【解答】运算器是直接完成各种算术运算、逻辑运算的部件,主要由alu(arithmetic and logic unit,算术逻辑部件)、通用寄存器、标志寄存器等组成。
(6) 地址总线【解答】地址总线是cpu对内存或外设进行寻址时,传送内存及外设端口地址的一组信号线。
地址总线的条数多少决定了cpu的寻址能力。
(7) 数据总线【解答】数据总线是cpu与内存或外设进行信息交换时,所用的一组数据信号线。
它决定了cpu一次并行传送二进制信息的位数,反映出cpu的“字长”这个重要性能指标。
(8) 控制总线【解答】控制总线是在cpu与外部部件之间传送控制信息(如读/写命令、中断请求命令等)的一组信号线。
1-2 单片机应包括哪些基本部件?其主要应用于哪些领域?【解答】一般单片机芯片中包括微处理器、ram、rom、i/o接口电路、定时器/计数器,有的还包括a/d、d/a转换器等。
其主要应用于智能化仪器仪表及工业控制领域。
1-3 按图1-11和图1-12,写出取第二条指令操作码和执行第二条指令的过程。
【解答】1) ip的值(002h)送入地址寄存器ar;2) ip的内容自动加1,变为003h;3) ar将地址码通过地址总线送到存储器的地址译码器,经译码后选中002h单元;4) 微处理器给出读命令;5) 所选中的002h单元内容04h送上数据总线db;6) 数据总线db上的数据04h送到数据寄存器dr;7) 因是取指操作,取出的是指令操作码04h,即由dr送入指令寄存器ir;8) ir中的操作码经指令译码器id译码后,通过pla发出执行该指令的有关控制命令。
微机原理课后习题参考答案(总25页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--上册第一章P9微处理器、微型计算机、微型计算机系统的区别是什么答:(1)微型计算机中的运算器和控制器合起来称为中央处理器,也就是微处理器,又称微处理机。
(2)微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
(3)微型计算机系统由微型计算机、输入/输出设备、外存储器、系统软件、电源、面板和机架等组成。
微型计算机由哪些基本部分构成微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
说明CISC、RISC及其主要区别。
CISC是指复杂指令系统计算机,RISC是指精简指令系统计算机。
他们的区别在于不同的CPU设计理念和方法。
RISC指令系统仅包含哪些必要的经常使用的指令,不经常使用的功能,往往通过基本指令组合来完成。
完成特殊功能时效率比较低。
CISC的指令系统比较丰富,一些特殊功能都有相应的指令。
处理特殊任务效率较高。
RISC对存储器操作相对简单,使对存储器访问的控制简化;而CISC机器的存储器操作指令较多,对存储器的访问有更多的指令直接操作,要求的控制逻辑比较复杂。
RISC在一条指令执行的适当地方可以响应中断;而CISC机器是在一条指令执行结束后响应中断。
RISC CPU的电路构成比CISC CPU简单,因此面积小、功耗也更低;CISC电路CPU电路复杂,同水平比RISC CPU面积大、功耗大。
RISC CPU结构比较简单,布局紧凑规整,设计周期较短,比较容易采用一些并行计算的最新技术;CISC CPU结构复杂,设计周期长,技术更新难度大。
从使用角度看,RISC 微处理器结构简单,指令规整,性能容易把握,易学易用;CISC微处理器结构复杂,功能强大,实现特殊功能容易。
第二章8086CPU 由哪两大部分组成简述它们的主要功能。
总线接口部件BIU跟执行部件EU。
第七章1、计算机在下列情况中,不适合采用中断方式处理的是()A.随机发生的事件B.定时发生的事件C.成块数据的高速传送D.突然停电2、CPU与外设之间传送数据的程序控制方式有( )。
A.无条件传送方式B.查询方式C.中断方式D.以上所有方式3、在I/O设备、数据通道、时钟和软件这四项中,可能成为中断源的是()A. I/O设备B. I/O设备和数据通道C. I/O设备、数据通道和时钟D. I/O设备、数据通道、时钟和软件4、为了便于实现多级中断,保存现场信息最有效的方法是采用()A.通用寄存器B.堆栈C.存储器D.外存5、在8086/8088系统中,关于可屏蔽和不可屏蔽中断的下列说法中正确的是()A.CPU对不可屏蔽中断必须响应B. CPU对可屏蔽中断必须响应C.两种中断优先级别一致D.无法判断他们的优先级6、电源故障中断属于()A.不可屏蔽中断B.可屏蔽中断C.控制器产生的中断D.内部中断7、转入中断服务程序以及从中断服务程序返回原程序的方法是()A.执行相应的转移指令B.调用相应的子程序C.将相应的地址装入程序计数器D.将相应的地址装入指令的操作数字段8、DMA方式在()之间建立了直接的数据通道A.外设与外设B.主存与外设C.CPU与主存D.CPU与外设9、硬中断服务程序结束返回断点时,程序末尾要安排一条指令IRET,它的作用是()A.构成中断结束命令B.恢复断点信息并返回C.转移到IRET的下一条指令D.转入下一中断服务10、PC/XT微机采用向量中断方式处理8级外部硬中断,中断类型号依次为08 ~0FH,在RAM 中0000:002CH单元开始依次存放了23H、FFH、00H、F0H四个数据,该向量对应的中断号和中断服务程序入口地址是()A.0CH和23FF:00F0HB.0BH和F000:FF23HC.0BH和00F0:23FFHD.0CH和F000:23FFH11、右图为8086/8088系统中一段主存储器的示意图,由图可知84H号中断的中断向量是()A.1284H:00F1HB.F100H:8412HC. CD85H:F0E2HD.E2F0H:85CDH12、右图为8086/8088系统中一段主存储器的示意图,由图可知85H号中断的中断向量是()A.1284H:00F1HB.F100H:8412HC. CD85H:F0E2HD.E2F0H:85CDH13、右图为8086/8088系统中一段主存储器的示意图,由图可知0000:0210H开始的四个单元所存放的中断向量其对应的中断类型码是()A.12HB. 84HC. 8412HD. F100H:8412H14、右图为8086/8088系统中一段主存储器的示意图,由图可知0000:0214H开始的四个单元所存放的中断向量其对应的中断类型码是()A.CDHB. 85HC. 85CDHD. E2F0H:85CDH15、当按下键盘上的一个键时,将产生一个中断请求,这是一种()A.I/O设备中断B.软件中断C.定时中断D.单步中断16、CPU响应INTR引脚来的中断请求的条件是()。
《微型计算机原理及应用》(吴宁著)课后习题答案下载《微型计算机原理及应用》(吴宁著)内容提要目录第1章计算机基础1.1 数据、信息、媒体和多媒体1.2 计算机中数值数据信息的表示1.2.1 机器数和真值1.2.2 数的表示方法——原码、反码和补码1.2.3 补码的运算1.2.4 定点数与浮点数1.2.5 BCD码及其十进制调整1.3 计算机中非数值数据的信息表示1.3.1 西文信息的表示1.3.2 中文信息的表示1.3.3 计算机中图、声、像信息的表示1.4 微型计算机基本工作原理1.4.1 微型计算机硬件系统组成1.4.2 微型计算机软件系统1.4.3 微型计算机中指令执行的基本过程 1.5 评估计算机性能的主要技术指标1.5.1 CPU字长1.5.2 内存储器与高速缓存1.5.3 CPU指令执行时间1.5.4 系统总线的传输速率1.5.5 iP指数1.5.6 优化的内部结构1.5.7 I/O设备配备情况1.5.8 软件配备情况习题1第2章 80x86/Pentium微处理器2.1 80x86/Pentium微处理器的内部结构 2.1.1 8086/8088微处理器的基本结构2.1.2 80386CPU内部结构2.1.3 80x87数学协处理器2.1.4 Pentium CPU内部结构2.2 微处理器的主要引脚及功能2.2.1 8086/8088 CPU引脚功能2.2.2 80386 CPU引脚功能2.2.3 Pentium CPU引脚功能2.3 系统总线与典型时序2.3.1 CPU系统总线及其操作2.3.2 基本总线操作时序2.3.3 特殊总线操作时序2.4 典型CPU应用系统2.4.1 8086/8088支持芯片2.4.2 8086/8088单CPU(最小模式)系统 2.4.3 8086/8088多CPU(最大模式)系统 2.5 CPU的工作模式2.5.1 实地址模式2.5.2 保护模式2.5.3 虚拟8086模式2.5.4 系统管理模式2.6 指令流水线与高速缓存2.6.1 指令流水线和动态分支预测2.6.2 片内高速缓存2.7 64位CPU与多核微处理器习题2第3章 80x86/Pentium指令系统3.1 80x86/Pentium指令格式3.2 80x86/Pentium寻址方式3.2.1 寻址方式与有效地址EA的概念 3.2.2 各种寻址方式3.2.3 存储器寻址时的段约定3.3 8086/8088 CPU指令系统3.3.1 数据传送类指令3.3.2 算术运算类指令3.3.3 逻辑运算与移位指令3.3.4 串操作指令3.3.5 控制转移类指令3.3.6 处理器控制类指令3.4 80x86/Pentium CPU指令系统3.4.1 80286 CPU的增强与增加指令 3.4.2 80386 CPU的增强与增加指令 3.4.3 80486 CPU增加的指令3.4.4 Pentium系列CPU增加的指令 3.5 80x87浮点运算指令3.5.1 80x87的数据类型与格式3.5.2 浮点寄存器3.5.3 80x87指令简介习题3第4章汇编语言程序设计4.1 程序设计语言概述4.2 汇编语言的程序结构与语句格式 4.2.1 汇编语言源程序的框架结构4.2.2 汇编语言的语句4.3 汇编语言的伪指令4.3.1 基本伪指令语句4.3.2 80x86/Pentium CPU扩展伪指令 4.4 汇编语言程序设计方法4.4.1 程序设计的基本过程4.4.2 顺序结构程序设计4.4.3 分支结构程序设计4.4.4 循环结构程序设计4.4.5 子程序设计与调用技术4.5 模块化程序设计技术4.5.1 模块化程序设计的特点与规范4.5.2 程序中模块间的关系4.5.3 模块化程序设计举例4.6 综合应用程序设计举例4.6.1 16位实模式程序设计4.6.2 基于32位指令的实模式程序设计 4.6.3 基于多媒体指令的实模式程序设计 4.6.4 保护模式程序设计4.6.5 浮点指令程序设计4.7 汇编语言与C/C 语言混合编程4.7.1 内嵌模块方法4.7.2 多模块混合编程习题4第5章半导体存储器5.1 概述5.1.1 半导体存储器的分类5.1.2 存储原理与地址译码5.1.3 主要性能指标5.2 随机存取存储器(RAM)5.2.1 静态RAM(SRAM)5.2.2 动态RAM(DRAM)5.2.3 随机存取存储器RAM的应用5.3 只读存储器(ROM)5.3.1 掩膜ROM和PROM5.3.2 EPROM(可擦除的PROM)5.4 存储器连接与扩充应用5.4.1 存储器芯片选择5.4.2 存储器容量扩充5.4.3 RAM存储模块5.5 CPU与存储器的典型连接5.5.1 8086/8088 CPU的'典型存储器连接5.5.2 80386/Pentium CPU的典型存储器连接 5.6 微机系统的内存结构5.6.1 分级存储结构5.6.2 高速缓存Cache5.6.3 虚拟存储器与段页结构习题5第6章输入/输出和中断6.1 输入/输出及接口6.1.1 I/O信息的组成6.1.2 I/O接口概述6.1.3 I/O端口的编址6.1.4 简单的I/O接口6.2 输入/输出的传送方式6.2.1 程序控制的输入/输出6.2.2 中断控制的输入/输出6.2.3 直接数据通道传送6.3 中断技术6.3.1 中断的基本概念6.3.2 中断优先权6.4 80x86/Pentium中断系统6.4.1 中断结构6.4.2 中断向量表6.4.2 中断响应过程6.4.3 80386/80486/Pentium CPU中断系统6.5 8259A可编程中断控制器6.5.1 8259A芯片的内部结构与引脚6.5.2 8259A芯片的工作过程及工作方式 6.5.3 8259A命令字6.5.4 8259A芯片应用举例6.6 82380可编程中断控制器6.6.1 控制器功能概述6.6.2 控制器主要接口信号6.7 中断程序设计6.7.1 设计方法6.7.2 中断程序设计举例习题6第7章微型机接口技术7.1 概述7.2 可编程定时/计数器7.2.1 概述7.2.2 可编程定时/计数器82537.2.3 可编程定时/计数器82547.3 可编程并行接口7.3.1 可编程并行接口芯片8255A7.3.2 并行打印机接口应用7.3.3 键盘和显示器接口7.4 串行接口与串行通信7.4.1 串行通信的基本概念7.4.3 可编程串行通信接口8251A7.4.3 可编程异步通信接口INS82507.4.4 通用串行总线USB7.4.5 I2C与SPI串行总线7.5 DMA控制器接口7.5.1 8237A芯片的基本功能和引脚特性 7.5.2 8237A芯片内部寄存器与编程7.5.3 8237A应用与编程7.6 模拟量输入/输出接口7.6.1 概述7.6.2 并行和串行D/A转换器7.6.3 并行和串行A/D转换器习题7第8章微型计算机系统的发展8.1.1 IBM PC/AT微机系统8.1.2 80386、80486微机系统8.1.3 Pentium及以上微机系统8.2 系统外部总线8.2.1 ISA总线8.2.2 PCI局部总线8.2.3 AGP总线8.2.4 PCI Express总线8.3 网络接口与网络协议8.3.1 网络基本知识8.3.2 计算机网络层次结构8.3.3 网络适配器8.3.4 802.3协议8.4 80x86的多任务保护8.4.1 保护机制与保护检查8.4.2 任务管理的概念8.4.3 控制转移8.4.4 虚拟8086模式与保护模式之间的切换 8.4.5 多任务切换程序设计举例习题8参考文献《微型计算机原理及应用》(吴宁著)目录本书是普通高等教育“十一五”国家级规划教材和国家精品课程建设成果,以教育部高等学校非计算机专业计算机基础课程“基本要求V4.0”精神为指导,力求做到“基础性、系统性、实用性和先进性”的统一。
第一章学习指导:1.掌握十六进制、二进制、BCD(十进制数)、ASCII码2.掌握有符号数(补码、原码)、无符号数计算机的表示方法以及表示范围3.掌握补码运算4.了解计算机基本组成及工作原理5.了解新技术6.了解计算机主要性能指标2、完成下列数制之间的转换。
(1)01011100B=92D (3)135D=10000111B (5)10110010B=262Q=B2H3、组合型BCD码和非组合型BCD码有什么区别?写出十进制数254的组合型BCD数和非组合型数。
答:组合型BCD码用高四位和低四位分别对应十进制数的个位和十位,其表示范围是0~99;非组合型BCD码用一个字节的低四位表示十进制数,高四位则任意取值,表示范围为0~9。
组合型:254=(001001010100)BCD非组合型:254=(00000010 00000101 00000100)BCD7、计算机为什么采用补码形式存储数据?当计算机的字长n=16,补码的数据表示范围是多少?答:在补码运算过程中,符号位参加运算,简化了加减法规则,且能使减法运算转化为加法运算,可以简化机器的运算器电路。
+32767~ -32768。
9、设计算机字长n=8,求下列各式的[X+Y]补和[X-Y]补,并验证计算结果是否正确。
(1)X=18,Y=89 [X+Y]补=00010010+01011001=01101011B=107D 正确[X-Y]补=10111001B=00010010+10100111=(-71D)补正确(2)X=-23,Y=-11 [X+Y]补=11101001+11110101=11011110B=(-34D)补正确[X-Y]补=11101001+00001011=11110100B=(-12D)补正确(3)X=18,Y=-15 [X+Y]补=00010010+11110001=00000011B=(3D)补正确[X-Y]补=00010010+00001111=00100001B=(33D)补正确(4)X=-18,Y=120 [X+Y]补=11101110+01111000=01100110B=(102D)补正确[X-Y]补=11101110+10001000=01110110B=(123D)补由于X-Y=-138 超出了机器数范围,因此出错了。
微机原理与接口技术(第二版)课后习题答案第1章作业答案1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同?解:把CPU(运算器和控制器)用大规模集成电路技术做在一个芯片上,即为微处理器。
微处理器加上一定数量的存储器和外部设备(或外部设备的接口)构成了微型计算机。
微型计算机与管理、维护计算机硬件以及支持应用的软件相结合就形成了微型计算机系统。
1.2 CPU在内部结构上由哪几部分组成?CPU应该具备哪些主要功能? 解:CPU主要由起运算器作用的算术逻辑单元、起控制器作用的指令寄存器、指令译码器、可编程逻辑阵列和标志寄存器等一些寄存器组成。
其主要功能是进行算术和逻辑运算以及控制计算机按照程序的规定自动运行。
1.3 微型计算机采用总线结构有什么优点?解:采用总线结构,扩大了数据传送的灵活性、减少了连线。
而且总线可以标准化,易于兼容和工业化生产。
1.4 数据总线和地址总线在结构上有什么不同之处?如果一个系统的数据和地址合用一套总线或者合用部分总线,那么要靠什么来区分地址和数据?解:数据总线是双向的(数据既可以读也可以写),而地址总线是单向的。
8086CPU为了减少芯片的引脚数量,采用数据与地址线复用,既作数据总线也作为地址总线。
它们主要靠信号的时序来区分。
通常在读写数据时,总是先输出地址(指定要读或写数据的单元),过一段时间再读或写数据。
1.8在给定的模型中,写出用累加器的办法实现15×15的程序。
解: LD A, 0LD H, 15LOOP:ADD A, 15DEC HJP NZ, LOOPHALT第 2 章作业答案2.1 IA-32结构微处理器直至Pentillm4,有哪几种?解:80386、30486、Pentium、Pentium Pro、Peruium II 、PentiumIII、Pentium4。
2.6 IA-32结构微处理器有哪几种操作模式?解:IA一32结构支持3种操作模式:保护模式、实地址模式和系统管理模式。
7-1、I/O接口的信号有哪几种?各有什么特点?答:接口信号通常有以下四种:1、开关量:只有2种状态,用一位二进制数(0或1)表示开或关。
2、数字量:二进制形式的数据或是已经过编码的二进制形式的数据。
3、脉冲量:脉冲信号是以脉冲形式表示的一种信号。
关注的是信号发生的跳变情况。
4、模拟量:用模拟电压或模拟电流幅值大小表示的物理量。
7-2、什么是接口?接口的主要功能是什么?答:接口是CPU与外设之间进行数据传输的桥梁。
接口的主要功能:1、信号形式转换2、电平转换和放大3、锁存器缓冲4、I/O定向5、并行及串行I/O转换7-3、什么是端口?端口和存储单元有什么区别?答:端口指输入/输出接口中的寄存器。
区别:I/O单元地址使用的是绝对地址,而内存单元需要使用段地址和偏移地址来寻址。
7-4、I/O端口编址有几种方式?他们各有什么特点?答、I/O端口有两种编址方式:统一编址方式是将I/O端口与内存单元统一起来进行编号。
该方式优点是不需要专门的I/O指令,对I/O端口操作的指令类型多;缺点是端口要占用部分存储器的地址空间,不容易区分是访问存储器还是外部设备。
独立编址的端口单独构成I/O地址空间,不占用存储器地址。
优点是地址空间独立,控制电路和地址译码电路简单,采用专用的I/O指令,使得端口操作的指令在形式上与存储器操作指令有明显区别,程序容易阅读;缺点是指令类别少,一般只能进行传送操作。
7-5、I/O接口的控制方式有几种?简述各个方式的特点?答:CPU和外设之间的数据传送方式通常有四种:程序传送方式、中断传送方式、DMA传送方式和I/O处理机方式。
1、程序控制方式:在程序控制下进行信息传送,分为有条件传送方式和无条件传送方式。
无条件传送方式主要用于对简单外设进行操作,或者外设的定时是固定的或已知的场合。
条件传送方式主要用于不能保证输入设备总是准备好了数据或者输出设备已经处在可以接收数据的状态。
2、中断控制方式:中断传送方式下,当外设要求交换数据时,向CPU发中断请求,CPU 在执行完当前指令后,即可中断当前任务的执行,并根据中断源转入相应的中断处理服务程序,实现对请求中断外设的管理。
7.3 设AX=1122,BX=3344H,CX=5566H,SS=095BH,SP=0040H,下述程序执行后AX ,
BX ,CX ,DX 4个通用寄存器内容是多少?画出堆栈存储器的物理地址及存储内容和SP 指向的示意图。
PUSH AX PUSH BX PUSH CX POP BX POP AX POP DX
参考答案:(BX)=5566H, (AX)=3344H, (DX)=1122H ,(CX)=5566H 堆栈段物理地址=SS*16(左移4位)+SP
7.4 设 SP=0040H,如果用进栈指令存入5个数据,则SP=0036H ,若用出栈指
令取出两个数据,则SP=003AH 。
7.5将表中程序段各指令执行后AX 的值用十六进制数填入表中
7.6 用十六进制数填下表,已知DS=1000H,ES=2000H,SS=0FC0H,通用寄存器的值
为0。
参考答案:逻辑地址=段基址:段内偏移地址
BP 以SS 为默认段基址,其余寄存器以DS 为默认段基址 ES :为段前缀,以ES 为段基址
7.7 试给出执行完下列指令后OF、SF、ZF、CF4个可测试标志位的状态(用十
六进制给出FLAG的值,其余各位为0)
(1)MOV AX,2345H (2) MOV BX,5439H
ADD AX,3219H ADD BX,456AH
(3)MOV CX,3579H (4) MOV DX,9D82H
SUB CX,4EC1H SUB DX,4B5FH
参考答案:(这里除了上面4个标志还考虑了奇偶标志PF和辅助进位标志AF)
7.8AX 中有一负数,欲求其绝对值,若该数为补码,则使用指令NEG AX;若为原码则用指令AND AX,7FFFH。
7.9 分别写出实现如下功能的程序段:
(1)将AX中间8位(做高8位),BX低4位和DX高4位(做低4位)拼成一个新字。
(注意:左移右移操作)
AND AX,0FF0H
MOV CL,04H
SHL AX,CL
AND BL,0FH
AND DH,0F0H
SHR DH,CL
SHL BL,CL
OR AL,DH
OR AL,BL
(2)将CX中间8位取反,其余位不变
XOR CX,0FF0H
(3)将数据段以BX为偏移地址的连续3单元中的无符号数求和。
MOV CX,3
MOV AL,0
LAB:ADD AL,[BX]
ADC AH,00H;(注意字节单元的和可能超过一个字节,故这里和扩展至AH)INC BX
LOOP LAB
(4) 将数据段中以BX为偏移地址的连续4单元中的内容颠倒过来
MOV CX,2 ;(4/2单元个数除2,循环计数)
MOV SI,BX
ADD SI,3 ;(指向最后一个数据单元,首地址+单元个数-1)
LAB:MOV AL,[BX]
XCHG AL,[SI]
MOV [BX],AL
INC BX
DEC SI
LOOP LAB
(5) 将BX中的4位压缩BCD数用非压缩数形式按序放在AL,BL,CL和DL中
MOV CL,4 (注意先后次序,不能用其它寄存器)
MOV DL,BL
AND DL,0FH
MOV AL,BH
SHR AL,CL
XCHG BH,BL
AND BL,0FH
SHR BH,CL
MOV CL,BH
(6)不用乘法指令实现AL(无符号数)乘以20
AL*(24+22)( 24左移4位,22左移2位)
MOV AH,0
MOV CL,2
SAL AX,CL ;进行乘4操作
MOV BX,AX ;保留乘4中间结果
SAL AX,CL;再移2次,相当于乘16
ADD AX,BX
7.10一段数据定义为:
DATA SEGMENT
S1 DB 0,1,2,3,4,5
S2 DB ‘12345’
COUNT=$-S1
NB DB 3DUP(2)
NW DW 120,-256
P DW -1
DATA ENDS
(1)不分配存储单元)
(3) 填写表中程序段各指令执行后。
目的寄存器的值,并指出源操作数所使用的
(4)改正下列不正确的指令错误
a. MOV AX,S1 改正 MOV AX,WORD PTR S1
b. MOV BP,OFFSET S2 改正 MOV BX,OFFSET S2
MOV CL,[BP] MOV CL,[BX]
c. MOV SI,OFFSET NB 改正 MOV SI,OFFSET NB
MOV [SI],‘+’MOV BYTE PTR [SI],‘+’
d. MOV DL,NW+2 改正MOV DL, BYTE PTR NW+2
e. MOV DI,CH 改正MOV DI,CX
f. MOV BX, OFFSET S1 改正 MOV BX, OFFSET S1
MOV DH,BX+3 MOV DH,[BX+3]
g. INC COUNT 改正 MOV BX,COUNT INC BX (符号常数不能加1)
h. MOV NB,S2 改正 MOV AL,S2 MOV NB,AL(两个内存变量不能直接传送)
i. MOV AX,[BX+S1] 改正 MOV AX,WORD PTR [BX+S1]
j. ADD AX,[DX+NW] 改正 ADD AX,[BX+NW]。