数字电子技术_半导体存储器

2020/4/7
15
例：将256×1的RAM扩展为 256×8的RAM。
将8块256×1的RAM的所有地址线和CS（片选线） 分别对应并接在一起，而每一片的位输出作为整个 RAM输出的一位。
2020/4/7
16
256×8RAM需256×1RAM的芯片数为：
N
总存储容量 一片存储容量
2568 2561
2020/4/7
10
若此时R/W＝1，则执行读操作，将所选存储单 元中的数据送到I/O端上。
若此时R/W=0时，进行写入数据操作。 当CS=1时，不能对RAM进行读写操作，所有端 均为高阻态。
2020/4/7
11
（3）RAM的存储单元按工作原理分为： 静态存储单元：利用基本RS触发器存储信息。
保存的信息不易丢失。 动态存储单元：利用MOS的栅极电容来存储信
息。由于电容的容量很小，以及漏电流的存在，为 了保持信息，必须定时给电容充电，通常称为刷新。
2020/4/7
12
2. 静态读写存储器（SRAM）集成电路6264简介
采 用 CMOS 工 艺 制 成 ， 存 储 容 量 为 8K×8 位 ， 典 型 存取时间为100ns、电源电压 ＋ 5V 、 工 作 电 流 40mA 、 维 持 电 压 为 2V ， 维 持 电 流 为 2μA。
2020/4/7
20
将1024×4的RAM扩展为2048×8 RAM
图9-12 RAM的字位扩展
2020/4/7
21
9.1.2 只读存储器（ROM）
1. 固定ROM 只读存储器所存储的内容一般是固定不变的，
正常工作时只能读数，不能写入，并且在断电后不 丢失其中存储的内容，故称为只读存储器。
ROM组成： 地址译码器 存储矩阵 输出电路
击穿，雪崩击穿产生的高能电子堆积在浮置栅上，
使FAMOS管导通。
当去掉外加反向电压后，由于浮置栅上的电子
没有放电回路能长期保存下来，在果用紫外线照射FAMOS管１０～３０分钟，浮
置栅上积累的电子形成光电流而泄放，使导电沟道
消失，FAMOS管又恢复为截止状态。为便于擦除，芯
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
2020/4/7
35
已越来越多地取代EPROM，并广泛应用于通信 设备、办公设备、医疗设备、工业控制等领域。
3. 非易失性静态读写存储器NVSRAM
由美国Dallas半导体公司推出，为封装一体化的 电池后备供电的静态读写存储器。
第9章 存储器简介
9.1.1
9.1 半导体存储器
随机存取存储器（RAM）
1 .存储器容量的扩展
9.1.2 只读存储器（ROM）
2．EPROM的应用
9.1.3 存储器的应用
9.1.4 其它类型存储器简介
2020/4/7
1
第9章 存储器简介
本章内容： 随机存取存储器RAM和只读存储器ROM的结构、 工作原理及存储器容量扩展的方法；
它以高容量长寿命锂电池为后备电源，在低功 耗的SRAM芯片上加上可靠的数据保护电路所构成。
其性能和使用方法与SRAM一样，在断电情况 下，所存储的信息可保存10年。
其缺点主要是体积稍大，价格较高。 此外，还有一种nvSRAM，不需电池作后备电 源，它的非易失性是由其内部机理决定的。
下面以三角波为例说明其实现方法。
三角波如图9-14所示，在图中取256个值来代表 波形的变化情况。
在水平方向的257个点顺序取值，按照二进制送 入EPROM2716（2K×8位）的地址端A0～A7，地址译 码器的输出为256个（最末一位既是此周期的结束， 又是下一周期的开始）。
由于2716是8位的，所以要将垂直方向的取值转 换成8位二进制数。
4. Intel 2116是16 K×1位动态存储器（DRAM），
是典型的单管动态存储芯片。它是双列直插16脚封
装器件，采用+12V和± 5V三组电源供电，其逻辑电
平与TTL兼容。
2020/4/7
14
1. 存储器容量的扩展
存储器的容量：字数×位数 ⑴ 位扩展（即字长扩展）：将多片存储器经适当 的连接，组成位数增多、字数不变的存储器。 方法：用同一地址信号控制 n个相同字数的RAM。
2020/4/7
3
9.1.1 随机存取存储器（RAM）
随机存取存储器又叫随机读/写存储器，简称 RAM，指的是可以从任意选定的单元读出数据，或 将数据写入任意选定的存储单元。
优点：读写方便，使用灵活。 缺点：掉电丢失信息。
分类： SRAM （静态随机存取存储器） DRAM （动态随机存取存储器）
2020/4/7
8K=213 ， 有 13 条 地 址 线 A0~A12；
每字有８位，有８条数
据线I/O0～I/O7；
2020/4/7
四条控制线
图8-3 6264引脚1图3
表9-１ 6264的工作方式表
3. Intel2114A是1 K字×4位SRAM，它是双列直插
18脚封装器件，采用5V供电，与TTL电平完全兼容。
4
1. RAM的结构和读写原理 （1）RAM 的结构框图
I/O2端020/4画/7 双箭是因图为8数-1据RA即M 可的由结构此框端图口读出，也可写5入
① 存储矩阵
共有28（＝256）行×24（＝16）列共212（＝ 4096）个信息单元（即字）
每个信息单元有k位二进制数（1或0）
存储器中存储单元的数量称为存储容量（＝字 数×位数k）。
34
9.1.4 其它类型存储器简介
1. EEPROM 用电气方法在线擦除和编程的只读存储器。 存储单元采用浮栅隧道氧化层MOS管。 写入的数据在常温下至少可以保存十年，擦除/
写入次数为１万次～ 10万次。
2. 快闪存储器Flash Memory
采用与EPROM中的叠栅MOS管相似的结构， 同时保留了EEPROM用隧道效应擦除的快捷特性。 理论上属于ROM型存储器；功能上相当于RAM。
2020/4/7
8
图9-2 RAM存储矩阵的示意图
2564（256个字，每个字4位）RAM存储矩阵的 示意图。
如果X0＝Y0＝1，则选中第一个信息单元的4个 存储单元，可以对这4个存储单元进行读出或写入。
2020/4/7
9
（2）RAM 的读写原理 （以图9－1为例）
当CS=０时，RAM被选中工作。
若
A11A10A9A8A7A6A5A4A3A2A1A0=000000000000 表示选中列地址为A11A10A9A8=0000、行地址为 A7A6A5A4A3A2A1A0=00000000的存储单元。 此时只有X0和Y0为有效，则选中第一个信息单 元的k个存储单元，可以对这k个存储单元进行读出
或写入。
2020/4/7
图9-4 ROM结构方框图 22
地址译码器有n个输入端，有2n个输出信息，每 个输出信息对应一个信息单元，而每个单元存放一 个字，共有2n个字（W0、W1、…W2n-1称为字线）。
每个字有m位，每位对应从D0、D1、…Dm-1输 出（称为位线）。
存储器的容量是2n×m(字线×位线)。 ROM 中 的 存 储 体 可 以 由 二 极 管 、 三 极 管 和 MOS管来实现。
2020/4/7
图9-14 三角波细分图
33
将这255个二进制数通过用户编程的方法，写入 对应的存储单元，如表8-3所示。将2716的高三位地 址 A10A9A8 取 为 0 ， 则 该 三 角 波 占 用 的 地 址 空 间 为 000H～0FFH，共256个。
表9-3 三角波存储表
2020/4/7
8
将256×1的图R8-A1M0扩展RA为M位25扩6×展 8的RAM
2020/4/7
17
⑵ 字扩展
将多片存储器经适当的连接，组成字数更多，
而位数不变的存储器。
例：由1024×8的 RAM扩展为4096×8的RAM。
共需四片1024×8的 RAM芯片。
1024×8的 RAM有10根地址输入线A9～A0。 4096×8的RAM有12根地址输入线A11～A0。
2020/4/7
23
图9-5 二极管ROM
图9-6 字的读出方法
在对应的存储单元内存入的是1还是0，是由 接入或不接入相应的二极管来决定的。
2020/4/7
24
为了便于表达和设计，通常将图9-5简化如图9-7 所示。
存储 矩阵
地址译 码器
图9-5 二极管ROM
图9-7 4×4 ROM阵列图
有存储 单元
2020/4/7
25
2．可编程只读存储器（PROM） 在编程前，存储矩阵中的全部存储单元的熔丝
都是连通的，即每个单元存储的都是1。 用户可根据需要，借助一定的编程工具，将某
些存储单元上的熔丝用大电流烧断，该单元存储的 内容就变为0，此过程称为编程。
熔丝烧断后不能再接上，故PROM只能进行一 次编程。
2020/4/7
图9-8 PROM的可编程存储单元
26
3．可擦可编程ROM（EPROM）
最早出现的是用紫外线照射擦除的EPROM。 浮 置 栅 MOS 管 （ 简 称 FAMOS 管 ） 的 栅 极 被 SiO2绝缘层隔离，呈浮置状态，故称浮置栅。 当浮置栅带负电荷时， FAMOS管处于导通状 态，源极－漏极可看成短路，所存信息是0。 若浮置栅上不带有电荷，则FAMOS管截止，源 极－漏极间可视为开路，所存信息是1。
2020/4/7
2
9.1 半导体存储器
数字系统中用于存储大量二进制信息的器件是 存储器。
穿孔卡片→纸带→磁芯存储器→半导体存储器 半导体存储器的优点：容量大、体积小、功耗 低、存取速度快、使用寿命长等。 半导体存储器按照内部信息的存取方式不同分 为两大类： 1、只读存储器ROM。用于存放永久性的、不变 的数据。 2、随机存取存储器RAM。用于存放一些临时性 的数据或中间结果，需要经常改变存储内容。