第21卷第4期2004年11月
贵州大学学报(自然科学版)
JoumalofGllizhouU11ive玛ity(Natur8lsciences)
V01.21No.4
Nov.2004
文章编号1000一5269(2004)04一0403—04
JPEG2000的5/3离散小波变换FPGA硬件实现
黄思齐1’2,杨鲁平1,刘桥1
(1.贵州大学信息与计算机科学学院电子科学系,贵州贵阳550025;2.中国武警指挥学院贵阳分院,贵州贵阳550022)
摘要提出一种基于改进“内嵌延拓提升小波变换”(Combiningtlledata—extensionpmcedureint0tlleli硒ng—basedDwrcore)…【21快速算法的硬件结构,它无需额外的边界延拓过程。由于将其边界延拓过程内嵌于小波变换模块中,使该结构具有减少内存使用量,降低功耗,提高硬件利用率和运算速度的特点。这种改进结构经FPGA硬件仿真验证,适用于JPE㈣的5/3小波变换,当然也可用于其它各种实时图像压缩处理硬件系统。
关键词离散小波变换;提升算法;JPEG2000;FPGA
中图分类号嘲91.4l文献标识码
1引言
小波变换具有许多图像传输所需要的优点,如良好的低比特率压缩性能,按照像素精度或分辨率进行累进式传输等【6】,因此,小波变换越来越成为数字图像压缩编码的有力工具。传统小波变换快速算法一Mallat算法口1的计算量,占用硬件面积和功耗大。但是,通过使用基于提升格式的小波变换快速算法L4儿51,其中的一些缺点已经被克服,并被应用到最新的数字图像压缩标准口EG2000【61中。现在,许多学者对小波变换硬件结构进行了有效的研究07J旧J。由于便携式数字图像和数字视频设备功耗较大,不能适应当今的电池技术,人们更加需要对嵌入式低功耗小波变换硬件进行研究。在这方面,文献[1]提出了一种“内嵌延拓提升小波变换”算法,通过将边界延拓过程内嵌于小波变换模块中,较高地降低内存使用和减少读写操作,从算法上对小波变换的低功耗应用做出了改进。文献[2]又对该算法进行了一定的改进,使该算法在硬件实现时有更低的计算复杂度。经过研究,本文对文献[2]改进的算法提出一个硬件实现结构,并在FPGA上进行一维核的仿真验证,经仿真验证表明,该结构在硬件实现时计算复杂性得到降低,因而提高硬件利用率,从而进一步降低功耗。
2算法
2.1提升格式小波变换‘4】[5]
提升小波算法主要有3个步骤:分裂(Split)、预测(Predict)和更新(update),如图1所示。分裂是把输入信号石(n)分成奇偶两个子信号集,即由其采样后的偶序列子信号组成茗。=茗(2n),奇序列子信号组成戈。=戈(2n+1)。预测是偶序列信号乘上一个预测参数P,来预测奇信号,原来的奇序列信号与预测值的差即为高频系数d(凡);更新是高频系数乘以更新系数Q与偶序列信号的和,获得低频系数s(n)。
在口EG2000[63标准中,采用了基于提升格式算法的5/3可逆和9/7不可逆小波滤波器。5/3提升小波算法见(1)(2)式。式中LJ符号表示取不大于该符号内数值的整数。菇。(2n),石。(2n+2)表示经边界延拓后的序列值。
睾收稿日期:2004一09—14
作者简介:黄思齐(1973一),男,讲师,在读硕士研究生。研究方向:数字图像处理。
杨鲁平(1949一),男,副教授,硕士生导师。研究方向:数字图像处理,数字通信研究。
贵州大学学报(自然科学版)第21卷、),(2n+1):菇。(2n+1)一I竺!—i兰兰!二!雩竺螋I,毛一ls2n+1<屯+1(1)
图1典型的小波提升结构
),(2n)=菇。(2n)+Iz王兰旦二二里立二!羞王兰业I,乇s2n<如(2)2.2改进的5/3小波内嵌延拓提升算法[1】【21
小波变换中,必须对原始图像分块边界数据进行对称周期性延拓。设有信号ABcDEFGH,则延拓过程K1如图2所示:
………………?DcBABcDEFGHGFE……………一
.I——一。耷耷--———◆
m眦甜llmght眦羽
圉2对称周期数据延拓方式
如果将对原始图像边界数据的对称周期延拓作为单独的模块独立于小波变换模块之外,将增加存储器的数量和读写操作,增大硬件的面积。因此文献[1]提出了一种将对称周期延拓与小波变换模块完全结合在一起的针对5/3小波变换的算法,文献[2]又对该算法进行了一定的改进,使该算法在硬件实现时有更低的计算复杂度。该算法采用分段函数表示,用以将边界延拓过程内嵌于小波变换模块中,分为3个阶段:1)起始阶段,处理左端数据,奇、偶数序号信号开始分别见(3)、(4)式;2)长时间的正常运行阶段,中间数据的处理与正常的提升算法(1)(2)式相同;3)结束阶段,处理右端数据,奇、偶数序号信号结束分别见(5)、(6)式。
),(i。)=菇(如)一茗(i。+1)(3)
们0)-础0)+l盟坐竿d坐l(4)
y“一“)+I监旦掣l(6)
y(i。)=菇(以)一菇(南一1)(5)
3改进的5/3离散小波变换硬件结构
针对上面的改进算法[2],我们设计了一个5/3小波变换FPGA硬件结构,如图3。根据(3)(5)式的特点,将预测系数改为正,预测部分加改为减,采取直接运算,降低运算复杂度;根据(4)(6)式特点,采取增加控制状态,复用正常计算时的硬件结构。很明显,这种改进的“内嵌延拓提升小波变换”FPGA硬件结构与文献[1]比较,每行(每列)减少二个额外的硬件运算模块,降低了计算复杂度。对图像的小波压缩处理来说,提高了运算速度和硬件芯片的利用率,同时降低功耗。与其它边界延拓算法的详细对比过程请参考文献[1]。
ABC设置见表l。JPEG2000标准选取偶数序号信号开始,奇数序号信号结束模式。
第4期黄思齐等:JPEG2000的5/3离散小波变换FPGA硬件实现?405?
sputpredictionupda惦
图35/3小波硬件系统结构
本文对该结构进行VHDL语言寄存器传输级的描述,并进行逻辑综合,时序仿真,在Ahem公司的FPGA上进行一维核变换的验证。实验表明,本结构用了218个LC,以49.5MHz的Register;edPe面m蛐ce运行,该结构具有减少内存使用和读写操作的优点。对偶序号信号开始,奇序号信号结束模式的部分仿真波形如图4所示。
—,,-clk0:几几几几几几几几几几几几丌几r]几几几几几几几
—/st8teeVen
—.,|x-InD6
—/x-Ie忡nD0
—/x.-0ddD0
-,SDXxX2Xo
【_,”D0oIxI7X21X30X加X卯I∞X70I叩X∞
l—,ljD0oIxI2Xo
图4部分仿真输出波形
4结论
这种改进的“内嵌延拓提升小波”快速算法通过了MATLAB验证,所设计的5/3小波硬件系统结构通过MAⅡAB的simulink仿真,并在FPGA上得到了实验验证。本结构虽然只是一维的,但小波变换的二维结构是一维的规律扩充,所以此结构可以很方便地扩充到二维的图像小波变换处理中。实验表明,该硬件结构适用于JPEG2000中5/3无损小波变换,当然也能用在其它各种实时图像压缩处理硬件系统。
参考文献
[1]K.c.B.1’舭,A髑l趴.L删pow盯咖beddede砒e璐ion8lgodthmforl蝴ng—ba8eddisc弛tew删eleth她而瑚inJPEG2000[J].c.Ele出Un涵let?t∞,2001,37(25).
[2]黄思齐,杨鲁平,刘桥.一种适合JPE渊的5/3离散小波变换硬件系统结构[J].四川大学学报(自然科学版),2004年中国自动化学
会,中国仪器仪表学会会议论文集.
[3]s.G.Mallal.Multi蛔u∞cycha舳eldec咖p∞m帆sofimag船锄dw盯detmodel8[J].班EE’rh?哪.Ac伽st.spe∞hsigIlalPIooe姻.1989,37(12):209i_2110.
贵州大学学报(自然科学版)第21卷
[4]w.sw司e船.11leⅫing8che眦:An删philosophyinbio咄090砌w时detc∞s锄cti咖[J].Proc∞din铲《s眦,1995,2569:68_79.
[5]I.D蛐b曲hi鹪.w.s№nde璐.fktoringwavelet臼Ⅷfonmintol滟“g8tep8[J].J.F0urierAM?Iy8i8mdApplic“ons,1998,4:247j269.[6]Iso/IEc.Is0/IECl5444,Infbn腿tiontechnologyJPE㈣imagecoding8ysteIn,2000.
[7]c-J.Li瓶,K?F.chen,H—H.chen,L-G.chen.umngb蹴ddi8c瞅ewavelet缸锄如珊呲llite咖reforJPEG2000[J]-酬ingsof血e2001IEEEInt哪ationalSyInp蒯umonCircuit8卸dSy8tems,IScAS200l,2:445—448.
[8]G.Dm∞,B.GeoIi8,J?D.IJegat,o.ca“n咖.combinedline-b∞edaI℃llit优ttlmfortlle5/3蛐d9/7w盯elettransfb皿《眦G2000[J].7Ihns∞-ti∞onCircuits8ndSyst删forVid∞‰hf“o盯,2003,13(9).
AExcutionofFPGABased5/3DiscreteWavelet
T咫磷踵.0肿forJPEG2000
HUANGSi—qi1’2,YANGLu—pin91,UUQiao
(1.D印丑mnentofElec咖icscience,Guizh伽urIive墙蚵,Guiyang
550025,China;
。2.Guiyang∞h∞l,ClliMA肋edPoli∞Co眦咖dingCoⅡege,Guiy明g550022,China)
Ab咖ctInt}Iis
p印er,anoVelh觚1warearchitectureforpe凼砸ngl埘ng-basedJPEG2000’s5/3losslessDiscreteWaveletTrallsfom(D可旧)isproposeQ,whichisbuiltbytlleimprovedalgorithnliconcon小iningmedata—extensionprocedureintodleli亿ng?b鹪ed
DWrcore.%earchi£ecturec粕resultinasignific强treductionintlleamountofmemoryr;equirementsaIld嬲sociatedread/writeoperationtoget}Ierwit}Iareductionint}IenumberofaIitllmetic叩emtions.Thisintumhastllee妊-ectofreducingthe锄ountofswitchc印a_ci咖cewi吐lin山ehardwareunit.And血ea弛hitecturecanreducememoryrequiredleadingtosi印ificantreductioninareaaIldpower.nee伍cientD’汀architectureissimulatedaIldtestifiedbyhardwareofFPGA.Attlles锄etimitis鲫itablefornlehardwareilnpl伽朗tationof删£G2|Doo’sen—coder锄dV越ousreal—timeimage/video印plications.,
KeywordsDiscretewavelett瑚出珊;U艋唱scheme;JPEG2000;FPGA