1清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由 于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水; 且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即米用无机酸将其氧化去除，最后用超纯水进行清洗，如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为： Si + O2 T SiO2
3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步，典型的化学反应为： 2PH3 —2P+3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶 和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上 形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后，光刻胶下面的材料要被选择性地去除，使用的方法就
A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
?从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序：它又可细分为： 1）融化（Melt Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）颈部成长（Neck Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长 100-200mm，以消除晶种内的晶粒排列取向差异。 3）晶冠成长（Crown Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如 5、6、8、12吋等）。 4）晶体成长（Body Growth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）尾部成长（Tail Growth） 1
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测（Cutting & Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3 外径研磨（Su rf ace Grinding & Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4 切片（Wire Saw Sl ic ing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边（Edge Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7 蚀刻（Etching） 1
光刻工艺是半导体制造中最为重要的工艺步骤之一。主要作用是将掩膜板上的图形复制到硅片上，为下一步进行刻蚀或者离子注入工序做好准备。光刻的成本约为整个硅片制造工艺的1/3，耗费时间约占整个硅片工艺的40～60%。 光刻机是生产线上最贵的机台，5～15百万美元/台。主要是贵在成像系统（由15～20个直径为200～300mm的透镜组成）和定位系统（定位精度小于10nm）。其折旧速度非常快，大约3～9万人民币/天，所以也称之为印钞机。光刻部分的主要机台包括两部分：轨道机（Tracker），用于涂胶显影；扫描曝光机（Scanning)光刻工艺的要求：光刻工具具有高的分辨率；光刻胶具有高的光学敏感性；准确地对准；大尺寸硅片的制造；低的缺陷密度。 光刻工艺过程 一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序。 1、硅片清洗烘干（Cleaning and Pre-Baking） 方法：湿法清洗＋去离子水冲洗＋脱水烘焙（热板150～2500C,1～2分钟，氮 气保护） 目的：a、除去表面的污染物（颗粒、有机物、工艺残余、可动离子）；b、除去水蒸气，是基底表面由亲水性变为憎水性，增强表面的黏附性（对光刻胶或者是 HMDS-〉六甲基二硅胺烷）。 2、涂底（Priming) 方法：a、气相成底膜的热板涂底。HMDS蒸汽淀积，200～2500C,30秒钟；优点：涂底均匀、避免颗粒污染；b、旋转涂底。缺点：颗粒污染、涂底不均匀、HMDS 用量大。
目的：使表面具有疏水性，增强基底表面与光刻胶的黏附性。 3、旋转涂胶（Spin-on PR Coating） 方法：a、静态涂胶（Static）。硅片静止时，滴胶、加速旋转、甩胶、挥发溶剂（原光刻胶的溶剂约占65～85%,旋涂后约占10～20%）； b、动态（Dynamic）。低速旋转（500rpm_rotation per minute）、滴胶、加速 旋转（3000rpm）、甩胶、挥发溶剂。 决定光刻胶涂胶厚度的关键参数：光刻胶的黏度（Viscosity），黏度越低，光刻胶的厚度越薄；旋转速度，速度越快，厚度越薄； 影响光刻胶厚度均运性的参数：旋转加速度，加速越快越均匀；与旋转加速的时 间点有关。 一般旋涂光刻胶的厚度与曝光的光源波长有关（因为不同级别的曝光波长对应不 同的光刻胶种类和分辨率）： I-line最厚，约0.7～3μm；KrF的厚度约0.4～0.9μm；ArF的厚度约0.2～ 0.5μm。 4、软烘（Soft Baking） 方法：真空热板，85～120℃,30～60秒； 目的：除去溶剂（4～7%）；增强黏附性；释放光刻胶膜内的应力；防止光刻胶 玷污设备； 边缘光刻胶的去除（EBR，Edge Bead Removal）。光刻胶涂覆后，在硅片边缘的正反两面都会有光刻胶的堆积。边缘的光刻胶一般涂布不均匀，不能得到很好的图形，而且容易发生剥离（Peeling）而影响其它部分的图形。所以需要去除。
pn 结二极管的两个基本特性①开关特性②整流特性 突变结模型近似①掺杂分布是阶跃函数。在n 型和p 型半导体的净掺杂浓度皆为常数。②杂质完全电离。即n 型半导体和p 型半导体的平衡电子浓度分别为：n n0=N D 和p p0=N A ③忽略杂质引起的带隙变窄效应。但需要考虑掺杂引起的费米能级变化，对简 并态，n 型半导体和p 型半导体的费米能级分别处于导带底和价带顶。 pn 结平衡能带图 接触后平衡态下的费米能级就是上图的E F 内建电势差在没有外接电路的情形下，扩散过程不会无限延续下去。此时会到达一种 平衡，即扩散和漂移之间的动态平衡，相应产生的电势差称为接触电势差。由于是自 身费米能级不同产生的，因此常称为自建势或内建势 电子和空穴的内建电势差大小区别 对于同质结，他们的大小是一样的，对于异质结不一样。 突变结电场强度与电势分布 电场分布图大小 电势分布图由 dx x E x )()(大小求出 耗尽区及其宽度，在各自n 区、 p 区的耗尽宽度与什么有关？ ①定义：在半导体pn 结、肖特基结、异质结中，由于界面两侧半导体原有化学势的差异导致界面附近能带弯曲，从而形成能带弯曲区域电子或空穴浓度的下降，这一界 面区域称为耗尽区。②宽度： ③关系： p n n p D A p n x x V V N N x x ;
单边突变结及其平衡时的能带图 外加正偏压、负偏压下的pn结能带图 pn结电压与外加偏压关系 外加反偏电压V j=V t o tal=V bi+V R;外加正偏电压V j=V total=V bi-V R 扩散电流势垒降低，位于中性区或准中性区的多数电子或空穴通过扩散穿过pn结皆产生从n到p或p到n的净电子、净空穴扩散流，相应地皆为从p区至n区的净扩散电流;从n区扩散到p区的电子将成为p区中的过剩少数载流子，将发生远离结区的方向扩散和复合，过剩电子浓度将逐渐减小。此时，由于中性p区无电场，因此电子主要以扩散方式流入p区，故称过剩少数载流子电流为扩散电流或注入电流。 少子注入及表达式给pn结外加正向偏压时，少子被注入了，n p=n p0exp(qV a/kT) 少子抽取给pn结外加反向偏压时，少子被抽取了，n p=0 长基区原型二极管电流主要为扩散电流，同时结两边的准中性区的长度远大于区 域中少子的扩散长度(电子为L n，空穴为L p) 什么是pn结二极管的理想电流？理想电流－电压方程如何？理想因子？反向饱和电 流或电流密度？并画出电流－电压关系简图 ①定义(假设)a耗尽层突变近似。空间电荷区的边界存在突变;耗尽区以外的半导体区域为电中性，且多子浓度基本上等于平衡时的浓度。b半导体为非简并，载流子统计分布采用麦克斯韦-波尔兹曼统计。c小注入条件。在结的任何一边，任何位置的少子浓度 远远小于多子浓度。d电流分布。在中性区或准中性区，和扩散电流相比，少子的漂移 电流可忽略;pn结内的电流值处处相等;pn结内的电子电流与空穴电流分别为连续函数;耗尽区内的电子电流与空穴电流为恒定值。 ②方程： ③理想因子：一般情形下，电流密度J通常近似为右图： 其中，J s为J rec和J0的函数，n为二极管的品质因子或理想因子 ④电流密度：总反偏电流密度为 理想反向饱和电流密度与反向产 生电流密度之和，即 关系简图：
1.1 半导体基础知识概念归纳 本征半导体定义：纯净的具有晶体结构的半导体称为本征半导体。 电流形成过程：自由电子在外电场的作用下产生定向移动形成电流。 绝缘体原子结构：最外层电子受原子核束缚力很强，很难成为自由电子。 绝缘体导电性：极差。如惰性气体和橡胶。 半导体原子结构：半导体材料为四价元素，它们的最外层电子既不像导体那么容易挣脱原子核的束缚，也不像绝缘体那样被原子核束缚得那么紧。 半导体导电性能：介于半导体与绝缘体之间。 半导体的特点： ★在形成晶体结构的半导体中，人为地掺入特定的杂质元素，导电性能具有可控性。 ★在光照和热辐射条件下，其导电性有明显的变化。 晶格：晶体中的原子在空间形成排列整齐的点阵，称为晶格。 共价键结构：相邻的两个原子的一对最外层电子（即价电子）不但各自围绕自身所属的原子核运动，而且出现在相邻原子所属的轨道上，成为共用电子，构成共价键。 自由电子的形成：在常温下，少数的价电子由于热运动获得足够的能量，挣脱共价键的束缚变成为自由电子。 空穴：价电子挣脱共价键的束缚变成为自由电子而留下一个空位置称空穴。 电子电流：在外加电场的作用下，自由电子产生定向移动，形成电子电流。 空穴电流：价电子按一定的方向依次填补空穴（即空穴也产生定向移动），形成空穴电流。 本征半导体的电流：电子电流+空穴电流。自由电子和空穴所带电荷极性不同，它们运动方向相反。 载流子：运载电荷的粒子称为载流子。 导体电的特点：导体导电只有一种载流子，即自由电子导电。 本征半导体电的特点：本征半导体有两种载流子，即自由电子和空穴均参与导电。 本征激发：半导体在热激发下产生自由电子和空穴的现象称为本征激发。 复合：自由电子在运动的过程中如果与空穴相遇就会填补空穴，
半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（FrontEnd）制程 晶圆处理制程（WaferFabrication；简称WaferFab）、 晶圆针测制程（WaferProbe）； 後段（BackEnd） 构装（Packaging）、 测试制程（InitialTestandFinalTest） 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二MOSIC的基本制造工艺： 根据栅工艺分类 A铝栅工艺 B硅栅工艺
第一章微电子工艺引论 1．硅片、芯片的概念硅片：制造电子器件的基本半导体材料硅的圆形单晶薄片芯片：由硅片生产的半导体产品 2．* 什么是微电子工业技术？微电子工业技术主要包括哪些技术？微电子工艺技术：在半导体材料芯片上采用微米级加工工艺制造微小型化电子元器件和微型化电路技术。包括超精细加工技术、薄膜生长和控制技术、高密度组装技术、过程检测和过程控制技术等 3．集成电路制造涉及的5 个大的制造阶段的内容集成电路制造阶段：硅片制备、芯片制造、芯片测试/ 拣选、装配与封装、终测 4. IC工艺前工序，IC工艺后工序，以及IC工艺辅助工序 IC工艺前工序：薄膜制备技术：主要包括外延、氧化、化学气相淀积、物理气相淀积（如溅射、蒸发）等 掺杂技术：主要包括扩散和离子注入等技术图形 转换技术：主要包括光刻、刻蚀等技术 IC工艺后工序：划片、封装、测试、老化、筛选 IC工艺辅助工序：超净厂房技术；超纯水、高纯气体制备技术；光刻掩膜版制备技术；材料准备技术 5．微芯片技术发展的主要趋势提高芯片性能（速度、功耗）提高芯片可靠性（低失效）降低芯片成本（减小特征尺寸，增加硅片面积，制造规模） 6．什么是关键尺寸（CD）？芯片上的物理尺寸特征称为特征尺寸特别是硅片上的最小特征尺寸，也称为关键尺寸或CD 第二章半导体材料 1 ．本征半导体和非本征半导体的区别是什么？ 本征半导体：不含任何杂质的纯净半导体，其纯度在99.999999%（8~10个9） 2 ．为何硅被选为最主要的半导体材料？ 硅材料： 硅的丰裕度——制造成本低 熔点高（1412 0C）――更宽的工艺限度和工作温度范围 SiO2的天然生成 3. GaAs相对硅的优点和缺点各是什么？优点： a）比硅更高的电子迁移率，高频微波信号响应好一一无线和高速数字通信 b）抗辐射能力强――军事和空间应用 c）电阻率大――器件隔离容易实现 d）发光二极管和激光器 主要缺点 a）没有稳定的起钝化保护作用的自然氧化层 b）晶体缺陷比硅高几个数量级 c）成本高 第三章圆片的制备 1．两种基本的单晶硅生产方法 直拉法(CZ法)、区熔法 2．晶体缺陷根据维数可分为哪四种？ a) 点缺陷—空位、自填隙等 b) 线缺陷—位错 c) 面缺陷—层错
1、清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水；且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即采用无机酸将其氧化去除，最后用超纯水进行清洗，如图1 —6所示。 图1—6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作 为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为：
Si + O2f SiO2 3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步，典型的化学反应为： 2PH3 f 2P + 3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上 形成了沟槽。 光刻胶 基片------------ ?涂胶后基片 1 1 1 1 ~ 显影后基片V------------- 曝光后基片 6、湿法腐蚀和等离子刻蚀
半导体的生产工艺流程 微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型 鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统 中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆 放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(airshower)的程序，将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人 员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。)当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏，一般要求至 17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使 用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔
只是想多了解下工艺,因为自己不是学这个的,要补课啊 .... 是不是可以这么理解: 1.PAD oxide ：SiO2在LOCOS 和STI 形成时都被用来当作nitride 的衬垫层，如果没有这个SiO2衬垫层作为缓冲之用，LPCVD nitride 的高张力会导致wafer 产生裂缝甚至破裂，同时也作为NITRIDE ETCH 时的STOP LA YER 2.SAC oxide ：Sacrificial Oxide 在gate oxidation 之前移除wafer 表面的损伤和缺陷，有助于产生一个零缺陷的wafer 表面以生成高品质的gate oxide;经过HDP 后Pad Oxide 结构已经被破坏了，可能无法阻挡后面Implant 的离子。所以生长一层Sac Oxide ，作为在后面Implant 时对Device 的保护。 3.BPSG 含硼及磷的硅化物 BPSG 乃介于Poly 之上、Metal 之下，可做为上下两层绝缘之用，加硼、磷主要目的在使回流后的Step 较平缓，以防止Metal line 溅镀上去后，造成断线 4.ONO （OXIDE NITRIDE OXIDE ） 氧化层-氮化层-氧化层 半导体组件，常以ONO 三层结构做为介电质（类似电容器），以储存电荷，使得资料得以在此存取。在此氧化层 - 氮化层 – 氧化层三层结构，其中氧化层与基晶的结合较氮化层好，而氮化层居中，则可阻挡缺陷（如pinhole ）的延展，故此三层结构可互补所缺. 5.space Oxide RIE Etch:猜想应当是氧化物隔离的反应离子刻蚀（RIE-Reactive Ion Etch ） 反应离子刻蚀是以物理溅射为主并兼有化学反应的过程。通过物理溅射实现纵向刻蚀，同时应用化学反应来达到所要求的选择比，从而很好地控制了保真度。刻蚀气体（主要是F 基和CL 基的气体）在高频电场（频率通常为13.56MHz ）作用下产生辉光放电，使气体分子或原子发生电离，形成“等离子体”（Plasma ）。在等离子体中，包含有正离子（Ion+)、负离子（Ion-）、游离基（Radical ）和自由电子（e ）。游离基在化学上是很活波的，它与被刻蚀的材料发生化学反应，生成能够由气流带走的挥发性化合物，从而实现化学刻蚀。 6:IMD Inter-Metal-Dielectric 金属绝缘层...(汗...........) 7:SOG spin-on glass 旋涂玻璃用于平坦化.SOD 是 SPIN-ON DOPANTS?自旋转掺杂剂?,具体作用不甚清楚了.... 至于N-DEPL 我怀疑是否是N 耗尽区的意思,但是不是很清楚CMOS 工艺中是如何实现这样的一个层次的,它是环绕DIFF 区域的一个可选层.莫非是反型的隔离? 外延： 外延生长之所以重要，在于外延层中的杂质浓度可以方便的通过控制反应气流中的杂质含量加以调节，而不依赖于衬底中的杂质种类与掺杂水平。 外延技术可用于解决高频功率器件的击穿电压与集电极串联电阻对集电极电阻率持相反要求的矛盾；掺杂较少的外延层保证了较高的击穿电压，高掺杂的衬底则可以大大降低集电极的串联电阻 CVD 需要高温，反应过程为()+气体4SiCl ()气体22H ()()↑+?气体固体HCl Si 4①，同时存在一竞争反应()()()气体固体气体242SiCl Si SiCl ?+，②因此若四氯化硅的浓度太高，则硅
工艺考试复习： 整理者（butterflying 2011‐1‐11）1.在半导体技术发展的过程中有哪些重要事件?（一般） 晶体管的诞生 集成电路的发明 平面工艺的发明 CMOS技术的发明 2.为什么硅是半导体占主导的材料？有哪些硅基薄膜？（一般） 硅材料：优良的半导体特性、稳定的电的、化学的、物理的及机械的性能（特性稳定的金 刚石晶体结构、良好的传导特性、优异的工艺加工能力、研究最透彻的材料、具有一系列的硅基化合物） （总结：半导体性、电、物理、化学、机械性） 硅基薄膜：外延硅薄膜、多晶硅薄膜、无定形硅薄膜、SiO2与Si3N4介质膜、SiGe薄膜、金属多晶硅膜 3. 微电子技术发展基本规律是什么？（重要） 摩尔定律（Moore’s Law）：芯片内的晶体管数量每18个月～20个月增加1倍――集成电路的集成度每隔三年翻两番，器件尺寸每三年增加0.7 倍，半导体技术和工业呈指数级增长。特征尺寸缩小因子，250→180→130→90→65→45→32→22→16(nm) 等比例缩小比率（Scaling down principle）：在MOS器件内部恒定电场的前提下，器件的横向尺寸、纵向尺寸、电源电压都按照相同的比例因子k缩小，从而使得电路集成度k2倍提高，速度k倍提高，功耗k2倍缩小。MOS管阻抗不变，但连线电阻和线电流密度都呈k倍增长。（阈值电压不能缩得太小，电源电压要保持长期稳定） （总结：尺寸、电源电压变为1/k，集成度变为k^2.速度变为k倍。（掺杂浓度变为k倍） Device miniaturization by “ Scaling‐down Principle” ? Device geometry‐L g, W g, t ox, x j ? 1/k ? Power supply‐V dd ?1/k ? Substrate doping‐N ? k ?Device speed ? k ? Chip density ? k 2 4. 什么是ITRS ?（重要） International Technology Roadmap for Semiconductors 国际半导体技术发展蓝图 技术节点：DRAM半间距 Technology node = DRAM half pitch 5. 芯片制造的主要材料和技术是什么？（一般） Si材料：大直径和低缺陷的单晶硅生长、吸杂工艺、薄膜的外延生长、SiGe/Si异质结、SOI 介质薄膜材料和工艺：热氧化、超薄高K栅氧化薄膜生长、互连的低K介质； 高分辨率光刻：电子束掩膜版、光学光刻（电子束曝光EBL）、匹配光刻。高分辨率的抗蚀
第九章基本光刻工艺流程-曝光到最终检验概述 在本章，将解释从光刻胶的显影到最终检验所使用的基本方法。本章末尾将涉及膜版工艺的使用和定位错误的讨论。 目的 完成本章后您将能够： 1.划出晶圆在显影之前及之后的剖面图。 2.列出显影的方法。 3.解释硬烘焙的方法和作用。 4.列出晶圆在显影检验时被拒绝的至少五个原因。 5.划出显影-检验-重做工作过程的示意图。 6.解释湿法刻蚀和干法刻蚀的方法和优缺点。 7.列出从氧化膜和金属膜上去除光刻胶的机器 8.解释最终检验的方法和作用。 显影 晶圆完成定位和曝光后，器件或电路的图案被以曝光和未曝光区域的形式记录在光刻胶上（图9.1）。通过对未聚合光刻胶的化学分解来使图案显影。显影技术被设计成使之把完全一样的膜版上图案复制到光刻胶上。不良的显影工艺造成的问题是不完全显影，它会导致开孔的不正确尺寸，或使开孔的侧面内凹。在某些情况下，显影不够深而在开孔内留下一层光刻胶。第三个问题是过显影它会过多地从图形边缘或表面上去除光刻胶。要在保证开孔的直径一致和由于清洗深孔时液体不易进入而造成的清洗困难的情况下保持具有良好形状的开孔是一个特殊的挑战。 负和正的光刻胶有不同的显影性质并要求不同的化学品和工艺。 负光刻胶显影 在光刻胶上成功地使图案显影要依靠光刻胶的曝光机理。负光刻胶暴露在光时会有一个聚合的过程它会导致光刻胶聚合在显影液中分解。在两个区域间有足够高的分解率以使聚合的区域只失去很小部分光刻胶。对于大多数的负光刻胶显影二甲苯是受欢迎的化学品。它也在作负光刻胶中作溶液使用。显影完成前还要进行冲洗。对于负光刻胶，通常使用n-丁基醋酸盐作为冲洗化学品，因为它既不会使光刻胶
1.电子和空穴也可以通过杂质电离方式产生，当电子从施主能级跃迁到导带时产生导带电子；当电子从价带激发到受主能级时产生价带空穴等。与此同时，还存在着相反的过程，即电子也可以从高能量的量子态跃迁到低能量的量子态，并向晶格放出一定能量，从而使导带中的电子和价带中的空穴不断减少，这一过 程称为载流子。https://www.doczj.com/doc/f312379440.html, n 型Si 中的杂质离化区 2.掺杂浓度和温度对载流子浓度和费米能级的影响: 掺有某种杂质的半导体的载流子浓度和费米能级由温度和杂质浓度所决定。对于杂质浓度一定的半导体，随着温度的升高，载流子则是从以杂质电离为主要来源过渡到以本征激发为主要来源的过程，相应地，费米能级则从位于杂质能级附近逐渐移近禁带中线处。 譬如n型半导体，在低温弱电离区时，导带中的电子是从施主杂质电离产生的；随着温度升高，导带中的电子浓度也增加，而费米能级则从施主能级以上往下降到施主能级以下；当下降到以下若干时，施主杂质全部电离，导带中的电子浓度等于施主浓度，处于饱和区；再升高温度，杂质电离已经不能增加电子数，但本征激发产生的电子迅速增加着，半导体进入过渡区，这时导带中的电子由数量级相近的本征激发部分和杂质电离部分组成，而费米能级则继续下降；当温度再升高时，本征激发成为载流子的主要来源，载流子浓度急剧上升，而费米能级下降到禁带中线处这时就是典型的本征激发。 对于p型半导体，作相似的讨论，在受主浓度一定时，随着温度升高，费米能级从在受主能级以下逐渐上升到禁带中线处，而载流子则从以受主电离为主要来源转化到以本征激发为主要来源 当温度一定时，费米能级的位置由杂质浓度所决定，例如n型半导体，随着施主浓度的增加，费米能级从禁带中线逐渐移向导带底方向。对于p型半导体，随着受主浓度的增加费米能级从禁带中线逐渐移向价带顶附近。 这说明，在杂质半导体中，费米能级的位置不但反映了半导体导电类型，而且还反映了半导体的掺杂水平。对于n型半导体，费米能级位于禁带中线以上，越大，费米能级位置越高。对于p型半导体，费米能级位于中线以下，越大，费米能级位置越低。 参考教材图3－13和图3－14 一般半导体的总电流： 一般半导体的电导率： n型半导体(n>>p)： p型半导体(p>>n)： 本征半导体(n=p=ni)：
A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以
0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于
硅片生产工艺流程及注意要点 简介 硅片的准备过程从硅单晶棒开始，到清洁的抛光片结束，以能够在绝好的环境中使用。期间，从一单晶硅棒到加工成数片能满足特殊要求的硅片要经过很多流程和清洗步骤。除了有许多工艺步骤之外，整个过程几乎都要在无尘的环境中进行。硅片的加工从一相对较脏的环境开始，最终在10级净空房内完成。 工艺过程综述 硅片加工过程包括许多步骤。所有的步骤概括为三个主要种类：能修正物理性能如尺寸、形状、平整度、或一些体材料的性能；能减少不期望的表面损伤的数量；或能消除表面沾污和颗粒。硅片加工的主要的步骤如表1.1的典型流程所示。工艺步骤的顺序是很重要的，因为这些步骤的决定能使硅片受到尽可能少的损伤并且可以减少硅片的沾污。在以下的章节中，每一步骤都会得到详细介绍。 表1.1 硅片加工过程步骤 1.切片 2.激光标识 3.倒角 4.磨片 5.腐蚀 6.背损伤 7.边缘镜面抛光 8.预热清洗 9.抵抗稳定——退火 10.背封 11.粘片 12.抛光 13.检查前清洗 14.外观检查
15.金属清洗 16.擦片 17.激光检查 18.包装/货运 切片（class 500k） 硅片加工的介绍中，从单晶硅棒开始的第一个步骤就是切片。这一步骤的关键是如何在将单晶硅棒加工成硅片时尽可能地降低损耗，也就是要求将单晶棒尽可能多地加工成有用的硅片。为了尽量得到最好的硅片，硅片要求有最小量的翘曲和最少量的刀缝损耗。切片过程定义了平整度可以基本上适合器件的制备。 切片过程中有两种主要方式——内圆切割和线切割。这两种形式的切割方式被应用的原因是它们能将材料损失减少到最小，对硅片的损伤也最小，并且允许硅片的翘曲也是最小。 切片是一个相对较脏的过程，可以描述为一个研磨的过程，这一过程会产生大量的颗粒和大量的很浅表面损伤。 硅片切割完成后，所粘的碳板和用来粘碳板的粘结剂必须从硅片上清除。在这清除和清洗过程中，很重要的一点就是保持硅片的顺序，因为这时它们还没有被标识区分。 激光标识(Class 500k) 在晶棒被切割成一片片硅片之后，硅片会被用激光刻上标识。一台高功率的激光打印机用来在硅片表面刻上标识。硅片按从晶棒切割下的相同顺序进行编码，因而能知道硅片的正确位置。这一编码应是统一的，用来识别硅片并知道它的来源。编码能表明该硅片从哪一单晶棒的什么位置切割下来的。保持这样的追溯是很重要的，因为单晶的整体特性会随着晶棒的一头到另一头而变化。编号需刻的足够深，从而到最终硅片抛光完毕后仍能保持。在硅片上刻下编码后，即使硅片有遗漏，也能追溯到原来位置，而且如果趋向明了，那么就可以采取正确的措施。激光标识可以在硅片的正面也可在背面，尽管正面通常会被用到。
晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M 微量。
欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin)，称之为打线，作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。