CMOS反相器版图设计与仿真报告
在此次实例设计中采用Tanner Pro 软件中的L-Edit组件设计CMOS反相器的版图，进而掌握L-Edit的基本功能和使用方法。
操作流程如下：进入L-Edit—>建立新文件—>环境设定—>编辑组件—>绘制多种图层形状—>设计规则检查—>修改对象—>设计规则检查—>电路转化—>电路仿真。
一、绘制反相器版图
1）打开L-Edit程序，并将新文件另存以合适的文件名存储在一定的文件夹下：在自己的计算机上一定的位置处打开L-Edit程序，此时L-Edit自动将工作文件命名为Layout1.sdb 并显示在窗口的标题栏上。而在本例中则在L-Edit文件夹中新建立“反相器版图”文件夹，并将新文件以文件名“Ex11”存与此文件夹中。如图一所示。
图一打开L-Edit，并另存文件为Ex11
2）取代设定：选择File->Replace Setup命令，在弹出的对话框中单击浏览按钮，按照路径..\Samples\SPR\example1\lights.tdb找到“lights.tdb”文件，单击OK即可。此时可将lights.tdb 文件的设定选择性的应用到目前编辑的文件中。如图二所示。
图二取代设定
3）编辑组件：L-Edit编辑方式是以组件（Cell）为单位而不是以文件为单位，一个文件中可以包含多个组件，而每一个组件则表示一种说明或者一种电路版图。每次打开一个新文件时便自动打开一个组件并命名为“Cell0”；也可以重命名组件名。方法是选择Cell->Rename 命令，在弹出的对话框中的Rename cell as文本框中输入符合实际电路的名称，如本设计中采用组件名“inv”即可,之后单击OK按钮。如图三所示。
图三重命名组件为inv
4）设计环境设定：绘制布局图必须要有确实的大小，因此要绘图前先要确认或设定坐标与实际长度的关系。选择Setup->Design命令，打开Set Design对话框，在Technology选项卡中出现使用技术的名称、单位与设定。本设计中的技术单位是Lambda。而Lambda单位与内部单位Internal Unit的关系可在Technology Setup选项组中设定。此次设计设定1个Lambda 为1000个Internal Unit，也设定1个Lambda等于1个Micron。如图四所示。
图四技术设定
接着选择Grid选项卡，其中包括使用格点显示设定、鼠标停格设定与坐标单位设定。此次设计设定1个显示的格点等于1个坐标单元，设定当格点距离小于8个像素时不显示；设定鼠标光标显示为Smooth类型，设定鼠标锁定的格点为0.5个坐标单位；设定1个坐标单位为1000个内部单位。如图五所示。
图五格点设定
设定结果为1个格点距离等于1个坐标单位，也等于1个Micron。
5）编辑PMOS组件：按照N Well层、P Select层、Active层、Ploy层、Mental1层、Active contact层的流程编辑PMOS组件。其中，N Well层宽为24个格点、高为15个格点，P Select 层宽为18个格点、高为10个格点，Active层宽为14个格点、高为5个格点，Ploy层宽为2个格点、高为20个格点，Mental1层宽为4个格点、高为4个格点，Active contact层宽为2个格点、高为2个格点。在设计各个图层时，一定要配合设计规则检查（DRC），参照设计规则反复修改对象。这样才可以高效的设计出符合规则的版图。PMOS组件的编辑结果如图六所示。
图六PMOS组件结果图
利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果。单击命令行上的Cross-Selection按钮打开Generate Cross-Section对话框，在Process definition file 文本框中输入..\Samples\SPR\example1\lights.xst文件；之后单击Pick按钮，在编辑画面选则要观察的位置，再单击OK即可。如图七所示。
图七观看各图层的生长顺序
6）新建NMOS组件：选择Cell->New命令．打开Create New Cell对话框,在其中的Cell name 文本框中输入组件名“noms”，单击确定按钮即可。如图八所示。
图八新建nmos组件
7）编辑NMOS组件：按照N Select层、Active层、Ploy层、Mental1层、Active contact层的流程编辑NMOS组件。其中，N Select层宽为18个格点、高为9个格点，Active层宽为14个格点、高为5个格点，Ploy层宽为2个格点、高为9个格点，Mental1层宽为4个格点、高为4个格点，Active contact层宽为2个格点、高为2个格点。NMOS组件的编辑结果如图九所示。
图九nmos组件版图
同样，利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果。结果如图十所示。
图十NMOS制作流程
Mental1层、Active contact层的流程编辑PMOS基板节点组件。其中，N Well层宽为15个格点、高为15个格点，N Select层宽为9个格点、高为9个格点，Active层宽为5个格点、高为5个格点，Mental1层宽为4个格点、高为4个格点，Active contact层宽为2个格点、高为2个格点。PMOS基板节点组件的编辑结果如图十一所示。
图十一PMOS基板组件
利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果。结果如图十二所示。
图十二PMOS基板组件制作流程
层、Active contact层的流程编辑NMOS基板接触点组件。其中，P Select层宽为9个格点、高为9个格点，Active层宽为5个格点、高为5个格点，Mental1层宽为4个格点、高为4个格点，Active contact层宽为2个格点、高为2个格点。NMOS基板接触点组件的编辑结果如图十三所示。
图十三NMOS基板接触点
利用L-Edit观察截面的功能来观察该布局图设计出的组件的制作流程与结果。结果如图十四所示。
图十四NMOS基板接触点制作流程
10）引用Basecontactn、Basecontactp、nmos、pmos组件：选择Cell->Instance命令，在弹出的对话框中选择Basecontactn组件，单击OK按钮即可。用相同的方法可引用Basecontactp 组件，pmos组件和nmos组件。
11）DRC检查：引用后，将Basecontactn和Basecontactp组件分别放到nmos组件和pmos 左边。单击命令行的DRC按钮进行检查，结果如图十五所示。由图可知，不违背设计规则。
图十五DRC检查
11）连接闸极Ploy和汲极Mental1：由于反相器的pmos和nmos的闸极是连通的，故可以直接以Ploy图层将pmos与nmos的Ploy相连接；而且它们的汲极也是连通的，故可以用Mental1相连接。如图十六所示。经DRC检查无错误。
图十六连接闸极和汲极
12）绘制电源线：由于反相器需要有Vdd和GND电源，所以需要绘制以Mental1来表示的
电源线，即利用Mental1在pmos上方与nmos下方各绘制一个宽为39个格点，高为3个格点的电源图样。如图十七所示，经DRC检查无错误。
图十七绘制电源线
13）标注Vdd和GND节点，连接电源与接触点：为了便于电源的区分与表示，可以采用标注节点的方法将上下两个电源区别开来，即在命令工具条中单击插入节点按钮，再回到编辑窗口在电源部分拖曳选中，之后在弹出的对话框的Port name文本框中输入节点名称。为了使电源加载到反相器上，必须将电源和接触点连接。此时可使用Mental1层金属，即分别将PMOS的左接触点与Basecontactp组件的接触点用Mental1层和Vdd电源相接，及将NMOS 的左接触点与Basecontactn组件接触点用Mental1层和GND电源相接。结果如图十八所示。
图十八标注节点，连线
14）加入输入节点：由于反相器有一个输入端口，输入信号是从闸极输入，又由于此次设计的规则要求，输入信号必须由Mental2传入，故反相器输入端口需要绘制mental2层、Via 层、Mental1层、Ploy Contact层和Poly层，才能将信号从Mental2层传至Poly层。即在编辑窗口的空白处按照Poly层、Mental1层、Mental2层、Poly Contact层、Via层的顺序绘制各个图层。其中，Poly层宽为5个格点、高为5个格点，Mental1层宽为9.5个格点、高为4个格点，Mental1层宽为5个格点、高为5个格点，Mental2层宽为5个格点、高为5个格点，Poly Contact层宽为2个格点、高为2个格点，Via层宽为2个格点、高为2个格点。配合DRC检查无误后，可将此输入端口群组起来，即选中输入端口部分，再选择Draw->Group命令，在弹出的对话框的Group Cell name中输入名字如“portA”，即可与当前文件中新增加一个portA组件。组件portA的版图如图十九所示。
图十九输入端口版图
15）加入输出端口：反相器有一个输出端口，输出信号从汲极输出，由于设计规则的限制，输出信号必须由Mental2输出，故输出端口要绘制Mental1层、Mental2层和Via层才能将信号输出，即按照Mental1层、Mental2层和Via层的顺序绘制个个图层，其中Mental1层、Mental2层宽高均为4个格点和Via层宽高均为2个格点。同样的方法将输出端口群组为端口OUT。结果如图二十所示。
图二十输出端口版图
加入输入输出端口后的最终的反相器版图及输入输出端口处的图层如图二十一所示。
图二十一最后版图设计展示
16）更改组件名称，并转化为Spice文件：将反相器版图改名为inv，即选择Cell->Rename Cell 命令，在弹出的对话框中的Rename cell as文本框的输入“inv”即可。同时可使用菜单栏中Tools->Extract选项可将版图转化为Spice文件。如图二十二所示。
图二十二更改组件名称，转化文件
二、使用T-Spice进行版图设计仿真
1）打开T-Spice程序，打开反相器版图的Spice文件“inv.spc”并按照如下流程在Spice文件中插入命令：加载包含文件->Vdd电源电压值设定->输入信号A设定->分析设定->输出设定->进行模拟。设定后在文件中加入如下命令行：.include "D:\Tanner\tanner\TSpice70\models\ml2_125.md"，vvdd Vdd GND 5，va A GND PULSE (0 5 50n 5n 5n 50n 100n)，.tran/op 1n 400n method=bdf，.print tran v(A) v(OUT)。设定后的结果如图二十三所示。
图二十三T-Spice设定
2）单击仿真按钮进行仿真，自动弹出的仿真波形如下图二十四所示。
图二十四仿真波形图
有波形图可以知道，时间10ns~110ns的输入数据为1，输出数据为0。同理，在时间120ns~200ns输入数据为0，输出数据为1。总之，输入与输出反相，所以可知设计结果与
理论分析一致，此次设计正确成功。
仿真数据报告如下图二十五所示。
图二十五仿真数据报告
电子科学与技术系 课程设计 中文题目：CMOS二输入与非门的设计 英文题目: The design of CMOS two input NAND gate 姓名：张德龙 学号： 1207010128 专业名称：电子科学与技术 指导教师：宋明歆 2015年7月4日
CMOS二输入与非门的设计 张德龙哈尔滨理工大学电子科学与技术系 [内容摘要]随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课程设计将要运用S-Edit、L-edit、以及T-spice等工具设计出CMOS二输入与非门电路并生成spice文件再画出电路版图。 [关键词]CMOS二输入与非门电路设计仿真
目录 1.概述 (1) 2.CMOS二输入与非门的设计准备工作 (1) 2-1 .CMOS二输入与非门的基本构成电路 (1) 2-2.计算相关参数 (2) 2-3.电路spice文件 (3) 2-4.分析电路性质 (3) 3、使用L-Edit绘制基本CMOS二输入与非门版图 (4) 3-1.CMOS二输入与非门设计的规则与布局布线 (4) 3-2.CMOS二输入与非门的版图绘制与实现 (5) 4、总结 (6) 5、参考文献 (6)
1．概述 本次课程设计将使用S-Edit画出CMOS二输入与非门电路的电路图，并用T-spice生成电路文件，然后经过一系列添加操作进行仿真模拟，计算相关参数、分析电路性质，在W-edit中使电路仿真图像，最后将电路图绘制电路版图进行对比并且做出总结。 2.CMOS二输入与非门的设计准备工作 2-1 .CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路 1
模拟cmos集成电路设计实验 实验要求： 设计一个单级放大器和一个两级运算放大器。单级放大器设计在课堂检查，两级运算放大器设计需要于学期结束前，提交一份实验报告。实验报告包括以下几部分内容： 1、电路结构分析及公式推导 （例如如何根据指标确定端口电压及宽长比） 2、电路设计步骤 3、仿真测试图 （需包含瞬态、直流和交流仿真图） 4、给出每个MOS管的宽长比 （做成表格形式，并在旁边附上电路图，与电路图一一对应） 5、实验心得和小结 单级放大器设计指标 两级放大器设计指标
实验操作步骤： a.安装Xmanager b.打开Xmanager中的Xstart
c.在Xstart中输入服务器地址、账号和密码 Host：202.38.81.119 Protocol: SSH Username/password: 学号（大写）/ 学号@567& （大写）Command : Linux type 2 然后点击run运行。会弹出xterm窗口。 修改密码
输入passwd，先输入当前密码，然后再输入两遍新密码。 注意密码不会显示出来。 d.设置服务器节点 用浏览器登陆http://202.38.81.119/ganglia/,查看机器负载情况，尽量选择负载轻的机器登陆，（注：mgt和rack01不要选取） 选择节点，在xterm中输入 ssh –X c01n?? (X为大写，??为节点名) 如选择13号节点，则输入ssh –X c01n13 e.文件夹管理 通常在主目录中，不同工艺库建立相应的文件夹，便于管理。本实验采用SMIC40nm工艺，所以在主目录新建SMIC40文件夹。 在xterm中，输入mkdir SMIC40 然后进入新建的SMIC40文件夹， 在xterm中，输入cd SMIC40.
第5章CMOS版图设计
5.1 版图设计基本概念 5.2 设计规则 5.3 基本工艺层版图 5.4 FET版图尺寸的确定 5.5 逻辑门的版图设计 5.6标准单元版图 5.7 设计层次化 2/78
3/78 5.1 版图设计基本概念 ? 什么是版图设计？ ?Layout design ：定义各工艺层图形的形状、尺寸以 及不同工艺层的相对位置。
?版图设计的内容 ?布局：就是将组成集成电路的各部分合理地布置在芯 片上。安排各个晶体管、基本单元、复杂单元在芯片 上的位置。 ?布线：就是按电路图给出的连接关系，在版图上布置 元器件之间、各部分之间的连接。设计走线，实现管 间、门间、单元间的互连。 ?尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（宽 度）以及晶体管与互连之间的相对尺寸等。 4/78
?版图设计的目标 ?满足电路功能、性能指标、质量要求 ?尽可能节省面积，以提高集成度，降低成本 ?尽可能缩短连线，以减少复杂度，缩短延时、改善 可靠性 5/78
EDA工具的作用(EDA: Electronic Design Automation) ?版图编辑 ?规定各个工艺层上图形的形状、尺寸、位置（Layout Editor） ?规则检查 ?版图与电路图一致性检查（LVS，Layout Versus Schematic） ?设计规则检查（DRC，Design Rule Checker） ?电气规则检查（ERC，Electrical Rule Checker） ?布局布线 ?Place and route，自动给出版图布局与布线 6/78
CMOS反相器电路版图设计与仿真 姓名：邓翔 学号：1007010033 导师：马奎 本组成员：邓翔石贵超王大鹏
CMOS反相器电路版图设计与仿真 摘要：本文是基于老师的指导下，对cadence软件的熟悉与使用，进行CMOS反相器的电路设计和电路的仿真以及版图设计与版图验证仿真。 关键字：CMOS反相器；版图设计。 Abstract:This article is based on the teacher's guidance, familiar with cadence software and use, for CMOS inverter circuit design and circuit simulation and landscape and the landscape design of the simulation. Key word:CMOS inverter;Landscape design. 一引言 20世纪70年代后期以来，一个以计算机辅助设计技术为代表的新的技术改革浪潮席卷了全世界，它不仅促进了计算机本身性能的进步和更新换代，而且几乎影响到全部技术领域，冲击着传统的工作模式。以计算机辅助设计这种高技术为代表的先进技术已经、并将进一步给人类带来巨大的影响和利益。计算机辅助设计技术的水平成了衡量一个国家产业技术水平的重要标志。 计算机辅助设计（Computer Aided Design，CAD）是利用计算机强有力的计算功能和高效率的图形处理能力，辅助知识劳动者进行工程和产品的设计与分析，以达到理想的目的或取得创新成果的一种技术。它是综合了计算机科学与工程设计方法的最新发展而形成的一门新兴学科。计算机辅助设计技术的发展是与计算机软件、硬件技术的发展和完善，与工程设计方法的革新紧密相关的。采用计算机辅助设计已是现代工程设计的迫切需要。 电子技术的发展使计算机辅助设计(CAD)技术成为电路设计不可或缺的有力工具。国内外电子线路CAD软件的相继推出与版本更新，是CAD技术的应用渗透到电子线路与系统设计的各个领域，如电路图和版图的绘制、模拟电路仿
实验报告 课程名称：集成电路原理 实验名称： CMOS模拟集成电路设计与仿真 小组成员： 实验地点：科技实验大楼606 实验时间： 2017年6月12日 2017年6月12日 微电子与固体电子学院
一、实验名称：CMOS模拟集成电路设计与仿真 二、实验学时：4 三、实验原理 1、转换速率（SR）：也称压摆率，单位是V/μs。运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。 2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。 3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。 4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。 5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。 6、输出电压摆幅：一般指输出电压最大值和最小值的差。 图 1两级共源CMOS运放电路图 实验所用原理图如图1所示。图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。M6、M7为二级放大电路，Cc为引入的米勒补偿电容。 其中主要技术指标与电路的电气参数及几何尺寸的关系：
转换速率：SR=I5 I I 第一级增益：I I1=?I I2 I II2+I II4=?2I I1 I5(I2+I3) 第二级增益：I I2=?I I6 I II6+I II7=?2I I6 I6(I6+I7) 单位增益带宽：GB=I I2 I I 输出级极点：I2=?I I6 I I 零点：I1=I I6 I I 正CMR：I II,III=I II?√5 I3 ?|I II3|(III)+I II1,III 负CMR：I II,III=√I5 I1+I II5,饱和 +I II1,III+I II 饱和电压：I II,饱和=√2I II I 功耗：I IIII=(I8+I5+I7)(I II+I II) 四、实验目的 本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。其目的在于： 根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。 学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。 五、实验内容 1、根据设计指标要求，针对CMOS两级共源运放结构，分析计算各器件尺寸。 2、电路的仿真与分析，重点进行直流工作点、交流AC和瞬态Trans分析，能熟练掌握各种分析的参数设置方法与仿真结果的查看方法。 3、电路性能的优化与器件参数调试，要求达到预定的技术指标。
1.实验目的 1.1了解Schematic设计环境 1.2掌握反相器电路原理图输入方法 1.3掌握逻辑符号创建方法 2实验原理 在Schematic设计环境中本实验所用的主要菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。其中常用菜单有： Tool菜单提供设计工具以及辅助命令。比如，lab4、lab5所使用的仿真工具ADE，就在Tool下拉菜单中。 Window菜单中的各选项有调整窗口的辅助功能。比如，Zoom选项对窗口放大（Zoom in）与缩小（Zoom out），fit选项将窗口调整为居中，redraw选项为刷新。 Edit菜单实现具体的编辑功能，主要有取消操作（Undo）、重复操作（Redo）、拉伸（Stretch）、拷贝（copy）、移动（Move）、删除（Delete）、旋转（Rotate）、属性（Properties）、选择（Select）、查找（Search）等子菜单，在以下实验中将大量应用。 Add菜单用于添加编辑所需要的各种素材，比如元件（Instance）或输入输出端点（pin）等。 3实验步骤 3.1在ic5141中设计的管理以库的方式进行。库管理器中包含有设计使用的工艺库和ic5141软件提供的一些元件库。无论画电路图还是设计版图，都和建库有关，所以首先建立一个库文件，方法如下： CIW界面点击File菜单，出现下拉菜单，选命令File→New→Library，出现“New Library”对话框，填入合适的信息，如图1所示。
新建库后面还将用于版图绘制，选第二个选项，即“Attach to an existing techfile”,单击“OK”按钮，完成新库的建立。 3.2电路原理图输入 设计库建好后，就可以开始画电路原理图，具体过程如下。 建立设计原理图：在CIW中选菜单单项File→New→Cellview，出现“Create new File”对话框，如图所示填写、选择相应的选项，点击OK按钮，进入原理如编辑器。
0.18umCMOS反相器的设计与仿真 2016311030103 吴昊 一.实验目的 在SMIC 0.18um CMOS mix-signal环境下设计一个反相器， 使其tpHL二tpLH,并且tp越小越好。利用这个反相器驱动2pf电容, 观察tp。以这个反相器为最小单元，驱动6pf电容，总延迟越小越好。制作版图，后仿真，提取参数。 二.实验原理 1?反相器特性 1、输出高低电平为VDD和GND电压摆幅等于电源电压； 2、逻辑电平与器件尺寸无关； 3、稳态是总存在输出到电源或者地通路； 4、输入阻抗高； 5、稳态时电源和地没通路； 2?开关阈值电压Vm和噪声容限 Vm的值取决于kp/kn L " W k = - 所以P管和N管的宽长比值不同，Vm的值不同。增加P管宽度使Vm移向Vdd，增加N管宽度使Vm移向GNB 当Vm=1/2Vdd时, 得到最大噪声容限。
要使得噪声容限最大，PMOS部分的尺寸要比NMOS大，计算结果是3.5倍，实际设计中一般是2~2.5倍。 3?反向器传播延迟优化 1、使电容最小（负载电容、自载电容、连线电容） 漏端扩散区的面积应尽可能小 输入电容要考虑：（1）Cgs随栅压而变化 （2）密勒效应 （3）自举电路 2、使晶体管的等效导通电阻（输出电阻）较小： 加大晶体管的尺寸（驱动能力） 但这同时加大自载电容和负载电容（下一级晶体管的输入电容） 3、提咼电源电压 提高电源电压可以降低延时，即可用功耗换取性能。但超过一定程度后改善有限。电压过高会引起可靠性问题?当电源电压超过2Vt 以后作用不明显. 4、对称性设计要求 令Wp/Wn二卩p/卩u可得到相等的上升延时和下降延时，即tpHL 二tpLH。仿真结果表明：当P, N管尺寸比为1.9时，延时最小，在2.4时为上升和下降延时相等。 4?反相器驱动能力考虑 1?单个反相器驱动固定负载
北京邮电大学 实验报告 实验题目：cmos模拟集成电路实验 姓名：何明枢 班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可 日期：2016 年 1 月16 日星期六
目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)
实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、实验电路图
实验一：CMOS反相器的版图设计 一、实验目的 1、创建CMOS反相器的电路原理图(Schematic)、电气符号(symbol)以及版图(layout); 2、利用’gpdk090’工艺库实例化MOS管； 3、运行设计规则验证(Design Rule Check,DRC)确保版图没有设计规则错误。 二、实验要求 1、打印出完整的CMOS反相器的电路原理图以及版图； 2、打印CMOS反相器的DRC报告。 三、实验工具 Virtuoso 四、实验内容 1、创建CMOS反相器的电路原理图； 2、创建CMOS反相器的电气符号； 3、创建CMOS反相器的版图； 4、对版图进行DRC验证。
1、创建CMOS反相器的电路原理图及电气符号图 首先创建自己的工作目录并将/home/iccad/复制到自己的工作目录下（我的工作目录为/home/iccad/iclab），在工作目录内打开终端并打开virtuoso(命令为icfb &). 在打开的icfb –log中选择tools->Library Manager,再创建自己的库，在当前的对话框上选择File->New->Library,创建自己的库并为自己的库命名（我的命名为lab1），点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择的库，此时Library manager的窗口应如图1所示： 图1 创建好的自己的库以及inv 创建好自己的库之后，就可以开始绘制电路原理图，在Library manager窗口中选中lab1,点击File->New->Cell view,将这个视图命名为inv(CMOS反相器)。需要注意的是Library Name一定是自己的库，View Name是schematic,具体如图2所示： 图2 inv电路原理图的创建窗口 点击OK后弹出schematic editing的对话框，就可以开始绘制反相器的电路原理图(schematic view)。其中nmos(宽为120nm,长为100nm.)与pmos(宽为240nm,长为100nm.)从这个库中添加，vdd与gnd在analogLib这个库中添加，将各个原件用wire连接起来，连接好的反相器电路原理图如图3所示：
【简介】模拟集成电路的设计与其说是一门技术，还不如说是一门艺术。它比数字集成电路设计需要更严格的分析和更丰富的直觉。严谨坚实的理论无疑是严格分析能力的基石，而设计者的实践经验无疑是诞生丰富直觉的源泉。这也正足初学者对学习模拟集成电路设计感到困惑并难以驾驭的根本原因。. 美国加州大学洛杉机分校(UCLA)Razavi教授凭借着他在美国多所著名大学执教多年的丰富教学经验和在世界知名顶级公司(AT&T，Bell Lab，HP)卓著的研究经历为我们提供了这本优秀的教材。本书自2000午出版以来得到了国内外读者的好评和青睐，被许多国际知名大学选为教科书。同时，由于原著者在世界知名顶级公司的丰富研究经历，使本书也非常适合作为CMOS模拟集成电路设计或相关领域的研究人员和工程技术人员的参考书。... 本书介绍模拟CMOS集成电路的分析与设计。从直观和严密的角度阐述了各种模拟电路的基本原理和概念，同时还阐述了在SOC中模拟电路设计遇到的新问题及电路技术的新发展。本书由浅入深，理论与实际结合，提供了大量现代工业中的设计实例。全书共18章。前10章介绍各种基本模块和运放及其频率响应和噪声。第11章至第13章介绍带隙基准、开关电容电路以及电路的非线性和失配的影响，第14、15章介绍振荡器和锁相环。第16章至18章介绍MOS器件的高阶效应及其模型、CMOS制造工艺和混合信号电路的版图与封装。
模拟CMOS集成电路设计.part1.rar 模拟CMOS集成电路设计.part2.rar 模拟CMOS集成电路设计.part3.rar 模拟CMOS集成电路设计.part4.rar 模拟CMOS集成电路设计.part5.rar
题目：反相器分析与设计 姓名：白进宝 学院：微电子与固体电子学院 学号：201722030523 签名：教师签名：
摘要 CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间看，要么PMOS导通，要么NMOS导通，要么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。本次设计的是反相器，通过电路搭建前仿真，实现其功能。然后进行版图设计，提取寄生参数后进项后仿真。 关键词：CMOS、反相器、低功耗、集成电路版图 1、技术指标要求 面积：100um2 速度：大于1GHz 功耗：功耗与电源电压、工作速度、负载等诸多因素有关。 2、电路搭建 工艺库：smic18mmrf 器件参数： 设置NMOS与PMOS宽长比。 电路结构：
如图，电路结构。有两级反相器组成，第二级为负载，因为在实际电路中电路都是带载的。
分别作NMOS和PMOS的直流输出特性曲线，NMOS的阈值电压大约为0.5V左右，PMOS的阈值电压大约为0.6V左右。 3、仿真 （1）进行直流传输特性仿真分析
图一电源电压为5V，图二电源电压为2V。可以看到图二的特性比图一好，这是由于降低的电压，从而使特性变好。继续降低电源电压为1V后，特性更好。但是当降到200mV时，特性反而变差。这是由于当电压降到接近于阈值电压或更低时，管子无法导通，性能变差。 （2）瞬态特性分析 瞬态特性分析，反相器实现非门的功能。
将时间轴拉长，可以看到当输出反向时，存在一个过冲现象，这是由于栅漏电容造成。 （3）工作频率分析 上图为反相器没有带负载的情况下测出的下降时间，下图为带一个反相器测出的下降时间。从而我们可以得出电路的扇出越多，性能越差，所以在数字电路中，我们尽量将扇出控制在4以内。更多的扇出将通过组合电路多级实现。 由图可得上升时间为23.85ps，下降时间为29.25ps。 工作频率＝1/（2×max（上升时间，下降时间））＝17GHz （4）功耗分析
模拟CMOS集成电路设计课程设计报告 --------二级运算放大器的设计信息科学技术学院电子与科学技术系
一、概述： 运算放大器是一个能将两个输入电压之差放大并输出的集成电路。运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。它是许多模拟系统和混合信号系统中的重要组成部分。 它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。 二、设计任务： 设计一个二级运算放大器，使其满足下列设计指标： 工艺Smic40nm 电源电压 1.1v 负载100fF电容 增益20dB 至少40dB 3dB带宽20MHz 输入小信号幅度5uV 共模电平自己选取 输出共模电平自己选取 电路结构两级放大器 相位裕度60~70度 功耗无要求 三、电路分析： 1.电路结构：
最基本的二级运算放大器如下图所示，主要包括四部分：第一级放大电路、第二级放大电路、偏置电路和相位补偿电路。 2.电路描述： 输入级放大电路由PM2、PM0、PM1和NM0、NM1组成。PM0和PM1构成差分输入对，使用差分对可以有效地抑制共模信号干扰；NM0和NM1构成电流镜作为有源负载；PM2作为恒流源为放大器第一级提供恒定的偏置电流。 第二级放大电路由NM2和PM3构成。NM2为共源放大器；
PM3为恒流源作负载。 相位补偿电路由电阻R0和电容C0构成，跨接在第二级输入输出之间，构成RC米勒补偿。 此外从电流电压转换角度来看，PM0和PM1为第一级差分跨导级，将差分输入电压转换为差分电流。NM0和NM1为第一级负载，将差模电流恢复为差模电压。NM2为第二级跨导级，将差分电压信号转换为电流，而PM3再次将电流信号转换成电压信号输出。 偏置电压由V0和V2给出。 3.静态特性 对第一级放大电路： 构成差分对的PM0和PM1完全对称，故有 G m1=g mp0=g mp1 (1) 第一级输出电阻 R out1=r op1||r on1 (2) 则第一级电压增益 A1=G m1Rout1=g mp0,1(r op1||r on1) (3) 对第二级放大电路： 电压增益 A2=G m2R out2= -g mn2(r on2||r op3) (4) 故总的直流开环电压增益 A0=A1A2= -g mp0,1g mn2(r op1||r on1)(r on2||r op3) (5)
课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. *
*
* * WARNING: Layers with Unassigned FRINGE Capacitance. * * * CMOS数字集成电路设计课程设计报告 学院：****** 专业：****** 班级：****** 姓名：Wang Ke qin 指导老师：****** 学号：****** 日期：2012-5-30 目录 一、设计要求 (1) 二、设计思路 (1) 三、电路设计与验证 (2) (一)1位全加器的电路设计与验证 (2) 1)原理图设计 (2) 2)生成符号图 (2) 3)建立测试激励源 (2) 4)测试电路 (3) 5)波形仿真 (4) (二)4位全加器的电路设计与验证 (4) 1)原理图设计 (4) 2)生成符号图 (5) 3)建立测试激励源 (5) 4)测试电路 (6) 5)波形仿真 (6) (三)8位全加器的电路设计与验证 (7) 1)原理图设计 (7) 2)生成符号图 (7) 3)测试激励源 (8) 4)测试电路 (8) 5)波形仿真 (9) 6)电路参数 (11) 四、版图设计与验证 (13) (一)1位全加器的版图设计与验证 (13) 1)1位全加器的版图设计 (13) 2)1位全加器的DRC规则验证 (14) 3)1位全加器的LVS验证 (14) 4)错误及解决办法 (14) (二)4位全加器的版图设计与验证 (15) 1)4位全加器的版图设计 (15) 2)4位全加器的DRC规则验证 (16) 3)4位全加器的LVS验证 (16) 4)错误及解决办法 (16) (三)8位全加器的版图设计与验证 (17) 1)8位全加器的版图设计 (17) 2)8位全加器的DRC规则验证 (17) 3)8位全加器的LVS验证 (18) 4)错误及解决办法 (18) 五、设计总结 (18) 成绩评定表 学生姓名班级学号7 专业课程设计题目CMOS反相器评 语 组长签字： 成绩 日期20 年月日 课程设计任务书 学院信息科学与工程学院专业 学生姓名班级学号 课程设计题目CMOS反相器 实践教学要求与任务: 1.用tanner软件中的S-Edit编辑CMOS反相器。 2.用tanner软件中的TSpice对CMOS反相器电路进行仿真并观察波形。 3.用tanner软件中的L-Edit绘制CMOS反相器版图，并进行DRC验证。 4.用tanner软件中的TSpice对版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对电路网表进行LVS检验观察原理图与版图的匹配程度。 工作计划与进度安排: 第一周 周一：教师布置课设任务，学生收集资料，做方案设计。 周二：熟悉软件操作方法。 周三~四：画电路图 周五：电路仿真。 第二周 周一~二：画版图。 周三：版图仿真。 周四：验证。 周五：写报告书，验收。 指导教师： 201 年月日专业负责人： 201 年月日 学院教学副院长： 201 年月日 目录 目录............................................................................................................................ III 1.绪论 (1) 1.1设计背景 (1) 1.2设计目标 (1) 2.CMOS反相器 (2) 2.1CMOS反相器电路结构 (2) 2.2CMOS反相器电路仿真 (3) 2.3CMOS反相器的版图绘制 (4) 2.4CMOS反相器的版图电路仿真 (4) 2.5LVS检查匹配 (5) 总结 (7) 参考文献 (8) 附录一：原理图网表 (9) 附录二：版图网表 (10) 集成电路版图设计 实验报告 学院：电气与控制工程学院班级: XXXXＸXXXXX 学号：ＸXＸXＸＸXX 姓名：XXXX 完成日期：２015年1月22日 一、实验要求 1、掌握Lｉnux常用命令（cd、lｓ、ｐwｄ等)。 （1)ｃd命令。用于切换子目录。输入cd并在后面跟一个路径名,就可以直接进入到另一个子目录中；cｄ..返回根目录;cd返回主目录。（2）ｌｓ命令。用于列出当前子目录下所有内容清单。 (3)pwｄ命令。用于显示当前所在位置。 2、掌握集成电路设计流程。 模拟集成电路设计的一般过程： (1)电路设计。依据电路功能完成电路的设计。 （２)前仿真。电路功能的仿真，包括功耗,电流，电压，温度,压摆幅,输入输出特性等参数的仿真。 （3)版图设计(Ｌａｙｏut)。依据所设计的电路画版图。一般使用Cadencｅ软件。 （4)后仿真。对所画的版图进行仿真,并与前仿真比较，若达不到要求需修改或重新设计版图。 （5）后续处理。将版图文件生成GDＳIＩ文件交予Fｏundry流片。 3、掌握Caｄence软件的使用 （1）使用Ｃadence SchemａｔicＥdiｔoｒ绘制原理图。 （2）由Schematｉc产生symboｌ。 （3）在测试电路中使用AnａloｇEnｖirｏnｍent工具进行功能测试。 （4）使用Cａｄence Ｌａyout Editoｒ根据原理图绘制相应版图,以 0.6umCＭOS设计规则为准。 （5）对所设计的版图进行DRC验证，查错并修改。 以PMOS为例，部分设计规则如下:(uｍ) Ｎ-Wｅｌl包含P+Actｉｖe的宽度:１.8 MOＳ管沟道最小宽度:０．７5最小长度：0.6 Ａctivｅ区伸出栅极Pｌoｙ的最小延伸长度:0．5 Conｔaｃｔ最小尺寸：0．6＊０.６ Coｎｔact与Contａｃｔ之间的最小间距:０.7 Ａctｉve包最小尺寸Cｏntact的最小宽度：0.4 非最小尺寸Cｏntac ｔ的最小宽度：0．6 Actｉve上的Contａｃｔ距栅极Poly1的最小距离:0.6 Metal1包最小尺寸的Contact:０.3 Mｅｔal１与Metａl１之间的最小间距:0.8 模拟CMOS集成电路实验报告 专业： 班级： 姓名： 学号： 实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验要求 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、原理图 2、幅频特性曲线 3、相频特性曲线 四、实验结果分析 器件参数： NMOS管的宽长比为10，栅源之间所接电容1pF，Rd=10K。 实验结果： 输入交流电源电压为1V，所得增益为12dB。 由仿真结果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB 可见，实际增益大于理论增益。 补充：电阻改为1k后 实验二:差分放大器设计 一、实验目的 1.掌握差分放大器的设计方法； 2.掌握差分放大器的调试与性能指标的测试方法。 二、实验要求 1. 确定放大电路；2.确定静态工作点Q ； 3.确定电路其他参数。 4.电压放大倍数大于20dB ，尽量增大GBW ，设计差分放大器； 5.对所设计电路调试； 6.对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。 三、实验原理 平衡态下的小信号差动电压增益A V 为： β1= β2= β=μn C OX (W/L) 四、实验结果 W/L R 5 10 20 30 20K 14.3dB 15.6dB 16.8dB 17.3dB 30K 16.8dB 19dB 20.2dB 20.8dB 40K 20.1dB 20.9dB 21.7dB 22.4dB R 的增加，增益也增加。但从仿真特性曲线我们可以知道，这会限制带宽的特性，W/L 增大时，带宽会下降。为保证带宽， 选取W/L=5，R=40K 的情况下的数值，带宽约为1.18G ，可以符合系统的功能特性，实验结果见下图。 SS V SS D D I A =βI R =2β()R 2 CMOS模拟集成电路设计导论实验报告 PB05203094 2系赵占祥 一．实验题目 请设计一个运放，参数要求为： 增益：60-80dB 0dB带宽：200Mhz 相位裕度：60 负载：1p 功耗：15mw 二．实验目的 学习使用Cadence电路设计工具Virtuoso，从电路图的绘制及仿真，到版图绘制及仿真、验证。 三．实验步骤 1.原理 我先设计了一个标准两级运放，电路图为 1 该运放包括三部分： a)差分输入增益级 包括差分输入对管NM0，NM1和有源电流镜负载PM1，PM4。 2 差分结构对环境噪声有很强的抗干扰能力，另外增大了可得到的的最大输出电压摆幅。还有其他一些优势。 使用电流镜做有缘负载有三个好处： 1）在相对的、比较小的面积中，有缘负载可以得到比较大的输出阻 抗。 2）电流镜将差分输入信号转换为单端输出信号。 3）有助于共模抑制比CMRR的提高。 b)源跟随器 为PM3和NM4。 从NM0漏极输出的信号输入到这一级，并通过PM3放大，NM4是PM3的有源器件负载。 源跟随器有较大的输入阻抗，可以显著提高第一级放大的增益，减小信号电平损失，起到电压缓冲器的作用。 c)偏置电路 包括PM2，PM0，NM2，NM3。 几个管子构成了几何比例电流源，通过其宽长比来得到合适的电流值。 NM3漏极电流为差分对提供电流源。 电容C0是为了保证电路有足够的相位裕度，保证闭环负反馈系统的稳定而采用的密勒补偿结构。 2.仿真过程 1）设计并绘制电路图和测试电路图 在Virtuoso Schematic Editing中绘制电路图如下（先未加电容）： 3 模拟CMOS集成电路报告 实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验要求 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、电路图 1K电路图 10k电路图 2、幅频特性曲线1k 10k 四、实验结果分析 1k 器件参数：NMOS管的宽长比为10，栅源之间所接电容1pF，Rd=1K。 实验结果：输入交流电源电压为1.2V，所得增益为12dB。 由仿真结果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB 可见，实际增益大于理论增益 2k 器件参数：NMOS管的宽长比为10，栅源之间所接电容1pF，Rd=10K。 实验结果：输入交流电源电压为1V，所得增益为12dB。 由仿真结果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB 可见，实际增益大于理论增益 实验二:差分放大器设计 一、实验目的 1.掌握差分放大器的设计方法； 2.掌握差分放大器的调试与性能指标的测试方法。 二、实验要求 1.确定放大电路； 2.确定静态工作点Q； 3.确定电路其他参数。 4.电压放大倍数大于20dB，尽量增大GBW，设计差分放大器； 5.对所设计电路调试； 6.对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。 三、设计原理 实验二、版图基础 一、 实验内容 1、熟悉cadence定制设计软件平台的基本界面与使用、设计文件组织方式。 2、了解工艺文件、版图设计等的大致概念，熟悉cadence软件版图设计相关的 功能。 3、绘制反相器版图 二、 Cadence定制软件平台的基本界面与使用 1、进入cadence软件 按照实验一中的说明依次启动VMWARE、Linux AS4虚拟机、然后打开一个终端窗口。 在终端中输入以下命令： icfb↙ 出现的主窗口如图1-1-1所示： 图2-2-1Candence主窗口 注意以下几个事项： （1）输入icfb↙后，终端窗口的前台由于在运行该c a d e n c e软件，不再接受新的命令。如果要在终端窗口中运行其他命令，可以重新打开一个终端，或者使用命令b g将c a d e n c e 软件转入后台运行，这时原来的终端窗口就可以重新接受命令了。 ctrl+z(同时按ctrl键和字母z键) bg ls 可以看到ls命令可以执行了。 或者可以在启动icfb软件时用icfb&↙代替icfb&↙，则可以在启动时自动进入后台状态。可以尝试打开和关闭icfb几次，实验bg，&等的效果 （2）主窗口分为信息窗口CIW、命令行以及主菜单。信息窗口会给出一些系统信息（如出错信息，程序运行情况等）。在命令行中可以输入某些命令。 2、设计文件组织结构与主窗口菜单 (1)设计文件组织结构 Cadence的设计文件组织分为设计库（library）、类（category，可以不用）、单元（cell）、视图(view)四级。并在库定义文件cds.lib中进行定义设计环境中可见的设计库。 cds.lib |---library1 | |-----cell1 | | |---view1 | | |----view2 | | |----… | | |----viewN | |-----cell2 | | |---view1 | | |----view2 | | |----… | | |----viewN |---library2 | |-----cell1 | | |---view1 | | |----view2 | | |----… | | |----viewN | |-----cell2 | | |---view1 | | |----view2 | | |----… | | |----viewN library(库)是一组设计单元的集合，存放一些单元（cell）。一个单元是由多种视图（view）组成的。单元可以是一个简单的单元，像一个与非门，也可以是比较复杂的单元（由子单元组合而成）。View是某一个单元的不同表示形式，例如常用的schematic是单元的电路图，symbol是单元的符号，layout是单元的版图等等。 操作：打开软件后，在主窗口中点选toolsàlibrary Manager, 观察设计数据的组织结构；选中某个library中一个cell的一个view，打开查看，然后关闭CMOS数字集成电路设计_八位加法器实验报告
CMOS反相器版图设计
集成电路版图设计-反相器-传输门
北邮模拟CMOS集成电路实验报告
CMOS模拟集成电路设计导论实验报告
CMOS实验报告
实验二——反相器版图绘制
相关主题
文本预览