利用网表建立Capture与AltiumDesigner间的无缝连接
Cadence系列软件在EDA行业可以说是久负盛名，是诸多高速PCB设计的首选工具。然而对于一些简单的PCB，如果使用Allegro进行布线，似乎并不需要那么多严格的规则，简简单单快速成型或许更好，然而OrCAD Capture CIS的原理图绘制功能实在让人爱不释手，功能强大但用起来很简单很顺手。因此，如果能将Capture的原理图功能，与AltiumDesigner 的Layout部分结合起来，对于常规设计来说应该是一个非常方便的组合。
因此如何将Capture的原理图对应到AltiumDesigner中的PCB，成为了操作的关键。笔者曾经试过，将Capture的原理图保存为16.2版本，再在AD中导入，虽看起来容易实现，可步骤繁琐不说，有一次AD还直接将原理图中的两个地平面混在了一起，幸好及时发现才没有酿成大错。于是想到了网表功能，经过反复实践，现在已经可以实现两者的无缝拼接，且效率非常高，即便在设计过程中需要对原理图进行多次更改，也能够方便快速的更新到PCB中。
具体方法如下：
1、在OrCAD Capture CIS中完成原理图设计后，选择dsn文件，在上方选择Tools — Creat Netlist
2、在Other中的格式选择中找到orprotel2.dll ,点击OK即可生成网表
3、在AltiumDesigner中新建工程，创建一个新的PCB文件，并将刚才的.net网标文件添加进来（如果与该工程不在同一目录下，则网表文件会显示为快捷方式）
4、在PCB文件中单击右键，选择Show Differences
5、选择Advanced Mode ，按下图所示分别选择PCB及网表文件
6、在弹出的对话框中会显示网表文件与当前PCB的区别（今后更新网表时可用于检查更改是否正确），在显示主栏中右键，并选择Update All in >> PCB Document […]。
7、点击Create Engineering Change Order …
8、之后就可以看到熟悉的画面了，点击Validate Changes检查封装是否都正确，之后点击Execute Changes更新至PCB文件
至此，PCB文件中就会看到相应的器件，可以开始Layout了
将cadence allegro的brd文件导入AD中有2种方法：
1。直接转换。AD summer 08 or winter 09已提供之间import的功能了。
具体操作见Altium公司主页的Allegro importer流程：
https://www.doczj.com/doc/e814946855.html,/products/altium-designer/features/summer08.cfm#
PS:AD summer 08以下版本不支持导入allegro的brd文件，但是支持导入orcad layout的max 文件；但同为cadence的产品，不能导入allegro layout的brd文件。
2。对于低版本的中Altium Designer，Allegro PCB（brd文件）需要通过其他一些途径实现，以Altium Designer 6.6为例介绍将Allegro的brd板子导入AD中。
基本思想是用CAM文件，具体步骤：
1、从Allegro PCB Editor中导出Gerber文件和IPC网表文件（不要IPC网表也可以，不过那样导入的PCB网络名是AD随机命名的）。也可以导出ODB++文件（可能还是需要IPC网表），我觉得这个比Gerber方便。Allegro需要安装第三方软件才能输出ODB++，这个在导出时会提示下载的（软件是free的）。
2、在AD中新建一个CAM文件。
3、通过AD的File/Import导入Allegro输出的Gerber/ODB++，（可选）通过File/Import/Net List 导入IPC网表。
4、使用Tool/Netlist/Extract提取导入的Gerber/ODB++的网络（将相连的Track视为同一网络，网络名随机生成）。
5、（可选）通过File Import/NetList导入IPC网表。如果3中已导入，忽略本步。
6、通过Tool/NetList/Campare将Extrat的网表和IPC网表进行比较，从而将网络（大部分）命名为Allegro中原来的网络名。
7、通过File/Export/Export to PCB，将CAM文件导出到PCB。至此基本完成了导入功能，但是所有的元件已经分解成了Pad，overlay上的Designator也已经不再是Text型。
8、元件的“恢复”：选中一个元件的所有primitive，将其作为一个Union，然后使用准备好的封装进行替换。这个可能比较费时了:-)其实也可以不准备封装，直接选中一个元件的所有primitive，复制到PCB library的新建空元件中，就制成了一个和原来一样的封装了。
9、也可以这样恢复元件：建一个不包括任务元素的PCB封装，放置到要恢复的元件附近，然后将元件的primitive加入到这个元件中（右键菜单中找）。
总结：通过1-7步可以完成在Altium Designer中打开Allegro的brd文件，也可以用来提取Allegro 的封装，通过手动元件恢复，可以重建原brd文件。
P.S.：也可以通过从Gerber和ODB++等CAM文件中Reverse Engine出PCB来，但是需要自己重新命名AD中对应的封装或重新导入封装。、
如何快速积累PCB设计经验？
1.学习SI,PI,EMC设计的基本原理
2.向高手学，而不是老手学。高手和老手不是一个概念，高手通常是有扎实的基础理论，在实践中总结出适合自己的经验。而老手只不过是理论的验证者，重复工作的经验之家。
3.仔细分析学到的经验做法，对错与否，经验的设计适用范围等。
4.设计中仿真得到一个预期的性能目标。仿真不能解决一切问题，但是仿真可以帮助我们快速积累正确的经验，缩短开发周期。
5.后期测试，对比仿真结果，哪些问题或者设计目标达到了预期的结果，哪些没达到预期的结果。为什么？涉及到的其他缺陷没考虑到，分析深层次的原因，及时总结记录。
6.下一次设计把积累的经验用上，重复这一过程，再测试，验证以前的问题是否解决，还有什么没解决的足够好，为什么？分析再积累，做到每板均有提高！
硬件设计流程
原理图逻辑功能设计，生成netlist
↓
PCB板数据库准备板框，层叠，电源及地布局
↓
check DRC,导入netlist
↓
关键器件预布局
↓
布线前仿真，解空间分析，约束设计，SI，PI仿真，设计调整
↓
约束驱动空间布局，手工布局
↓
约束驱动布线，自动布线，手工拉线，可能需要调整层叠设计
↓
布线后仿真
↓
修改设计，布线后验证
↓
设计输出，PCB板加工
↓
焊接，PCB功能调试，电磁及产品性能测试
思考：
1）是否每个芯片电源管脚周围加0.1uf电容去耦？
低速电路适用（保证电源完整性）
PS：电容去耦的原理？去耦电容的值多大，什么类型的电容合适？放几个合适？
高速电路则需慎重考虑：或者由于信号上升快，去耦电容设计不对，容易引起系统不稳定（重启或死机）
2）33欧电阻端接方法
涉及到信号的完整性，这里需要考虑电路本身是否存在信号反射，噪声（反射量）多大？
33欧电阻只是端接电阻的典型参考设计值，其大小与阻抗（线宽，板层叠结构，板材即介电常数）有关。所以端接电阻可能是22欧或者47欧。另外还要考虑端接电阻摆放的位置是中间段，起始端还是末端。
X总亲自为新工程师进行培训，培训内容如下：
1. 作为一名优秀的硬件工程师首先需要建立干扰和抗干扰的概念，要认识到那些信号是干
扰源，哪些信号是需要保护的敏感电路？这个理念贯穿整个设计过程！作为功率放大器电源变压器是干扰源，大地的磁场是干扰源，整流滤波电路是干扰源，数字电路是干扰源，大功率的脉冲信号是干扰源，视频信号对于音频信号是干扰源，模拟信号和模拟地线是敏感电路需要采用所有措施防止干扰！
2. 为了获得好的信噪比指标，要考虑良好的接地系统，地通常就是我们说的参考点，作为
一名优秀的硬件工程师，信噪比指标是最能体现设计水平和能力的一项指标，也是一项硬功夫！（有当然无信号静音功能的机器需要在取消此项功能后测的值才是真实的）
地线的叫法和名称较多如：系统地、公共地，储能地，数字地，模拟地，信号地，电源地，视频地等这些名词术语以后会经常接触到！
不同种类的地必须要汇合在一起，通常采用星形接方式！在计划开始之前先要做规划工作，首先从大处着手，建立系统的框架（架构或方案），如整机的布局，整机电源系统，地线系统，信号系统，相对应的电源分布图，整机地线系统图，信号分布图，在原理图确定后开始PCB设计前务必要考虑的事项。一个复杂的音频处理器，通常包括数字信号，模拟信号，视频信号，单片机，VFD驱动电路，ADC、DAC，而且电源种类也会很多，在设计这样的产品时，更应该采用上述的方法，从大处着手，先分析整机的几大系统图，比如，电源系统，每一个功能板有哪些种类的电源，哪些电源需要单独绕组供电，从而确定电源变压器的设计，当然在设计时不同种类电路的供电能独立绕组供电是最有效避免干扰的方法之一，但出于成本，简化设计等因素出发往往不可避免会共同一些电源，此时，在地线设计时，需要尽量将干扰信号通过PCB设计将它变为共模干扰（这是一个很重要的概念和非常有用的解决干扰提供信噪比指标的方法之一），在做产品设计时，不能简单套用一些原则，需要综合成本，工艺，性能指标等因素统一考虑！需要具有全局的观念！这一点也是很重要的，许多工程师会从一个角度，一个出发点去考虑问题，就一点而言是正确的，但是，做产品设计实际上最是在做选择，做折中，必须要保证是重要的，牺牲一些次
要的性能和指标！
具体的实战技巧：
1. 电源PCB的设计：首先，还是要先从布局开始，从布局上将变压器远离敏感电路，比
如，电位器，输入端子，功放的差分电路等！功率放大器的整流电路是很强的干扰源（充电时有瞬间短路现象，从而产生强大的脉冲电流，具有丰富的谐波），这条地线，我们叫作储能地，在这条地线有电流流过的地方一定不能接任何其它地线，尤其是信号线，否则整机必然会有哼声和嗡声（通常所说的电流声）！
2. 星形接方式仅适用于不同种类的地线的沟通，信号地最好采用串联的方法接地，根据信
号流程，一级一级往下一级走，信号和信号地线最好同步传输，不样形成环路，或者让信号和信号地包围的面积要尽量小，特别是多声道系统，最好的方法是直接从输入端接一条地线到参考点，每一个声道的信号和信号地一起传输，电源和电源地一起传输，电源地和信号地不要直接在功放板上沟通，而是通过刚才提到的那一条统一的沟通地与电源连通！
3. 信号线要远离干扰源
4. 双面板设计时，除了要关注同一层的干扰源，还要关注另一层的干扰对本层的影响，这
一点许多工程师会疏忽，双面板设计时，一定不能用过孔去连接顶层和底层的大电流线，最好的方法是用元件的脚采用两面焊接的方式去连接顶层和底层的大电流线！
5. 退耦地不能直接与信号地相边，应该用单独的退耦地连接至参考点！
6. 总之，作为一名优秀的硬件工程师一定要对原理要有深入的理解，在PCB设计时，随
时融入干扰和抗干扰的概念，仔细分析每一条走线，让敏感电路远离干扰源，对不可避免的干扰源尽量采用转换为共模干扰的方法，减小干扰，采用一些屏蔽的方法，如采用屏蔽线传输信号，或者将信号和信号地线采用双绞线传输，将电源和电源地线也采用双绞线传输等方法减小干扰！方法是多种多样的，关键还是要准确识别什么是干扰信号，什么是敏感电路需要重点保护
本文介绍输入整流滤波器及钳位保护电路的设计，包括输入整流桥的选择、输入滤波电容器的选择、漏极钳位保护电路的设计等内容，讲解图文并茂且附实例计算。
1 输入整流桥的选择
1）整流桥的导通时间与选通特性
50Hz交流电压经过全波整流后变成脉动直流电压u1，再通过输入滤波电容得到直流高压U1。在理想情况下，整流桥的导通角本应为180°（导通范围是从0°～180°），但由于滤波电容器C的作用，仅在接近交流峰值电压处的很短时
间内，才有输入电流流经过整流桥对C充电。50Hz交流电的半周期为10ms，整流桥的导通时间tC≈3ms，其导通角仅为54°（导通范围是36°～90°）。因此，整流桥实际通过的是窄脉冲电流。桥式整流滤波电路的原理如图1（a）所示，整流滤波电压及整流电流的波形分别如图l（b）和（c）所示。
最后总结几点：
（1）整流桥的上述特性可等效成对应于输入电压频率的占空比大约为30％。
（2）整流二极管的一次导通过程，可视为一个“选通脉冲”，其脉冲重复频
率就等于交流电网的频率（50Hz）。
（3）为降低开关电源中500kHz以下的传导噪声，有时用两只普通硅整流
管（例如1N4007）与两只快恢复二极管（如FR106）组成整流桥，FRl06的
反向恢复时间trr≈250ns。
2）整流桥的参数选择
隔离式开关电源一般采用由整流管构成的整流桥，亦可直接选用成品整流桥，完成桥式整流。全波桥式整流器简称硅整流桥，它是将四只硅整流管接成桥路形式，再用塑料封装而成的半导体器件。它具有体积小、使用方便、各整流管的参
数一致性好等优点，可广泛用于开关电源的整流电路。硅整流桥有4个引出端，其中交流输入端、直流输出端各两个。
硅整流桥的最大整流电流平均值分0．5～40A等多种规格，最高反向工作电压有50～1000V等多种规格。小功率硅整流桥可直接焊在印刷板上，大、中功率硅整流桥则要用螺钉固定，并且需安装合适的散热器。
整流桥的主要参数有反向峰值电压URM（V），正向压降UF（V），平均整流电流Id（A），正向峰值浪涌电流IFSM（A），最大反向漏电流IR（μA）。整流桥的反向击穿电压URR应满足下式要求：
举例说明，当交流输入电压范围是85～132V时，umax=132V，由式（1）计算出UBR=233．3V，可选耐压400V的成品整流桥。对于宽范围输入交流电压，umax=265V，同理求得UBR=468．4V，应选耐压600V的成品整流桥。需要指出，假如用4只硅整流管来构成整流桥，整流管的耐压值还应进一步提高。辟如可选1N4007（1A／1000V）、1N5408（3A／1000V）型塑封整流管。这是因为此类管子的价格低廉，且按照耐压值“宁高勿低”的原则，能提高整流桥的安全性与可靠性。
设输入有效值电流为IRMS，整流桥额定的有效值电流为IBR，应当使
IBR≥2IRMS。计算IRMS的公式如下：
式中，PO为开关电源的输出功率，η为电源效率，umin为交流输入电压的最小值，cosφ为开关电源的功率因数，允许cosφ=0．5～0．7。由于整流桥实际通过的不是正弦波电流，而是窄脉冲电流（参见图1），因此整流桥的平均整流电流Id 例如，设计一个7．5V／2A（15W）开关电源，交流输入电压范围是85～265V，要求η=80％。将Po=15W、η=80％、umin=85V、cosψ=0．7一并代入（2）式得到，IRMS=0．32A，进而求出Id=0．65×IRMS=0．21A。实际选用lA／600V的整流桥，以留出一定余量。
2 输入滤波电容器的选择
1）输入滤波电容器容量的选择
为降低整流滤波器的输出纹波，输入滤波电容器的容量CI必须选的合适。令每单位输出功率（W）所需输入滤波电容器容量（μF）的比例系数为k，当
交流电压u=85～265V时，应取k=（2～3）μF／W；当交流电压u=230V（1±15％）时，应取k=1μF／W。输入滤波电容器容量的选择方法详见附表l，Po为开关电源的输出功率。
2）准确计算输入滤波电容器容量的方法
输入滤波电容的容量是开关电源的一个重要参数。CI值选得过低，会使UImin值大大降低，而输入脉动电压UR却升高。但CI值取得过高，会增加电容器成本，而且对于提高UImin值和降低脉动电压的效果并不明显。下面介绍计算CI准确值的方法。
设交流电压u的最小值为umin。u经过桥式整流和CI滤波，在u=umin情况下的输入电压波形如图2所示。该图是在Po=POM，f=50Hz、整流桥的导通时间tC=3ms、η=80％的情况下绘出的。由图可见，在直流高压的最小值UImin 上还叠加一个幅度为UR的一次侧脉动电压，这是CI在充放电过程中形成的。欲获得CI的准确值，可按下式进行计算：
举例说明，在宽范围电压输入时，umin=85V。取UImin=90V，f=50Hz，tC=3ms，假定Po=30W，η=80％，一并带入（3）式中求出CI=84．2μF，比例系数CI／PO=84．2μF／30W=2．8μF／W，这恰好在（2～3）μF／W允许的范围之内。
3 漏极钳位保护电路的设计
对反激式开关电源而言，每当功率开关管（MOSFET）由导通变成截止时，在开关电源的一次绕组上就会产生尖峰电压和感应电压。其中的尖峰电压是由于高频变压器存在漏感（即漏磁产生的自感）而形成的，它与直流高压UI和感应电压UOR叠加在MOSFET的漏极上，很容易损坏MOSFET。为此，必须在增加漏极钳位保护电路，对尖峰电压进行钳位或者吸收。
1）漏极上各电压参数的电位分布
下面分析输入直流电压的最大值UImax、一次绕组的感应电压UOR、钳位
电压UB与UBM、最大漏极电压UDmax、漏一源击穿电压U（BR）DS这6 个电压参数的电位分布情况
使读者能有一个定量的概念。对于TOPSwitch—XX系列单片开关电源，其功率开关管的漏一源击穿电压U（BR）DS≥700V，现取下限值700V。感应电压UOR=135V（典型值）。本来钳位二极管的钳位电压UB只需取135V，即可将叠加在UOR 上由漏感造成的尖峰电压吸收掉，实际却不然。手册中给出UB参数值仅表示工作在常温、小电流情况下的数值。实际上钳位二极管（即瞬态电压抑制器TVS）还具有正向温度系数，它在高温、大电流条件下的钳位电压UBM 要远高于UB。实验表明，二者存在下述关系：
这表明UBM大约比UB高40％。为防止钳位二极管对一次侧感应电压UOR 也起到钳位作用，所选用的TVS钳位电压应按下式计算：
此外，还须考虑与钳位二极管相串联的阻塞二极管VD的影响。VD一般采用快恢复或超快恢复二极管，其特征是反向恢复时间（trr）很短。但是VDl在从反向截止到正向导通过程中还存在着正向恢复时间（tfr），还需留出20V的电
压余量。
考虑上述因素之后，计算TOPSwitch一最大漏一源极电压的经验公式应为：
TOPSwitch—XX系列单片开关电源在230V交流固定输入时，MOSFET的漏极上各电压参数的电位分布如图3所示，占空比D≈26％。此时u=230V±35V，即umax=265V，UImax=umax≈375V，UOR=135V，UB=1．5 UOR≈200V，UBM=1．4UB=280V，UDmax=675V，最后再留出25V的电压余量，因此U（BR）DS=700V。实际上U（BR）DS也具有正向温度系数，当环境温度升高时U（BR）DS也会升高，上述设计就为芯片耐压值提供了额外的裕量。
2）漏极钳位保护电路的设计
漏极钳位保护电路主要有以下4种设计方案（电路参见图4）：
（1）利用瞬态电压抑制器TVS（P6KE200）和阻塞二极管（超陕恢复二
极管UF4005）组成的TVS、VD型钳位电路，如（a）图所示。图中的Np、NS和NB分别代表一次绕组、二次绕组和偏置绕组。但也有的开关电源用反馈绕组NF来代替偏置绕组NB。
（2）利用阻容吸收元件和阻塞二极管组成的R、C、VD型钳位电路，如（b）图所示。
（3）由阻容吸收元件、TVS和阻塞二极管构成的R、C、TVS、VD型钳位电路，如（c）图所示。
（4）由稳压管（VDZ）、阻容吸收元件和阻塞二极管（快恢复二极管FRD）构成的VDz、R、C、VD型钳位电路，如（d）图所示。
上述方案中以（c）的保护效果最佳，它能充分发挥TVS响应速度极快、可承受瞬态高能量脉冲之优点，并且还增加了RC吸收回路。鉴于压敏电阻器（VSR）的标称击穿电压值（U1nA）离散性较大，响应速度也比TVS慢很多，在开关电源中一般不用它构成漏极钳位保护电路。
需要指出，阻塞二极管一般可采用快恢复或超快恢复二极管。但有时也专门选择反向恢复时间较长的玻璃钝化整流管1N4005GP，其目的是使漏感能量能
够得到恢复，以提高电源效率。玻璃钝化整流管的反向恢复时间介于快恢复二极管与普通硅整流管之间，但不得用普通硅整流管1N4005来代替lN4005GP。
常用钳位二极管和阻塞二极管的选择见附表2。
AltiumDesigner使用小窍门
AltiumDesigner使用小窍门
刚刚画完一块电路板，闲来无事，想把AltiumDesigner软件中的一些使用技巧拿来与大家分享，有不对的地方希望大家多多包涵并加以指正。内容如下：
一、多引脚集成电路芯片封装SOIC、SOP、TSOP在AD7.1元器件封装库中的命名含义。
例如：SOIC库分为L、M、N三种。
L、M、N --代表芯片去除引脚后的片身宽度，即芯片两相对引脚焊盘的最小宽度。其中L宽度最大，N次之，M最小。
--这里选择名称为SOIC_127_M的一组封装为例，选择改组中名为
SOIC127P600-8M的封装。
其中，127P --代表同一排相邻引脚间距为1.27mm；
600 --代表芯片两相对引脚焊盘的最大宽度为6.00mm；
-8 --代表芯片共有8只引脚。
二、封装库中，名为DPDT的封装含义为（Double Pole Double Throw），同理就有了封装名称SPST、DPST、SPDT；
三、让软件中作为背景的电路板外形与实际机械1层定义的尺寸（无论方圆）等大的办法。
首先，在PCB Board Wizard中按照实际尺寸初步Custom一块板子（一定要合理设置keepout间距，一般为2mm）。然后在Edit->Origin中为电路板设置坐标原点，将生成的电路板尺寸设置在机械1层，如果不喜欢板子四周的直角
怕伤手，可以将四脚重新定义为弧形并标注尺寸。选定所有机械1层上电路的尺寸约束对象，然后选择Design->Board Shape->Define from select,即可完成背景电路板外形的设置。
四、关于Design->Rules的一些设置技巧。
1、如果设计中要求敷铜层（及内电层）与焊盘（无论表贴还是通孔）的连接方式采用热缓冲方式连接，而敷铜层（及内电层）与过孔则采用直接连接方式的规则设置方法：
敷铜层设置方法：
在规则中的Plane项目中找到Polygon Connect style项目，新建子项名为：PolygonConnect_Pads，设置where the first object matches为：(InPADClass('All Pads'))，where the second object matches为：All；并选择连接类型为45度4瓣连接。
又新建子项名为：PolygonConnect_Vias，设置where the first object matches为：All，where the second object matches为：All；并选择连接类型为直接连接方式。
在侧边栏中选中其中任何一个子项，点击坐下方Priorities按钮，将PolygonConnect_Pads子项的优先级设置为最高级别然后关闭。
内电层设置方法：
同样，在Power Plane Connect Style项目中，新建子项名为：PlaneConnect_Pads，设置where the first object matches为：(InPadClass('All Pads'))；连接类型为4瓣连接。
又新建子项名为：PlaneConnect_Vias，设置where the first object matches 为：All；连接类型为直接连接方式。
在侧边栏中选中其中任何一个子项，点击坐下方Priorities按钮，将PolygonConnect_Pads子项的优先级设置为最高级别然后关闭。
2、敷铜层（敷铜层为铜皮）与走线过孔以及焊盘的间距设置方法：
在Electrical项目中新建子项名为：Clearance_Polygon，设置where the first object matches为：(IsRegion)，where the second object matches为：All；并设置间距一般为
20mil以上，30mil合适。
3、敷铜层（敷铜层为网格敷铜方式）与走线过孔以及焊盘的间距设置方法：
需要将走线间距由原来的9、10mil设置为需要敷铜的间距30mil，然后敷网格铜。待敷铜结束后，将走线间距改回为原来的间距，系统就不会报错了。
五、带有敷铜层和内电层的四层以上板，为了显示电路板层数，需要加入层标，在每一层上用数字标识，将层标处对准明亮处可以看到每一层的标识。
由于层标处需要透光，所以该区域不能有任何敷铜以及内电层通过。所以，首先在keepout层画出一个矩形框，阻隔上下两个敷铜层通过；然后用
Place->Polygon Pour Cutout命令分别在每一个内电层上切除一个矩形框区域，这些区域要完全重叠，用于透光；最后在每一层上放置相应的层标字符。
六、在发热量较大的芯片下敷网格铜，而其他区域敷铜皮方法：
还是利用keepout线在发热芯片对应区域的禁止布线层（keepout层）圈出芯片的外形来；
然后开始整板敷铜皮，看到的结果是，所有发热芯片位置的敷铜没有了。
注意：还要将芯片底部的所有接地过孔设置为NoNet，不让它接地！（以免敷铜皮时，芯片内部没有靠近keepout线的区域也被敷上了铜皮。）接下来是删除先前在keepout层的画线；
下面就好办了，同样还是敷铜，这回是在发热芯片区域敷网格铜，不必担心，可以圈出一个较大的敷铜区域以免芯片区域敷铜不完整，即便是占用了被敷了铜皮的位置，敷铜结果还是铜皮。