半导体封装行业研究报告
y随着半导体技术的发展，摩尔定律接近失效的边缘。产业链上IC设计、晶圆制造、封装测试各个环节的难度不断加大，技术门槛也越来越高，资本投入越来越大。由单个企业覆盖整个产业链工艺的难度显著加大。半导体产业链向专业化、精细化分工发展是一个必然的大趋势。
y全球半导体产业整体成长放缓，产业结构发生调整，产能在区域上重新分配。半导体产业发达地区和不发达地区将会根据自身的优势在半导体产业链中有不同侧重地发展。封装产能转移将持续，外包封装测试行业的增速有望超越全行业。
y芯片设计行业的技术壁垒和晶圆制造行业的资金壁垒决定了，在现阶段，封装测试行业将是中国半导体产业发展的重点。
y在传统封装工艺中，黄金成本占比最高。目前采用铜丝替代金丝是一个大的趋势。用铜丝引线键合的芯片产品出货占比的上升有助于提高封装企业的盈利能力。
y半导体封装的发展朝着小型化和多I/O化的大趋势方向发展。具体的技术发展包括多I/O引脚封装的BGA和小尺寸封装的CSP等。 WLSCP和TSV等新技术有望推动给芯片封装测试带来革命性的进步。
y中国本土的封装测试企业各有特点：通富微电最直接享受全球产能转移；
长电科技在技术上稳步发展、巩固其行业龙头地位；华天科技依托地域优势享受最高毛利率的同时通过投资实现技术的飞跃。
y中国本土给封装企业做配套的上游企业，如康强电子和新华锦，都有望在封装行业升级换代的过程中提升自己的行业地位。
y风险提示：全球领先的封装测试企业在中国大陆直接投资，这将加大行业内的竞争。同时用工成本的上升将直接影响半导体封装企业的盈利能力。
目 录
半导体封装产能持续转移 (5)
半导体封装环节至关重要 (5)
产业分工精细化 (6)
中国半导体封装产业长期看好 (7)
全球半导体产业增速放缓 (7)
封装产能持续转移 (8)
封装是中国半导体产业的重心 (9)
半导体封装技术浅析 (14)
封装形式演进带来工艺流程变革 (16)
键合材料之铜代替金 (17)
高密度、多引脚 - BGA (19)
小型化-芯片级封装CSP (23)
WLP改变传统封装流程 (23)
未来的封装-多系统集成 (24)
3D SIP关键 - TSV技术 (25)
相关上市公司浅析 (26)
长电科技-国内本土封装龙头 (26)
通富微电-最直接享受国际产能转移 (27)
华天科技-投资西钛实现跳跃发展 (28)
康强电子-铜代金的选择 (28)
新华锦-即将粉墨登场的封装材料新贵 (29)
风险提示 (29)
图表目录
图1：集成电路芯片制造流程 (5)
图2：集成电路芯片内部结构剖解 (5)
图3：全球半导体产业链结构 (6)
图4：Intel 全球芯片制造基地 (8)
图5：半导体封装市场外包占比持续上升 (9)
图6：代工封装市场增速超越全行业 (9)
图7：芯片设计行业研发投入高 (10)
图8：晶圆制造企业资本开销比率高 (11)
图9：晶圆企业数目随技术发展而减少 (12)
图 10：封装是半导体产业的劳动密集行业 (12)
图 11：低I/O密度封装形式 (14)
图 12：高I/O密度封装形式 (14)
图 13：Intel CPU 的晶体引脚和晶体管集成度发展历程 (14)
图 14：集成电路封装形式演进历程 (15)
图 15：集成电路封装技术的历史演进 (15)
图 16：传统半导体封装的工艺流程 (16)
图 17：键合工艺详细流程 (17)
图 18：日月光ASE对矽品SPIL市盈率之溢价 (18)
图 19：半导体封装的历史技术演进路线 (19)
图 20：BGA封装形式市场份额不断提升 (19)
图 21：QFP封装形式 (20)
图 22：BGA封装形式 (20)
图 23：采用金属引线键合的BGA封装结构 (21)
图 24：采用倒置芯片的BGA封装结构 (21)
图 25：BGA封装用锡球 (22)
图 26：中国半导体封装材料市场情况 (22)
图 27：WLP封装流程 (23)
图 28：MCM结构示意图 (24)
图 29：MCM刨面结构图 (24)
图 30：一个采用了引线键合和倒置芯片的3D SIP结构 (24)
图 31：采用TSV技术的3D SIP封装结构 (25)
图 32：全球主要封装企业营收比较 (26)
图 33：通富微电出口销售占比 (27)
图 34：主要芯片封测企业毛利率比较 (28)
表格1：2010年Q1全球半导体企业排名 (7)
表格2：晶圆厂资金投入额度大 (11)
表格3：台湾集成电路产业分布 (13)
表格4：传统半导体封装流程介绍 (16)
表格5：重要封装用金属特性比较 (17)
表格6：IC基板在全球主要封装企业的普及度 (21)
表格7：IC基板在台湾芯片设计企业的普及度 (21)
表格8：中国内地2007-2009年封装测试行业销售排名 (26)
表格9：全球领先封装企业向大陆转移产能 (29)
半导体封装产能持续转移
半导体封装环节至关重要
半导体芯片的大体制备流程包括芯片设计->圆晶制造->封装测试。所谓半导体“封装（Packaging）”，是半导体芯片生产过程的最后一道工序，是将集成电路用绝缘的材料打包的技术。封装工艺主要有以下功能：功率分配（电源分配）、信号分配、散热通道、隔离保护和机械支持等。封装工艺对于芯片来说是必须的，也是至关重要的一个环节。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能的下降。另外，封装后的芯片也更便于安装和运输。可以说封装是半导体集成电路与电路板的链接桥梁，封装技术的好坏还直接影响到芯片自身的性能和PCB 的设计与制造，
图 1： 集成电路芯片制造流程
资料来源：华泰联合证券研究所
一个完成的集成电路结构如下图所示，芯片放置在引线框架上，用金丝连接后，用环氧树脂把封起来，与外部隔绝。
图 2： 集成电路芯片内部结构剖解
资料来源：华泰联合证券研究所
产业分工精细化
随着半导体产业的发展，“摩尔”定律持续地发酵， IC芯片集成度以几何级数上升，线宽大幅下降。以INTEL CPU芯片为例，线宽已经由1978年推出的8086的3 μm发展到2010年推出Core i 7 的45nm , 对应的晶体管集成度由2.9万只发展到7.8亿只。产业链上IC设计、晶圆制造、封装测试各个环节的难度不断加大，技术门槛也越来越高。同时随着技术水平的飞升和规模的扩大，产业链中的多个环节对资本投入的要求也大幅提高。由单个企业做完覆盖整个产业链工艺的难度越来越大。在这样的大环境下，产业链向专业化、精细化分工发展是一个必然的大趋势。
目前全球的半导体产业链大致可以归纳为几大类参与者：IDM集成设备制造商；Fabless芯片设计商；Foundries晶圆制造商；Packaging(Assembly&Test)封装测试商；以及Semi Equipment &Materials半导体设备和原料供应商等。
图 3： 全球半导体产业链结构
资料来源：JP Morgan，华泰联合证券研究所
在半导体产业发展的初期，大多数企业都覆盖集成电路制造整个产业链的全部工序，从芯片设计到晶圆制造，到最后的封装测试。这种企业就是所谓的集成设备制造商IDM（Integrated Device Manufacturers）。目前全球前二十大半导体厂商中，英特尔、三星、德州仪器、东芝等都是IDM。
IC Insight 表格 1：2010年Q1全球半导体企业排名 排名 公司名称 2009年全年营收
（百万美元） 排名公司名称 2009年全年营收（百万美元）
1 Intel Corp. 32,32511 AMD*** 5,403
2 Samsung Electronics 21,29612 Qualcomm***6,409
3 Toshiba Miconductor 9,53713 Infineon 4,617
4 Texas Instruments 9,69714 Broadcom***4271
5 TSMC** 8,98915 Sony 5,245
6 Renesas Technology* 9,64916 Panasonic 4,034
7 Hynix 6,32017 NXP 3,547
8 STMicroelectronics 8,46618 MediaTek*** 3,500
9 Micron Technology 5,45019 Nvidia*** 3,151
10 Elpida 3,94820 Freescale
3,302
* 为Renesas 和NEC 合并数据；** 为圆晶制造企业； *** 为芯片设计企业 资料来源：
在2010 年全球前20的半导体企业，虽然IDM 企业仍然占据行业的龙头地位，
但是一些专注于产业链中的单一环节的企业的地位已经显著提升。 例如在前20位企
业中出现了专注于晶圆制造的台积电TSMC 和专注于芯片设计的Qualcomm 、
Broadcom 、MediaTek 等公司。
中国半导体封装产业长期看好
全球半导体产业增速放缓
2009年由于全球金融危机，半导体产业滑入低谷，全球销售额2263亿美元。
2010年半导体市场状况非常良好，呈现非常强劲的成长。 根据SIA 的最新报告，2010
年全球半导体产业销售增长31.8%, 市场达到2983亿美元。SIA 预测全球半导体产
业将由10年的快速暴发恢复到平稳成长，销售额在2011年增长6.0%， 市场达到
3187亿美元，2012年增长3.4%，市场达到3297亿美元。
中长期来看，我们预计全球半导体产业的成长放缓。从技术层面来说， 由于摩
尔定律接近极限，半导体的技术发展出现了一些瓶颈，集成度再按照几何级数来发展
越来越困难。从市场层面来分析：首先，目前电子产品中适合使用集成电路的部件已
经基本都采用了各种各样的芯片，而一些传统元器件，如被动元件，不太可能大规模
地采用集成电路技术来实现的。现在电子产品中半导体所占比重上升非常缓慢， 集
成电路在电子产品中的应用率已经达到S 曲线上端的成熟期。另一个重要原因是半导
体产品的平均价格持续下跌。而且当半导体产品逐渐从企业应用产品转移到消费类产
品后，由于普通消费者对价格的敏感度较高，半导体产品的价格下跌幅度会更快一些。
最后一个因素就是产能转移。由于越来越多的半导体产品的业务由发达地区向发展中
地区迁徙，也加速了价格的下跌。
在全球半导体产业整体成长放缓的大趋势下伴随的是产业结构的调整和产业链
产能在区域上的重新分配。 半导体产业发达地区和不发达地区将会根据自身的优势
在半导体产业链中有不同侧重地发展。
封装产能持续转移
传统的IDM厂商面对于半导体技术日新月异的发展步伐和对资本需求的膨胀，自身也更倾向消减业务覆盖面而集中于自己最具有核心优势的环节，转而向那些针对
其上游或者下游环节的企业进行合作甚至扶持。
最典型的例子就是全球第二大CPU制造商AMD在2009年剥离其制造业务，与中东的石油资本合作成立圆晶制造代工企业Globalfoundreis, 并收购新加坡特许半
导体（Chartered），成为全球第三大圆晶制造代工企业。
INTEL在产能转移上也不甘落后。目前INTEL在全球拥有15个芯片制造厂，其中9个是晶圆制造厂，6个为封装测试厂。由于技术限制出口的原因， INTEL仍然
将主要的晶圆厂保留在美国本土，但是INTEL已经将全部的封装测试厂建造了美国
本土以外，其中5个在亚洲。
图 4： Intel 全球芯片制造基地
资料来源：INTEL
日本和欧洲半导体企业在产能转移上也不输给他们的北美对手。日本企业富士通自1997年在中国成立合资企业从事封装业务以来，就不断转移其半导体制造业务。
到目前为止已经关闭其位于日本本土的三座封装厂之一，并计划未来将其全部日本
本土封装产能转移到中国。东芝半导体在2010年关闭日本本土封装厂，目前晶圆制
造外包给台积电和三星，封装外包给中国大陆和台湾企业，外包比率已经达到了
80%。而且飞思卡尔、赛意法等全球的知名半导体企业都已经在中国设立了芯片封装
测试基地。
根据调查机构Gartner 2010年3月的预测， 2009年全球半导体封装测试市场萎缩16.4%，市场规模达到380亿美元。其中外包代工封装市场达到172亿美元，
占比45.2%。随着2010年全球经济的恢复， Gartner预计半导体封装市场将强劲
反弹17.7%，市场规模达到448亿美元，而外包代工封装市场将达到217亿美元，
增幅26.2%。预计在2010-2014年，半导体封装市场将增长到591亿美元，而其
中外包代工市场的增速持续高于全行业，占比保持上升趋势，有望在2011、2012
年超过IDM封装市场。
图 5： 半导体封装市场外包占比持续上升图 6： 代工封装市场增速超越全行业
资料来源：Gartner，日月光ASE公司资料，华泰联合证券研究所
全球半导体产业在吸取了2000年互联网泡沫破灭的教训后，已经改变了肆意投资的策略，谨慎控制产能，积极改善财务结构，低负债经营成为业界共识。除此之
外，IDM大厂外包的进程加快，为封装产业创造出更多的机会。总体上来看，整个
产业进入一个“质变”的过程，特征为企业轻资产经营、IDM加快外包、市场转向中
国大陆等发展中地区。在未来几年年，封装产业成长超过有望超过整个半导体以及晶
圆代工产业。我们预计半导体产业类精细分工和产能转移的大趋势仍让将延续，而
国内的半导体企业有望把握这一趋势而迎来一轮新的发展。
封装是中国半导体产业的重心
政策大力扶植半导体产业
整体来看，中国半导体产业相对落后于美国、日本、韩国和台湾等地区。具体的表征有：第一，从业企业少；第二，产业链覆盖不全；第三，技术依赖进口，相对
落后。针对产业落后的现状，国家也加大了政策的扶持力度。基于集成电路对于国
民经济和国家安全的高度重要性，中国政府对集成电路产业的发展给予了一贯的高度
关注，并先后采取了多项优惠措施。
2000年6月形成的《鼓励软件产业和集成电路产业发展的若干政策》（老18号文）和后续的实施细则对芯片企业实施了税收优惠。 2008年1月，财政部和国家税
务总局发布了《关于企业所得税若干优惠政策的通知》，对集成电路企业所享受的所
得税优惠政策进一步给予明确。2009年2月通过的《电子信息产业调整振兴规划》
中，更是将“建立自主可控的集成电路产业体系”作为未来国内信息产业发展的三大重
点任务之一，并在五大发展举措中明确提出“加大投入，集中力量实施集成电路升级”。2011年《关于进一步鼓励软件产业和集成电路产业发展的若干政策》(新18号文件)也顺利出台。在财税政策方面，“新18号文”的相关优惠政策有9条之多，比18号文多出4条。除继续执行原“18号文件”确定的软件增值税优惠政策外，其它税收优惠也得到进一步强化和完善在加紧制定当中。新政较原文件又一差异，主要还增加了投融资支持等元素，首次提出了从税收和资金方面全力促进软件产业和集成电路产业的优势企业发展壮大和兼并重组，加强产业资源整合。这将有助于行业集中度的进一步提升。
除此之外，在国家确立的十六个科级重大专项中，有两个都和半导体产业密切相关。其中"核心电子器件、高端通用芯片及基础软件产品"（核高基）重大专项的主要目标是：在芯片、软件和电子器件领域，追赶国际技术和产业的迅速发展，攻克高端通用芯片、基础软件和核心电子器件的关键技术。而“极大规模集成电路制造装备与成套工艺专项”（02专项）则是专门针对提高我国集成电路制造产业的整体水平，攻克极大规模集成电路制造核心技术。
根据国家发展规划和战略，预期未来国家还将出台更多针对集成电路产业的优惠，这将有力地推动我国集成电路产业的健康稳步发展。
芯片设计技术投入大，壁垒高
我们仔细分析半导体产业链上下游各个工艺，各个环节之间的行业特征越来越明显，差异越来越大。首先看轻资产的芯片设计（Fabless）业务，这是一个高度技术密集的产业。欧美、日本企业经过几十年的技术积累，现在已经基本把芯片设计的核心技术掌握在手中，并且建立了垄断的态势。
芯片设计企业需要对研发投入大量的资金。由下图所示的研发费用的占比我们可以看出，以高通Qualcomm为代表的芯片设计企业需要对研发保持高度的资金投入，台积电TSMC所代表的圆晶制造企业和日月光ASE代表的封装测试行业对研发资金的投入远远低于设计行业，而又以封装测试行业的技术投入需求最低。
图 7： 芯片设计行业研发投入高
资料来源：公司资料，华泰联合证券研究所
晶圆制造资金投入大，难切入
再来看晶圆制造（Foundry）业务，这是一个资本和技术密集产业，但以资本密集为主。晶圆厂的关键设备 - 光刻机的价格在千万美元到亿美金级别，一个圆晶工厂
的投资现在是以十亿美金的规模来计划。
表格2：晶圆厂资金投入额度大
公司厂名技术投资额(亿美元) 地点2011 Intel Fab 42 14 nm 50 美国
nm 93.4 台湾2010 TSMC Fab15 28
2007 Intel Fab68 65nm 25 中国
资料来源：公司资料，华泰联合证券研究所
同时，从技术的角度来看，未来摩尔定律持续推进的难度日益增加，研发费用也必然逐步上升。以台积电TSMC为例，在过去五年研发人员扩充三倍，同一期间
研发支出增加两倍强。其最重要的原因就是摩尔定律接近极限而导致的技术开发难度
加大。摩尔定律预测半导体的集成度每18个月就翻番。回顾历史，摩尔定律是正确
的，集成电路的线宽已经微米级别发展到纳米级别。同时晶圆制造技术的升级换代也
加快，从微米级别加速进步到纳米级别，从90nm到65nm到目前CPU普遍采用的
45nm技术的更新时间间隔缩短，目前已经在开展20nm级别的制程研究中。但是现
在，光学显影的方法已经发展到了极限，很难再进一步缩减晶片尺寸。未来，将需
要转换到非光学显影的方法，这意味着更高的成本。
圆晶设备更新和技术的发展需要巨大的资本开销来支持，从下图我们可以看出，台积电的资本开销占营收比率大于封装企业日月光ASE和矽品SPIL。
图 8： 晶圆制造企业资本开销比率高
根据International Business Strategies(IBS)公司的分析，随着摩尔定律的发展，芯片集成度的提高和线宽的减小，全球晶圆企业中能够提供相应技术的公司数目由0.13 um技术时代的15家萎缩到45纳米技术时代的9家。IBS预计在32纳米和22纳米时代将分别只剩下5家和3家公司能提供相应技术的圆晶制造服务。“马太效应”将在晶圆制造产业显著体现。
图 9： 晶圆企业数目随技术发展而减少
资料来源：IBS，华泰联合证券研究所
封装测试行业最适合中国发展半导体产业
最后再来看芯片封装(Package)行业，这是一个技术和劳动力密集产业，在半导体产业链中是劳动力最密集的。我们参考台湾本土半导体产业链中的联发科、台积电、日月光和矽品的人均创造营收指标，可以看出，专注于技术的IC设计行业人均创造营收大约是圆晶制造行业的3倍左右，大约是封测行业的10倍左右。技术和资本密集的晶圆制造环节人均创造营收大约为芯片封装环节人均创造营收的3倍左右。半导体产业这两个中下游的环节在人力成本上具有显著区别。
图 10： 封装是半导体产业的劳动密集行业
资料来源：公司资料，华泰联合证券研究所
考虑到中国半导体产业的综合水平，我们认为半导体封装测试环节是最适合中国企业切入全球半导体产业链的。基本逻辑也很明确，芯片设计领域技术壁垒很高，
中国目前半导体产业薄弱的技术储备不具备实力去直接抢夺国际大厂商的市场，中国
芯片设计企业还只能在一些小行业里从事一些比较初级的开发作业，不具备国际竞争
的实力。而在晶园制造行业，一方面技术更新换代进程加快，另一方面对资金、技
术的要求较高，风险较大，行业的“马太效应”明显，目前新企业进入园晶制造行业
的难度不断增大。半导体封装行业是集成电路产业链三层结构中技术要求要求最低，
同时也是劳动力最密集的一个领域，最适合中国企业借助于相对较低的劳动力优势
去切入的半导体产业的。
半导体封装测试是全球半导体企业最早向中国转移的产业。近几年来，中国封装测试企业快速成长，国外半导体公司也向中国大举转移封装测试产能，封测业务外包
已成为国际IC大厂的必然选择，从2007年至今已有10多家IDM企业的封测工厂关
闭，中国的半导体封装测试行业充满生机。封装测试行业已成为中国半导体产业的主
体，占据着半壁江山，而且在技术上也开始向国际先进水平靠拢。全球封测产能向中
国转移加速，中国封测业市场继续呈增长趋势，半导体封测业面临着良好的发展机遇。
根据中国半导体行业协会的统计， 2010年上半年中国集成电路产量为302.5亿块，行业实现销售收入666亿元，与2009年上半年同期增长45.1%。其中芯片设计
业销售规模达到128.47亿元，同比增速9.8%；芯片制造业销售收入为209.21亿元，
同比增长51%，而封装测试也销售收入规模为328.35亿元，同比增长61.4%。根
据协会初步统计， 2010年中国集成电路产业销售额为1424亿元，其中芯片设计业
销售383亿元，芯片制造业销售409亿元，封装测试行业销售额为632亿元。封装
测试环节是我国集成电路产业链中相对成熟的环节，其产值一度占据我国集成电路产
业总产值的70%。“近年来，由于我国集成电路设计和芯片制造业的快速发展，封测
业所占比例有所下降，但仍然占据我国集成电路产业的半壁江山。随着‘摩尔定律’
日益接近其物理极限，业界越来越深刻地认识到，在‘后摩尔定律’时代，封测产业
将挑起技术进步的大梁。”反观台湾半导体产业的产值分布是以晶圆制造为重，芯
片设计和封装测试并列的局面。
表格3：台湾集成电路产业分布
行业产值
2006 2007 2008 2009 2010F
（亿元新台币）
全部IC产业13933 145741374312497 15441 IC设计3234 399737493859 4365 IC制造7667 727465425766 7448 IC 封测3032 330331822872 3628资料来源：TSIA，工研院IEK, 华泰联合证券研究所
我们预测未来全球的半导体行业在将呈现很明显的区域特征。欧美和日本的格局是芯片设计>晶圆制造>封装测试，台湾的格局是晶圆制造>芯片设计>封装测试，
而中国的格局是封装测试>芯片设计>晶圆制造。
半导体封装技术浅析
根据集成电路的不同需求，可以采取不同的封装形式。目前在市面上存在多种广泛使用的封装形式。而且这个封装模式本身也在随着技术的发展而逐渐演进。
图 11： 低I/O密度封装形式图 12： 高I/O密度封装形式
芯片封装技术已经历经了好几代的变迁，代表性的技术指标飞速发展，包括芯片面积与封装面积之比越来越接近，适用频率越来越高，耐温性能越来越好，以
及引脚数目增多，引脚间距减小，重量减小，可靠性提高等等。
图 13： Intel CPU 的晶体引脚和晶体管集成度发展历程
这些变化的最根本因素来自于市场需求。从80年代中后期开始，电子产品正朝便携式和小型化、网络化和多媒体化发展，这种市场需求对电路组装技术提出了相应
的要求：单位体积信息的提高和单位时间信息的提高。为了满足这些要求，势必要提
高电路组装的功能密度，这就成为了促进芯片封装技术发展的最重要因素。
资料来源：通富微电从封装技术的发展历程看，半导体封装技术发展包括5个发展阶段，沿3个趋势
发展：尺寸缩小、功能转换与性能提高、技术融合。最早出现的封装型态DIP 正在快
速萎缩，目前，全球半导体封装的主流技术正处在第三阶段的成熟期，以CSP 和BGA
等主要封装形式进行大规模生产，同时也在向第四、第五阶段发展。
图 14： 集成电路封装形式演进历程
未来的封装技术发展方向包含以下的一些方式：圆晶级封装（WLCSP ）， 覆晶
封装（Flip Chip ）,系统封装(SiP), 硅穿孔（Through-Silicon-Via ），射频模组（RF
Module ），Bumping 技术的印刷（Printing ）和电镀（Plating ）等。
图 15： 集成电路封装技术的历史演进
资料来源：Amkor 公司资料，
目前，发达国家在技术水平上占有优势，国际集成电路封装技术以BGA 、CSP
为主流技术路线，而中国本土封测厂商产品以中、低端为主， 封装形式以DIP 、SOP 、
QFP 为主，并在向BGA 、CSP 发展的道路中。提升内地集成电路企业的实力，促进
其技术升级是做强内地集成电路企业的必由之路。
封装形式演进带来工艺流程变革
半导体芯片的封装针对不同的封转方式在工艺流程设计上略有不同，现在普遍采用的DIP、SOP等封装都沿用下图所示的一个工艺流程，主要的工艺包含：贴膜-
打磨 - 去膜 - 切割 - 粘贴 - 键合 - 压膜 - 烘焙 - 电镀 - 印字 - 引脚成型。
图 16： 传统半导体封装的工艺流程
其中各个环节的大致功能如下表所述：
表格4：传统半导体封装流程介绍
工艺流程功能介绍
贴膜在晶圆正面贴一层保护膜，以防止在打磨时受到污染或磨损电路
打磨把晶圆的厚度减薄，通常晶圆厚度是80-230μm，电路自身厚度10μm 去膜、贴膜去除保护膜，再用胶膜和钢圈固定圆晶以防止切割时圆晶分裂切割金刚石刀高速旋转切开晶圆，将晶圆wafer 切成Die
粘贴用粘合剂把Die和引线框架Lead Frame粘在一起
烘焙采用高频加热的方法使粘合剂固化，让Die和Lead Frame牢固粘合
键合用金属引线把Die上的焊点和引线框架上的引线连接起来，实现电路导通
压膜将键合后的产品封起来以防止环境对Die的影响
电镀在引线上镀一层保护膜以防止环境对引线的影响
引脚切割、成型将引脚整理成规定的形状
现在一些新的封装形式，如BGA和CSP系列，所采用的工艺流程、具体操作和上图有所不同。而且随着封装技术的不断进步，整个工艺流程以及在某些环节都
出现了一些变化。
键合材料之铜代替金
封装模式在发展，封装所用的材料也在进步。在半导体封装工艺过程中较为关键的一个步骤就是引线键合工艺，也就是把芯片电极面朝上粘贴在封装基座上，用金
属丝将芯片电极（Pad）与引线框架上对应的电极（Lead）通过焊接的方法连接的过
程。引线键合的目的是把半导体芯片和外部封装框架电气导通，以确保电信号传递的
畅通。键合的焊接方式有热压焊、超声焊和金丝球焊三种。其中最具代笔性的是金丝
球焊。其主要的流程是将底座加热到300 摄氏度，把金丝穿过陶瓷或者红宝石劈刀
中毛细管，用氢气火焰将金丝端头烧成球后再用劈刀将金丝球压在电极上实现焊接
键合。
图 17： 键合工艺详细流程
金属导线材料的选择会影响到焊接质量、器材可靠性等方面。理想的材料应该达到下面的性能要求：可与半导体材料形成良好的接触，化学性能稳定，与半导体
材料间有很强的结合力，导电性能良好，容易焊接，在键合过程中可以保持一定的形
状。黄金作为一种金属，它化学性能稳定，导电性能好，延展性能优异，容易加工
成丝，因此成为键合的首选材料。由于其优异的性能，目前半导体封装行业大多是
采用金线键合。
表格5：重要封装用金属特性比较
材料相对导电
率抗拉强度
（N/mm2
热导率
（W/mK）
金属活性
比较
布氏硬度价格
金71 130-140
296.4
低20 昂贵银100 160-180
418.7 较低25 贵铜95 200-220
396.4
中40 中铝60 70-80
222 高25 低资料来源：华泰联合证券研究所
但是由于黄金作为贵重金属，具有明显的稀缺性，价格昂贵，导致封装成本高。随着封装技术的发展，铜丝价格低廉，机械、电子、热学性能优异，因此被认为是金丝最好的替代品。与金丝键合工艺相比，采用铜丝键合在工艺上存在几个主要的问题。首先是铜丝容易氧化，氧化后焊接难度大；第二是铜丝硬度高，在键合过程中容易对芯片形成损伤；第三是形球过程中铜球表面容易形成铜氧化物；最后在封装后铜丝容易受到塑封材料中卤化物的腐蚀。
随着世界黄金价格的不断上涨，以及对铜丝物理、化学特性的实验改进，在高密度封装要求以及半导体制造业成本的多重压力之下，铜丝键合工艺面临新的机遇。铜丝成本不到金丝成本的30%，这是绝对优势，也是推动工艺不断进步的最大动力。铜丝键合是目前半导体行业重点发展的一项新焊接技术，许多世界级半导体企业纷纷投入开发这种工艺。
根据2010年1月SEMI公布的铜引线键合的调查，有41％的半导体厂商使用铜引线键合。在铜引线键合的购买比例中，台湾占到全球的39％，菲律宾占到全球的18％，日本占3％。铜引线键合的先行者—台湾日月光ASE表示，“采用铜引线键合的封装供货量截至2010年9月累计达到了10亿个，实现了不亚于金线的质量”。另外，台湾日月光集团预计2010年底的累计供货量将达到20亿个，2010年底之前将购买4000台铜引线键合装置。从日月光ASE 2010年第一季、第二季的财报上就可以明显看出铜引线键合所带来的毛利率提升效应，第二季单季获利大增36%，表现优于预期。日月光ASE预计在2010年，铜引线键合芯片的出货量将超过传统的金丝键合芯片。
在封装行业内，对于在采用铜引线键合技术较为领先的企业，在二级市场估值上往往享受一定的溢价。参照同在台湾市场的日月光ASE和矽品SPIL，我们可以发现市场对日月光ASE的认可度好于矽品SPIL，给予日月光ASE一定的估值优惠。我们理解这是市场对于日月光ASE在铜引线键合技术方面的领先的一种肯定。
图 18： 日月光ASE对矽品SPIL市盈率之溢价
资料来源：华泰联合证券研究所
高密度、多引脚 - BGA
随着电子产品向便携式、小型化、网络化和多媒体化方向的迅速发展，对电子组装技术提出了更高的要求，新的高密度组装技术不断涌现，其中球栅阵列封装BGA
（Ball Grid Array）就是一项已经进入实用化阶段的高密度组装技术，现在很多新产
品设计时大量地应用这种器件。
图 19： 半导体封装的历史技术演进路线
根据IC Insight的统计，2005年全球采用BGA和CSP封装的芯片出货大约为200亿颗，约占17%，而IC Insight预计这一数字在2010年将达到700亿颗，占
比达到39%。
图 20： BGA封装形式市场份额不断提升
资料来源：IC Insight
资料来源：公开资料
BGA技术的研究始于20世纪60年代，最早被美国IBM公司采用。在20世纪80年代，人们对电子电路小型化和I/O引线数提出了较高的要求。为了适应这一需求，QFP的引脚间距目前已从1.27mm发展到了0.3mm。由于引脚间距不断缩小，I/O引线数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另一方面由于受器件引脚框架加工精度等制造技术的限制，0.3mm已是QFP引脚间距的极限，这都限制了组装密度的提高。当集成电路的引脚数目超过208时，传统的封装方式有一定困难度。而且，当集成电路的频率超过100MHz 时，传统的封装形式可能会产生相互干扰的现象。
图 21： QFP封装形式图 22： BGA封装形式
BGA的I/O端子以圆形或柱形焊点按阵列形式分布在封装下面，引线间距大，引线长度短，这样BGA消除了精细间距器件中由于引线而引起的翘曲的问题。BGA技术的优点是可增加I/O数和间距，消除QFP技术的高I/0端口数带来的生产成本和可靠性问题。
BGA技术的出现是IC器件从四边引线封装到阵列焊点封装的一大进步，它实现了器件更小、引线更多，以及优良的电性能，另外还有一些超过常规组装技术的性能优势。这些性能优势包括高密度的I/O接口、良好的热耗散性能，以及能够使小型元器件具有较高的时钟频率。目前BGA封装形式已经成为大规模集成电路设计的主流选择。从多个封装企业的数据来看， BGA类产品出货占比飞速上升。
BGA封装与DIP、SOP以及QFP等封装的不同不仅仅是在引线外观上面，而更多的是在从芯片设计、制造到封装的整个完整制程中。 BGA封装不仅工艺流程不同于上述的传统形式，在材料上也大不相同。目前BGA的封装形式有两种实现方式，一种是仍然采用金属引线键合工艺，但是没有引线框架，而是采用IC基板（Substrate）来代替引线框架；另一种是采用倒置芯片工艺（Flip Chip）, 在芯片上采用凸点工艺（Bumping）而直接跳过了金属引线键合步骤。
目前国内大中型半导体企业一览！ 我国具有规模的封测厂列表 半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装, 测,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,i mplant,metal,cmp,lithography,fab,fables 类型地点封测厂名 外商上海市英特尔（Intel）英特尔独资 外商上海市安可（AmKor）安可独资 外商上海市金朋（ChipPAC）星科金朋（STATSChippac） (原为现代电子) 外商上海市新加坡联合科技（UTAC）联合科技独资 外商江苏省苏州市飞利浦（Philips）飞利浦独资 外商江苏省苏州市三星电子（Samsung）三星电子独资 外商江苏省苏州市超微（AMD） Spansion 专做FLASH内存 (原为超微独资) 外商江苏省苏州市国家半导体（National Semiconductor）国家半导体独资 外商江苏省苏州市快捷半导体（Fairchild） 外商江苏省无锡市无锡开益禧半导体（KEC）韩国公司独资 外商江苏省无锡市东芝半导体（Toshiba） 1994年东芝与华晶电子合资，2002年4月收购成为旗下半导体公司，原名为华芝半导体公司 外商天津市摩托罗拉（Motorola） Freescale (原为摩托罗拉独资) 外商天津市通用半导体（General Semiconductor） General独资 外商广东省深圳市三洋半导体（蛇口）曰本三洋独资 外商广东省深圳市 ASAT ASAT LIMITED（英国）独资 外商广东省东莞市清溪三清半导体三洋半导体（香港） 合资上海市上海新康电子上海新泰新技术公司与美国siliconix公司合资 合资上海市松下半导体（Matsushita）曰本松下、松下中国及上海仪电控股各出资59%、25%、16%成立 合资上海市上海纪元微科微电子（原阿法泰克电子）泰国阿法泰克公司占51%，上海仪电控股占45%，美国微芯片公司占4%。 合资江苏省苏州市曰立半导体（Hitachi）曰立集团与新加坡经济发展厅合资 合资江苏省苏州市英飞凌（Infineon）英飞凌与中新苏州产业园区创业投资有限公司合资 合资江苏省无锡市矽格电子矽格电子与华晶上华合资 合资江苏省南通市南通富士通微电子南通华达微电子与富士通合资 合资北京市三菱四通电子曰本三菱与四通集团合资 合资广东省深圳市深圳赛意法电子深圳赛格高技术投资股份有限公司与意法半导体合资
（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二
（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点
上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當
半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。 高级封装实现封装面积最小化 芯片级封装CSP。几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背
面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM。20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。 多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目的。 WLCSP。此封装不同于传统的先切割晶圆，再组装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优势：首先是工艺大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，有别于传统组装工艺；生产周期和成本大幅下降，芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以支持到800MHz的频
半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 各种半导体封装形式的特点和优点: 一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
半导体封装企业名单半导体封装企业名单 中电科技集团公司第58研究所 南通富士通微电子有限公司 江苏长电科技股份有限公司 江苏中电华威电子股份有限公司 天水华天科技股份有限公司（749厂） 铜陵三佳山田科技有限公司 无锡华润安盛封装公司（华润微电子封装总厂）中国电子科技集团第13研究所 乐山无线电股份公司 上海柏斯高模具有限公司 浙江华越芯装电子股份有限公司 航天771所 新科-金朋（上海）有限公司 江苏宜兴电子器件总厂 浙江东盛集成电路元件有限公司 北京科化新材料科技有限公司 上海华旭微电子公司 电子第24所 上海纪元微科电子有限公司
电子第47所 成都亚红电子公司 汕头华汕电子器件有限公司上海长丰智能卡公司 江门市华凯科技有限公司 广州半导体器件厂 北京宇翔电子有限公司 北京飞宇微电子有限责任公司深圳市商岳电子有限公司 绍兴力响微电子有限公司 上海永华电子有限公司 上海松下半导体有限公司 深圳深爱半导体有限公司 广东粤晶高科股份有限公司江苏泰兴市晶体管厂 无锡KEC半导体有限公司 捷敏电子（上海）有限公司星球电子有限公司 强茂电子(无锡)有限公司 万立电子(无锡)有限公司 江苏扬州晶来半导体集团
晶辉电子有限公司 济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂 北京半导体器件五厂 吴江巨丰电子有限公司 苏州半导体总厂有限公司 快捷半导体(苏州)有限公司 无锡红光微电子有限公司 福建闽航电子公司 电子第55所 山东诸城电子封装厂 武汉钧陵微电子封装 外壳有限责任公司 山东海阳无线电元件厂 北京京东方半导体有限公司 电子第44所 电子第40所 宁波康强电子有限公司 浙江华科电子有限公司 无锡市东川电子配件厂 厦门永红电子公司
MSOP 是一种微型的SOP封装 半导体器件有许多封装形式，按封装的外形、尺寸、结构分类 可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式 封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第 二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的 需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第 三次革新的产物，其目的就是将封装面积减到最小。 高级封装实现封装面积最小化 芯片级封装CSP。几年之前封装本体面积与芯片面积之比 通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上 加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水 平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封 装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公 司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封 装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用 最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、 扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试 和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到 极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生 品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基 板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM。20世纪80年代初发源于美国，为解决单一芯片 封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高 可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系 统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块 多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样 属于已有封装形式的派生品。 多芯片模块具有以下特点：封装密度更高，电性能更好，与等效 的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分 别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得 非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片 之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目 的。 WLCSP。此封装不同于传统的先切割晶圆，再组装测试的做法，而 是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优
封装材料行业研究报告 研究员：高鸿飞一、行业定义 根据国民经济行业分类《国民经济行业分类GB/T 4754-2011》），引线框架和LED支架制造业属于为计算机、通信和其他电子设备制造业（行业代码：C39）；根据中国证监会行业分类（《上市公司行业分类指引》），引线框架和LED支架制造业属于计算机、通信和其他电子设备制造业C396。 二、行业的监管体制 引线框架和LED支架制造业所属的行业主管部门是国家发展改革委员会、中国环境保护部及中国工业和信息化部。国家发改委主要负责本行业发展政策的制定；中国环境保护部负责环境污染防治的监督管理，制定环境污染防治管理制度、标准和技术规范并组织实施；中国工业和信息化部负责制定我国电子元器件行业的产业规划和产业政策，对行业的发展方向进行宏观调控。 引线框架和LED支架制造业的行业自律性组织是中国电子材料行业协会（以下简称“行业协会”），该协会是由从事电子材料生产、研制、开发、经营、应用、教学的单位及其他相关企、事业单位自愿结合组成的全国性的行业社会团体，为政府对电子材料行业实施行业管理提供帮助，同时也是政府部门和企业单位之间的桥梁纽带。行业协会主要在电子材料行业自律、技术培训、信息交流、国内外交流与合作等方面广泛开展工作，为行业的进步和发展起到了促进作用。行业协会下设集成电路分会、半导体分立器件分会、半导体封装分会、集成电路设计分会和半导体支撑业分会等5个分会。 三、封装材料行业基本概况 （1）引线框架概念及应用领域 引线框架是一种用来作为芯片载体的专用材料，借助于键合丝使芯片内部电
路引出端（键合点）通过内引线实现与外引线的电气连接，形成电气回路的关键结构件。在半导体中，引线框架主要起稳固芯片、传导信号、传输热量的作用，需要在强度、弯曲、导电性、导热性、耐热性、热匹配、耐腐蚀、步进性、共面形、应力释放等方面达到较高的标准。 （2）LED支架概念及应用领域 LED是“Light Emitting Diode”的缩写，中文译为“发光二极管”，是一种可以将电能转化为光能的半导体器件，不同材料的芯片可以发出红、橙、黄、绿、蓝、紫色等不同颜色的光。LED的核心是由p型半导体和n型半导体组成的芯片，而LED支架就是芯片的承载物，担负着机械保护，提高可靠性；加强散热，降低芯片结温、提高LED性能；光学控制，提高出光效率，优化光束分布；供电管理，包括交流/直流转变、电源控制等作用。 （3）半导体封装材料产业链结构 ①引线框架产业链结构 引线框架的上游行业主要是铜合金带加工企业和生产氰化银钾的化工企业，由于铜基材料具有导电、导热性能好，价格低以及和环氧模塑料密着性能好等优势，当前已成为主要的引线框架材料，其用量占引线框架材料的80%以上。 公司引线框架产业的下游行业是集成电路和分立器件封装测试行业。一般的封装工艺流程为：划片→装片→键合→塑封→去飞边→电镀→打印→切筋和成型→外观检查→成品测试→包装出货。引线框架主要是在装片步骤中，作为切割好晶片的基板，是封装过程中所需的重要基础材料。 公司引线框架产业处于产业链中游，随着电子信息技术的高速发展，对集成电路的性能要求越来越多样化，对集成电路封装测试行业的要求也越来越高。公司将会充分发挥创新优势，致力于研发多样化和高性能的引线框架。 ②LED支架产业链结构 LED支架的主要原材料为铜合金带、氰化银钾和PPA，铜合金带属于金属加工产品，氰化银钾属于化工产品，而PPA则是塑料制品，因此，公司的上游产业主要是金属加工企业、化工企业和塑料制品企业。 LED支架主要应用在电子和照明领域，主要产品有汽车信号灯、照明灯、家用电器、户外大型显示屏、仪器仪表等光电产品。LED支架主要是作为LED
捷伦电源，赢取iPad2Samtec连接器完整的信号来源每天新产品时刻新体验完整的15A开关模式电源 摘要：半导体器件有许多封装型式，从DIP、SOP QFP PGA BGA到CSP再到SIP，技术 指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装， 极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩正封装的出现， 它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统 封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有 其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要 而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。 关键词：半导体；芯片级封装；系统封装；晶片级封装 中图分类号:TN305. 94文献标识码：C文章编号：1004-4507(2005)05-0014-08 1半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路 板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的 接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米”的 美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现 在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体 积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要 归结于：⑴半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication) 中光刻精度的 提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提 高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology )的提高主要体现在它的圭寸装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip) 和框架(LeadFrame)或基板(Sulbstrate) 或塑料薄片(Film)或印刷线路板中的导体部分连接 以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具
A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以
0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于
1 半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米"的美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：(1)半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication)中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology)的提高主要体现在它的封装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip)和框架(Leadframe)或基板(Sulbstrate)或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。 驱动半导体封装形式不断发展的动力是其价格和性能。电子市场的最终客户可分为3类：家庭用户、工业用户和国家用户。家庭用户最大的特点是价格便宜而性能要求不高；国家用户要求高性能而价格通常是普通用户的几十倍甚至几千倍，主要用在军事和航天等方面；工业用户通常是价格和性能都介于以上两者之间。低价格要求在原有的基础上降低成本，这样材料用得越少越好，一次性产出越大越好。高性能要求产品寿命长，能耐高低温及高湿度等恶劣环境。半导体生产厂家时时刻刻都想方设法降低成本和提高性能，当然也有其它的因素如环保要求和专利问题迫使他们改变封装型式。 2 封装的作用 封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。封装的主要作用有： (1)物理保护。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，保护芯片表面以及连接引线等，使相当柔嫩的芯片在电气或热物理等方面免受外力损害及外部环境的影响；同时通过封装使芯片的热膨胀系数与框架或基板的热膨胀系数相匹配，这样就能缓解由于热等外部环境的变化而产生的应力以及由于芯片发热而产生的应力，从而可防止芯片损坏失效。基于散热的要求，封装越薄越好，当芯片功耗大于2W时，在封装上需要增加散热片或热沉片，以增强其散热冷却功能；5～1OW 时必须采取强制冷却手段。另一方面，封装后的芯片也更便于安装和运输。 (2)电气连接。封装的尺寸调整(间距变换)功能可由芯片的极细引线间距，调整到实装基板的尺寸间距，从而便于实装操作。例如从以亚微米(目前已达到0．1 3μm以下)为特征尺寸的芯片，到以10μm为单位的芯片焊点，再到以100μm为单位的外部引脚，最后剑以毫米为单位的印刷电路板，都是通过封装米实
半导体封装企业名单 半导体封装企业名单 中电科技集团公司第58研究所 南通富士通微电子有限公司 江苏长电科技股份有限公司 江苏中电华威电子股份有限公司 天水华天科技股份有限公司（749厂） 铜陵三佳山田科技有限公司 无锡华润安盛封装公司（华润微电子封装总厂）中国电子科技集团第13研究所 乐山无线电股份公司 上海柏斯高模具有限公司 浙江华越芯装电子股份有限公司 航天771所 新科-金朋（上海）有限公司 江苏宜兴电子器件总厂 浙江东盛集成电路元件有限公司 北京科化新材料科技有限公司 上海华旭微电子公司 电子第24所 上海纪元微科电子有限公司 电子第47所 成都亚红电子公司 汕头华汕电子器件有限公司 上海长丰智能卡公司 江门市华凯科技有限公司 广州半导体器件厂 北京宇翔电子有限公司 北京飞宇微电子有限责任公司 深圳市商岳电子有限公司 绍兴力响微电子有限公司 上海永华电子有限公司 上海松下半导体有限公司 深圳深爱半导体有限公司 广东粤晶高科股份有限公司 江苏泰兴市晶体管厂 无锡KEC半导体有限公司 捷敏电子（上海）有限公司 星球电子有限公司 强茂电子(无锡)有限公司 万立电子(无锡)有限公司 江苏扬州晶来半导体集团 晶辉电子有限公司
济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂 北京半导体器件五厂 吴江巨丰电子有限公司 苏州半导体总厂有限公司 快捷半导体(苏州)有限公司 无锡红光微电子有限公司 福建闽航电子公司 电子第55所 山东诸城电子封装厂 武汉钧陵微电子封装 外壳有限责任公司 山东海阳无线电元件厂 北京京东方半导体有限公司 电子第44所 电子第40所 宁波康强电子有限公司 浙江华科电子有限公司 无锡市东川电子配件厂 厦门永红电子公司 浙江华锦微电子有限公司 昆明贵研铂业股份有限公司 洛阳铜加工集团有限责任公司 无锡市化工研究设计院 河南新乡华丹电子有限责任公司 安徽精通科技有限公司 无锡华晶利达电子有限公司 电子第43所 中国电子科技集团2所 长沙韶光微电子总公司 上海新阳电子化学有限公司 无锡华友微电子有限公司 均强机械(苏州)有限公司 东和半导体设备（上海）有限公司 复旦大学高分子科学系 清华大学材料科学与工程研究院 哈尔滨工业大学微电子中心 清华大学微电子所电子技术标准化所（4所）信息产业部 电子5所 中科院电子研究所 先进晶园集成电路（上海）有限公司 东辉电子工业（深圳）有限公司
南京师范大学 电气与自动化科学学院 毕业设计（论文） 半导体封装过程wire bond中wire loop的研究及其优化 专业机电一体化 班级学号22010439 学生姓名刘晶炎 单位指导教师储焱 学校指导教师张朝晖 评阅教师 2005年5月30日
摘要 在半导体封装过程中，IC芯片与外部电路的连接一段使用金线（金线的直径非常小0.8--2.0 mils）来完成，金线wire bond过程中可以通过控制不同的参数来形成不同的loop形状，除了金线自身的物理强度特性外，不同的loop形状对外力的抵抗能力有差异，而对于wire bond来说，我们希望有一种或几种loop形状的抵抗外力性能出色，这样，不仅在半导体封装的前道，在半导体封装的后道也能提高mold过后的良品率，即有效地抑制wire sweeping, wire open.以及由wire sweeping引起的bond short.因此，我们提出对wire loop的形状进行研究，以期得到一个能够提高wire抗外力能力的途径。 对于wire loop形状的研究，可以解决： （1）金线neck broken的改善。 （2）BPT数值的升高。 （3）抗mold过程中EMC的冲击力加强。 （4）搬运过程中抗冲击力的加强。 关键词：半导体封装，金线，引线焊接,线型。
Abstract During the process of the semiconductor assembly, we use the Au wire to connect the peripheral circuit from the IC. (The diameter of the Au wire is very small .Usually, it’s about 0.8mil~2mil.) And during the Au wire bonding, we can get different loop types from control the different parameters. Besides the physics characteristic of the Au wire, the loop types can also affect the repellence under the outside force. For the process of the wire bond, we hope there are some good loop types so that improve the repellence under the outside force. According to this, it can improve the good device ratio after molding. It not only reduces the wire sweeping and the wire open of Au wires but also avoid the bond short cause by the wire sweeping. Therefore, we do the disquisition about the loop type for getting the way to improve the repellence under outside forces. This disquisition can solve the problem about: (1)Improve the neck broken of Au wire. (2)Heighten the BST data. (3)Enhance the resist force to EMC during the molding process. (4)Decrease the possibility of device broken when it be moved. Keyword: the semiconductor assembly, Au wire, wire bond, wire loop.
半导体封装技术大全 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EP ROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8m m、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPRO M 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52m m 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照E
中国半导体封装测试工厂 上海华旭微电子有限公司 上海芯哲微电子科技有限公司 沈阳中光电子有限公司 超威半导体公司 葵和精密(上海) 新义半导体 快捷半导体 安靠封测(上海) 东莞乐依文半导体有限公司 日月光(威海) 日月光(上海)威宇半导体 日月芯 嘉盛半导体 罗姆电子(天津)有限公司 长风 尼西 成都亚光电子股份有限公司 宏茂微电子 上海斯伦贝谢智能卡技术有限公司飞思卡尔半导体 晶诚（郑州）科技有限公司 银河微电子 捷敏电子 捷敏电子(合肥） 通用半导体 通用半导体(西安爱尔) 超丰 勤益电子(上海) 广州半导体器件 桂林斯壮半导体 无锡华润华晶微电子 合肥合晶 华越芯装电子 苏州奇梦达公司 英飞凌科技（无锡）有限公司 江苏长电科技股份有限公司 吉林市华星电子有限公司 凯虹电子开益禧半导体 京隆科技 震坤 乐山菲尼克斯(ON Semi) 菱生 骊山微电子 绍兴力响微电子 绍兴力响微电子有限公司 美光半导体 巨丰电子 上海纪元微科 美国芯源系统 南方电子 南通富士通微电子股份有限公司美国国家半导体有限公司 华微 凤凰半导体 飞利浦 清溪三清半导体 瑞萨半导体 威讯联合 三星电子(半导体) 晟碟半导体 三洋半导体 三洋 上海旭福电子 永华电子 汕头华汕电子 深爱半导体 矽格电子 中芯国际 中芯国际 中芯国际 中芯国际 飞索半导体 深圳赛意法电子 天水华天微电子 东芝半导体 芯宇 优特半导体（上海） 新康电子/威旭 晶方半导体科技(苏州)有限公司无锡华润安盛科技有限公司 无锡红光微电子
厦门华联电子有限公司 扬州晶来半导体有限公司 矽德半导体 扬州市邗江九星电子有限公司 广东粤晶高科 中星华电子 瑞特克斯（成都）电子 潮州市创佳微电子有限公司 恒诺微电子(嘉兴)有限公司 恒诺微电子上海 英特尔产品成都 英特尔产品上海 上海松下半导体 苏州松下半导体 矽品 日立半导体（苏州）有限公司 江门市华凯科技有限公司 江阴长电先进封装有限公司 阳信长威电子有限公司长威电子 星科金朋 浙江金凯微电子 长沙韶光微电子 深圳世纪晶源科技有限公司 国内的十大封装测试企业（这是05年的排名了）： 1.飞思卡尔(Freescale)(天津) 2.RF(MicroDevices)(北京) 3.深圳赛意法(Sig-STMicro) 4.Intel(上海) 5.上海松下(Matsushita)半导体 6.南通富士通(Fujitsu)微电子 7.苏州英飞凌(Infineon) 8.北京瑞萨(Renesas)半导体 9.江苏长电科技 10.乐山菲尼克斯(Phenix)半导体
最新封装技术与发展 芯片制作流程 封装大致经过了如下发展进程： 结构方面：DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 封装技术各种类型 一．TO 晶体管外形封装 TO （Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK，TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB 上，一方面用于输出大电流，一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处，漏极（D）焊盘较大。
二．DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚，使用时，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例，其芯片面积/封装面积=(3×3)/(15.24×50)=1:86，离1 相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。） 用途：DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel 公司早期CPU，如8086、80286 就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。 三．QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。 其特点是： 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为28mm×28mm，芯片尺寸为10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是：当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。 用途：QFP 不仅用于微处理器（Intel 公司的80386 处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四．SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit)，是DIP 的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等，SOP 后面的数字表示引脚数，业界往往把“P”省略，叫SO （Small Out-Line ）。还派生出SOJ （J 型引脚小外形封装）、TSOP （薄小外形封装）、VSOP （甚小外形封装）、SSOP （缩小型SOP ）、TSSOP （薄的缩小型SOP ）及SOT （小外形晶