数字电路复习大纲
第1、2章数字逻辑基础
主要内容：
〃数字信号与数字电路的基本概念
〃数制及不同进制的相互转换
〃二进制码
〃基本逻辑运算
〃逻辑函数及逻辑问题的描述
〃逻辑代数的基本定律及规则
〃逻辑函数的化简
基本要求：
了解数字信号的特点及表示方法。
掌握常用二——十、二——八、二——十六进制的转换。
掌握8421BCD码，了解格雷码，理解有权码和无权码。
掌握基本逻辑运算与、或、非。
掌握逻辑问题的四种表达方法及其相互转化。（真值表、表达式、逻辑图、卡诺图）
熟悉常用逻辑代数的基本定律及规则，熟悉逻辑函数表达式的变换，熟悉逻辑函数的代数化简法。
掌握逻辑函数的卡诺图化简法，理解最小项，会利用无关项。（熟悉卡诺图化简的几个原则）。
出题方式：填空、化简运算（含卡诺图）
第3章逻辑门
主要内容：
〃半导体器件的开关特性
〃CMOS逻辑门
〃TTL逻辑门
〃*逻辑门电路的主要参数
基本要求：
〃了解半导体器件的开关特性。
〃了解COMS反相器、COMS与非门、COMS或非门的结构和原理。
〃了解BJT三极管的开关特性。
〃了解TTL器件与CMOS器件在性能上的差别。
〃掌握各种门（普通逻辑门、OC门、TSL门）的外特性及其应用。
〃理解TTL逻辑门电路的传输特性和各项技术参数，如输出高低电平V OH、V OL，开门电平V on、关门电平V off、噪声容限等。
出题方式：填空、画波形（给定v i，画v O）
第4章组合逻辑电路
主要内容：
〃组合逻辑电路的分析方法
〃组合逻辑电路的设计方法
〃*组合逻辑电路的竞争冒险
常用组合逻辑器件：（编码器（74148、47147）、译码器（74139、74138）及其应用、数据选择器（74151）、数值比较器（7485）及其应用、加法器的功能及其应用）
基本要求：
〃掌握用小规模逻辑器件构成的组合电路的分析方法：根据逻辑图,列出逻辑表达式，再列出真值表，最后确定其功能。
〃掌握用小规模逻辑器件构成的组合电路的设计方法：先列出真值表，再写出逻辑表达式，最后画出逻辑图。
编码器和译码器：掌握其定义和功能（能列出其功能表），掌握利用译码器实现逻辑函数的方法。注意区分非优先编码器和优先编码器的不同。
数据选择器：掌握其定义和功能（能列出其功能表），掌握利用选择器器实现逻辑函数的方法，了解选择器的扩展。注意利用译码器和选择器实现函数的异同点。
数值比较器、加法器:了解数值比较器的功能及应用；掌握一位半加器和一位全加器的表达式和功能，了解其应用。
会阅读常用MSI组合器件功能表,会分析和设计由组合逻辑功能部件构成的电路。
出题方式：组合电路的分析与设计，MSI组合器件的应用
第5章触发器
主要内容：
〃D、JK、T、RS触发器的逻辑功能及描述方法。
〃RS锁存器、D锁存器、主从触发器、边沿触发器的电路结构及动作特征。
〃*锁存器、触发器的主要参数及脉冲工作特性。
基本要求：
理解电路结构和工作原理
重点掌握触发器的外特性：符号、功能表、特性方程
出题方式：填空、画波形（给定v i，画v O）
第6章时序逻辑电路的分析与设计
主要内容：
〃时序逻辑电路的结构及特点。
〃时序逻辑电路的逻辑功能的描述方法。
〃同步时序逻辑电路的逻辑功能的分析方法。
〃异步时序逻辑电路的逻辑功能的分析方法。
〃同步时序逻辑电路的逻辑功能的设计方法。
常用时序逻辑器件:
〃计数器（二进制、N进制）的电路组成、功能及应用。
〃寄存器、移位寄存器的电路组成、工作原理及应用。
基本要求：
〃了解时序逻辑电路的基本概念、结构及特点。
〃理解驱动方程（即激励方程），输出方程和状态方程。
〃掌握时序逻辑电路的逻辑功能的描述方法：方程（以上三种方程）、状态表、状态图、时序图。
〃掌握同步、异步、时序逻辑电路的分析方法，注意异步电路中时钟的分析。
〃掌握同步时序电路的设计。
〃正确理解常用时序逻辑器件的电路组成及工作原理。
〃理解计数器中的同步、异步，加法计数、减法计数、可逆计数等概念。
〃掌握二进制计数器、8421BCD码十进制计数器（二—十进制计数器）、移位寄存器74194的逻辑功能及其应用。
〃掌握MSI器件的应用：如74161，74290设计N进制计数器的方法，掌握清零法和预置数法。
出题方式：时序电路的分析、同步时序电路的设计
MSI时序逻辑功能器件（如74161、74290、74194）应用
第7章半导体存储器及可编程逻辑器件
主要内容：
〃ROM的电路结构及工作原理。
〃RAM的电路结构、工作原理及存储容量的扩展。
〃可编程逻辑器件及其基本结构。
〃PAL、GAL的基本结构(含OLMC及工作模式)。
〃CPLD、FPGA的结构、编程实现原理及应用。
基本要求：
〃了解半导体存储器的分类，
〃掌握半导体存储器地址、字、位、存储容量等基本概念，会计算存储器的地址范围。
〃掌握存储器的位数扩展和字数扩展。
出题方式：填空题、画图等
第8章脉冲波形的产生与变换
主要内容：
〃多谐振荡器的组成及工作原理。
〃单稳态触发器的工作原理及其应用。
〃施密特触发器的工作原理及其应用。
〃555定时器的工作原理及其应用。
基本要求：
单稳触发器：定义，三个特点
了解COMS或非门构成的微分型单稳触发器的原理，工作波形，暂稳态宽度的计算。
熟悉集成单稳74121的工作原理和触发方式，掌握单稳触发器74121的应用。
施密特触发器：理解工作原理，输出波形，会推导回差电压，理解其传输特性，了解施密特反相器的传输特性和输出波形；掌握施密特触发器
的应用：如幅度鉴别、多谐振荡器。
多谐振荡器：了解其定义、特点（无稳态，只有两个暂稳态；无须触发信号等）CMOS反相器所组成的多谐振荡器的原理，输出波形，振荡周期
的计算。（三要素法）
第9章数模与模数转换器
主要内容：
〃D/A转换器的类型、工作原理及主要技术指标
〃A/D转换器的类型、工作原理及主要技术指标
基本要求：
D/A转换器：掌握倒T型电阻网络的结构及工作原理，熟悉AD7533集成D/A 转换器的结构及应用。对双极性输出方式和D/A的技术指标暂不作要求。
A/D转换器：掌握并行比较型A/D和双积分型A/D的结构及工作原理。对逐次比较型A/D和A/D的技术指标暂不作要求。
说明： 1 棕色字体表示相关内容考试要求不高。
2 红色字体和黑体字是为了醒目起见。
常考题型：
一、选择填空
二、给定电路和输入波形，画输出波形
三、组合逻辑电路的分析与设计
四、时序逻辑电路的分析与设计
五、综合应用题
答疑：
地点：南1楼中210室
时间：考前3～4天，安排3个单元时间
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
数字电子技术基础总复习要点 一、填空题 第一章 1、变化规律在时间上和数量上都是离散是信号称为数字信号。 2、变化规律在时间或数值上是连续的信号称为模拟信号。 3、不同数制间的转换。 4、反码、补码的运算。 5、8421码中每一位的权是固定不变的，它属于恒权代码。 6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。 第二章 1、逻辑代数的基本运算有与、或、非三种。 2、只有决定事物结果的全部条件同时具备时，结果才发生。这种因果关系称为逻辑与，或称逻辑相乘。 3、在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。这种因果关系称为逻辑或，也称逻辑相加。 4、只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。这种因果关系称为逻辑非，也称逻辑求反。 5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。举例说明。 6、对偶表达式的书写。 7、逻辑该函数的表示方法有：真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。 8、在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。 9、 n变量的最小项应有2n个。 10、最小项的重要性质有：①在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1；②全体最小项之和为1；③任意两个最小项的乘积为0；④具有相邻性的两个最小项之和可以合并成一项并消去一对因子。 11、若两个最小项只有一个因子不同，则称这两个最小项具有相邻性。 12、逻辑函数形式之间的变换。（与或式—与非式—或非式--与或非式等） 13、化简逻辑函数常用的方法有：公式化简法、卡诺图化简法、Q-M法等。 14、公式化简法经常使用的方法有：并项法、吸收法、消项法、消因子法、配项法等。 15、卡诺图化简法的步骤有：①将函数化为最小项之和的形式；②画出表示该逻辑函数的卡诺图；③找出可以合并的最小项；④选取化简后的乘积项。 16、卡诺图法化简逻辑函数选取化简后的乘积项的选取原则是：①乘积项应包含函数式中所有的最小项；②所用的乘积项数目最少；③每个乘积项包含的因子最少。 第三章 1、用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。 2、 CMOS电路在使用时应注意以下几点：①输入电路要采用静电防护；②输入电路要采取过流保护；③电路锁定效应的防护。 3、 COMS电路的静电防护应注意以下几点：①采用金属屏蔽层包装；②无静电
数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同 步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻 辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不 变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
复 习 1. 一个CMOS 与非门的延迟时间为10ns ，那么由CMOS 组成的与缓冲器的延迟为多少ns ？ （a ）5 ns （b ）10 ns （c ）15 ns （d ）20 ns （e ）30 ns 2. 请看图3由CMOS 非门和与非门构成的电路，每个门的延迟时间为15 ns 。在输入端提供一脉冲，一个周期为200 ns ，占空比为60%，请问下列情况： 电路功能 ，输出一个周期为 ，占空比为 。 3. 请参看图4，试叙述电路工作原理，并说明电路功能。 4. 有四个J-K 触发器，R 和S 无效，J 和K 接高电平，第一个J-K 触发器的时钟接在外加时钟信号，第一个的输出Q 端作为第二个J-K 触发器的时钟，第二个的输出Q 端作为第三个J-K 触发器的时钟，第三个的输出Q 端作为第四个J-K 触发器的时钟，且每个J-K 触发器时钟为低电平有效，问电路完成什么功能？ 。若每个J-K 触发器时钟为高电平有效，问电路又完成什么功能？ 。 5. 请参看图5，试叙述电路工作原理，并说明电路功能。 图 3 OUT CLK BCD 码A 3A 2A 1A 0=0000（MSB …LSB ） BCD 码B 3B 2B 1B 0=1000（MSB …LSB ） 图 4
6. 请写出下列英文缩写的英文全称。 （1） ASCII ： （2） FPGA ： （3） VHDL ： （4） BCD ： （5） DRAM ： 7．图6方框图表示双极型TTL 工作电压的三个范围，如果规定正逻辑，请在适当的位置标出逻辑1、逻辑0和未定义逻辑区。 图 5 CLK 5.0V 3.5V 1.5V 0.0V 图 6
福州大学电气工程与自动化10级 设计性实验报告 姓名__________ 学号_______ 班级_______ 指导老师______姜海燕________ 实验时间_____2012.6.1______ 实验题目____彩灯控制器的设计_ (这是一页是首页)
实验目的: 1.掌握电路板焊接技术； 2.学习调试系统电路，提高实验技能； 3.了解彩灯控制器的工作原理及其结构。 实验所用原件清单： 74LS194 2片、74LS161 1片、74LS112 1片、555定时器、 电容1μF 1个、电阻300?8个、电阻500? 1个、电阻5k? 1个、发光二级管8个、导线、电路板 原理(包括主要公式、电路图)： 1、设计任务：节目的彩灯五彩缤纷，彩灯的控制电路种类繁多。用移位寄存器 为核心元件设计制作一个8路彩灯控制器。 2、设计要求： ①彩灯控制电路要求控制8个彩灯； ②要求彩灯组成以下两种花型，每种花型连续循环两次，两种花型轮流交替。 节拍脉冲编码Q A Q B Q C Q D Q E Q F Q G Q H 花型Ⅰ花型Ⅱ 1 00000000 00000000 2 00011000 10001000 3 00111100 11001100 4 01111110 11101110 5 11111111 11111111 6 11100111 01110111 7 11000011 00110011 8 10000001 00010001 9 00000000 00000000 3、设计要点 ①编码发生器：编码发生器要求根据花型按节拍送出8位状态编码信号，以 控制彩灯按规律亮灭。因为彩灯路数少，花型要求不多，该题宜选用移位 寄存器输出8路数字信号控制彩灯发光。编码发生器建议采用两片4位通 用移位寄存器74194来实现。74194具有异步清零和同步置数、左移、右 移、保持等多种功能，控制方便灵活。移位寄存器的8个输出信号送至LED 发光二极管，编码器中数据输入端和控制端的接法由花型决定； 控制电路：控制电路为编码器提供所需的节拍脉冲和驱动信号，控制整个系统工作。控制电路的功能有两个：一是按所需产生节拍脉冲；二是产生移位寄存器所需的各种驱动信号。
数字电路期末模拟考试 试题及答案 内部编号：（YUUT-TBBY-MMUT-URRUY-UOOY-DBUYI-0128）
数字电子电路模拟试题-2 一、填空题（共30分） 1. 三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结＿＿＿ ＿，集电结＿＿＿＿＿＿；NPN型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。 2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿ 逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。 3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿ ＿＿＿＿＿。 5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、 6. 下图所示电路中， 7. Y 2 二、选择题(共 20分) 1. 当晶体三极管＿＿＿＿时处于饱和状态。 A. 发射结和集电结均处于反向偏置 B. 发射结正向偏置，集电结反向偏置 C. 发射结和集电结均处于正向偏置
2. 在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。 A ． B A B A )B ,A (Y += B. C B C B A BC A )C ,B ,A (Y ++= C. C AB ABC B C A C B A ) D ,C ,B ,A (Y +++??= 3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿ A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题 5．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为＿＿＿ A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+ 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． BC A C B A C B B A Y 1+?++= 2． Y 2＝Σm （0，1，8，9，10，11） 3． Y 3见如下卡诺图
复习提纲 一填空题 1 十进制数238转换成二进制数是不用做，搞清楚基本的十进制与二进制的互转； 2 两片中规模集成电路10进制计数器串联后，最大计数容量为 100 位。 3 时序逻辑电路按照其触发器是否有统一的时钟控制分为 5．在数字电路中，三极管通常作为开关元件，工作在饱和和截止区域。 6 JK触发器当J＝1、K＝1时，可实现翻转功能。 7 两片中规模集成电路10进制计数器串联后，最大计数容量为 100 位。 8．若要构成七进制异步计数器，最少用 3 个触发器，它有 1个无效状态。 9. 触发器是具有记忆功能的逻辑电路。每个触发器能存储 2 位二进制数码。 10 D/A转换器用来将输入的数字信号转换为模拟信号输出。二单选题 1. 在下列逻辑电路中，不是组合逻辑电路的有 D。 A、译码器 B、编码器 C、全加器 D、寄存器 2. 将TTL与非门作非门使用，则多余输入端应做 A 处理。 A、全部接高电平 B、部分接高电平 C、全部接地 D、部分接地，部分悬空 3. 下列几种TTL电路中，输出端可实现线与功能的电路是 D 。 A、或非门 B、与非门 C、异或门 D、OC门 4. N个触发器可以构成最大计数长度（进制数）为 D 的计数器。 A、N B、2N C、N2 D、2N 5. 下列函数中，是最小项表达式形式的是 C 。 A、Y=A+BC B、Y =ABC+ACD C、Y=ABC+A BC D、 Y=AB+C 6. 欲使D触发器按Q n+1=Q n工作，应使输入D= 错误。 A、0 B、1 C、Q D、Q 7. 如要从幅度不等的脉冲信号中选取幅度大于某一数值的脉冲信号时，应采用 A 。 A、施密特触发器 B、触发器 C、单稳态触发器 D、多谐振荡器 8 电路中有一位二进制数据需要被暂时保存起来，可选用的是：D。 A. 数据选择器； B. 译码器； C. 编码器； D. 寄存器。 9 多谐振荡器可产生 B 。 A、正弦波 B、矩形脉冲 C、三角波 D、锯齿波 10 构成计数器的主要电路是 C 。 A、与非门 B、或非门 C、边沿触发器 D、组合逻辑电路
09年 5、电路如图1.2所示，TG 为CMOS 传输门，G 为TTL 与非门，则当C=0时 P= ；当C=1时P= 。 B & TG A C C Ω k 10P G 图1.2 6. 当TTL 门电路的输入端悬空时，应视为 （高电平，低电平，不定）。此时，如用万用表测量其输入端电压，读数约为 （0V ，1.4V ，3.6V ）。 六、（4分）写出图6所示TTL 门电路构成的组合电路的输出表达式。 图6 七、（6分）写出图7所示电路的逻辑表达式，列出真值表，说明电路逻辑功能。 A B C 图7 八（8分）将图8(a)所示电路用其他器件实现，要求直接在图上画出连线。 （1） 改用3线/8线译码器74LS138和适当的门实现该逻辑电路，图8(b)为 74LS138符号图； （2） 改用8选一数据选择器实现，图8 （c ）为8选一数据选择器逻辑符号。 P 图8（a ）
图8（b ） 08年 4．函数式D C AB F ++=，写出其对偶式='F ()A B C D +。 5．由TTL 与非门组成的电路如图1-2所示。设与非门输出高电平U OH =3.6V ，低电平为U OL =0.3V ，电压表内阻为20k Ω/V 。当输入ABC =000，开关S 断开时，用万用表测出U 1= 1.4V ，U 2= 0.3V ；当输入ABC =101，开关S 闭合时，U 1= 0.3V ，U 2= 3.6V 。 A B C 图1-2 6．对CMOS 或非门电路，判断下面结论对错： （1）输入端悬空可能造成逻辑出错； （对） （2）输入端对地接大电阻（如510 k Ω）相当于接高电平1； （错） （3）输入端对地接小电阻（如510 Ω）相当于接低电平0； （对） 7．CMOS 电路如图1-3所示，TG 为CMOS 传输门，G 为TTL 与非门，则C=0, P= 0 ; G G G 1 2A
常用数字仪表的使用 实验内容： 1.参考“仪器操作指南”之“DS1000操作演示”，熟悉示数字波器的使用。 2.测试示波器校正信号如下参数：（请注意该信号测试时将耦合方式设置为直流耦合。 峰峰值（Vpp），最大值（Vmax），最小值（Vmin）， 幅值（Vamp），周期（Prd），频率（Freq） 顶端值（Vtop），底端值（Vbase），过冲（Overshoot）, 预冲（Preshoot），平均值（Average），均方根值（Vrms），即有效值 上升时间（RiseTime），下降时间（FallTime），正脉宽（+Width）, 负脉宽（-Width），正占空比（+Duty），负占空比（-Duty）等参数。 3.TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低 电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V。 请采用函数信号发生器输出一个TTL信号，要求满足如下条件： ①输出高电平为3.5V，低电平为0V的一个方波信号； ②信号频率1000Hz； 在示波器上观测该信号并记录波形数据。
集成逻辑门测试（含4个实验项目） （本实验内容选作） 一、实验目的 （1）深刻理解集成逻辑门主要参数的含义和功能。 （2）熟悉TTL 与非门和CMOS 或非门主要参数的测试方法，并通过功能测试判断器件好坏。 二、实验设备与器件 本实验设备与器件分别是： 实验设备：自制数字实验平台、双踪示波器、直流稳压电源、数字频率计、数字万用表及工具； 实验器件：74LS20两片，CC4001一片，500Ω左右电阻和10k Ω左右电阻各一只。 三、实验项目 1．TTL 与非门逻辑功能测试 按表1-1的要求测74LS20逻辑功能，将测试结果填入与非门功能测试表中（测试F=1、0时，V OH 与V OL 的值）。 2．TTL 与非门直流参数的测试 测试时取电源电压V CC =5V ；注意电流表档次，所选量程应大于器件电参数规范值。 （1）导通电源电流I CCL 。测试条件：输入端均悬空，输出端空载。测试电路按图1-1（a ）连接。 （2）低电平输入电流I iL 。测试条件：被测输入端通过电流表接地，其余输入端悬空，输出空载。测试电路按图1-1（b ）连接。 （3）高电平输入电流I iH 。测试条件：被测输入端通过电流表接电源（电压V CC ），其余输入端均接地，输出空载。测试电路按图1-1（c ）连接。 （4）电压传输特性。测试电路按图1-2连接。按表1-2所列各输入电压值逐点进行测量，各输入电压值通过调节电位器W 取得。将测试结果在表1-2中记录，并根据实测数据，做出电压传输特性曲线。然后，从曲线上读出V OH ，V OL ，V on ，V off 和V T ，并计算V NH ，V NL 等参数。 表1-1 与非门功能测试表
一、设计项目名称 温度采集显示系统硬件与软件设计 二、设计内容及要求 1，根据设计要求，完成对单路温度进行测量，并用数码管显示当前温度值系统硬件设计，并用电子CAD软件绘制出原理图，编辑、绘制出PCB印制版。 要求： （1）原理图中元件电气图形符号符合国家标准； (2)整体布局合理，注标规范、明确、美观，不产生歧义。 (3)列出完整的元件清单(标号、型号及大小、封装形式、数量) (4) 图纸幅面为A4。 (4)布局、布线规范合理，满足电磁兼容性要求。 (5)在元件面的丝印层上，给出标号、型号或大小。所有注释信息（包括标号、型号及说明性文字）要规范、明确，不产生歧义。 2.编写并调试驱动程序。 功能要求： （1）温度范围0-100℃。 （2）温度分辨率±1℃。 （3）选择合适的温度传感器。 3.撰写设计报告。 提示：可借助“单片机实验电路板”实现或验证软件、硬件系统的可靠性。 温度传感器 摘要：温度的检测与控制是工业生产过程中比较典型的应用之一，随着传感器在生产和生活中的更加广泛的应用，利用新型单总线式数字温度传感器 实现对温度的测试与控制得到更快的开发，随着时代的进步和发展，单 片机技术已经普及到我们生活，工作，科研，各个领域。一种数字式温 度计以数字温度传感器DS18B20作感温元件，它以单总线的连接方式， 使电路大大的简化。传统的温度检测大多以热敏电阻为传感器，这类传 感器可靠性差，测量温度准确率低且电路复杂。因此，本温度计摆脱了 传统的温度测量方法，利用单片机STC89C52对传感器进行控制。这样
易于智能化控制。 关键词：数字测温；温度传感器DS18B20；单片机STC89C52； 一．概述 传感器从功能上可分为雷达传感器、电阻式传感器、电阻应变式传感器、压阻式传感器、热电阻传感器、温度传感器、光敏传感器、湿度传感器、生物传感器、位移传感器、压力传感器、超声波测距离传感器等，本文所研究的是温度传感器。 温度传感器是最早开发，应用最广泛的一类传感器。温度传感器是利用物质各种物理性质随温度变化的规律把温度转换为电量的传感器。这些呈现规律性变化的物理性质主要有半导体。温度传感器是温度测量仪表的核心部分，品种繁多。 随着科学技术的发展，测温系统已经被广泛应用于社会生产、生活的各个领域，在工业、环境监测、医疗、家庭多方面均有应用。从而使得现代温度传感器的发展。微型化、集成化、数字化正成为发展的一个重要方向。 二．硬件设计 1.DS18B20 DS1820 单线数字温度计特性 ? 独特的单线接口仅需一个端口引脚进行通讯 ? 简单的多点分布应用 ? 无需外部器件 ? 可通过数据线供电 ? 零待机功耗 ? 测温范围-55~+125℃，以 0.5℃递增 ? 温度以 9 位数字量读出 ? 温度数字量转换时间 200ms （典型值） ? 用户可定义的非易失性温度报警设置 ? 报警搜索命令识别并标志超过程序限定温度（温度报警条件）的器件 ? 应用包括温度控制、工业系统、消费品、温度计或任何热感测系统 DS1820温度传感器外观图（a ）和引脚图（b ） ①引脚1接地 ②引脚2数字信号输入/输出 ③引脚3接高电平5V 高电平
《数字电路》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（147 ），作为8421BCD 码时， 它相当于十进制数（ 93 ）。 2.三态门电路的输出有高电平、低电平和（高电阻 ）3种状态。 3．TTL 与非门多余的输入端应接（ 高电平或悬空 ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ 高）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7 )位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ 5 ）V ，其输出高电平为（ 3.6 ）V ，输出低电平为（0.35 ）V ， CMOS 电路的电源电压为（ 3-18 ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ 10111111） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（ 16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100 ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ 5 ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ 低 ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( A ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值 是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ A ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( A )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( A )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为(D )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( B ) A ． 八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111
四、（10分）如下图所示为由维持—阻塞边沿D 触发器和主从型J-K 触发器组成的电路。试画出触发器输出端Q 1、Q 2的波形（设触发器初始状态均为0）。 四、（10分） )(Q Q Q Q Q K Q J Q )C (Q D Q 12n 12n 12n 2n 12n 2n 11n ↓=+=+=↑==++CP Q P n n n 五、（15分）如下面左图所示为由八选一数据选择器实现的函数F 。 （1）试写出F 的表达式。 （2）用右边的3-8译码器74LS138及若干个与非门实现函数F 。 五、（15分） )4,3,1,0(),,(11m D B A F D B A BD A D B A D B A D A D B D B A BD A B A D C B A D C B A BCD A D C B A C B A C B A F ∑=+++=+=++=++++?+?=即 表达式4分 3分 3分 表达式7分 逻辑图8分
二、化简逻辑函数（5分） Z F A B C D =(,,,)=m d (,,,,,,)(,)3589111314 015+∑∑。 二、卡诺图如下图所示，Z ABC BCD BCD ABC =+++. （5分） 三、用四位同步二进制计数器CT74161、3线-8线译码器CT74138和少量的与非门设计一个函数发生器，使其产生10110101序列信号。（10分） 三、（共10分） 1、因序列长度S=8，可用CT74161设计一个模8计数器，有效状态为Q D Q C Q B Q A =0000~0111。如采用同步预置法，电路如下图(a)所示，如采用反馈清零（异步）法，电路如图(b)所示。（2分） 3、产生10110101序列码的电路如下所示：（5分） 7 5320Y Y Y Y Y ????=2、用译码器CT74138实现组合输出电路，列真值表如左所示： 故得到组合输出为：（3分） Z= ∑m (0,2,3,5,7)=Y 0+Y 2+Y 3+Y 5+Y 7
数字电路与逻辑设计实验报告实验七计数器的设计 姓名：黄文轩 学号：17310031 班级：光电一班
一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级 触发器从1变化到0都使得后一级触发器反转，即引发进位操作。 画出由J-K触发器组成的异步计数器电路如下图所示：
使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位 触发器的输出，以及时钟信号。： 可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计 较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。
因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。 画出由J-K触发器和门电路组成的同步计数器电路如下图所示 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。：
《数字电子技术》复习 一、主要知识点总结和要求 1．数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进行相互转换。 举例1：（）10= ( )2= ( )16= ( )8421BCD 解：（）10= ( )2= ( )16= ( )8421BCD 2．逻辑门电路： (1)基本概念 1）数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。 2）TTL门电路典型高电平为 V，典型低电平为 V。 3）OC门和OD门具有线与功能。 4）三态门电路的特点、逻辑功能和应用。高阻态、高电平、低电平。 5）门电路参数：噪声容限V NH或V NL、扇出系数N o、平均传输时间t pd。 要求：掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。 举例2：画出下列电路的输出波形。
解：由逻辑图写出表达式为：C + = + Y+ =，则输出Y见上。 B A A C B 3．基本逻辑运算的特点： 与运算：见零为零，全1为1；或运算：见1为1，全零为零； 与非运算：见零为1，全1为零；或非运算：见1为零，全零为1； 异或运算：相异为1，相同为零；同或运算：相同为1，相异为零； 非运算：零变 1， 1 变零； 要求：熟练应用上述逻辑运算。 4. 数字电路逻辑功能的几种表示方法及相互转换。 ①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。 ②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。 ③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。
一、选择题、 1．逻辑函数中A.B.C三个变量中，最小应有个。 A.2 B.4 C.8 D.16 2．当逻辑函数有n个变量时，共有个变量取值组合？ A.n B.2n C.n2 D.2n 3．一个8选一数据选择器的数据输入端由个。 A.1 B.2 C.3 D.8 4．对于JK触发器，若J=K，则可完成触发器的逻辑功能： A.RS B.D C.T D.T’ 5．一位8421BCD码计时器至少需要个触发器。 A.3 B.4 C.5 D.10 二判断题、 1．数字电路中用“1”和“0”表示两种状态，二者无大小之分（） 2．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（） 3．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 4．组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（） 5．对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次（） 三、填空题 1．数/模转换器是将进制数字量转换成信号输出。 2．逻辑函数的常用表示方法、、。 3．对于共阳接法的发光二极管数码显示器，应采用驱动的七段显示译码器。4．制度存储器是用来存放固定不变的二进制数码，在正常工作时，只能存储代码，而不能存储代码，当时去电源后，其信息代码不会。 5．将模拟信号转换为数字信号，需要经过、、、四个过程。 四、用代数法化简函数 Z=AB+ABC 五、用卡诺图法化简下式。 ｛F（A、B、C、D）=∑m（0、1、3、5、8、9）｝ （约束条件）AB+AC=0 Y=AC+ABC+A BC
七、试用与非门设计一个三人表决电路（输入只提供原变量） 八、分析时序电路的逻辑功能，写出电路的曲弓方程和输出方程，画出状态转换图和时序图。 九、如下图所示维持阻塞D触发器，设初态为0，根据CP脉冲及A输入波形画出Q波形。 十、试分析下图所示电路画出它的状态图，说明它是几进制计数器
考研《数字电子技术》考试大纲 暨南大学2016考研《数字电子技术》考试大纲 Ⅰ、考查目标 1.考查考生对数字电路的基本概念和基本定理的理解程度; 2.考查考生应用数字电路的基本原理和方法对组合逻辑电路、时序逻辑电路进行分析和设计的能力; 3.考查考生对脉冲电路、A/D、D/A转换器工作原理的了解和对可编程逻辑器件的应用程度。 Ⅱ、考试形式和试卷结构 一、试卷满分及考试时间 本试卷满分为150分，考试时间为180分钟 二、答题方式 答题方式为闭卷、笔试 三、试卷内容结构 基础知识50分 电路分析和设计100分 四、试卷题型结构 单项选择题30分(10小题，每小题3分) 填空题10分(5个空，每空2分) 综合应用题110分 五、参考书：《数字电子技术基础》阎石，第四版，高等教育出版社 Ⅲ、考查范围 第一章逻辑代数基础 1、数制和码制、各码制之间的换算 2、逻辑代数中的基本运算和复合运算关系 3、逻辑代数中的基本公式和常用公式和三个基本定理 4、逻辑函数及其表示方法 5、逻辑函数的两种标准形式 6、逻辑函数的公式化简法 7、逻辑函数的卡诺图化简法 第二章门电路 1、TTL门电路 2、TTL反相器的电路结构和工作原理 3、TTL反相器的静态输入特性和输出特性 4、TTL门电路输入端的的动态特性 5、其他类型的TTL门电路 6、COMS反相器的工作原理 7、COMS反相器的静态输入和输出特性
8、其他类型的COMS门电路 第三章组合逻辑电路 1、组合逻辑电路的分析方法和设计方法 2、若干常用的组合逻辑电路的功能及应用 2.1编码器 2.2译码器 2.3数据选择器 2.4加法器 2.5数值比较器 第四章触发器 1、触发器的电路结构与动作特点 2、触发器的逻辑功能及其描述方法(各种触发器的特性表及特性方程) 3、不同逻辑功能的触发器之间的转换 第五章时序逻辑电路 1、时序逻辑电路的分析方法 1.1、同步时序逻辑电路的分析方法 1.2、时序逻辑电路的状态转换表、状态转换图和时序图 1.3、简单的异步时序逻辑电路的分析(通过画时序图分析电路的逻辑功能) 2、若干常用的时序逻辑电路的功能和应用 2.1寄存器和移位寄存器 2.2计数器 2.3顺序脉冲发生器 2.4序列信号发生器 3、同步时序逻辑电路的设计方法 第六章脉冲波形的产生和整形 1、施密特触发器电路、特性、应用 2、单稳态触发器电路、特性、应用 3、多谐振荡器电路、特性、应用 4、555定时器及其应用 4.1、555定时器的电路结构与功能 4.2、用555定时器接成的施密特触发器 4.3、用555定时器接成的单稳态触发器 4.4用555定时器接成的多谐触发器 第七章半导体存储器 7.1、只读存储器(ROM) 7.2、掩模只读存储器 7.3、可编程只读存储器(PROM) 7.4、可擦除的可编程只读存储器(EPROM) 7.5、随机存储器(RAM) 7.6、用存储器实现组合逻辑函数 第八章可编程逻辑器件 8.1、现场可编程逻辑阵列(FPLA) 8.2、可编程阵列逻辑(PLA)
多功能电子表的设计与实现 ——基于Basys2开发板电路设计及仿真1.实验目的 1．了解有关FPGA的基本知识以及在电路设计的应用； 2．了解并学会利用Verilog HDL硬件开发语言设计特定功能的电路，加深对知识的理解；3．了解Basys2开发板的特点并利用其元件在硬件上实现电路功能； 4．在完成电路设计的过程中积累实际工程开发的经验； 5．培养对于新型实验器材的理解和学习能力； 6．在实验中练习并熟悉有关嵌入式系统开发的过程，为未来的学习打下基础。 2.总体设计方案或技术路线 1．查阅资料，了解Basys2工作相关特点，对于FPGA的开发过程有初步认识； 2．学习Verilog HDL硬件开发语言，阅读相关程序实例加深对于编程语言及模块的理解；3．确定本次试验电子表的功能，编写程序进行实现； 4．对于编写程序进行调试，修改编写过程中出现的语法错误； 5．再对上一步中调试好的程序进行仿真，编写仿真代码，分析输出并进一步修改程序；6．对于仿真好的程序建立ucf文件进行引脚约束及综合，生成bit文件； 7.将bit文件烧写到开发板中，在硬件中实现预定功能； 8.对整个实验过程进行总结，分析输出效果并寻找改进方法。 3.实验电路图 由于本实验的电路设计基本全部由Verilog HDL硬件编程语言完成（具体代码附于报告结尾处），因此，没有具体芯片电路图。 而在仿真软件中，提供了实验电路的RTL级原理图和技术原理图。因此我们可以利用ISE Design Suite 14.7电路设计和仿真软件自动生成实验电路的原理图，具体操作过程为，在编写好程序后，双击鼠标左键选择运行Synthesize - XST对电路进行综合，综合成功后，在其子目录下会有View RTL Schematic和View Technology Schematic两个选项，双击这两个选项即可查看该电路的RTL级原理图和技术原理图（如下图）。 由于电路的搭建主要由代码实现，因此软件提供的主要为电路的输入输出原理图，而非具体的电路图，但对于工程的建立与调试已经足够，也就不需要另画详细的电路图了 RTL级原理图：
数电 第一章 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。A.１B.２C.４D. 16 4．十进制数25用8421BCD码表示为。A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7．矩形脉冲信号的参数有。A.周期 B.占空比 C.脉宽 D.扫描期8．与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9.常用的B C D码有。A.奇偶校验码 B.格雷码 C.8421码 D.余三码10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为0.5。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）
4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（） 7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（） 9．十进制数（9）10比十六进制数（9）16小。（） 10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（） 三、填空题 1.描述脉冲波形的主要参数有、、、、、、。 2.数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用 和来表示。 3.分析数字电路的主要工具是，数字电路又称作。 4.在数字电路中，常用的计数制除十进制外，还有、、。 5.常用的BCD码有、、、等。常用的可靠性代码 有、等。 6.（10110010.1011）2=( )8=( )16 7.( 35.4)8 =（）2 =( )10=( )16=( )8421BCD 8.(39.75 )10=（）2=( )8=( )16 9.( 5E.C)16=（）2=( )8=( )10= ( )8421BCD 10.( 0111 1000)8421BCD=（） =( )8=( )10=( )16 2 四、思考题