当前位置:文档之家› AHB、APB总线

AHB、APB总线

AHB、APB总线
AHB、APB总线

AHB简介

AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接,作为SoC的片上系统总线,它包括以下一些特性:单个时钟边沿操作;非三态的实现方式;支持突发传输;支持分段传输;支持多个主控制器;可配置32位~128位总线宽度;支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成,整个AHB总线上的传输都由主模块发出,由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。

随着深亚微米工艺技术日益成熟,集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法,发展到基于IP复用的设计方法,并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中,片上总线设计是最关键的问题。为此,业界出现了很多片上总线标准。其中,由ARM公司推出的AMBA片上总线受到了广大IP开

发商和SoC系统集成者的青睐,已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。

AHB简介

AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接,作为SoC的片上系统总线,它包括以下一些特性:单个时钟边沿操作;非三态的实现方式;支持突发传输;支持分段传输;支持多个主控制器;可配置32位~128位总线宽度;支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成,整个AHB总线上的传输都由主模块发出,由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。

AMBA片上总线

AMBA 2.0规范包括四个部分:AHB、ASB、APB和Test Methodology。AHB的相互连接采用了传统的带有主模块和从模块的共享总线,接口与互连功能分离,这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线,更是一种带有接口模块的互连体系。

基于AMBA的片上系统

大多数挂在总线上的模块(包括处理器)只是单一属性的功能模块:主模块或者从模块。主模块是向从模块发出读写操作的模块,如CPU,DSP等;从模块是接受命令并做出反应的模块,如片上的RAM,AHB/APB 桥等。另外,还有一些模块同时具有两种属性,例如直接存储器存取(DMA)在被编程时是从模块,但在系统读传输数据时必须是主模块。如果总线上存在多个主模块,就需要仲裁器来决定如何控制各种主模块对总线的访问。虽然仲裁规范是AMBA总线规范中的一部分,但具体使用的算法由RTL设计工程师决定,其中两个最常用的算法是固定优先级算法和循环制算法。AHB总线上最多可以有16个主模块和任意多个从模块,如果主模块数目大于16,则需再加一层结构(具体参阅ARM公司推出的Multi-layer AHB规范)。APB 桥既是APB总线上唯一的主模块,也是AHB系统总线上的从模块。其主要功能是锁存来自AHB系统总线的地址、数据和控制信号,并提供二级译码以产生APB外围设备的选择信号,从而实现AHB协议到APB协议的转换。

APB简介

APB主要用于低带宽的周边外设之间的连接,例如UART、1284等,它的总线架构不像AHB支持多个主模块,在APB里面唯一的主模块就是APB 桥。其特性包括:两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单,只有四个控制信号。

1)系统初始化为IDLE状态,此时没有传输操作,也没有选中任

何从模块。

2)当有传输要进行时,PSELx=1,PENABLE=0,系统进入SETUP状态,并只会在SETUP 状态停留一个周期。当PCLK的下一个上升沿时到来时,系统进入ENABLE 状态。

3)系统进入ENABLE状态时,维持之前在SETUP 状态的PADDR、PSEL、PWRITE不变,并将PENABLE置为1。传输也只会在ENABLE状态维持一个周期,在经过SETUP与ENABLE状态之后就已完成。之后如果没有传输要进行,就进入IDLE状态等待;如果有连续的传输,则进入SETUP状态。

AMBA简介

随着深亚微米工艺技术日益成熟,集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法,发展到基于IP复用的设计方法,并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中,片上总线设计是最关键的问题。为此,业界出现了很多片上总线标准。其中,由ARM公司推出的AMBA片上总线受到了广大IP 开发商和SoC系统集成者的青睐,已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。

AMBA片上总线

AMBA 2.0规范包括四个部分:AHB、ASB、APB和Test Methodology。AHB的相互连接采用了传统的带有主模块和从模块的

共享总线,接口与互连功能分离,这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线,更是一种带有接口模块的互连体

系。

基于AMBA的片上系统

一个典型的基于AMBA总线的系统框图如图3所示。

大多数挂在总线上的模块(包括处理器)只是单一属性的功能模块:主模块或者从模块。主模块是向从模块发出读写操作的模块,如CPU,DSP等;从模块是接受命令并做出反应的模块,如片上的RAM,AHB/APB 桥等。另外,还有一些模块同时具有两种属性,例如直接存储器存取(DMA)在被编程时是从模块,但在系统读传输数据时必须是主模块。如果总线上存在多个主模块,就需要仲裁器来决定如何控制各种主模块对总线的访问。虽然仲裁规范是AMBA总线规范中的一部分,但具体使用的算法由RTL设计工程师决定,其中两个最常用的算法是固定优先级算法和循环制算法。AHB总线上最多可以有16个主模块和任意多个从模块,如果主模块数目大于16,则需再加一层结构(具体参阅ARM公司推出的Multi-layer AHB规

范)。APB 桥既是APB总线上唯一的主模块,也是AHB系统总线上的从模块。其主要功能是锁存来自AHB系统总线的地址、数据和控制信号,并提供二级译码以产生APB外围设备的选择信号,从而实现AHB协议到APB协议的转换。

AHB简介

AMBA2.0 规范中的AHB主要用于高性能模块(如CPU、DMA 和DSP等)之间的连接,作为SoC的片上系统总线,它包括以下一些特性:单个时钟边沿操作;非三态的实现方式;支持突发传输;支持分段传输;支持多个主控制器;可配置32位~128位总线宽度;支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成,整个AHB总线上的传输都由主模块发出,由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。其互连

结构如图1所示。

APB简介

APB主要用于低带宽的周边外设之间的连接,例如UART、1284等,它的总线架构不像AHB支持多个主模块,在APB里面唯一的主模块就是APB 桥。其特性包括:两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单,只有四个控制信号。APB上的传输可

以用如图2所示的状态图来说明。

1)系统初始化为IDLE状态,此时没有传输操作,也没有选

中任何从模块。

2)当有传输要进行时,PSELx=1,PENABLE=0,系统进入SETUP状态,并只会在SETUP 状态停留一个周期。当PCLK的下一个上升沿时到来时,系统进入ENABLE 状态。

3)系统进入ENABLE状态时,维持之前在SETUP 状态的PADDR、PSEL、PWRITE不变,并将PENABLE置为1。传输也只会在ENABLE状态维持一个周期,在经过SETUP与ENABLE状态之后就已完成。之后如果没有传输要进行,就进入IDLE状态等待;

如果有连续的传输,则进入SETUP状态。

ASB简介

AMBA2.0 规范中的ASB 总线适用于连接高性能的系统模块。它的读/写数据总线采用的是同一条双向数据总线,可以在某些高速且不必要使用AHB 总线的场合作为系统总线,可以支持处理器、片上存储器和片外处理器接口及与低功耗外部宏单元之间的连接。

通信与现场总线课程设计报告书

电气工程学院 通信与现场总线课程设计

目录 一:设计任务 (4) 理想模型: (4) 实验中用到的任务模型 (5) 二:力控软件平台建立的实验模型 (5) 三、实验设备与仪器 (6) 四、设计思路与过程 (6) 五、调试和功能 (13) 六、联机调试:C/S方式的远程控制 (26) 七、课设总结与心得 (29)

(一)本次课程设计题目: 通过三维力控组态软件实现对搅拌罐的网络控制 (二)主要容及要求 在组态软件Forecontrol V6.1平台上,通过工业以太网,分别以C/S方式(客户端/服务器)及B/S方式(浏览器/服务器)完成对SIEMENS的可编程序控制器通过工业现场总线PROFIBUS方式与2台SIEMENS MM440变频器控制的三相异步电机的实际工程平台,实现对搅拌罐PLC控制系统(含本地控制和远程控制)的网络控制。 独立完成,承担系统设计、系统分析、组态软件的学习与编程、网络系统调试等任务,要求提供最终的解决程序(验收)和相关文件,并以报告论文方式说明实现的思路及工程应用前景。 (三)进度安排: (1)在第一次课堂上了解并知道了Forecontrol V6.1软件的初步使用。 (2)根据相关资料,熟悉并设计并完成客户端组态软件的实际工艺流程界面界面的绘制。 (3)对搅拌罐工程相关控制进行了编程。 (4)熟悉服务器端通信参数的要求,完成C/S的网络控制。 (4)3月30日在实验室完成整个系统的软件调试及最后联机调试。 (5)撰写设计报告。

通过三维力控组态软件实现 对搅拌罐的网络控制 一:设计任务 在组态软件Forecontrol V6.1平台上,通过工业以太网,分别以C/S方式(客户端/服务器)及B/S方式(浏览器/服务器)完成对SIEMENS的可编程序控制器通过工业现场总线PROFIBUS方式与2台SIEMENS MM440变频器控制的三相异步电机的实际工程平台,实现对搅拌罐PLC控制系统(含本地控制和远程控制)的网络控制。 本次课程设计中,我们主要运用了C/S(客户端/服务器)方式,实现对搅拌罐PLC控制系统(含本地控制和远程控制)的网络控制。 理想模型:

主板基础知识

主板 主板(Main Board,Mother Board,System Board)是电脑中最大的一块电路板,上面布满了各种插槽(可连接声卡、显卡、MODEM等)、接口(可连接鼠标、键盘等)、电子元件,它们都有自己的职责,并把各种周边设备紧紧连接在一起。主板性能的好坏对电脑的总体指标将产生举足轻重的影响。 除所支持的CPU类型外,主板的重要特征就是总线的类型。控制芯片和扩展槽之间也有数据通道,叫做扩展总线或局部总线。扩展总线允许用户通过安装扩展卡来扩充计算机的功能。通常每块主板提供5-8个扩展槽,它们可能是不同的总线类型。同一类型的连接槽是相通的,所以板卡基本可以插入任何一个槽中。扩展槽的每一边都有针,它和所插入板卡的连接器边缘相接触。主板上主要有两大类扩展槽,黑色的为ISA(Industry Standard Architecture,工业标准架构),白色的为PCI。ISA已被淘汰,PCI是现在较普遍的一种。 主板结构 所谓主板结构,就是根据主板上各元器件的布局排列方式、尺寸大小、形状、所使用的电源规格等制定出的通用标准,所有主板厂商都必须遵循。主板结构分为AT、Baby-AT、ATX、Micro ATX、LPX、NLX、Flex ATX、EATX、WATX 以及BTX等。其中,AT和Baby-AT是多年前的老主板结构,现在已经淘汰。而LPX、NLX、Flex ATX则是ATX的变种,多见于国外的品牌机。EATX和WATX则多用于服务器/工作站主板。ATX是最常见的主板结构,扩展插槽较多,PCI插槽数量在4-6个。Micro ATX又称Mini ATX,是ATX结构的简化版,就是常说的“小板”,扩展插槽较少,PCI插槽数量在3个或3个以下,多用于品牌机并配备小型机箱。BTX则是英特尔制定的较新一代主板结构。 芯片组 芯片组(Chipset)是构成主板电路的核心,决定了主板的级别和档次。它就是北桥芯片(NBC,North Bridge Chip)和南桥芯片(SBC,South Bridge Chip)的统称。芯片组把复杂的电路和元件最大限度地集成在几颗芯片内。 北桥主内,系统控制芯片,也称为主桥(Host Bridge),决定了主板可以支持的CPU种类,主要负责控制内存类型和容量,控制内存、AGP和PCI 数据在北桥内部传输,提供对CPU的主频、前端总线频率、ISA/PCI/AGP 插槽、ECC内存纠错等的支持。掌控项目多为高速设备。整合型芯片组的北桥芯片还集成了显示核心、内存控制器、Cache高速控制器等。 ?CPU与Cache、内存之间的交流与控制 ?AGP(图形加速端口)控制 ?PCI总线的控制 ?CPU与外设之间的交流

CPU总线带宽和内存带宽匹配

Intel的CPU,从P4开始就对内存带宽有一定要求,为什么当年Intel 非要推RamBUS来搭配P4?就是因为SDRAM和DDR RAM都不足以满足P4的需求。 具体说一下,FSB为533的P4(外频为133),数据带宽需求为4.3GB/S (可以这么粗略估算,CPU带宽=FSB×8), FSB800的P4带宽需求为6.4GB/s。 而同时期的DDR 400能提供的带宽也只有3.2GB/s(所以DDR400又叫PC3200内存,就是以带宽命名的),DDR266带宽为2.1GB/s,DDR333带宽为2.7GB/s,可见单根DDR内存满足不了FSB800的P4的需求,当CPU要数据时内存却传不过来足够的数据,造成CPU闲置。所以Intel费劲功夫硬性推广RamBUS来搭配自家的P4。但无奈RamBUS成本和产能都摆在那里,成了曲高和寡的东西。不得已Intel 舍弃850芯片组,重新推出的支持SDRAM的845芯片组来搭配P4,早期买P4的可能就是这种主板,其实此时P4的性能被内存制约了。包括后来出的支持DDR单通道内存的845D、848等等芯片组,都没有完美解决问题。 后来出现了支持“双通道”的865芯片组才解决了问题,双通道的DDR266带宽正好满足FSB533的P4,而双通道的DDR400则满足了FSB800的P4。这个规律可以简单的推算为内存频率*2=FSB频率。如DDR 400的双通道内存可以满足FSB800的CPU,DDR2 533的双通道内存可以满足FSB1066的CPU,DDR2 667的内存双通到可以满足FSB1333的CPU,DDR2 800内存双通就可以满足FSB1600。

cpu的三大总线

计算机中明白这三者的关系,我们就能很轻松理解计算的运行原理。 首先硬盘是我们存放大量数据的根源,他不会掉电丢失,内存的容量有限,但是读写速度快,但是他上面存放的数据掉电就会丢失。而cpu 才是我们的核心,任何代码的执行,文件的读写都必须经过cpu.并且他只能一次执行一条指令。那么我们怎么将海量的硬盘数据到cpu 上去解释执行的呢? 首先,当系统启动时,内核(内存)会一次性从硬盘上读取大量的数据到内存上去存放(缓存),然后cpu 在从内存上一句一句的翻译执行,并将结果存放到内存中,当存放数据达到一定程度,在一次性搬回硬盘上,为什么cpu 不直接从硬盘读取,而用一个内存做中转呢? 因为,cpu 他只是解释执行器,不能存放数据,他必须执行一句,在从别的地方搬运一句,这样速度很慢,更何况直接从硬盘上搬数据本来就很慢。这个时候内存就起作用了,内存可以一次性从硬盘上读写大量数据暂存到内存中,而内存的读写数度非常快,是硬盘的n 倍,因此cpu 直接从内存读写就增加了效率。 那为什么我们不将数据直接存放在内存上,这样比存到硬盘上不是更快么? 因为内存本身的属性决定内存不能做的很大,存放数据有限,而且掉电数据就丢失。因此,必须将得到的数据存到硬盘上。 其次,内存与硬盘上的数据怎么进行交换的呢?在内存与数据之间有三大总线,用来控制cpu 和内存之间的数据读写,首先控制总线是用来决定数据是从内存到cpu ,还是从cpu 到内存(两者不能同时进行的原因是,cpu 同时只能处理一件事情)。数据总线是用来在内存中传递数据的。地址总线是用来告诉数据来自内存中的哪一个地址,该存放到哪一个单元的。 问题:一个32位的系统,内存最大不能超过多大呢? 一根地址总线,在物理上只能表示两种状态,要么高电平,要么低电平。如果分别用这两个状态表示内存,也最多只能标记两个单元。32位的系统,有32根地址线,也就是最多 C P U 内 存 硬 盘 控制总线 数据总地址总线

现场总线设计报告

# 重庆科技学院 课程设计报告 院(系):_电气与信息工程学院专业班级: 测控普2007-01 学生姓名: 黄亮学号: 99 设计地点(单位)__ I502________ __ ______ 设计题目:__基于WinCC和S7-300的温度测控系统__ * 完成日期:2010年 12 月 10 日 指导教师评语: _______________________________________ __________________________________________________________________________________ __________________________________________________________________________________ ________________________________ __________ _ 成绩(五级记分制):______ __________ 指导教师(签字):________ ________ <

目录

1课程设计任务书 设计题目:基于WinCC和S7-300的温度测控系统 教研室主任:指导教师:胡文金、刘显荣 2010 年 11月 26 日

2温度控制对象概述 温度是流程工业中极为常见的热工参数,对它的控制也是过程控制的一个重点。随着生产力的发展和对温度控制精度要求的不断提高,温控系统的控制技术得到了迅速发展,能否成功地将温度控制在所需范围内,关系到整个活动的成败,由于控制对象的多样性和复杂性,导致采用的温控手段的多样性,且控制对象普遍具有时间常数大、纯滞后时间长、时变性较明显等特点,给控制带来一定难度。 在本次设计中采用的是TKPLC-2型温度加热器。 功能特点与技术参数 TKPLC-2型温度加热器是包括三个模块,电压驱动模块、电阻丝加热模块以及电流输出模块,温度加热器功率为50W。电压输入为0-5V,电流采用标准的DDZⅢ型4-20mA输出信号,温度传感器采用Pt100,测温范围0-200℃,Pt100采用电桥连接。电阻丝温度变化大概为0-100℃,因此满足实验的要求。 控制手段 温度控制对象由于存在比较大的滞后,控制快速性以及控制精度较难权衡,因此控制比较复杂。针对各种温度控制对象,已经有了各种不同的温度控制方法,包括最经典的PID控制算法,模糊控制算法,神经网络控制,最优控制等等,这些控制算法各有各自的特点及优势。 由于实验的条件以及自身的知识水平,采用最经典的PID控制算法作为本次课程设计的核心温度控制算法。整个控制流程为:由温度加热器的自带的温度传感器Pt100实时测量温度,再由温度加热器内部调理电路,将温度信号转换为4-20mA的电流信号,电流信号通过电缆传送到S7300型号PLC的模拟量输入端,通过PLC内部自带的FB58温度控制PID模块控制,然后通过PLC的模拟量输出口采用0-10V(实际程序控制只需输出0-5V)方式电压输出控制温度加热器的加热电压,达到控制温度的目的。此外实验中还通过WinCC组态软件来实时监控温度控制过程,包括实时温度,PID三个参数(Kp、Ti、Td),以及输出控制流量,绘制实时曲线,棒图等。PLC通过DP总线与PC连接,WinCC组态软件通过配置PG接口与PLC连接,达到数据传输的目的。 以此,一个PID温度控制以及实施监控的控制的系统叙述完毕。

习题5-处理器总线时序与系统总线

习题五 处理器总线时序与系统总线 主要内容:处理器总线时序与系统总线。8086/8088CPU 外部引脚信号;8086/8088系统组成和总线时序。 5.1 8086/8088 CPU 有40条引脚,请按功能对它们进行分类? 【答】 按功能可分为:地址总线:AD0~AD15,A16~A19,ALE,BHE; 数据总线:AD0~AD15,DEN,DT/R; 控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET. 5.2 8086/8088 有两种工作方式,它们是通过什么方法来实现?在最大方式下其控制信号怎样产生? 【答】MN/MX 引脚接至电源(+5V),则8086CPU 处在最小组态(模式);MN/MX 引脚接地,则8086CPU 处在最大组态(模式)。 在最大模式下,需要用外加电路来对CPU 发出的控制信号进行变换和组合,以得到对存储器和I/O 端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。 5.3 8086/8088 CPU 的地址总线有多少位?其寻址范围是多少? 【答】8086/8088CPU 的地址总线均为20位,.8086/8088CPU 的寻址范围为1MB; 5.4 在 8086/8088CPU 工作在最小模式时, (l )当CPU 访问存储器时,要利用哪些信号? (2)当CPU 访问外设接口时,要利用哪些信号? (3)当HOLD 有效并得到响应时,CPU 的哪些信号置高阻? 【答】(1)当CPU 访问存储器时, 要利用ALE (地址锁存允许信号输出),DEN (数据允许信号), R DT /(数据收发信号),IO M /(存储器/输入输出控制信号输出),RD (读信号输出),WR (写 信号输出),(高8位数据总线充许),NMI (非屏蔽中断输入引腿)。 (2) 当CPU 访问外设接口时,要利用当CPU 访问存储器时,ALE(地址锁存允许信号输出),(数据允许信号)R DT /(数据收发信号),IO M /(存储器/输入输出控制信号输出),RD (读信号输出),WR 写信号输出,高8位数据总线充许,INTA (中断响应信号输出)。 (3)当HOLD 有效并得到响应时,CPU 使地址/数据总线和控制状态线置高阻。 5.5 若8086工作于最小方式,试指出当CPU 完成将AH 中的内容送到物理地址为9100H 的存储单元操作时,以下哪些引脚信号应为低电平:7/S BHE (总线周期的第一部分时间)RD 、WR 、IO M /、R DT /。 【答】 7S ,WR 这两个信号为低电平. 5.6 分析 8086/8088 CPU 最大方式下的读操作时序。 【答】对于存储器读周期,在T1开始,8086发出20位地址信息和 S0~S2状态信息.在 T2期间,8086将AD15~AD0 切换为数据总线,8288发出有效的读存储器命令MRDC.在T3状态开始时,8086采样READY,当READY 有效时进入T4状态,8086读取在数据线上的数据,到此,存储器读操作结束(I/O 读周期与存储器读周期基本相同,只是I/O 接口的速度较慢,通常会在T3后插入TW 等待状态). 5.7 8086/8088 I/O 的读/写周期时序与M 读/写周期的主要差异是什么? 【答】在8086存储器周期中,控制信号M/IO 始终为高电平;而在I/O 周期中,M/IO 始终为低电平。 5.8 8086 CPU 工作在最小模式(单CPU )和最大模式(多CPU )主要特点是什么?有何区别? 【答】最小模式:MN/MX+5V,构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生,系统中的总线控制逻辑电路,减少到最小; 不需总线控制器8288;适用于单一处理机系统。 最大模式:MN/MX 接地,用于大型(中型)8086/8088系统中,系统总是包含有两个或多个

总线和CPU性能

我们先来看一下关于CPU的一些知识: 中央处理器 CPU是电脑的心脏,一台电脑所使用的CPU基本决定了这台电脑的性能和档次。CPU发展到了今天,频率已经到了3.2GHZ。在我们决定购买哪款CPU或者阅读有关CPU的文章时,经常会见到例如外频、倍频、缓存等参数和术语。下面我就把这些常用的和CPU有关的术语简单的给大家介绍一下。 CPU(Central Pocessing Unit) 中央处理器,是计算机的头脑,90%以上的数据信息都是由它来完成的。它的工作速度快慢直接影响到整部电脑的运行速度。CPU集成上万个晶体管,可分为控制单元(Control Unit;CU)、逻辑单元(Arithmetic Logic Unit;ALU)、存储单元(Memory Unit;MU)三大部分。以内部结构来分可分为:整数运算单元,浮点运算单元,MMX单元,L1 Cache单元和寄存器等。 主频 CPU内部的时钟频率,是CPU进行运算时的工作频率。一般来说,主频越高,一个时钟周期里完成的指令数也越多,CPU的运算速度也就越快。但由于内部结构不同,并非所有时钟频率相同的CPU性能一样。 外频 即系统总线,CPU与周边设备传输数据的频率,具体是指CPU到芯片组之间的总线速度。 倍频 原先并没有倍频概念,CPU的主频和系统总线的速度是一样的,但CPU的速度越来越快,倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上,而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为:主频= 外频x 倍频。也就是倍频是指CPU和系统总线之间相差的倍数,当外频不变时,提高倍频,CPU主频也就越高。 缓存(Cache) CPU进行处理的数据信息多是从内存中调取的,但CPU的运算速度要比内存快得多,为此在此传输过程中放置一存储器,存储CPU经常使用的数据和指令。这样可以提高数据传输速度。可分一级缓存和二级缓存。 一级缓存 即L1 Cache。集成在CPU内部中,用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作,L1级高速缓存缓存的容量越大,存储信息越多,可减少CPU与内存之间的数据交换次数,提高CPU的运算效率。但因高速缓冲存储器均由静态RAM组成,结构较复杂,在有限的CPU芯片面积上,L1级高速缓存的容量不可能做得太大。

现场总线控制系统设计

现场总线控制系统设计 发表时间:2019-06-10T16:29:37.333Z 来源:《防护工程》2019年第5期作者:华启国 [导读] 根据IEC61158标准定义:现场总线是指安装在制造或过程区域的现场装置与控制室内的自动装置之间的数字式、串行、多点通信的数据总线。 安徽天康(集团)股份有限公司 摘要:根据笔者开发项目现场总线系统的设计和试运经验,全面介绍了现场总线系统的设计原则和方法。同时也介绍了与现场总线控制系统有关的术语和概念。设计原则主要涉及系统的开放性、有效性、安全性、有效性与安全性平衡以及经济适用性等原则;设计方法包含了设计周期的两个部分———概念设计和详细设计。详细设计主要涉及网络设计、设备选型、系统组态及文档创建等。为同类系统的设计提供了可以借鉴的原则和方法。 关键词:现场总线控制系统;有效性;安全性;设计过程 引言 根据IEC61158标准定义:现场总线是指安装在制造或过程区域的现场装置与控制室内的自动装置之间的数字式、串行、多点通信的数据总线。具有全数字化、全分布、双向传输、自诊断、低成本、开放性、互操作性、智能化等特点,在石油、石化等领域获得了成功的应用。目前现场总线标准尚未统一,市场上主流产品有40种之多。现场总线控制系统的工程设计是根据生产工艺特点从市场上选择一种符合生产要求的现场总线产品并根据设计原则构建现场总线控制系统。笔者根据多年多套现场总线控制系统的设计、安装和试运经验,以苏丹穆格来得油田开发项目所使用的基金会现场总线系统为例,介绍现场总线控制系统的设计原则和设计方法,为现场总线控制系统的设计提供可以借鉴的经验。 1现场总线控制系统设计原则 1.1有效性原则 有效性是回路正常运行时间占总时间的百分比,其目的是尽量减少生产过程的损失。获得高有效性的工程实现方法有分散、诊断和冗余。分散包括网络分散、结构分散、设备物理位置分散、控制回路分散和有限停车等。冗余要求控制器冗余、链路设备冗余、I/O卡件冗余、通信模件冗余、连接介质冗余、变送器冗余和电源冗余等。除此之外,还有冗余分离、备份主设备等辅助备份技术。系统诊断是指设计中对现场总线设备丰富的状态字节和判断能力的利用,从而迅速确定过程问题、故障设备;减少平均修复时间、系统错误停车;实现备份设备间的正确切换等。另外,还有短路保护、本质安全、故障安全等辅助技术。容错是提高系统有效性的重要手段,容错是指系统在出现故障时仍能正常工作,同时又能查出故障的能力。容错包括三种功能:故障检测、故障鉴别、故障隔离。冗余是实现容错的工程方法。提高系统的诊断覆盖率水平,也可以提高系统有效性。有效性不影响系统的安全性,但系统的有效性低可能会导致装置和工厂无法进行正常生产。 1.2 安全性原则 安全性是指系统在规定的条件下和规定的时间内完成规定功能的能力。总线控制系统的安全性原则不同于安全相关系统。工程化的设计方法有现场系统诊断功能的利用、正确组态以及安全联锁功能的分散等。诊断包括通信故障诊断、取代差错检查、通信故障停车以及操作员通知等。正确组态包括设备组态和联锁组态。此处的分散是指将停车联锁功能置于现场总线控制设备或去往阀门定位器的通信中,从而实现安全分散。附加的安全性实现方法还有执行器位置反馈引用、动力源丢失保持以及冗余外输设计中的不一致检查等。 1.3经济适用原则 提高系统的有效性和可靠性,必然增加系统的成本。多余的冗余以及富余的安全等级是一种浪费。科学的设计方法就是根据实际的生产过程,选择合理的系统冗余度。现场总线控制系统具有强大的诊断判断功能,合理地组态,充分地利用可以在提高安全性,增加有效性的前提下,实现设计系统经济适用及够用的原则。 2 现场总线控制系统的设计方法 现场总线控制系统的工程设计与常规控制系统一样分为概念设计和详细设计两个阶段。 2.1 概念设计 现场总线变送器具有多通道和多制式的特点,可实现传统系统中多个变送器的功能。现场总线阀门定位器自带软限位参数,可减少系统的离散输入。现场总线变送器自带控制功能模块,统一了总线系统控制点和测量点。模拟和数字信号在现场总线系统中都以数字信号出现。因此,总线系统对模拟和数字以及输入和输出信号不再区别,工程设计初期不再像传统DCS那样分别计算检测、报警及控制“点”的数量,而只需根据工艺过程对控制系统的要求计算检测和控制设备的总数,并根据设备的物理和逻辑分布确定现场总线系统的初步拓扑结构,通信端口数,链路设备或接口模板数。并以此为基础生成系统设备物资清单。 2.2 详细设计 2.2.1 主站级网络设计 操作员对整个工厂的监视依赖于主站级网络的建立和运行,在控制回路使用位于不同现场级网络的设备时,跨越主站级网络的桥接必须使用。为此,工程设计时操作员站应备份,网络介质应冗余,集线器电源应独立,以确保系统有效性。主站级网络冗余有三个层次:介质冗余、整体网络冗余和以太网设备冗余。介质冗余完全工作在物理介质层,与使用协议无关。设备和端口的冗余是在较介质冗余更高的层次上实施的,与使用协议有关。 2.2.2 现场级网络设计 现场网络的拓扑结构主要有总线型和树形两种。区域内设备密度较低且分布范围较广时宜选用总线拓扑结构。根据设备清单确定现场网络数量,并计算网络端口和现场电源数量。依据选定的拓扑结构和电缆类型选择安装附件,原则上一条支线只连接一台设备。尽可能地让同一回路的设备处于同一网段中,避免不同网段间使用桥接功能,从而提高性能。现场级网络的设计应以贯穿故障条件下对系统影响最小为原则。现代工厂是区域和车间的合理划分,区域应有属于主站级网络的独立子网,子网由路由器相连。即使在冗余控制器或链路系统中,中央控

pc主板常用总线及信号说明

主板上各种信号说明 目录 一、CPU接口信号说明(1#) 二、VGA接口信号说明(2#) 三、AGP接口信号说明(2#) 四、Memory 接口信号说明(3#) 五、HUB 接口信号说明(4#) 六、LAN LINK接口信号说明(4#) 七、EEPROM 接口信号说明(4#) 八、PCI接口信号说明(5#) 九、Serial ATA接口信号说明(6#) 十、IDE 接口信号说明(6#) 十一、LPC接口信号说明(7#) 十二、USB 接口信号说明(7#) 十三、SMBus接口信号说明(7#) 十四、AC-Link接口信号说明(7#) 十五、FDC接口信号说明(8#) 十六、Parallel Port 接口信号说明(9#) 十七、Serial Port 接口数据说明(9#)

一、CPU接口信号说明 1.A[31:3]# (I/O) Address(地址总线) 这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型。 2.A20M# (I) Adress-20 Mask(地址位20屏蔽) 此信号由ICH(南桥)输出至CPU的信号。它是让CPU在Real Mode(真实模式)时仿真8086只有1M Byte(1兆字节)地址空间,当超过1 Mbyte位空间时A20M#为Low,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。 3.ADS# (I/O) Address Strobe(地址选通) 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作。 4.ADSTB[1:0]# (I/O) Address Strobes 这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ[4:0]#和A[16:3]#,ADSTB1#负责A[31:17]#。 5.AP[1:0]# (I/O) Address Parity(地址奇偶校验) 这两个信号主要用对地址总线的数据进行奇偶校验。 6.BCLK[1:0] (I) Bus Clock(总线时钟) 这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。 7.BNR# (I/O) Block Next Request(下一块请求) 这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易。 8.BPRI# (I) Bus Priority Request(总线优先权请求) 这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin 。当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定。总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线的控制权。 9.BSEL[1:0] (I/O) Bus Select(总线选择) 这两组信号主要用于选择CPU所需的频率,下表定义了所选的频率: 10.D[63:0]# (I/O) Data(数据总线) 这些信号线是数据总线主要负责传输数据。它们提供了CPU与NB(北桥)之间64 Bit的通道。只有当DRDY#为Low时,总在线的数据才为有效,否则视为无效数据。 11.DBI[3:0]# (I/O) Data Bus Inversion(数据总线倒置) 这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为Low。这四个信号每个各负责16个数据总线,见下表: 12.DBSY# (I/O) Data Bus Busy(数据总线忙) 当总线拥有者在使用总线时,会驱动DBSY#为Low表示总线在忙。当DBSY#为High时,数据总线被释放。 13.DP[3:0]# (I/O) Data Parity(数据奇偶校验) 这四个信号主要用于对数据总在线的数据进行奇偶校验。 14.DRDY# (I/O) Data Ready(数据准备)

总线型拓扑结构

总线型拓扑结构 用一条公共通信线路连接起来的布线方式称为总线型的拓扑结构如下图所示: 在总线型拓扑结构中,中央公共的通信线路称为总线。各个计算机通过相应的硬件接口直接连接在总线上。任何一台计算机发出的信息可以沿着向两端传播,并且能被网络上的各个计算机所接受。 1.总线型的访问方式 由于所有的计算机共享一条传输的数据链路,所以在总线型网络上一次只能有一台计算机发送信息。总线型拓扑结构的访问控制发射一般采用分布控制,常用的是CSMA/CD与令牌总线型访问控制方式。 对于总线来说,它具有一定的负责能力,因此的长度有一定的限制,因而总线型拓扑结构连接的计算机台数也有一定的限制。为了扩展计算机的台数,需要在网络中添加其他的设备,如中继器等。图:就是一个扩展的总线型网络。 2.总线型的信号发射与终结 在总线型网络中,数据发送到整个网络时,信号将从电缆的一端传到另一端,当信号传递到电路的终端时会发生信号的反射,形成反射信号。这种反射信号是非常有害的,它反射回来后与其它计算机发送的信号相互干扰而导致相互无法被其他计算机识别,从而影响了计算机相互正常的发送和接收,导致网络无法使用。如图:() 为了阻止这种反射相互的蔓延,必须有个装置吸收这种干扰信号。有一种称为终端匹配器的器件能够起这种作用,当然其他的器件也可以。电缆的端口可以与计算机相连,可以与其他的电缆

连接,也可以与中继器等设备相连,这样,它们都不会产生反射,但是电缆不能有自由的端面,一旦有自由端面,信息就会发生发射导致网络无法正常工作。 3.总线型网络的特点 总线型拓扑结构的优点是: (1) 结构简单灵活 (2) 可靠性高 (3) 设备少,费用低。 (4) 安装容易,使用方便。 (5) 共享资源的能力强,便于广播式工作。 (6) 在一定程度上扩充容易,在需要增加新计算机的时候,在总线的任何地方加入都可以。 它的缺点是: 1)故障诊断困难。虽然总线拓扑结构简单,可靠性高,但故障的检测却很不容易。因为这种网络不是集中式控制,故障诊断需要在网络的各个计算机上进行。 2)故障隔离比较困难。在这种结构中,但是如果故障发生在各个计算机内部,这只需要将计算机从总线上去掉,比较容易实现,但是如果介质发生故障,则故障隔离就比较困难。 3)所有的计算机都在一条总线上,发送信息时比较容易发生冲突,故这种结构的网络实时性不强。 4) 总线长度有个限制,如果要继续扩展,需要添加其他设备,比较麻烦。 〔返回〕 星型拓扑结构 星型拓扑结构是以中央节点与各个计算机连接组成的(如下图所示)各个计算机与中央节点是一 种点到点的连接。

内存、主板等与CPU总线带宽之间的关系

文档收集于互联网,已重新整理排版.word版本可编辑.欢迎下载支持. 内存、主板等与CPU总线带宽之间的关系 众所周知,购买电脑时,CPU是第一选择,因为只有选择了它,你才能考虑后续配件。只有选定了CPU,你才能选择适合的主板,有了主板,你才能选择内存、搭配显卡。而它们之间除了能否安装在一起,能否点亮以外,还有什么样的组合关系才能获得第一性价比呢?下面我就来谈谈我的看法。 第一,CPU的FSB(即总线带宽)与主板芯片组的关系。这个总线带宽相当重要,他影响着你对于主板和内存的选择,因为不是主板的接口与CPU的接口相对应就能让机器正常运行,或者能够让机器全效运行的。打个比方说,现有的INTEL E5300是家庭选择的最主力型CPU,它的总线带宽只有FSB800,而目前市场上可选择的主板有X48、NF7i、P45、P43、P35、P31、945GV等。依照FSB的话,如果说最不浪费两者带宽,那么E5300的最佳搭档应该是945GV,因为两者的最大FSB值都是800。但这也并不是说945GV 就是最佳性价比了,因为还要考虑到显卡、内存才能选择最合适的主板。但要说到都不浪费的话,那肯定的说就是945GV了。这也就说明,如果采用X48、P45等高端主板也不是很划算,因为CPU没有足够的带宽来利用主板芯片组提供的高带宽,所以为了独显的PCI-E 2.0接口,最佳选择应为P43。 第二,CPU的FSB与内存带宽间的关系。这里先需要一个计算公式,即:内存带宽(MB/s)=运行频率(MHz)*传输倍率*总线宽度(bit)/8,这样首先计算出内存的总线带宽,再看CPU的,CPU总线带宽的计算方法是“外频×N倍速×64位总线位宽/8”,只要两者的数值越为接近,那也就证明了你的选择没有浪费,也就代表了你选择的配件拥有了最佳的参数性价比(这里不考虑品牌^_^)。 新的I3已经发布了,估计又有不少INTEL粉丝们正在摩拳擦掌,预备购置新机了,但是个人发现市场上现在提供的主板、内存、显卡太杂太乱了,为了不让大家不花冤枉钱,所以逼人收集了一些资料,希望对大家有用。我最后总结下,个人最简单的购机理论,CPU购置资金:主板购置资金:显卡购置资金为1:1(二线品牌):(0.8-1.2),这样的搭配应该属于基本无瓶颈无浪费的机器了。 个人文笔有限,写得不好的地方还欢迎大家踢楼咨询,也欢迎各位高手拍砖。 1文档来源为:从网络收集整理.word版本可编辑.

总线型拓扑结构

总线型拓扑结构 总线型拓扑结构简称总线拓扑,它是将网络中的各个节点设备用一根总线(如同轴电缆等)挂接起来,实现计算机网络的功能。 总线型拓扑结构的数据传输是广播式传输结构,数据发送给网络上的所有的计算机,只有计算机地址与信号中的目的地址相匹配的计算机才能接收到。采取分布式访问控制策略来协调网络上计算机数据的发送,如图1.5所示。 图1.5 主要优点 ①网络结构简单,节点的插入、删除比较方便,易于网络扩展。 ②设备少、造价低,安装和使用方便。 ③具有较高的可靠性。因为单个节点的故障不会涉及整个网络。 主要缺点 ①故障诊断困难。总线型的网络不是集中控制,故障诊断需要在整个网络的各个站点上进行; ②故障隔离困难。当节点发生故障,隔离起来还比较方便,一旦传输介质出现故障时,就需要将整个总线切断; ③易于发生数据碰撞,线路争用现象比较严重。 主要适用于家庭、宿舍等网络规模较小的场所。

星型结构以中央节点为中心,并用单独的线路使中央节点与其他各节点相连,相邻节点之间的通信都要通过中心节点。 星型拓扑采用集中式通信控制策略,所有的通信均由中央节点控制,中央节点必须建立和维持许多并行数据通路。 星型拓扑采用的数据交换方式主要有线路交换和报文交换两种,线路交换更为普遍。 网络的扩展通常是采用增加中央节点的方式,将中央节点级联起来,需要增加的节点再与新中央节点连接。 1. 主要优点 ①易于故障的诊断与隔离。 ②易于网络的扩展。 ③具有较高的可靠性。 2. 主要缺点 ①过分依赖中央节点。 ②组网费用高。 ③布线比较困难。 星型网络是在现实生活中应用最广的网络拓扑,一般的学校、单位都采用这种网络拓扑结构组建他们的计算机网络,如图1.6所示。 图1.6 环型网络

第3章总线与主板

第3章总线与主板 总线(Bus)是供多个部件分时共享的公共信息传送线路,一个系统的总线结构决定了该计算机系统的数据通路及系统结构。它能简化系统设计、便于组织多家厂家进行专业化大规模生产,降低产品成本、提高产品的性能和质量,便于产品的更新换代、满足不同用户需求以及提高可维修性等,因而得以迅速发展。自1970年美国DEC公司在其PDP-11/20小型计算机上采用Unibus以来,各种标准的、非标准的总线纷纷面世。如今,几乎所有的计算机系统中都采用了总线结构。 在微型计算机中,总线以及所连接的部件都安放在主板(Main Board)上。计算机在运行中对于系统内的部件和外部设备的控制都通过主板实现,主板的组成与布局也影响着系统的运行速度、稳定性和可扩展性。 3.1 总线的概念 3.1.1 总线及其规范 总线是由导线组成的传输线束,用来作为在计算机各种功能部件之间传送信息的公共通信干线。 共享、分时和规范是总线的3个基本特点。共享是指多个部件连接在同一组总线上,各部件之间相互交换的信息都可以通过这组总线传送。分时是指同一时刻总线只能在一对部件之间传送信息。 总线是计算机系统模块化的产物,相同的指令系统,相同的功能,不同厂家生产的各功能部件在实现方法上不尽相同,但希望相同的功能部件可以互换使用,这要求各厂家的产品必须遵循一定的规范。这些规范包括如下4个方面。 1. 机械规范 机械规范又称为物理规范,指总线在机械上的连接方式,如插头与插座所使用的标准,包括接插件尺寸、形状、引脚根数及排列顺序等,以便能正确无误地连接。图3.1为计算机中常用的一些总线接插件。 2. 电气规范 电气规范指总线的每一根线上信号的传递方向及有效电平范围、动态转换时间、负载能力等。一般规定送入CPU的信号称为输入信号(IN),从CPU发出的信号称为输出信号(OUT)。例如,地址总线是输出线,数据总线是双向传送,这两类信号线都是高电平有效;·154·

网络拓扑结构大全和图片(星型、总线型、环型、树型、分布式、网状拓扑结构)

网络拓扑结构大全和图片(星型、总线型、环型、树型、分 布式、网状拓扑结构) 网络拓扑结构总汇 星型结构 星型拓扑结构是用一个节点作为中心节点,其他节点直接与中心节点相连构成的网络。中心节点可以是文件服务器,也可以是连接设备。常见的中心节点为集线器。 星型拓扑结构的网络属于集中控制型网络,整个网络由中心节点执行集中式通行控制管理,各节点间的通信都要通过中心节点。每一个要发送数据的节点都将要发送的数据发送中心节点,再由中心节点负责将数据送到目地节点。因此,中心节点相当复杂,而各个节点的通信处理负担都很小,只需要满足链路的简单通信要求。 优点: (1)控制简单。任何一站点只和中央节点相连接,因而介质访问控制方法简单,致使访问协议也十分简单。易于网络监控和管理。 (2)故障诊断和隔离容易。中央节点对连接线路可以逐一隔离进行故障检测和定位,单个连接点的故障只影响一个设备,不会影响全网。 (3)方便服务。中央节点可以方便地对各个站点提供服务和网络重新配置。 缺点: (1)需要耗费大量的电缆,安装、维护的工作量也骤增。 (2)中央节点负担重,形成“瓶颈”,一旦发生故障,则全网受影响。 (3)各站点的分布处理能力较低。

总的来说星型拓扑结构相对简单,便于管理,建网容易,是目前局域网普采用的一种拓扑结构。采用星型拓扑结构的局域网,一般使用双绞线或光纤作为传输介质,符合综合布线标准,能够满足多种宽带需求。 尽管物理星型拓扑的实施费用高于物理总线拓扑,然而星型拓扑的优势却使其物超所值。每台设备通过各自的线缆连接到中心设备,因此某根电缆出现问题时只会影响到那一台设备,而网络的其他组件依然可正常运行。这个优点极其重要,这也正是所有新设计的以太网都采用的物理星型拓扑的原因所在。 扩展星型拓扑: 如果星型网络扩展到包含与主网络设备相连的其它网络设备,这种拓扑就称为扩展星型拓扑。 纯扩展星型拓扑的问题是:如果中心点出现故障,网络的大部分组件就会被断开。 环型结构

CPU系统、总线操作和时序

8086CPU系统、总线操作和时序 第一节 8086的引脚信号与功能 回顾:8086/8088微型计算机的组成、结构及微机系统的工作过程,微机系统的存储器组织及相关概念。 本讲重点:8086/8088CPU的两种工作模式,8086/8088CPU的外部结构,即引脚信号及其功能。 讲授内容: 一、 8086/8088微处理器工作模式及外部结构 1.8086/8088CPU的两种工作模式 为了适应各种使用场合,在设计8088/8086CPU芯片时,就考虑了其应能够使它工作在两种模式下,即最小模式与最大模式。 所谓最小模式,就是系统中只有一个8088/8086微处理器,在这种情况下,所有的总线控制信号,都是直接由8088/8086CPU产生的,系统中的总线控制逻辑电路被减到最少,该模式适用于规模较小的微机应用系统。 最大模式是相对于最小模式而言的,最大模式用在中、大规模的微机应用系统中,在最大模式下,系统中至少包含两个微处理器,其中一个为主处理器,即8086/8086CPU,其它的微处理器称之为协处理器,它们是协助主处理器工作的。 与8088/8086CPU配合工作的协处理器有两类,一类是数值协处理器8087 另一类是输入/输出协处理器8089。 8087是一种专用于数值运算的协处理器,它能实现多种类型的数值运算,如高精度的整型和浮点型数值运算,超越函数(三角函数、对数函数)的计算等,这些运算若用软件的方法来实现,将耗费大量的机器时间。换句话说,引入了8087协处理器,就是把软件功能硬件化,可以大大提高主处理器的运行速度。 8089协处理器,在原理上有点像带有两个DMA通道的处理器,它有一套专门用于输入/输出操作的指令系统,但是8089又和DMA控制器不同,它可以直接为输入/输出设备服务,使主处理器不再承担这类工作。所以,在系统中增加8089

第3章总线与主板

第3章总线与主板 3.1 知 识 要 点 总线(Bus)是由多个部件分时共享的公共信息传送线路。总线结构直接影响计算机各部件之间信息传递的效率。主板又称为主机板(Mainboard)、系统板(Systemboard)和母板(Motherboard),是安装在微型计算机机箱内的一块电路板,其组成和布局,决定了计算机的体系结构,直接影响计算机的性能。所以,本章包含如下内容。 (1)总线及其规范。 (2)总线的分类。 (3)总线的性能指标。 (4)总线的工作原理。 (5)几种标准总线。 (6)主板的组成。 (7)主板的分类。 3.1.1 总线的有关概念 1. 总线的基本特性 (1)机械特性:指总线在机械上的连接方式。 (2)电气特性:指总线的每一根线上的信号传递方向及有效电平范围。 (3)功能特性:描述总线中每一根线的功能。 (4)时间特性:各信号有效的时序关系。 2. 总线的性能指标 (1)总线宽度:数据总线的数量,用b(位)表示。 (2)总线周期:一次总线操作中所用的时间。 (3)总线带宽(标准传输率):在总线上每秒传输的最大字节(B)量,用MB/s表示,即多少兆字节每秒。 (4)总线工作的时钟频率。 (5)多路复用技术。 (6)总线控制方式。 (7)其他指标:除了以上几项外,还有总线的同步方式、信号线数、负载能力和电源电压,能否扩展64位宽度等。

3. 总线分类 1)按照总线传递的内容分类 (1)地址总线(Address Bus,AB):用来传递地址信息。 (2)数据总线(Data Bus,DB):用来传递数据信息。 (3)控制总线(Control Bus,CB):用来传递各种控制信号。 2)按照总线所处的位置分类 (1)片内总线:CPU芯片内部用于在寄存器、ALU以及控制部件之间传输信号的总线。 (2)片外总线:CPU芯片之外,用于连接CPU、内存以及I/O设备的总线。 3)按照总线在系统中连接的主要部件分类 (1)存储总线。 (2)DMA总线。 (3)系统总线。 (4)设备(I/O)总线。 4)按照系统中使用的总线数量分类 (1)单总线结构。 (2)双总线结构。 (3)三总线和多总线结构。 3.1.2 总线的工作原理 分时和共享是总线的两个基本特性。共享是指多个部件连接在同一组总线上,各部件之间相互交换的信息都可以通过这组总线传送。分时是指同一时刻总线只能在一对部件之间传送信息。系统中的多个部件是不能同时传送信息的。 1. 总线通信的定时方式 1)同步通信 同步通信的特点如下。 (1)系统总线设计时使T0、T1、T2、T3都有唯一明确的规定。 (2)采用了公共时钟,每个部件什么时候发送或接收信息都由统一的时钟规定。 (3)传输效率较高,但所有模块都强求一致的统一时限,这种设计缺乏灵活性。 2)异步通信 异步通信的特点如下。 (1)没有公共的时钟,也没有固定的时间标准。

相关主题
相关文档 最新文档