项目五二端口网络 基本要求 1. 掌握二端口网络的概念; 2. 熟悉二端口网络的方程（Z、Y、H、T）及参数; 3. 理解二端口网络等效的概念和计算方法; 4. 理解二端口网络的输入电阻、输出电阻和特性阻抗的定义 重点 ●二端口网络及其方程 ●二端口网络的Z、Y、T(A)、H参数矩阵以及参数之间的相互关系 ●二端口网络的连接方式以及等效 难点 二端口网络的T形和 形等效电路分析计算 任务1 二端口网络方程和参数 1..二端口网络 一个网络，如果有n个端子可以与外电路连接，则称为n端网络，如图5.1(a)所示。 如果有n对端可以与外电路连接，且满足端口条件，则称为n端口网络，如图5.1(b)所示。 仅有一个端口的网络称为一端口网络或单端口网络，如图5.1(c)所示。 只有两个端口的网络称为二端口网络或双端口网络，如图5.1(d)所示。
图5.1 端口网络框图 2.二端口网络Z 方程和Z 参数 1)Z 方程 图5.2 线性二端口网络 图5.3 线性二端口网络 二端口的Z 参数方程是一组以二端口网络的电流1I &和2I &表征电压1U &和2 U &的方程。二端口网络以电流1 I &和2 I &作为独立变量，电压1U &和2 U &作为待求量，根据置换定理，二端口网络端口的外部电路总是可以用电流源替代，如图5.2和图5.3 11111222211222U Z I Z I U Z I Z I ?=+??=+?? &&&&&& 2)Z 参数 Z 参数具有阻抗的性质，是与网络内部结构和参数有关而与外部电路无关的一组参数 11Z 为输出端口开路时，输入端口的入端阻抗； 22Z 为输入端口开路时，输出端口的入端阻抗； 12Z 为输入端口开路时，输入端口电压与输出端口电流构成的转移阻抗； 21Z 为输出端口开路时，输出电压与输入电流构成的转移阻抗。
高速双口RAM IDT7026的原理和应用 作者：合肥电子工程学院刘春生来源：《国外电子元器件》 摘要：IDT7026是美国IDT公司开发研制的高速16k×16bit的双口静态RAM。它可允许两个端口同时进行高速读写数据，内含主/从控制脚，并具有标识器功能。文中介绍了IDT7026的内部组成、功能及原理，并给出具体的应用电路框图。 关键词：双口RAM 高速并行接口信号处理 1 概述 在高速数据采集和处理系统中，随着采样数据量的增大及信息处理任务的增加，对数据传送的要求也越来越高。在系统或模块间如果没有能够高速传送数据的接口，则在数据传送时极易造成瓶颈堵塞现象，从而影响整个系统对数据的处理能力。所以，高速并行数据接口的研制在信息处理系统中占有非常重要的地位。利用高性能双口RAM能够方便地构成各种工作方式的高速数据传送接口，不管是在并行处理网络中的数据共享，还是在流水方式中的高速数据传送中，高性能双口RAM都发挥着重要作用，从而保证数据通路的畅通。 IDT7026是美国IDT公司开发研制的高速16k×16bits的双口静态RAM。它是真正的双口RAM，允许两个（左、右）端口同时读写数据，每个端口具有自己独立的控制信号线、地址线和数据线。可高速存取数据，最快存取时间为15ns，可与大多数高速处理器配合使用，而无需插入等待状态。它具有Master/slave控制脚，可方便地扩展存储容量和数据位宽。IDT7026除具有双端口存取功能外，还具有标识器功能，在数据传送时可构成多种接口形式。 2 IDT及管脚功能组成及管脚功能
IDT7026的内部功能框图如图1所示。 IDT7026的管脚分布如图2所示。各管脚的功能见表1所列。 3 工作原理 3.1 双端口数据存取工作原理 IDT7026的核心部分是用于数据存储的存储器阵列，可为左右两个端口所共用。这样，位于两个端口的左右处理单元就可共享一个存储器。当两个端口对双口RAM存取时，存在以下4种情况：（1）两个端口不同时对同一地址单元存取数据； （2）两个端口同时对同一地址单元读出数据； （3）两个端口同时对一地址单元写入数据；
第十六章(二端口网络)习题解答 一、选择题 1．二端口电路的H 参数方程是 a 。 a ．???+=+=22212122121111U H I H I U H I H U b ． ???+=+=2221212 2 121111I H U H U I H U H I c ．???+=+=2 2222112 122111U H I H U U H I H I d ． ???+=+=22212112121112I H U H I I H U H U 2．图16—1所示二端口网络的Z 参数方程为 b 。 a ．??????---+j1j4j4j43； b ．?? ????----j1j4j4j43； c ．??????--j1j4j4j43； d ．?? ????--+j1j4j4j43 3．无任何电源的线性二端口电路的T 参数应满足 d 。 a ．D A = b ．C B = c ．1=-AD BC d ．1=-BC AD 4．两个二端口 c 联接，其端口条件总是满足的。 a ．串联 b ．并联 c ．级联 d ．a 、b 、c 三种 5．图16—2所示理想变压器的各电压、电流之间满足的关系为 d 。 a ． n u u 121=，n i i =2 1 ； b ． n u u =21，n i i 121-=； c ． n u u 121-=，n i i =2 1； d ． n u u =21，n i i 121=； 二、填空题 1．图16—3（a ）所示二端口电路的Y 参数矩阵为Y = ?? ??? ?--Y Y Y Y ，图16—3 （b ）所示二端口的Z 参数矩阵为Z = ?? ????Z Z Z Z 。
双端口RAM在高速数据采集中的应用 利用传统方法设计的高速数据采集系统由于集成度低、电路复杂，高速运行电路干扰大，电路可靠性低，难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片芯片中，高集成性增强了系统的稳定性，为高速数据采集提供了理想的解决方案。下面以一个高速数据采集系统为例介绍双端口RAM的应用。 该系统要求实现对频率为5MHz的信号进行采样，系统的计算处理需要对信号进行波形分析，信号采样时间为25μs。根据设计要求，为保证采样波形不失真，A／D采样频率用80MHz，采样精度为8位数据宽度。计算得出存储容量需要2K字节。其系统结构框图如图3所示，图4给出了具体电路连接图。
根据设计要求，双端口RAM的LPM_WIDTH参数设置为8，LPM_WIDTHAD 参数设置为11(211=2048)，使用读写使能端及读写时钟。ADCLK、WRCLK和地址发生器的计数频率为80MHz。 A／D转换值对双端口RAM的写时序为顺序写方式，每完成一次A／D转换，存储一次数据，地址加1指向下一单元，因此写地址发生器(RAM_CONTROL)采用递增计数器实现，计数频率与ADCLK、WRCLK一致以保证数据写入时序的正确性。写操作时序由地址和时钟发生器、A／D转换时钟和双端口RAM的写时钟产生。停止采样时AD_STOP有效，写地址发生器停止计数，同时停止对RAM的写操作。将地址发生器的计数值接至DSP总线可以获取采样的首尾指针。地址发生器单元一般用(VHDL)语言编程实现，然后生成符号文件 RAM_CONTROL在上层文件调用。其部分VHDL语言程序如下： 对双端口RAM的读操作采用存储器映像方式，其读出端口接DSP的外扩RAM 总线，DSP可随机读取双端口RAM的任一单元数据，以方便波形分析。由于
二端口网络 重点：两端口的方程和参数的求解 难点：二端口的参数的求解 本章与其它章节的联系： 学习本章要用到前几章介绍的一般网络的分析方法。 预备知识： 矩阵代数 §16.1 图的矩阵表示 1. 二端口网络 端口由一对端钮构成，且满足端口条件：即从端口的一个端钮流入的电流必须等于从该端口的另一个端钮流出的电流。当一个电路与外部电路通过两个端口连接时称此电路为二端口网络。在工程实际中，研究信号及能量的传输和信号变换时，经常碰到图 16.1 所示的二端口网络。 图 16.1(a)放大器 图 16.1(b) 滤波器 图 16.1(c) 传输线 图 16.1（d ）三极管 图 16.1（e ）变压器 注意： 1）如果组成二端口网络的元件都是线性的，则称为线性二端口网络；依据二端口网络的二个端口是否服从互易定理，分为可逆的和不可逆的；依据二端口网络使用时二个端口互换是否不改变其外电路的工作情况，分为对称的和不对称的。 2）图16.2(a)所示的二端口网络与图(b)所示的 四端网络的区别。 图 16.2（b ）四端网络
图 16.2（a）二端口网络 3）二端口的两个端口间若有外部连接， 则会破坏原二端口的端口条件。若在图 16.2(a)所示的二端口网络的端口间连接 电阻 R 如图16.3所示，则端口条件破坏， 因为 图 16.3 即1-1'和2-2'是二端口，但3-3'和4-4'不是二端口，而是四端网络。 2. 研究二端口网络的意义 1）两端口应用很广，其分析方法易推广应用于 n 端口网络； 2）可以将任意复杂的图16.2（a）所示的二端口网络分割成许多子网络（两端口）进行分析，使分析简化； 3）当仅研究端口的电压电流特性时，可以用二端口网络的电路模型进行研究。 3. 分析方法 1）分析前提：讨论初始条件为零的无源线性二端口网络； 2）….. 3）分析中按正弦稳态情况考虑，应用相量法或运算法讨论。 §16.2 二端口的参数和方程 用二端口概念分析电路时，仅对端口处的电压电流之间的关系感兴趣，这种关系可以通过一些参数表示，而这些参数只决定于构成二端口本身的元件及它们的连接方式，一旦确定表征二端口的参数后，根据一个端口的电压、电流变化可以找出另一个端口的电压和电流。 1.二端口的参数 线性无独立源的二端口网络，在端口上有 4 个物理量 ，如图16.4所示。在 外电路限定的情况下，这 4 个物理量间存在着通过两端口网络来表征的约束方程，若任取其中的两个为自变量，可得到端口电压、电流的六种不同的方程表示，即可用六套参数描述二端口网络。其对应关系为：
3.6 双口RAM和多模块存储器 CPU和主存储器的速度不匹配问题一直以来都是计算机系统发展的障碍，到现在，这个问题变得越来越严重，以至于主存的存储速度成为了计算机系统的瓶颈。为了解决这一瓶颈，尝试了多种办法，除通过寻找高速元件来提高访问速度外，还可以通过采用双口RAM和多模块存储器，使在一个存取周期内可以并行地读写多个字，从而提高存储器的访问速度。 1．双口RAM 双口RAM是因同一个RAM具有两组相对独立的读写控制线路而得名，它可以进行并行的独立操作。可以说双口RAM是具有两个独立端口的存储器，而每个端口又具有各自的地址线、数据线和控制线，可以对存储器中任何位置上的数据进行独立的存取操作。 双口RAM是常见的共享式多端口存储器，其最大的特点是存储数据共享。它允许两个独立的CPU或控制器同时异步访问存储单元。既然数据共享，就必须存在访问仲裁控制，否则就会出现错误或冲突。两个端口对同一内存操作有4种情况： ① 两个端口不同时对同一地址单元存取数据； ② 两个端口同时对同一地址单元读出数据； ③ 两个端口同时对同一地址单元写入数据； ④ 两个端口同时对同一地址单元，一个写入数据，另一个读出数据。 在第①、第②种情况时，两个端口的存取不会出现错误，第③种情况会出现写入错误，第④种情况会出现读出错误。为避免第③、第④种错误情况的出现， 双口RAM设计有硬件“”功能输出，其工作原理如下。 当左、右端口不对同一地址单元存取时，可正常存取；当左、右端口对同一地址单元存取时，有一个端口的禁止数据的存取。此时，两个端口中，哪个存取请求信号出现在前，则其对应的允许存取；哪个存取请求信号出现在后，则其对应的禁止其写入数据。 需要注意的是，两端口间的存取请求信号出现时间要相差在5ns以上，否则仲裁逻辑无法判定哪一个端口的存取请求信号在前；在无法判定哪个端口先出现存取 请求信号时，控制线和只有一个为低电平，不会同时为低电平。这样，就能保证对应于的端口能进行正常存取，对应于的端 口不存取，从而避免双端口存取出现错误。 2．多模块存储器 顾名思义，多模块存储器是指由多个模块组成的存储器，不过这些模块具有相同的容量和存取速度，各模块都有独立的地址寄存器、数据寄存器、地址译码、驱动电路和读/写电路，它们既能并行工作，又能交叉工作。
双口ＲＡＭ 1．模块功能： 双口RAM模块主要采用IDT7132等器件，它是一种特殊的数据存储芯片，它既可以用于单片机存储大容量的数据，也可以以双口RAM为共享存储器来实现两个处理器之间的通信和数据传输。双口RAM的优点是提供了两条完全独立的端口，每个端口都有完整的地址、数据和控制总线，允许两个CPU对双端口存储器的同一单元进行同时存取；具有两套完全独立的终端逻辑来实现两个CPU 之间的握手控制信号；具有两套独立的“忙”逻辑，保证两个CPU同时对同一单元进行读/写操作的正确性。对于单个CPU而言，双口RAM同普通RAM没有什么明显的区别。 本模块原理图见图１。
图１
3．主要器件： (1)IDT7132： (a)器件功能： IDT7132是高速2k*8端口静态RAM，可提供图2.1.3 IDT7132引脚图 两个拥有独立的控制总线、地址总线和I/O总线端口，允许CPU独立访问内部的任何存储单元。当/CE 引脚出现下降沿时，选中DPRAM即可通过控制OE 或R/W来访问内部存储单元。 (b) 器件引脚： IDT7132的引脚图如图2所示。 /CE、/CER：（左、右）片选控制信号。 R/WL、R/WR：（左、右）读写控制信号。 /OEL、/OER：（左、右）使能控制信号。 /BUSYL、/BUSYR：（左、右）繁忙查询控制信号。 A0L—A9L、A0R—A9R：（左、右）地址总线。 I/O0L—I/O7L、I/O0R—I/O7R：（左、右）输入/ 输出总线。 VCC：电源。 (c) 工作原理： IDT7132的工作时序如图3所示。它与RAM的 读写时序非常类似。当CPU选中DPRAM时/CE引 脚出现下降沿，当控制线/OE为高且R/W 为低时，CPU对内部存储单元进行写操作；而当控 制线OE为低且R/W为高时，CPU对内部存储单元 进行读操作。当外部CPU通过两个端口对双口RAM 内部的同一个存储单元进行操作时，系统将出现竞 图 2 争。这种竞争一般有如下两种模式： （1）如果两个端口的总线访问地址相同，并先于片选信号/CE有效，则片内逻辑将在CEL与CER之间发生竞争。 （2）如果两个端口的片选信号CE在地址信号有效之前变低，则片内控制逻辑将在地址信号到达时发生竞争。 为避免因竞争而导致的通 讯失败，设计者提出了意下 三种常见的解决方案。（1） 设置标志位：在开辟数据通 讯区的同时，可通过软件方 法在某个固定 的存储单元设立标 志位。这种方法要求 两端CPU每次访问双图 3 口RAM之前，必须查询、测试和设置标志位，然后再根据标志位的 状态决定是否可以访问数据区；有的双口RAM本身就具有专用的一 个或多个硬件标志所存器和专门的测试和设置指令，可直接对标志位 进行读/写操作。这种方法通常用在多个处理器共享一个存储器块时。
《电路原理》 实验报告 实验时间： 2012/5/22 一、实验名称二端口网络的研究 二、实验目的 1．学习测定无源线性二端口网络的参数。 2．了解二端口网络特性及等值电路。 三、实验原理 1．对于无源线性二端口（图 6-1）可以用网络参数来表征它的特征，这些参数只决定于二端口网络内部的元件和结构，而与输入（激励）无关。网络参数确定 后，两个端口处的电压、电流关系即网络的特征方程就唯一的确定了。 I 1I 2 2 1无源线性 输入端输出端 U 1二端口网络U 2 1′2′ 图6-1 2．若将二端口网络的输出电压U 2和电流－ I 2作为自变量，输入端电压 U 1和电流 I 1作因变量，则有方程 U 1A 11 U 2A12( I2) I 1A 21 U 2A22( I2) 式中 A11、 A12、 A21、 A22称为传输参数，分别表示为 A 11 U 1 U 2I 20A11是输出端开路时两个电压的比值，是一个无量纲 的量。 A21 I1 A 21 U 2I 20是输出端开路时开路转移导纳。 A 12U 1A 12 I 2U20是输出端短路时短路转移阻抗。
I 1 A 22 A 22 是输出端短路时两个电流的比值，是一个无量纲的 I 2 U 20 量。 可见， A 参数可以用实验的方法求得。当二端口网络为互易网络时，有 A 11 A 22 A 12 A 211 因此，四个参数中只有三个是独立的。如果是对称的二端口网络，则有 A 11 A 22 3．无源二端口网络的外特性可以用三个阻抗（或导纳）元件组成的 T 型或 π 型等效电路来代替，其 T 型等效电路如图 6-2 所示。若已知网络的 A 参数， r 3 则阻抗 r 1 、 r 2 、 分别为： r 1 A 11 1 1 r1 r2 2 A 21 A 22 1 r3 r 2 A 21 1' 2' r 3 1 A 21 图 6-2 因此，求出二端口网络的 A 参数之后，网络的 T 型（或 π ）等效电路的参 数也就可以求得。 4．由二端口网络的基本方程可以看出， 如果在输出端 1-1′接电源， 而输出端 2-2′处于开路和短路两种状态时，分别测出 U 10 、 U 20 、 I 10 、 U 1S 、 I 1S 、 I 2S ， 则就可以得出上述四个参数。 但这种方法实验测试时需要在网络两端， 即输入端和输出端同时进行测量电压和电流，这在某种实际情况下是不方便的。 在一般情况下， 我们常用在二端口网络的输入端及输出端分别进行测量的方法来测定这四个参数，把二端口网络的 1-1′端接电源，在 2-2′端开路与短路的情况下，分别得到开路阻抗和短路阻抗。 R 01 U 10 A 11 , R S1 U 1S A 12 I 10 I 2 A 21 I 1 S U 2 A 22 再将电源接至 2-2′端，在 1-1′端开路和短路的情况下，又可得到： U 20 A 22 , U R 02 A 21 R S 2 I 20I 1 0 I 2S A 12 2S U 10 A 11
目录 1.绪论 (2) 1.1课题的提出 (2) 1.2 双端口RAM概述 (2) 1.3本论文主要研究的内容 (4) 2. 基于双端口RAM的单片机间通信概述 (4) 2.1双端口RAM的发展过程、存储原理 (4) 2.1.1.双端口RAM的发展过程 (4) 2.1.2.双端口RAM的基本存储原理 (5) 2.1.3.双端口RAM的中断逻辑功能 (6) 2.1.4.标识器逻辑及主/从模式 (6) 2.2双端口RAM的应用 (7) 2.3接口电路实现方案概述 (8) 2.3.1. 基于CY7C133双口RAM (8) 2.3.2. ISA总线与IDT7025的接口 (9) 2.3.3. IDT7026实现高速并口缓存的接口电路 (10) 2.4初期主要元器件的选择 (11) 2.6双口RAMIDT7005S概述 (11) 2.7其它主要器件概述 (17) 3.系统硬件接口及实现 (18) 3.1引言 (18) 3.2 89C52单片机简介 (18) 3.3 单片机与双口RAM的接口电路简介 (23) 3.4硬件的调试 (26) 4.系统软件及实现 (27) 4.1引言 (27) 4.2双口RAM的地址空间分配和旗语、中断逻辑 (28) 4.3软件主要部分流程图 (30) 4.4系统主要模块程序说明 (33) 5.结论 (41) 主要参考文献： (42)
1.绪论 1.1课题的提出 在一些应用系统的通信设计中，PC机与单片机间常常采用串行异步通信方式。因为这种通信方式，硬件电气连接简单在PC机上针对串口编程方便。但是串行异步通信受传输速率的限制，通常最高波特率设定在9 600 b／s左右。采用串行同步方式可提高传输率，但需在PC机上扩展设备。如果所设计的数据采集系统，其数据传输速率要求达到60 kb／s以上，采用串行异步通信远远不能满足这个要求。随着采集数据量的增大以及数据处理任务的增加，对数据传送的要求也越来越高，依靠单片机的自带串口实现数据的串行传输已经无法满足要求，在系统或模块间必须要能够进行高速的并行数据传输。与串行通信相比，采用双端口RAM (简称DRAM)不仅数据传输速度高，而且抗干扰性能好。高性能的双端口RAM能够方便的构成各种工作方式下的高速数据传送介质，解决数据传输低速的瓶颈问题。无论是并行处理网络中的数据共享，还是流水线方式的高速数据传输，双端口RAM都可以发挥重要作用，从而保证数据通路的畅通。 1.2 双端口RAM概述 双端口RAM不同于一般的RAM，但仍然是存储数据的器件，因此基于双端口RAM的通信实际上利用双端口RAM实现数据的共享，在共享的基础上实现交互就是通信了。因此双端口RAM实现两个单片机间数据的共享和
实验题目双口RAM的仿真与综合 一、实验内容 1、写出双口RAM的设计模块以及激励，并对它进行仿真与综合； 2、双口RAM的端口有写时钟控制端口wr_clk、写始能端口wr_en、数据输 入端口data_in、写地址端口wr_addr、读时钟端口rd_clk、读始能端 口rd_en、读地址端口rd_addr以及输出端口data_out； 3、进一步熟悉QuartusII软件和modelsim软件的功能及环境。 4、学会使用modelsim软件进行前仿真，使用QuartusII软件进行综合进 而在modelsim软件环境下进行后仿真。 二、详细设计 设计步骤如下： 1、设计一个双口RAM，有写时钟控制端口wr_clk、写始能端口wr_en、数 据输入端口data_in、写地址端口wr_addr、读时钟端口rd_clk、读始 能端口rd_en、读地址端口rd_addr以及输出端口data_out； 2、编译，查找错误，进入仿真环境进行前仿真； 3、在QuartusII软件环境下进行综合，得出布线图； 4、在modelsim软件环境下进行后仿真。 5、根据仿真结果分析，最后得出结论。 三、仿真结果 （1）前仿真的结果如下： 由仿真结果可得出双口RAM，有写时钟控制端口wr_clk、写始能端口wr_en、数据输入端口data_in、写地址端口wr_addr、读时钟端口rd_clk、读始能端口rd_en、读地址端口rd_addr以及输出端口data_out。开始在没有数据输入时，输出数据为不确定态。接下来给出地址依据地址寻找数据，在写始能端有效时写
入数据并在读始能有效时才读出数据，及输出数据。 （2）后仿真结果如下： 经过综合得出后仿真结果可以得出输出数据存在一定的时延，数据在输出时必须经过一定时间后才能有稳定的输出，可见前仿真比较稳定，后仿真有延时，更接近实际。 （3）查看设计对应的寄存器传输级视图： （4）在modelsim环境下仿真时的芯片图如下： 此图为地址为3时写入数据34，并读出数据为34的电路仿真图
1 二端口网络理论 网络理论是一种非常普遍的处理问题的方法，它把系统用一个由若干端口对外的未知网络表示。微波网络理论是微波工程强有力的工具，主要研究微波网络各端口的物理量之间的关系，实际的微波/射频滤波器也是用网络分析仪进行测量。微波网络分为线性与非线性，有源与无源，有耗与无耗，互易与非互易。 双口元件[18][19][20]是在微波工程中应用最多的一种元件，主要有滤波器、移相器、衰减器等。与单口元件相似，双口元件一般采用网络理论进行分析，但是，值得指出的是元件的网络参数本身还是需要用场论方法求得，或者实际测量得到，从这个意义上讲，场论是问题的内部本质，而网络则是问题的外部特性。 几乎所有的微波元件都可以由一个网络来代替，并且可以用网络端口参考面上的变量来描述其特性（在传输线上端口所在的位置，与能流方向垂直的横截面通常称为“参考面”）。选择参考面的原则是在该参考面以外的传输线上只传输主模。 微波网络有不同的网络参量：阻抗参量Z 、导纳参量Y 和A 参量反映的是参考面上电压与电流的关系；散射参量S 、传输参量T 反映的是参考面上归一化入射波电压和归一化反射波电压之间的关系。在微波频率下，阻抗参量Z 、导纳参量Y 和A 参量不能直接测量，所以引入散射参量S 和传输参量T 。利用S 参数，射频电路设计者可以在避开不现实的终端条件以及避免造成待测器件损坏的前提下，用两端口网络的分析方法来确定几乎所有射频器件的特征，故S 参量是微波网络中应用最多的一种主要参量。 图2.5 二端口网络示意图 S 参量是根据某端口上接匹配负载的情况下所得到的归一化波来定义的。设a n 表示第n 个端口的归一化入射波电压，b n 表示第n 个端口的反射波归一化电压。 U 1 U 2
library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity DPRAM_TEST is port (clk:in std_logic; data_out:out std_logic_vector(7 downto 0); scan:out std_logic_vector(7 downto 0) ); end DPRAM_TEST; architecture ONE of DPRAM_TEST is signal rdaddress1,wraddress1,q1: STD_LOGIC_VECTOR (3 DOWNTO 0); signal rden1,wren1:STD_LOGIC ; signal rdaddress2,wraddress2,q2: STD_LOGIC_VECTOR (3 DOWNTO 0); signal rden2,wren2:STD_LOGIC ; signal clk1hz,clk1khz,clk16_1s:std_logic; signal address:std_logic_vector(3 downto 0):="0000"; signal address_en:integer range 0 to 20; signal data:std_logic_vector(3 downto 0):="0000"; signal cnt1:integer range 0 to 3; signal scan1:std_logic_vector(7 downto 0); signal data_en:integer range 0 to 9; signal q1_en:integer range 0 to 9; signal q1_en2:integer range 0 to 9; signal q2_en:integer range 0 to 9; signal q2_en2:integer range 0 to 9; component RAM1 PORT ( clock : IN STD_LOGIC ; data : IN STD_LOGIC_VECTOR (3 DOWNTO 0); rdaddress : IN STD_LOGIC_VECTOR (3 DOWNTO 0); rden : IN STD_LOGIC := '1'; wraddress : IN STD_LOGIC_VECTOR (3 DOWNTO 0); wren : IN STD_LOGIC := '1'; q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) ); end component ;
实验五 双口网络测试 一、实验目的 1. 加深理解双口网络的基本理论。 2. 掌握直流双口网络传输参数的测量技术。 二、原理说明 对于任何一个线性网络，我们所关心的往往只是输入端口和输出端口的电压和电流之间的相互关系，并通过实验测定方法求取一个极其简单的等值双口电路来替代原网络，此即为“黑盒理论”的基本内容。 1. 一个双口网络两端口的电压和电流四个变量之间的关系， 可以用多种形式的参数方程来表示。本实验采用输出口的电压U 2和电流I 2作为自变量，以输入口的电压U 1和电流I 1作为应变量，所得的方程称为双口网络的传输方程，如图1所示的无源线性双口网络（又称为四端网络）的传输方程为： U 1＝AU 2＋BI 2； I 1＝CU 2＋DI 2。 式中的A 、B 、C 、D 为双口网络的传输参数，其值完全决定于网络的拓扑结构及各支路元件的参数值。这四个参数表征了该双口网络的基本特性，它们的含义是： U 1O A ＝ ── （令I 2＝0，即输出口开路时） U 2O U 1s B ＝ ── （令U 2＝0，即输出口短路时） I 2s I 1O C ＝ ── （令I 2＝0，即输出口开路时） U 2O I 1s D ＝ ── （令U 2＝0，即输出口短路时） 图 1 I 2s 由上可知，只要在网络的输入口加上电压，在两个端口同时测量其电压和电流，即可求出A 、B 、C 、D 四个参数，此即为双端口同时测量法。 2. 若要测量一条远距离输电线构成的双口网络， 采用同时测量法就很不方便。这时可采用分别测量法，即先在输入口加电压，而将输出口开路和短路，在输入口测量电压和电流，由传输方程可得： U 1O A R 1O ＝ ──＝──（令I 2＝0，即输出口开路时） I 1O C U 1s B R 1s ＝ ──＝──（令U 2＝0，即输出口短路时） I 1s D 然后在输出口加电压，而将输入口开路和短路，测量输出口的电压和电流。此时可得 U 2O D R 2O ＝ ──＝──（令I 1＝0，即输入口开路时） I 2O C U 2s B R 2s ＝ ──＝ ──（令U 1＝0，即输入口短路时） I 2s A R 1O ，R 1s ，R 2O ，R 2s 分别表示一个端口开路和短路时另一端口的等效输入电阻，这四个参数中只有三个是独立的（∵ AD －BC ＝1）。至此，可求出四个传输参数： A ＝)/(221S O O R R R ， B ＝R 2S A ， C ＝A/R 1O ， D ＝R 2O C 3. 双口网络级联后的等效双口网络的传输参数亦可采用前述的方法之一求得。 从理论 U 1I 1U 2 I 2++
双口RAM [ 2008-9-4 9:30:00 | By: sophialee ] 在测控、仪器仪表、语音信号处理和图像通信领域中往往需要多处理器分工完成数字信号处理（DSP）算法和与外部系统的通信、控制、数据采集和人机接口功能。在多机系统中，CPU之间的通信常采用以下几种方式：（1）串行通信。这种方式相对简单，由于受到波特率的限制，在不同档次单片机之间需要通信业务大的场合得不到很好的通信效果。（2）并行通信。利用CP U的I/O功能在CPU之间增加缓冲器或锁存器实现双机通信。通信性能较串行通信有所提高，但仍然得不到理想的效果。（3）利用共享式存储器实现。DMA方式就是其中的一种，能够达到数据的高速传输，但不能同时访问存储器，CPU必须等待总线，而且有些CPU不支持DMA功能。另一种是利用多端口存储器，双口RAM和FIFO是常用的两种多端口的存储器，允许多CPU同时访问存储器，大大提高了通信效率，而且对CPU没有过多的要求，特别适合异种CPU之间异步高速系统中。因此，受到硬件设计者的青睐。 一、两种多端口存储器 1.双口RAM的仲裁控制 双口RAM是常见的共享式多端口存储器，以图1所示通用双口静态RAM为例来说明双口RAM的工作原理和仲裁逻辑控制。双口RAM最大的特点是存储数据共享。图1中，一个存储器配备两套独立的地址、数据和控制线，允许两个独立的CPU或控制器同时异步地访问存储单元。既然数据共享，就必须存在访问仲裁控制。内部仲裁逻辑控制提供以下功能：对同一地址单元访问的时序控制；存储单元数据块的访问权限分配；信令交换逻辑（例如中断信号）等。 （1）对同一地址单元访问的竞争控制 如果同时访问双口RAM的同一存储单元，势必造成数据访问失真。为了防止冲突的发生，采用Busy逻辑控制，也称硬件地址仲裁逻辑。图2给出了地址总线发生匹配时的竞争时序。，此处只给出了地址总线选通信信号先于片选脉冲信号的情况，而且，两端的片选信号至少相差tAPS ——仲裁最小时间间隔（IDT7132为5ns），内部仲裁逻辑控制才可给后访问的一方输出Busy 闭锁信号，将访问权交给另一方直至结束对该地址单元的访问，才撤消Busy闭锁信号，将访问权交给另一方直至结束对该地址单元的访问，才撤消Busy闭锁信号。即使在极限情况，两个CP U几乎同时访问同一单元——地址匹配时片选信号低跳变之差少于tAPS，Busy闭锁信号也仅输出给其中任一CPU，只允许一个CPU访问该地址单元。仲裁控制不会同时向两个CPU发Busy闭锁信号。 2）存储单元数据块的访问权限分配 存储单元数据块的访问权限分配只允许在某一时间段内由1个CPU对自定义的某一数据块进行读写操作，这将有助于存储数据的保护，更有效地避免地址冲突。信号量（Semaphore，简称SEM）仲裁闭锁就是一种硬件电路结合软件实现访问权限分配方法。SEM单元是与存储单元无关的独立标志单元，图3给出了一个信号量闭锁逻辑框图。两个触发器在初始化时均使SEM允许输出为高电平，等待双方申请SEM。如果收到一方写入的SEM信号（通常低电平写入），如图3所示，仲裁电路将使其中一个触发器的SEM允许输出端为低电平，而闭锁另一个SEM允许输出端使其继续保持高电平。只有当先请求的一方撤消SEM信号，即写入高电平，才使另一SEM允许输出端的闭
第10章二端口网络 电子技术工程实际应用中，很多电路都是通过端口和外部电路相联的。例如耦合电路、滤波电路、放大电路及变压器等，这些电路都属于二端口网络。尤其在中、大规模集成电路迅速发展的今天，各类功能不同的集成块研制出来的越来越多，这些集成电路往往制造好以后就被封装起来，对外引出多个端钮与外电路连接。对于此类电路一般不考虑电路内部的情况，只对各个端口的功能及其特性予以研究。因此，对端口网络的分析显得日益重要。 本章的学习重点： ●二端口网络的四个基本方程及有关参数； ●二端口网络的T形和Л形等效电路及其它们之间的互换； ●线性二端口网络的输入阻抗、输出阻抗和特性阻抗； ●二端口网络的实际应用。 10．1 二端口网络的一般概念 1、学习指导 （1）二端口网络 本章研究的问题，接触到的很多概念都是从前面研究的二端网络中直接引入的，因此学习本章内容的基础仍是前面学过的电路分析基础知识。二端网络和二端口网络是不同的，二端网络对外引出端子只有两个，两个引出端子满足端口条件：自一个引出端子流入网络的电流恒等于从另一个引出端子上流出的电流。因此，二端网络也称为一端口网络。现在讨论的二端口网络，和二端网络的主要区别就在于它具有四个对外引出端子，即两对满足端口条件的端口。 （2）研究二端口网络的意义 对线性无源二端口网络的分析，是通过对二端口网络端口处电压和电流的测试，找出一组参数来表征该二端口网络的性能，在分析过程中并不涉及网络内部电路的工作状况，即不考虑二端口网络的内部结构如何，由此给实际问题的分析和研究带来了极大的方便，同时，还可以利用这些参数来比较不同的二端口网络在传递电能和信号方面的性能，从而正确评价它们的质量，这就是研究二端口网络的意义。 2、学习检验结果解析 （1）什么是二端口网络？ 解析：有四个端钮的网络叫做四端网络。四端网络中的四个端钮构成两对，如果流入其中 138