当前位置:文档之家› mipi control interface

mipi control interface

mipi control interface
mipi control interface

MIPI? Alliance Specification for

RF Front-End Control Interface

Version 1.10 – 26 July 2011

MIPI Board Approved 2-Nov-2011

Further technical changes to this document are expected as work continues in the RF Front-End Control Working Group

NOTICE OF DISCLAIMER

The material contained herein is not a license, either expressly or impliedly, to any IPR owned or controlled by any of the authors or developers of this material or MIPI?. The material contained herein is provided on an “AS IS” basis and to the maximum extent permitted by applicable law, this material is provided AS IS AND WITH ALL FAULTS, and the authors and developers of this material and MIPI hereby disclaim all other warranties and conditions, either express, implied or statutory, including, but not limited to, any (if any) implied warranties, duties or conditions of merchantability, of fitness for a particular purpose, of accuracy or completeness of responses, of results, of workmanlike effort, of lack of viruses, and of lack of negligence.

All materials contained herein are protected by copyright laws, and may not be reproduced, republished, distributed, transmitted, displayed, broadcast or otherwise exploited in any manner without the express prior written permission of MIPI Alliance. MIPI, MIPI Alliance and the dotted rainbow arch and all related trademarks, tradenames, and other intellectual property are the exclusive property of MIPI Alliance and cannot be used without its express prior written permission.

ALSO, THERE IS NO WARRANTY OF CONDITION OF TITLE, QUIET ENJOYMENT, QUIET POSSESSION, CORRESPONDENCE TO DESCRIPTION OR NON-INFRINGEMENT WITH REGARD TO THIS MATERIAL OR THE CONTENTS OF THIS DOCUMENT. IN NO EVENT WILL ANY AUTHOR OR DEVELOPER OF THIS MATERIAL OR THE CONTENTS OF THIS DOCUMENT OR MIPI BE LIABLE TO ANY OTHER PARTY FOR THE COST OF PROCURING SUBSTITUTE GOODS OR SERVICES, LOST PROFITS, LOSS OF USE, LOSS OF DATA, OR ANY INCIDENTAL, CONSEQUENTIAL, DIRECT, INDIRECT, OR SPECIAL DAMAGES WHETHER UNDER CONTRACT, TORT, WARRANTY, OR OTHERWISE, ARISING IN ANY WAY OUT OF THIS OR ANY OTHER AGREEMENT, SPECIFICATION OR DOCUMENT RELATING TO THIS MATERIAL, WHETHER OR NOT SUCH PARTY HAD ADVANCE NOTICE OF THE POSSIBILITY OF SUCH DAMAGES.

Without limiting the generality of this Disclaimer stated above, the user of the contents of this Document is further notified that MIPI: (a) does not evaluate, test or verify the accuracy, soundness or credibility of the contents of this Document; (b) does not monitor or enforce compliance with the contents of this Document; and (c) does not certify, test, or in any manner investigate products or services or any claims of compliance with the contents of this Document. The use or implementation of the contents of this Document may involve or require the use of intellectual property rights (“IPR”) including (but not limited to) patents, patent applications, or copyrights owned by one or more parties, whether or not Members of MIPI. MIPI does not make any search or investigation for IPR, nor does MIPI require or request the disclosure of any IPR or claims of IPR as respects the contents of this Document or otherwise.

Questions pertaining to this document, or the terms or conditions of its provision, should be addressed to: MIPI Alliance, Inc.

c/o IEEE-ISTO

445 Hoes Lane

Piscataway, NJ 08854

Attn: Board Secretary

Contents

Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii

Figures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vi Tables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . viii Release History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ix

1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 1.1Scope. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 1.2Purpose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 2Terminology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 2.1Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 2.2Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.3Acronyms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 3References. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

4Architecture and Operations Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 4.1Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.1.1Topology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

4.1.1.1Basic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

4.1.1.2Diversity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.1.1.3MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4.1.1.4Dual-Bus Basic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

4.1.1.5Dual-Bus MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.1.2Device Identification. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 4.2Read and Write Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4.2.1RFFE Clock (SCLK). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4.2.1.1Specifications for the Master SCLK Driver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4.2.1.2Specifications for SCLK Input. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

4.2.2RFFE Data (SDATA). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

4.2.2.1Specifications for the SDATA Driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

4.2.2.2Specifications for the SDATA Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4.2.3Read/Write Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

4.2.4Write Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 4.3Operating States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

4.3.1STARTUP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

4.3.2ACTIVE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

4.3.3LOW POWER. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

4.3.4SHUTDOWN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.3.5Exceptional State Transitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

5Physical Layer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 5.1I/O Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.1.1Signaling V oltages. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5.1.2I/O Configuration with Multiple Slaves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 5.2VIO Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

5.2.1Power-On (STARTUP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.2.2Power-Off (SHUTDOWN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

5.2.3Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 5.3Device Characterization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 5.4EMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

5.4.1EMI for Readback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

6Protocol Layer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 6.1Bit Ordering. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 6.2Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

6.2.1Sequence Start Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

6.2.2Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

6.2.2.1Command Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

6.2.2.2Data or Address Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

6.2.2.3No Response Frame. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

6.2.3Parity Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

6.2.3.1Error Detection and Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

6.2.4Bus Park Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 6.3Bus Idle Condition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 6.4RFFE Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 6.5Broadcast Messages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 6.6RFFE Register Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 6.7Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

6.7.1Command Sequence Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

6.7.2Command Sequence Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

6.7.2.1Extended Register Write Command Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . 48

6.7.2.2Extended Register Read Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . 49

6.7.2.3Extended Register Write Long Command Sequence. . . . . . . . . . . . . . . . . . . . . . 51

6.7.2.4Extended Register Read Long Command Sequence. . . . . . . . . . . . . . . . . . . . . . 53

6.7.2.5Register Write Command Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

6.7.2.6Register Read Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

6.7.2.7Register 0 Write Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

6.7.3Half Speed Read Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 6.8Device Enumeration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

6.8.1Slave Device Identifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

6.8.2Unique Slave Identifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

6.8.3Programmable USID. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 6.9Slave Device Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

6.9.1Slave Device Reserved Addresses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

6.9.1.1PRODUCT_ID. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.9.1.2MANUFACTURER_ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.9.1.3USID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.9.1.4PM_TRIG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.9.1.4.1POWER MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.9.1.4.2Trigger Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 6.10Slaves With Delayed Readback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

6.10.1Repeat the Register Read Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

6.10.2Repeat the Register Read Command Sequence with Multiple Register Reads. . . . . 70

6.10.3Pre-Write a Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

6.10.4Use an Extended Register Read Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . 73

7Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 7.1Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

7.1.1Basic Control Related Items . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

7.1.1.1Command Sequence Building . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

7.1.1.2Control Scheduling and Timing Considerations . . . . . . . . . . . . . . . . . . . . . . . . . 76

7.1.2Procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

7.1.2.1Precise Access Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

7.1.2.1.1Write Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

7.1.2.1.2Read Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

7.1.2.2Provisioning of Additional Clocks for Processing. . . . . . . . . . . . . . . . . . . . . . . . 78 7.2Command Sequence Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 7.3Additional Configurations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

7.3.1Multiple Logical Slaves in one Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 7.4DDB in RFFE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 Annex A Additional Information for RFFE Reference (Informative). . . . . . . . . . . 81 A.1Optional Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

A.1.1Optional Reset Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 A.2Estimation of RFFE Bus Load Ranges for Various Configurations. . . . . . . . . . . . . . . 81 Annex B Differences between SPMI and RFFE Specifications . . . . . . . . . . . . . . . . 83

B.1Application Environment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 B.2Detailed Differences between SPMI and RFFE Specifications . . . . . . . . . . . . . . . . . . 83

B.2.1Single Master Operation with Simple Slave Devices.. . . . . . . . . . . . . . . . . . . . . . . . 83

B.2.2No Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

B.2.3No Bus Arbitration Requests by Slave Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

B.2.4Limited Command Sequence Set. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

B.2.5Limited Support for Device Descriptor Block Data . . . . . . . . . . . . . . . . . . . . . . . . . 84

B.2.6Unified Slave Register Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

B.2.7Pull-Down Function in Master Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

B.2.8I/O Drive Strength Classes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

B.2.9High Speed Devices Only . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

B.2.10Explicit Support for Half Speed Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

B.2.11EMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

B.2.12Slave Identifier Allocation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

B.2.13Register Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

B.2.14VIO Sensing for State Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 B.3SPMI Baseline and Compatibility to RFFE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 B.4SPMI Register Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

Figures

Figure 1RFFE Interface and Bus Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 Figure 2Basic Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 Figure 3Diversity Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Figure 4MIMO Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 Figure 5Dual-bus Basic Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 Figure 6Dual-bus MIMO Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Figure 7State Diagram of Programming a New USID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Figure 8Clock Driver Output Waveform Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Figure 9Received Clock Signal Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Figure 10Bus Active Data Transmission Timing Specification . . . . . . . . . . . . . . . . . . . . . . . . 26 Figure 11Bus Park Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 Figure 12Bus Active Data Receiver Timing Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Figure 13Slave State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 Figure 14SDATA Master and Slave I/O Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 Figure 15SDATA Master and Slave I/O Cells for an Non-readback Capable Slave . . . . . . . . 31 Figure 16SCLK Master and Slave I/O Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Figure 17VIO Bus Supply. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 Figure 18VIO External Bus Supply. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Figure 19Slave VIO Digital. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 Figure 20Slave Vreg Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 Figure 21Requirements for VIO-Initiated Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 Figure 22Device Characterization Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 Figure 23Sequence Start Condition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Figure 24Command Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Figure 25Data or Address Frame. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Figure 26No Response Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Figure 27Bus Idle Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Figure 28Slave Register Space, RFFE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Figure 29Extended Register Write Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 Figure 30Extended Register Read Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 Figure 31Extended Register Write Long Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . 53 Figure 32Extended Register Read Long Command Sequence . . . . . . . . . . . . . . . . . . . . . . . . . 55

Figure 33Register Write Command Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 Figure 34Register Read Command Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 Figure 35Register 0 Write Command Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 Figure 36Read Half Speed. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 Figure 37Register Write USID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 Figure 38Extended Register Write USID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Figure 39Low Power Mode Applied to Selected Register Bit Values . . . . . . . . . . . . . . . . . . . 67 Figure 40Repeat the Register Read Command Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 Figure 41Slow Register Read with Multiple Read Command Sequences. . . . . . . . . . . . . . . . . 71 Figure 42Pre-Write a Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Figure 43Using an Extended Register Read Command Sequence . . . . . . . . . . . . . . . . . . . . . . 74 Figure 44Example of Multiple Logical Slaves in Single Device Configuration. . . . . . . . . . . . 79 Figure 45Slave Register Spaces, SPMI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

Tables

Table 1RFFE SCLK Specification. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Table 2Output Timing Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Table 3Clock Input Timing Requirements. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Table 4SDATA Output Timing Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 Table 5SDATA Release Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 Table 6Data Setup and Hold Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Table 7Signaling Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Table 8Static Electrical Characteristics for Signaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 Table 9VIO Supply Pin Requirements. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 Table 10VIO Supply Reset Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Table 11Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Table 12RFFE Supported Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 Table 13Slave Identifiers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Table 14Programmable USID Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 Table 15Slave Register Mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 Table 16Slave PRODUCT_ID Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Table 17PM_TRIG(7:0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Table 18Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Table 19TRIG_REG Definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 Table 20Command Sequence Length In SCLK Cycles as Function of Access Type . . . . . . . 75 Table 21Command Sequence Length Versus Command Sequence Type & Clock Rate . . . . 76 Table 22Command Sequence Lengths Using Half-Speed Read . . . . . . . . . . . . . . . . . . . . . . . 76 Table 23Building DDB Level 1 Block. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 Table 24RFFE Supported Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Table 25SPMI Feature Compatibility Matrix. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

Release History

Date Release Description 2010-05-03v0.80.00Second Draft Review Release

2010-07-29v1.00.00Board-Approved Release

2011-12-05v1.10Board-Approved Release

1Introduction

1The RF Front-End Control Interface (later referred to as RFFE) was developed to offer a common and wide-spread method for controlling RF front-end devices. There are a variety of front-end devices, including Power Amplifiers (PA), Low-Noise Amplifiers (LNA), filters, switches, power management modules, antenna tuners and sensors. These functions may be located either in separate devices or integrated into a single device, depending on the application.

2RFFE should not be confused with the MIPI Alliance DigRF specifications, [MIPI01] and [MIPI02]. DigRF specifies the interface between the baseband and RF ICs, whereas RFFE is mainly an RF front-end-dedicated control interface. The key driver for DigRF is to offer a very high-speed interface for carrying digital RF IQ data and RF control information. RFFE, on the other hand, is targeted purely towards the control of RF front-ends, and therefore does not incorporate the signal paths associated with the front-end devices being controlled. DigRF provides only a point-to-point configuration, and thus requires multiple instantiations for complex configurations. In contrast to DigRF, RFFE supports point-to-multipoint connectivity, thus allowing for the control of complex RF systems comprising multiple front-end devices.

3The trend in mobile radio communications is towards complex multi-radio systems comprised of several parallel transceivers. This implies a leap in complexity of the RF front-end design. Thus, the RFFE bus must be able to operate efficiently in configurations from the simplest one Master and one Slave configuration to potentially multi-Master configurations with tens of Slaves. The emphasis of this version of the specification is on configurations with only one Master, while also providing for future expansion to multiple Master configurations. Future versions of this specification might thus allow more complex configurations that provide for multiple Masters in addition to multiple Slaves.

4RF front-end modules are sometimes developed in process technologies unlike bulk digital CMOS. Diverse technology choices are necessary to meet the functional and performance requirements of the application.

The downside is that suitability for digital design might be quite low. In some of these technologies the implementation of digital logic might be costly, so a prerequisite of the RFFE design was to offer options to reduce Slave control complexity to a minimum (approximately 300 to 500 gates). Simplicity has been a core driver in RFFE development. The RFFE specification, positioned at the low complexity end of all interfaces, is optimized for Master and Slave implementation simplicity without sacrificing a broad set of features.

5One challenge for RFFE is presented by the need in many radio applications for time-accurate control. This is addressed in RFFE by utilizing a relatively high bus clock frequency of 26MHz and by the introduction of time-accurate triggering mechanisms to allow control of timing-critical functions in multiple devices. This is predicated on the expectation that a simple Slave lacks the required timing accuracy, and thus is command-driven.

6The RFFE specification is based on MIPI Alliance Specification for System Power Management Interface (SPMI) [MIPI03] developed by the SPM Working Group. The intention has been to preserve compatibility with SPMI by selection of a reduced SPMI feature set in RFFE. RFFE-specific features have been added to that set. The relevant parts of the SPMI specification are copied into this document to make it a complete stand-alone specification. Compatibility to SPMI might be maintained, depending on the impact to the RFFE Specification, by updating the relevant sections in future releases.

1.1Scope

7The scope of this document is to specify the control interface for RF front-end devices. Analog signal paths required between front-end devices and other elements that control and utilize the devices, are outside the scope of this document.

8 A voltage reference is introduced as part of the control interface. The implementation of this voltage source is

not specified, although a set of electrical characteristics are defined. This document also defines interface-specific procedures, and also provides alternative means to perform certain actions. Implementers may

determine which optional procedures and alternative means are supported by a device. Since a Master implementation supports all options, the functional choices are intended primarily for Slave device implementations.

1.2Purpose

9RFFE provides a low-complexity solution to meet the cost and performance targets of RF front-end components. It offers extensibility from simple configurations with one Slave on a single bus, all the way to complex configurations with many Slaves on a single bus, or distributed on multiple buses. This eases both the RF and front-end module design by requiring a mobile terminal to support only a single control interface.

Ideally, this will lead to a broader range of control-compatible components, and to larger markets for RF front-end devices.

2Terminology

10The MIPI Alliance has adopted Section 13.1 of the IEEE Specifications Style Manual, which dictates use of the words “shall”, “should”, “may”, and “can” in the development of documentation, as follows:

11The word shall is used to indicate mandatory requirements strictly to be followed in order to conform to the Specification and from which no deviation is permitted (shall equals is

required to).

12The use of the word must is deprecated and shall not be used when stating mandatory requirements; must is used only to describe unavoidable situations.

13The use of the word will is deprecated and shall not be used when stating mandatory requirements; will is only used in statements of fact.

14The word should is used to indicate that among several possibilities one is recommended as particularly suitable, without mentioning or excluding others; or that a certain course of

action is preferred but not necessarily required; or that (in the negative form) a certain

course of action is deprecated but not prohibited (should equals is recommended that).

15The word may is used to indicate a course of action permissible within the limits of the Specification (may equals is permitted).

16The word can is used for statements of possibility and capability, whether material, physical, or causal (can equals is able to).

17All sections are normative, unless they are explicitly indicated to be informative.

18Numbers are decimal unless otherwise indicated. A prefix of 0x indicates a hexadecimal number, while a prefix of 0b indicates a binary number.

2.1Definitions

19Address Frame: A series of nine bits with eight bits representing address information and a single parity bit. 20Broadcast: A procedure of sending a Command Sequence to multiple recipients simultaneously using either Broadcast ID or GSID.

21Broadcast ID: A unique GSID defined as 0b0000 addressing all Slaves simultaneously.

22Bus Idle: The RFFE bus is idle when both the SCLK and SDATA are at a logic level zero between the end of

a Command Sequence.

23Bus Park Cycle: A single clock cycle that occurs when the SDATA signal control may change between devices during, or at the end of, a Command Sequence.

24Command Frame: A series of thirteen bits with four bits representing a Slave address, eight bits representing an RFFE command and a single parity bit.

25Command Sequence: A bus transaction on the RFFE bus that begins with a SSC, a Command Frame, potentially Data and Address Frames and ends with a Bus Park Cycle.

26Data Frame: A series of nine bits with eight bits of data and a single parity bit.

27Group Slave ID: A 4-bit number assigned to one or more Slaves identifying them on the RFFE bus as a group.

28Full Speed: Operating RFFE bus with a fundamental SCLK frequency between 13MHz and 26MHz.

29Half Speed: Operating RFFE bus with a fundamental SCLK frequency between 32kHz and 13MHz.

30Master: A device on the RFFE bus that drives the SCLK line and controls the transmission of all Command Sequences.

31No Response Frame: A Data or Address Frame that is used when no applicable data is available.

32Slave: A device on the RFFE bus that is not capable of driving the SCLK line, i.e. not a Master.

33Slave ID: A 4-bit number assigned to a Slave. It may be either Unique Slave ID or Group Slave ID.

34Unique Slave ID: Unique 4-bit number assigned to a Slave identifying it on the bus.

2.2Abbreviations

35 e.g.For example (Latin: exempli gratia)

36i.e.That is (Latin: id est)

37High-Z High impedance

38SDATA RFFE data

39SCLK RFFE clock

40SCLKint Internal serial clock used within a Master

41VIO RFFE Bus I/O V oltage Level

2.3Acronyms

423GPP3rd Generation Partnership Project

43ASM Antenna Switch Module

44DDB Device Descriptor Block

45EDGE Enhanced Data-Rates from GSM Evolution

46EGPRS Enhanced General Packet Radio System

47EMI Electromagnetic Interference

48FEM Front-End Module

49GPRS General Packet Radio System

50GSID Group Slave Identifier

51GSM Global System for Mobile Communications

52HSPA High Speed Packet Access

53HW Hardware

54IC Integrated Circuit

55IEEE Institute of Electrical and Electronics Engineers

56ISTO Industry Standards and Technology Organization

57I/O Input/Output

58LSB Least Significant Bit

59LTE Long Term Evolution

60MIMO Multiple Input Multiple Output

61MIPI Mobile Industry Processor Interface

62MSB Most Significant Bit

63PA Power Amplifier

64PCB Printed Circuit Board

65RF Radio Frequency

66RFFE RF Front-End Control Interface

67RFIC Radio Frequency Integrated Circuit

68RX Receiver

69RCS Request Capable Slave

70SA Slave Address

71SW Software

72SID Slave Identifier

73SSC Sequence Start Condition

74SPM System Power Management

75SPMI System Power Management Interface

76TX Transmitter

77UMTS Universal Mobile Telecommunications System 78USID Unique Slave Identifier

3References

79[MIPI01]MIPI Alliance Specification for DigRF SM v4, Version 1.10, MIPI Alliance, Inc., (In Press) 80[MIPI02]MIPI Alliance Specification for Dual Mode 2.5G/3G Baseband/RFIC Interface, Version

3.09.06, MIPI Alliance, Inc., 14December2010

81[MIPI03]MIPI Alliance Specification for System Power Management Interface (SPMI), Version

1.00.00, MIPI Alliance, Inc., 27October2008

82[MIPI04]MIPI Alliance, Inc., Current Members - List of all MIPI Manufacturer IDs, “List of MIPI Manufacturer IDs”, < https://www.doczj.com/doc/d012410653.html,/>

83[MIPI05]MIPI Alliance Specification for Device Descriptor Block (DDB), Version 0.82.01, MIPI Alliance, Inc., 30October2008

84[MIPI06]MIPI Alliance Application Note for RF Front-End Control Interface, Version 1.10, MIPI Alliance, Inc., 15November2011

4Architecture and Operations Overview

85This section is intended to convey an overview of the architecture and operational details of the RFFE interface.

4.1Overview

86RFFE is a two-wire, serial interface intended to be used to connect Radio Frequency ICs (RFIC) of a mobile terminal to their related Front-End Modules (FEM). The RFFE interface enables systems to efficiently control various FEMs in next generation mobile terminals with increased complexity of performance supporting multi-mode, multi-band and multiple antennas, all with a minimum number of wires and pins using a single RFFE bus. It is designed to support existing 3GPP standards such as LTE, EGPRS, UMTS, HSPA, etc. and also other, non-3GPP air interfaces. The RFFE interface is based on MIPI Alliance Specification for System Power Management Interface (SPMI) [MIPI03]. The RFFE interface is intended to be efficient, flexible, and extensible, accommodating many variations in the overlying system design, while providing interoperability at the interface level between compliant RFICs and FEMs. The ability to design one common control interface which may be reused for all of these modules helps reduce front-end complexity, and hence speed up the time-to-market for these terminals.

87Within the mobile terminal, the RFIC is the Master and the FEMs are the Slaves on the RFFE bus. Command Sequences on the bus may only be initiated by the Master. A Slave shall not initiate Command Sequences on the bus. This specification defines the operating states, the Command Sequence set, the physical interface, and the protocol for data communication between RFFE devices on an RFFE bus to insure the compatibility of control and data transfers. The RFFE Command Sequence set includes Slave addressing, control of the Slave operating state, register read from and register write to Slaves, as well as Command Sequences supporting the use of Device Descriptor Block [MIPI05].

88The key pillars of the RFFE design include the following considerations:

89?Minimize the wiring effort in the front-end of a mobile terminal

90?Minimize pin count

91?Ease and optimize control flow

92?Ensure minimal EMI contributions due to RFFE bus

93?Minimize complexity for the Slave

94?Add flexibility and scalability, allowing use of multiple receivers and transmitters simultaneously

95The basic configuration of the RFFE interface and its bus structure are shown in Figure1. As RFFE is based on the SPMI interface it shall have two signals, one serial bidirectional data signal (SDATA) and one clock signal (SCLK) controlled by the Master. Any additional signals present on an RFFE device shall not change the behavior of the RFFE interface protocol or prevent the operation of the RFFE bus described in this specification.

Figure 1RFFE Interface and Bus Structure

4.1.1Topology

4.1.1.1Basic

96Figure2 shows a Basic Configuration of an RFFE bus implementation based on a minimal topology consisting of a RFIC with one RX and one TX path connected to one antenna. The main characteristic of the Basic Configuration is that there is only one RFFE bus where all front-end components are connected. The RFIC is the Master on the RFFE bus and all front-end components act as Slaves. The TX signal path starts at the RFIC and may comprise various outputs for different radio standards or frequency bands. Depending on the detailed architecture these analog outputs may be connected to a set of different gain or power amplifiers, which usually need to be controlled. These gain or power amplifiers may be separate for each output or may also be shared for several outputs. Following the TX direction towards the antenna there are bandlimiting filters, which may be configurable for different scenarios, the antenna switch used to select RX and TX directions as well as different bands, and finally the antenna tuning-module. In addition, these components may be accompanied by various sensors for temperature, power, voltage, etc. and adjustable power supplies for the front-end components like LDOs or DC/DC converters for PAs.

97Complexity in terms of control functionality of these various front-end component types may be different as well as process technology and manufacturing requirements of such components. Therefore, the RFFE bus needs to cover a wide range of configurations and application complexity while simultaneously enabling a small implementation in low density process technologies. The various front-end components also may have very different requirements regarding real time control performance, number of parameters to be controlled, amount and frequency of data to be read back, etc.

98Furthermore, depending on the topology of the system and the use cases to be supported several front-end components may need to receive control information at almost the same time. The absolute number of front-

end components in the overall system is a very important boundary condition since each component needs to be individually addressable.

Figure 2Basic Configuration

4.1.1.2Diversity

99Figure3 shows a topology supporting receive diversity (RxDiv). The primary difference from the basic configuration shown in Figure2 is the additional receive path with a separate antenna connected to one RFIC.

The additional front-end components are connected to the same RFFE bus. This scenario might have increased requirements regarding bandwidth and addressable components for the RFFE bus.

Figure 3Diversity Configuration

4.1.1.3MIMO

100The MIMO configuration shown in Figure4, as compared to the diversity configuration shown in Figure3, represents a further step in terms of complexity for the RFFE bus. Now there are two complete and independent RX and two complete and independent TX paths, which allows MIMO operation. Therefore, the number of front-end components increases again. Higher traffic on the RFFE bus is expected and a higher number of front-end components need to be addressed.

Figure 4MIMO Configuration

4.1.1.4Dual-Bus Basic

101Figure5 shows a topology employing two RFFE busses for receive and transmit front-end devices. The primary difference to the topology in the basic configuration shown in Figure2 is that there are two RFFE busses connected to one RFIC. This configuration supports a higher number of front-end devices and keeps the capacitive load on a single bus low. The dual bus topology also allows reduction of crosstalk from the TX

课程设计说明书--箱体机械加工工艺及夹具设计

( 二 〇 一 六 年 七 月 机械制造技术 课程设计说明书 设计课题: 箱体机械加工工艺及夹具设计 学 生: 韩孝彬 学 号: 2134022503 专 业: 农业机械化及其自动化 班 级: 2013级 指导教师: 赵德金

目录 课程设计任务书 (3) 设计条件: (3) 设计要求: (3) 摘要 (4) 设计说明 (5) 一、零件的分析 (8) 1、零件的特点分析 (8) 2、零件的作用 (8) 二、零件的工艺分析 (9) 三、确定毛胚、绘制毛胚简图 (11) 1、选着毛坯 (11) 2、确定毛坯的尺寸公差和机械加工余量 (11) 3、绘制零件的毛坯简图 (12) 四、拟定箱体的工艺路线 (13) 1、定位基准的选择 (13) 2、零件表面方法的确定 (13) 3、加工阶段的安排 (15) 4、工序的集中与分散 (15) 5、工顺序的安排 (16) 6、确定工艺路线 (16) 五、加工余量、工序尺寸和公差的确定 (18) 1、工序3与工序4----加工底脚面与凸端面的加工余量、工序尺寸和公差的 确定 (18) 2、工序5---粗铣和半精铣上端面加工余量、工序尺寸和公差的确定 (18) 3、工序6,7的---粗铣和半精铣前后端面加工余量、工序尺寸和公差的确定 (19) 4、工序8、9、10、11----粗镗-半精镗-精镗各圆的加工余量、工序尺寸和公 差的确定 (19) 5、工序12、13、15、16----钻各孔的加工余量、工序尺寸和公差的确定 . 20 六、切削用量、时间定额的精算 (21) 1、切削用量的确定 (21) 2、时间定额的预算 (23) 七、夹具总体方案设计 (26) 1、工件装夹方案的确定 (26) 2、其它元件的选择 (26) 3、镗床夹具总图的绘制 (31) 八、总结与体会 (32) 九、致谢 (33) 十、参考文献 (34) 附录:夹具的三维实体图 (36)

机械加工工艺设计说明书

北华航天工业学院 机械制造技术基础课程设计说明书 题目:拨叉零件的机械加工工艺设计及专用夹具设计 学生姓名: ******* 学号:************ 班级: ****** 系别: *********** 专业:机械设计制造及其自动化 指导教师: *************8 成绩:

目录 (一)机械加工工艺设计 1.拨叉零件的工艺分析及生产类型的确定 (1) 1.1拨叉零件的作用 (1) 1.2 拨叉零件的技术要求 (1) 1.3 拨叉零件的生产类型 (1) 2 确定毛坯,绘制毛坯简图 (1) 2.1确定毛坯生产类型 (1) 2.2继续加工余量,工序尺寸及毛坯尺寸的确定 (1) 2.3绘制拨叉铸造毛坯见图 (2) 3、拟定拨叉工艺路线 (2) 3.1定位基准的选择 (2) 3.1.1粗基准的选择 (2) 3.1.2精基准的选择 (2) 3.2 、表面加工方法的确定 (3) 3.3、加工阶段的划分 (3) 3.4、工序的集中与分散 (3) 3.5、工序顺序的安排 (3) 3.6 、工艺路线确定 (4) 4、机床设备及工艺装备的选用 (4) 4.1 、机床设备选用 (4) 4.2 工艺装备的选用 (4) 5、机械加工余量,工序尺寸及公差的确定 (4) 6、切削用量、时间定额的计算 (6) 6.1.工序三:粗-精铣左端面 (6) 6.1.1粗铣左端面至81mm (6) 6.1.2 精铣左端面至80mm,表面粗糙度Ra=3.2um (7) 6.2工序四:钻-扩φ22H12孔 (8) 6.2.1钻φ20孔 (8) 6.2.2扩孔Φ22H12 (10) 6.3工序五:拉内花键孔 (11) 6.4工序六:粗-精铣底槽内侧面和底面 (11) 6.4.1粗铣底槽 (11) 6.4.2精铣底槽 (12)

数控加工工艺课程设计说明书(DOC 22页)

数控加工工艺课程设计说明书(DOC 22页)

《数控加工工艺》课程设计说明书 班级: 学号: 姓名】 指导老师:】

1.设计任务 本次课程设计是通过分析零件图,合理选择零件的数控加工工艺过程,对零件进行数控加工工艺路线进行设计,从而完成零件的数控加工程序的编写。使零件能在数控机床上顺利加工,并且符合零件的设计要求。 2.设计目的。 《数控加工工艺课程设计》是一个重要的实践性教学环节,要求学生运用所学的理论知识,独立进行的设计训练,主要目的有: 1 通过本设计,使学生全面地、系统地了解和掌握数控加工工艺和数控编程的基本内容和基本知识,学习总体方案的拟定、分析与比较的方法。 2 通过对夹具的设计,掌握数控夹具的设计原则以及如何保证零件的工艺尺寸。 3 通过工艺分析,掌握零件的毛坯选择方式以及相关的基准的确定,确定加工顺序。 4 通过对零件图纸的分析,掌握如何根据零件的加工区域选择机床以及加工刀具,并根据刀具和工件的材料确定加工参数。 5 锻炼学生实际数控加工工艺的设计方法,运用手册、标准等技术资料以及撰写论文的能力。同时培养学生的创新意识、工程意识和动手能力。 3.设计要求: 1、要求所设计的工艺能够达到图纸所设计的精度要求。 2、要求所设计的夹具能够安全、可靠、精度等级合格,所加工面充分暴露出来。 3、所编制的加工程序需进行仿真实验,以验证其正确

4.设计内容 4.1分析零件图纸 零件图如下: 1.该零件为滑台工作台,是一个方块形的零件。图中加工轮廓数据充分,尺寸 清晰,无尺寸封闭等缺陷。 2.其中有多个孔有明确的尺寸公差要求和位置公差要求,而无特殊的表面粗糙 度要求,如70+0.1、102+0.1、80+0.1、100+0.1、13.5+0.05、26+0.05.

机械制造工艺设计说明书

湘潭医卫职业技术学院 课 程 设 计 班级: 姓名: 指导教师:刘中华 年月日

课程设计 项目说明书 设计题目:******批量生产机械加工工艺设计专业:*********** 班级:******* 学号:******* 设计者:****** 指导教师:刘中华 完成时间:****** 湘潭医卫职业技术学院医电学院

目录 前言 一、零件的分析 (5) 1、零件的作用 (5) 2、零件的工艺分析 (5) 二、工艺分析 (6) 1、确定生产类型 (6) 2、选择毛坯制造形式 (6) 3、选择定位基准 (6) 4、零件表面加工方法选择 (7) 5、制造工艺路线 (8) 6、确定机械加工余量与毛坯尺寸 (8) 7、加工设备与工艺装备的选择 (10) 8、确定切削用量及基本工时 (11) 总结 参考文献 致谢

前言 本次课程设计是进给箱齿轮轴的设计,这是机械制造工程这门课程的一个阶段总结,是对课堂中学习的基本理论和在生产实习中学到的实践知识的一个实际应用过程。我们在完成课程设计的同时,也培养了我们正确使用技术资料、国家标准、有关手册、图册等工具书,进行设计计算、数据处理、编写技术文件等方面的工作能力,也为我们以后的工作打下了坚实的基础。由于知识和经验所限,设计会有许多不足之处,所以恳请老师给予指导。

设计题目:进给箱齿轮轴零件的机械加工工艺规程 零件的分析 1.零件的作用 题目给定的零件是进给箱齿轮轴,其主要作用是支撑传动零部件,实现回转运动,并传递扭矩和动力,以及承受一定的载荷。齿轮轴零件是将齿轮部分和轴做成一体无需键配合的一种常见机械零件。齿轮轴具备传动效率高、结构紧凑和使用寿命长等一系列优点,是通用机械特别是工程机械传动中的重要零件之一。轴Φ26圆柱面处有圆弧形的键槽和圆孔,主要是通过键和其他部件相连。轴的左端部位为齿轮部分,主要传递运动和动力。 2.零件的工艺分析 从零件图上看,该零件是典型的零件,结构简单,属于阶梯轴类零件,由圆柱面、轴肩、键槽、齿轮等不同形式的几何表面及几何实体组成。其主要加工的表面有以齿轮轴左右端面为中心的Φ60、Φ45、Φ30、Φ29、Φ26、Φ24的外圆柱面,以Φ26的外圆柱面和左右台阶面为中心的加工30×8×4的键槽、Φ8的孔,左右两端的端面,以及齿轮轴左端的齿轮加工。其多数表面的尺寸精度等级在7~11之间,表面粗糙度值为1.6μm~12.5μm,齿轮的精度等级为8。其中位置要求较严格的,主要是保证加工Φ60的外圆柱面与整个齿轮轴的中心轴线的同轴度在Φ0.25范围内,以及保证Φ30的外圆柱面与整个齿轮轴的中心轴线的同轴度在Φ0.02范围内。 通过分析,该零件布局合理,方便加工,我们通过径向夹紧可保证其加工要求,整个图面清晰,尺寸完整合理,能够完整表达物体的形状和大小,符合要求。经过对以上加工表面的分析,对于这几组加工表面而言,我们可先选定粗基准,加工出精基准所在的加工表面,然后借助专用夹具对其他加工表面进行加工,并且保证它们的位置精度。

法兰盘加工工艺设计说明书

目录 序言............................................................ 错误!未定义书签。 1 零件的分析 (1) 零件的作用 (1) 零件的工艺分析 (1) 2 工艺规程设计 (1) 确定毛坯的制造形式 (1) 基面的选择 (2) 制定工艺路线 (2) 机械加工余量,工序尺寸及毛坯尺寸的确定 (2) 3 夹具设计 (5) 问题的提出 (5) 夹具设计 (5) 参考文献 (8)

1 零 件 的 分 析 零件的作用 题目所给定的零件是CA6140车床上的法兰盘(见附图1), 法兰盘起联接作用是车床上的重要零件。 零件的工艺分析 法兰盘是一回转体零件,有一组加工表面,这一组加工表面以Φ20045 .00+为中心 ,包括:两个Φ12.034.0100--mm 的端面, 尺寸为Φ0017.045-mm 的圆柱面,两个Φ90mm 的端面及上面的4个Φ9mm 的透 孔. Φ06.045-mm 的外圆柱面及上面的Φ6mm 的销孔, Φ90mm 端面上距离中心线分别为34mm 和24mm 的两个平面. 这组加工表面是以Φ20045.00+mm 为中心,其余加工面都与它有位置关系,可以先加工它的一个端 面,再借助专用夹具以这个端面为定位基准加工另一端面,然后再加工其它加工表面. 2 工 艺 规 程 设 计 确定毛坯的制造形式 零件材料为HT200,由于零件年产量为1000件,已达到中批生产的水平,而且零件轮廓尺寸不大,故采用金属模铸造,法兰盘因毛坯比较简单,采用铸造毛坯时一般是成队铸造,再进行机械加工。这从提高生产率,保证加工精度上考虑也是应该的。

加工工艺规程及工艺装备设计说明书

机械制造工艺学课程设计实例 机械制造工艺学 课程设计说明书 设计题目设计“推动架”零件的机械加工工艺规程及工艺装备。 生产纲领为中小批量生产。 设计者:_____ 指导老师: XXX XX师范大学 教研室 2009年1月4日

XX师范大学 机械制造工艺学课程设计任务书 题目:设计“推动架”零件的机械加工工艺规程及工艺装备。生产纲领为中小批量生产。 内容:1. 零件图 1张 2. 毛坯图 1张 3. 机械加工工艺过程综合卡片 1套 4. 工艺装备(夹具)主要零件图及画总装图 1套 5. 课程设计说明书 1份 班级:0 5机自国内 学生:_____ 指导老师:XXX 教研室主任:XXXX ___年___月

目录 序言 (4) 一.零件的分析 1零件的作用 (4) 2零件的工艺分析 (4) 二.毛坯制造 1确定毛坯的制造形式 (5) 二.工艺规程设计 1基面的选择 (5) 2制定机械加工工艺路线 (5) 四.机械加工余量、工序尺寸及毛坯尺寸的确定 1.面的加工(所有面) (7) 2.孔的加工 (7) 五.确定切削用量及基本工时 1.工序Ⅰ切削用量及基本时间的确定 (9) 2.工序Ⅱ切削用量及基本时间的确定 (10) 3.工序Ⅲ切削用量及基本时间的确定 (11) 4 .工序Ⅳ切削用量及基本时间的确定 (12) 5.Ⅴ切削用量及基本时间的确定 (13) 6. 工序Ⅵ的切削用量及基本时间的确定 (14) 7.工序Ⅷ的切削用量及基本时间的确定 (15) 8 .工序Ⅸ的切削用量及基本时间的确定 (16) 9. 工序Ⅹ的切削用量及基本时间的确定 (16) 六.夹具的选择与设计 (16) 1.夹具的选择 (17) 2.夹具的设计 (17) 七.选择加工设备 1.选择机床,根据不同的工序选择机床 (18) 八.选择刀具 1. 选择刀具,根据不同的工序选择刀具 (18) 九.选择量具

数控加工工艺设计说明书范本

一、数控车床的刀具夹具及量具 1.数控车床的刀具 在数控机床加工中,产品质量和劳动生产率在相当大的程度上是受到刀具的制约。虽大多数车刀和铣刀等与普通加工所采用的刀具基本相同,但对一些工艺难度较大的零件,其刀具特别是刀具切削部分的几何参数,尚需作特殊处理,才能满足加工要求。 1.1 数控加工对刀具的要求 1.1.1对刀具性能的要求 (1)强度高为适应刀具在粗加工或对高硬度材料的零件加工时,能大切深和快走刀,要求刀具必须具有很高的强度;对于刀杆细长的刀具(如深孔车刀),还应具有较好的抗震性能。 (2)精度高为适应数控加工的高精度和自动换刀等要求,刀具及其刀夹都必须具有较高的精度。如有的整体式立铣刀的径向尺寸精度高达0.005mm等。 (3)切削速度和进给速度高为提高生产效率并适应一些特殊加工的需要,刀具应能满足高切削速度或进给速度的要求。如采用聚晶金刚石复合车刀加工玻璃或碳纤维复合材料时,其切削速度高达100m/min以上;日本UHSl0型数控铣床的主轴转速高达100000r/min,进给速度高达15m/min。 (4)可靠性好要保证数控加工中不会因发生刀具意外损坏及潜在缺陷而影响到加工的顺利进行,要求刀具及与之组合的附件必须具有很好的可靠性和较强的适应性。 (5)耐用度高刀具在切削过程中的不断磨损,会造成加工尺寸的变化,伴随刀具的磨损,还会因刀刃(或刀尖)变钝,使切削阻力增大,既会使被加工零件的表面精度大大下降,同时还会加剧刀具磨损,形成恶性循环。因此,数控加工中的刀具,不论在粗加工、精加工或特殊加工中,都应具有比普通机床加工所用刀具更高的耐用度,以尽量减少更换或修磨刀具及对刀的次数,从而保证零件的加工质量,提高生产效率。 耐用度高的刀具,至少应完成l一2个大型零件的加工,能完成l一2个班次以上的加工则更好。 (6)断屑及排屑性能好有效地进行断屑及排屑的性能,对保证数控机床顺利、安全地运行具有非常重要的意义。 以车削加工为例,如果车刀的断屑性能不好,车出的螺旋形切屑就会缠绕在刀头、工件或刀架上,既可能损坏车刀(特别是刀尖),还可能割伤已加工好的表面,甚至会发生伤人和设备事故。因此,数控车削加工所用的硬质合金刀片上,常常采用三维断屑槽,以增大断屑范围,改善断屑性能。另外,车刀的排屑性能不好,会使切屑在前刀面或断屑槽内堆积,加大切削刃(刀尖)与零件间的摩擦,加快其磨损,降低零件的表面质量,还可能产生积屑瘤,影响车刀的切削性能。因此,应常对车刀采取减小前刀面(或断屑槽)的摩擦系数等措施(如特殊涂层处理及改善刃磨效果等)。对于内孔车刀,需要时还可考虑从刀体或刀杆的里面引入冷却液,并能从刀头附近喷出的冲排结构。 1.1.2对刀具材料要求 这里所讲的刀具材料,主要是指刀具切削部分的材料,较多的指刀片材料。刀具材料必须具备的主要性能:(1)较高的硬度和耐磨性较高的硬度和耐磨性是对切削刀具的一项基本要求。一般情况下,刀具材料的硬度越高,其耐磨性也越好,其常温硬度应在62HRC以上。 (2)较高的耐热性耐热性又称为红硬性,是衡量刀具材料切削性能的主要标志。该性能是指刀具材料在高温工作状态下,仍具有正常切削所必需的硬度、耐磨性、强度和韧性等综合性能。 (3)足够的强度和韧性刀具材料具有足够的强度和韧性,以承受切削过程中很大压力(如重切)、冲击和震动,而不崩刃和折断。 (4)较好的导热性对金属类刀具材料,其导热系数越大,由刀具传出和散发的热量也就越多,使切削温度降低得快,有利于提高刀具的耐用度。 (5)良好的工艺性在刀具的制造过程中,需对刀具材料进行锻造、焊接、粘接、切削、烧结、压力成

输出轴的加工工艺与夹具设计设计说明书(详细)

课程设计说明书 课程名称:机械制造工艺学 题目名称:输出轴加工工艺及夹具设计 班级:20 级专业班 姓名: 学号: 指导教师: 评定成绩: 教师评语: 指导老师签名: 20 年月日

目录 1引言 (2) 1.1 课题设计的目的和意义 (2) 1.2 课题背景知识 (3) 1.2.1 零件的作用 (3) 1.2.2 机械制造工艺相关知识 (3) 2.1 零件的工艺性分析及生产类型确定 (8) 2.1.1 零件的作用 (8) 2.1.2 零件的工艺分析 (9) 2.1.3 确定零件的生产类型 (10) 2.2 选择毛坯种类,绘制毛坯图 (10) 2.2.1 选择毛坯种类 (10) 2.2.2 确定毛坯尺寸及机械加工余量 (11) 2.2.3 绘制毛坯图 (12) 2.3 选择加工方法,拟定工艺路线 (12) 2.3.1 定位基准的选择 (12) 2.3.2 零件表面加工方法的选择 (13) 2.3.3 加工阶段的划分 (13) 2.3.4 工序的集中与分散 (14) 2.3.5 工序顺序的安排 (14) 2.3.6 确定工艺路线 (14) 2.3.7 加工设备及工艺装备选择 (15) 2.3.8 工序间余量和工序尺寸的确定 (16) 2.3.9 切削用量及基本时间定额的确定 (19) 3. 专用夹具设计 (35) 3.1 明确设计要求、收集设计资料 (35) 3.2 确定夹具结构方案 (36) 3.2.1 确定定位方式,选择定位元件 (36) 3.2.2 确定导向装置 (36) 3.2.3 确定工件夹紧方案,设计夹紧机构 (36) 3.2.4 确定夹具总体结构和尺寸 (37) 3.2.5 夹具使用说明 (39) 总结 (39) 参考文献 (40) 致谢...................................................... 错误!未定义书签。英文摘要 (41)

KCSJ-04_轴承座 机械加工工艺规程设计说明书

课程设计说明书 设计题目: KCSJ-04轴承座零件的工艺规程及工艺装备 班级 设计者 学号 指导教师

机械制造工艺学课程设计任务书 题目:轴承座零件的 工艺规程及工艺装备 生产纲领: 4000件 生产类型:批量生产 内容: 1.产品零件图 1张 2.产品毛坯图 1张 3.夹具图 1张 4.零件装配图 1张 5.机械加工工艺过程卡片 1套 6.机械加工工序卡片 1套 7.课程设计说明书 1份

机械加工工艺规程设计 图1、2 分别为轴承座的零件图。已知零件的材料为HT200,年产量4000件/年。试为该轴承座零件编制工艺规程。 图1-1 轴承座零件图 第一节轴承座的工艺分析及生产类型的确定 一.轴承座的用途 1.保持轴承的位置作为载荷的支撑 2.防止外界物质侵入轴承 3.提供一种将保持轴承良好润滑的结构 二.轴承座的技术要求 全部技术要求列于表1-1中

加工表面尺寸及偏差 /mm 公差/mm及精 度等级 表面粗糙度/ μm 形位误差/mm 底面95 IT8 6.3 孔47 ?47+0.03 IT7 6.3 前后端面40 IT8 6.3 孔22 22 IT8 6.3 孔12 12 IT8 6.3 表1-1 三.审查轴承座的工艺性 分析零件图可知,轴承座前后端面要求切削加工和倒角加工,并在轴向方向上均大于相邻表面。?12mm孔和?22mm孔的端面均为平面可以防止加工过程中钻头钻偏,以保证孔的加工精度;?47mm孔和前后俩个端面由车床加工出来;底面和顶面用铣床加工;另外,该零件其余表面精度都较低,不需要加工,通过铸造就可以达到加工要求。由此可见,该零件的工艺性较好。 四.确定拨叉的生产类型 依设计题目知:Q=4000件/年,结合生产实际,备品率a%和废品率b%分别为3%和0.5%。代入公式1-1得 N=4000*(1+3%+0.5%)=4140件/年 由查1-3表可知,轴承座属轻型零件;由表1-4知,该轴承座的生产类型为大批生产。

《稻谷加工工艺与设备》课程设计说明书

《稻谷加工工艺与设备》课程设计说明书 题目:年处理18万吨粳稻谷加工工艺设计 院系名称:粮油食品学院专业班级:粮工Z1203班 学生姓名:文评学号: 201211020117 指导教师:刘洁、王新伟教师职称:副教授、讲师 2015 年 06 月 27日

1、前言 1.1设计依据 根据经济预测和市场预测确定建设规模和产品方案;根据产量、建设标准和相应的技术经济指标确定技术工艺、主要设备选型。 1.2设计题目 年处理18万吨粳稻谷加工工艺设计 1.3产品种类 粳型精制大米 1.4原粮情况 1.5设计要求 1. 产品质量符合国家标准要求; 2. 原料由立筒库进粮,成品包装发放( 10kg/包、25kg/包); 3. 工艺先进合理,车间布局美观,操作、维修方便; 4. 设备选型恰当,节约能耗,节省投资; 5. 设计计算方法正确,数据准确可靠; 6. 图纸正确美观,设计说明书规范。

2、工艺流程分析 2.1工艺特点论证 由于本设计加工原料为粳稻,生产产品是品质要求较高的精制大米,而且生产能力要达到日加工粳稻谷600吨的目标,考虑到生产的实际情况、稻谷品种的搭配、配套设备的生产能力以及充分利用原料、获得较高产品得率等因素,故选用先进、可行且输送设备少、流程线路短的工艺流程。由于一条生产线加工600吨粳稻谷所需设备太多,流程冗杂,故将600吨粳稻谷分为3条生产线生产,每条生产线处理200吨粳稻谷。清理工段设两道筛选、两道去石;砻谷工段设先砻谷后谷糙分离,再进行厚度分级;碾米工段设一道砂辊、两道铁辊,然后再通过两道白米分级、两道抛光、两道色选和一道滚筒精选,使白米达到所需质量与精度要求。并且在成品米后进行配米,既可以使大米营养均衡,也能提高经济效益。 2.2设备选用特点论证 在综合考虑工艺要求、各种设备的规格、性能、技术特性与使用条件等因素,选用性能好、价格低,而且能够符合本设计要求的设备。 2.3设备摆布特点论证 工艺流程设计所确定的全部设备,按着工艺的流程,合理的布置在生产车间内,保证生产的顺利进行。而且在保证自溜角合适的情况下,尽量使设备的摆放整齐、同种设备摆放在同一层,便于操作管理。设备与设备之间按检修需求空间留出相应的距离便于设备的维修操作。 2.4风网设计特点论证 由于粉尘主要在清理过程、加工过程中生成,在生产车间中根据不同工段、不同设备的生产间隔、物料特性分工段进行风网组合。将去石机、砻谷机、碾米机设为独立风网,其余根据工段、风量和风压等进行组合。

机械制造工艺设计说明书模板

机械制造工艺设计 说明书

湘潭医卫职业技术学院 课 程 设 计 班级: 姓名: 指导教师: 刘中华 年月日 课程设计 项目说明书

设计题目: ******批量生产机械加工工艺设计 专业: *********** 班级: ******* 学号: ******* 设计者: ****** 指导教师: 刘中华 完成时间: ****** 湘潭医卫职业技术学院医电学院 目录 前言 一、零件的分

析............................................................................................................. . (5) 1、零件的作用............................................................................................................. (5) 2、零件的工艺分析 (5) 二、工艺分析............................................................................................................. .. (6) 1、确定生产类型............................................................................................................. ..6 2、选择毛坯制造形式 (6) 3、选择定位基准............................................................................................................. ..6 4、零件表面加工方法选择 (7) 5、制造工艺路线.............................................................................................................

机械加工工艺说明书

理工学院 机械制造工艺学课程设计 课程名称机械制造工艺学 设计课程芯轴零件机械加工工艺规程及工艺装备 专业 姓名 年月日

理工学院 课程设计任务书 系专业学生姓名班级学号 课程名称:机械制造工艺学 设计题目:芯轴零件机械加工工艺规程及工艺装备 课程设计内容与要求: 设计内容:零件图1张、毛坯图1张、机械加工工艺卡1套、课程设计说明书1份。 要求:1.计算年生产纲领,确定生产类型; 2.对对零件进行工艺分析,画零件图; 3.确定毛坯的种类、形状、尺寸和精度。 4.拟定工艺路线,确定工序所采用的设备。 5.确定各工序所采用的工艺装备。 6. 确定各工序的加工余量,计算工序尺寸及公差。 7.确定各工序的切削用量,确定时间定额。 8.填写工艺文件。 设计(论文)开始日期年月日指导老师 设计(论文)完成日期年月日 年月日

目录 序言 一、零件的分析 1、零件的分析 2、零件的工艺分析 二、确定毛坯、画毛坯-零件合图 三、工艺规程设计 1、定位基准的选择 2、制订工艺路线 3、选择加工设备及刀、夹、量具 4、加工工序设计 四、致谢 参考文献 附件(零件图A4,毛坯图A4,过程卡片、工序卡片)。

说明书要求见下 目录 序言 (1) 第1章零件的分析 (2) 1.1零件的作用 (2) 1.1.1零件的作用 (2) 1.1.2毛坯材料的制造形式及热处理 (2) 1.1.3工艺过程设计中应考虑的主要问题 (3) 1.2零件的工艺分析 (4) 第2章确定毛坯、画毛坯—零件图 (5) 2.1零件的加工要求 (5) 2.1.1确定毛坯的类型、制造方法和尺寸及其公差 (5) 2.2确定毛坯的技术要求 (5) 2.3绘制毛坯图 (6) 第3章工艺规程设计 (7) 3.1定位基准的选择 (7) 3.2制定工艺路线 (7) 3.3择加工设备及刀、夹、量具 (9) 3.4加工工序设计 (10) 致谢 (19) 参考文献 (20)

数控加工工艺课程设计说明书(DOC 22页)

《数控加工工艺》课程设计说明书 班级: 学号: 姓名】 指导老师:】

目录 1.设计任务………………………………………………… 2.设计目的………………………………………………… 3.设计要求………………………………………………… 4.设计内容………………………………………………… 4.1分析零件图纸,确定总体加工方案…………………… 4.2确定毛坯尺寸…………………………………………… 4.3数控加工工艺分析……………………………………… 4.4夹具的设计……………………………………………… 4.5选择刀具和切削用量…………………………………… 4.6制订加工工艺卡片……………………………………… 4.7建立零件三维模型并编程加工程序…………………… 4.8编制的程序上仿真系统实验…………………………… 5 心得体会………………………………………………………6参考文献………………………………………………………

1.设计任务 本次课程设计是通过分析零件图,合理选择零件的数控加工工艺过程,对零件进行数控加工工艺路线进行设计,从而完成零件的数控加工程序的编写。使零件能在数控机床上顺利加工,并且符合零件的设计要求。 2.设计目的。 《数控加工工艺课程设计》是一个重要的实践性教学环节,要求学生运用所学的理论知识,独立进行的设计训练,主要目的有: 1 通过本设计,使学生全面地、系统地了解和掌握数控加工工艺和数控编程的基本内容和基本知识,学习总体方案的拟定、分析与比较的方法。 2 通过对夹具的设计,掌握数控夹具的设计原则以及如何保证零件的工艺尺寸。 3 通过工艺分析,掌握零件的毛坯选择方式以及相关的基准的确定,确定加工顺序。 4 通过对零件图纸的分析,掌握如何根据零件的加工区域选择机床以及加工刀具,并根据刀具和工件的材料确定加工参数。 5 锻炼学生实际数控加工工艺的设计方法,运用手册、标准等技术资料以及撰写论文的能力。同时培养学生的创新意识、工程意识和动手能力。 3.设计要求: 1、要求所设计的工艺能够达到图纸所设计的精度要求。 2、要求所设计的夹具能够安全、可靠、精度等级合格,所加工面充分暴露出来。 3、所编制的加工程序需进行仿真实验,以验证其正确

阶梯轴加工工艺过程设计说明书

目录 一、零件结构工艺性分析 (3) (一)零件的技术要求 (3) (二)确定阶梯轴的生产类型 (4) 二、毛坯的选择 (5) (一)选择毛坯 (5) (二)确定毛坯的尺寸公差 (5) 三、定位基准的选择 (6) (一)精基准的选择 (6) (二)粗基准的选择 (6) 四、工艺路线的拟定 (7) (一)各表面加工方法的选择 (7) (二)加工阶段的划分 (7) (三)加工顺序的安排 (8) 五、工序内容的拟定 (12) (一)工序的尺寸和公差的确定 (12)

(二)设备及工艺装备的选择 (13) (三)切削用量的选择及工序时间计算 (13) 工序Ⅰ粗车轴两端面 (13) 工序Ⅱ粗车阶梯轴外圆 (14) 工序Ⅲ半精车阶梯轴外圆面 (15) 工序ⅣΦ20、Φ18、Φ15、Φ14切槽 (17) 工序Ⅴ粗铣键槽 (18) 工序ⅥΦ15、Φ17表面淬火处理 (20) 工序Ⅶ磨Φ15、Φ17外圆面 (20) 参考文献 (21)

一、零件结构工艺性分析 (一)零件的技术要求 1、轴类零件,材料为45钢,具有较高的硬度、耐磨性。

(二)确定阶梯轴的生产类型 根据设计题目年产量为10万件,因此该阶梯轴的生产类型为大批生产。

二、毛坯的选择 (一)选择毛坯 由于阶梯轴类零件工作时,某些部位如轴颈(主要是与滑动轴承配合的轴颈)往往要承受摩擦、磨损,严重时可能发生咬死(又称抱轴)现象,使轴类零件运转精度下降。有时还需要承受多种载荷的作用,为增强阶梯轴的强度和冲击韧度,获得纤维组织,毛坯选用锻件。为增强阶梯轴的强度和冲击韧度,获得纤维 组织,毛坯选用锻件。 (二)确定毛坯的尺寸公差 1.公差等级: 由阶梯轴的功能和技术要求,确定该零件的公差等级为普通级。 2.锻件材质系数: 由于该阶梯轴材料为45钢,是碳的质量分数小于0.65%的碳素钢,故该锻件的材质系数为M级。 3.锻件分模线形状: 根据该阶梯轴的形位特点,选择零件方向的对称平面为分模面,属于平直分模线。 4.零件表面粗糙度: 由零件图可知,该阶梯轴的各加工表面粗糙度Ra均大于等于1.6μm。

加工工艺设计说明书

一、零件分析 (一)零件的作用 题目所给的零件是CA6140车床的拨叉。它位于车床变速机构中,通过拨叉的拨动使车床滑移齿轮与不同的齿轮啮合从而达到要求的主轴转速。宽度为 30mm的面的尺寸精度要求很高,在拨叉工作工程中,如果拨叉和槽的配合尺寸精度不高或者它们之间的空隙很大时。滑移齿轮就达不到很高的定位精度,这样滑移齿轮就不能很好的与其他齿轮进行正确有效的啮合,从而影响整个传动系统的工作。所以拨叉宽度为30mm的面和槽之间要达到很高的配合精度。 (二)零件的工艺分析 该拨叉零件的主要加工表面是平面、内花键和槽系。一般来说,保证平面的加工精度要比保证内花键的加工精度容易。拨叉是一个很重要的零件,因为其零件尺寸比较小,结构形状比较复杂,其加工内花键的精度要求较高,此外还有上端面要加工,对精度要求也很高。其低槽侧边与内花键孔中心轴有垂直度要求,上端面与花键孔轴线有平行度要求。因为由以上分析可知其尺寸精度、几何形状精度和相互位置精度,以及表面的表面质量均影响机器或部件的装配质量,进而影响其性能与工作寿命,因此,对于拨叉来说,加工过程中的主要问题是保证内花键的尺寸精度及位置精度,处理好内花键和平面之间的相互位置关系以及槽的各种尺寸精度。 由以上工艺分析可知,上端面与槽侧边均与花键轴线有位置公差,所以,保证内花键高精度是本次设计的重点和难点。 1、确定各表面的加工方案 一个好的结构不但应该达到设计要求,而且要有好的机械加工工艺,也就是要有加工的可能性,要便于加工,要能保证加工质量,同时要保证加工劳动量最小。设计和工艺是密切相关的,又是相辅相成的。对于设计拨叉的加工工艺来说,应该选择能供满足内花键加工精度要求的加工方法和工艺设备。除了从加工精度和加工效率两方面考虑外,也要适当考虑经济因素。在满足加工精度和加工效率的条件下,应选择价格较低的机床。 2、在选择各表面、内花键及槽的加工方法时,要综合考虑以下因素 (1)、要考虑加工表面的精度和表面质量要求,根据各加工表面的技术要求,选择加工方法及分几次加工; (2)、根据生产类型选择,在大批量生产中可利用专用的高效率的加工设备。在单件小批量生产中则常用通用设备和一般加工方法; (3)、考虑被加工材料性质; (4)、考虑工厂车间的实际情况,同时也考虑不断改进现有加工方法与设备,推广新技术,提高工艺水平; (5)、此外,还要考虑还要考虑一些其他方面因素,如加工表面物理机械性能的特殊要求,工件形状和质量等; 选择加工方法一般先按这个零件主要表面的技术要求选定最终加工方法,再

CA6140车床床身加工工艺与夹具设计说明书

前言 CA6140车床是普通精度级万能车床,它运用加工各种轴类,套筒类和盘类零件上的回转表面,以及车削端面等,是应用最广泛的车床。 CA6140车床床身是机床的基础构件,机床的各个主要部件和零件都装在床身或床身的导轨上作相对运动。在切削中,刀具与工件的相互作用力传递到床身上而使床身变形 床身的变形和振动直影响到被加工零件的精度和表面粗糙度,因此,床身是车床上极为重要的一个部件。 而导轨,则是床身上极为重要的一个部分,床身上共有四条导轨,其中,有两条导轨是拖板用的导轨,另外两条导轨为尾座导轨,其作用为导向和承载,所以,以导轨要求有较高的的导向精度,结构简单,工艺好等特点。 本次的设计主要就是针对加工床身导轨而进行设计的,为了保证导轨的精度,降低工人的劳动强度,床身导轨的加工基准选用导轨本身即“自为基准”原则。本次设计的主要内容是设计一个调节装置,其作用就是在加工床身时对床身在空间的各个位置进行调节,限于目前的水平有限,希望各位老师给予指正。 1 / 32

第1章零件的分析 1.1零件的作用 题目所给的零件是CA6140机床床身,它是机床的基础构件。机床的各个主要部件和零件都装在床身上或在床身导轨上作相对运动。床身是机床的支承件,装左床腿和右床腿并支承在地基上。床身上安装着机床的各部件,并保证它们之间具有要求的相互准确位置。 在床身上安装有刀架、尾座、床头箱等零件。在切削中,刀具与工件相互作用力传递到床身上而床身变形,床身的变形和振动直接影响到被加工零件的精度和表面粗糙度。因此,床身是机床上极为重要的构件。 1.2 零件的工艺分析 该零件主要有四组加工表面,该三组加工表面都要求有较小的表面粗糙度值。现述如下: 1.2.1床鞍与床身的结合面。该平面是床鞍与床身的结合面,负责纵向进给运动。所以,要求该平面的表面粗糙度值不得超过1.6,以保证纵向进给的精度。 1.2.2导轨面。床身上有四条导轨,其中有两条上安装拖板,另两条安装尾架,导轨面是床身的的一个重要表面,刀架负责安装车刀,直接影响到工件的切削精度,尾座可以安装钻头进行钻削等工作,因此,要求导轨面有较小的表面粗糙度值和好的直线度,以保证零件的加工精度。 1.2.3床头箱的安装定位面。该平面主要安装床头箱,所以,要求该平面要较小的表面粗糙度和好的平面度。 1.2.4钻孔。该项加工主要包括钻床身的安装孔、齿条安装孔、床头箱安装孔。要求加工这些孔的时候,保证良好的位置精度,以保证安装时的顺利。

数控加工工艺课程设计说明书

数控加工工艺课程设计说明书

<数控加工工艺>课程设计说明书 班级: 学号: 姓名】 指导老师:】

目录 1.设计任务………………………………………………… 2.设计目的………………………………………………… 3.设计要求………………………………………………… 4.设计内容………………………………………………… 4.1分析零件图纸,确定总体加工方案…………………… 4.2确定毛坯尺寸…………………………………………… 4.3数控加工工艺分析……………………………………… 4.4夹具的设计……………………………………………… 4.5选择刀具和切削用量…………………………………… 4.6制订加工工艺卡片……………………………………… 4.7建立零件三维模型并编程加工程序…………………… 4.8编制的程序上仿真系统实验…………………………… 5 心得体会………………………………………………………6参考文献………………………………………………………

1.设计任务 本次课程设计是经过分析零件图,合理选择零件的数控加工工艺过程,对零件进行数控加工工艺路线进行设计,从而完成零件的数控加工程序的编写。使零件能在数控机床上顺利加工,而且符合零件的设计要求。 2.设计目的。 <数控加工工艺课程设计>是一个重要的实践性教学环节,要求学生运用所学的理论知识,独立进行的设计训练,主要目的有: 1 经过本设计,使学生全面地、系统地了解和掌握数控加工工艺和数控编程的基本内容和基本知识,学习总体方案的拟定、分析与比较的方法。 2 经过对夹具的设计,掌握数控夹具的设计原则以及如何保证零件的工艺尺寸。 3 经过工艺分析,掌握零件的毛坯选择方式以及相关的基准的确定,确定加工顺序。 4 经过对零件图纸的分析,掌握如何根据零件的加工区域选择机床以及加工刀具,并根据刀具和工件的材料确定加工参数。 5 锻炼学生实际数控加工工艺的设计方法,运用手册、标准等技术资料以及撰写论文的能力。同时培养学生的创新意识、工程意识和动手能力。 3.设计要求:

机械加工工艺设计说明书

机械加工工艺设计说明书 题目: 设计“齿轮轴”零件的机械加工工艺规程毛坯图OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO 零件图OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO 工艺 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO 卡。 说明书O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O 系另0机申I工程系_________ 专业机械设计制造及自动化 设计者王伟侯永科蔡静 组员李崇茂谢永忠唐全钧指导老师 梁春光陈林__________

丿丁言 机械设计制造工艺学课程设计是我们完了大学的全部基础课,技术设计基础课以及大部份专业课之后进行的。这是我们在进行毕业设计之前对所学各课程的一次深入的综合性复习,也是一次理论联系实际的训练,因此,它在我们三年的大学生活中占有重要的地位。 就我个人而言,我希望通过这次课程设计对自己未来将从事的工作进行一次适应性训练,多锻炼自己分析问题,解决问题的能力,为今后的多项建设打下一个良好的基础。 由于能力有限,设计尚有许多不足之处,恳请各位 老师给予指教

一零件的分析 一)零件的作用 所给零件是球磨机传动齿轮轴,它位于机座上主要作用是传递扭矩,便筒体滚动:二是起一定的支承作用,承载筒体的重力。 零件的两个端部都巾260(0,(-0.32))的轴身,用了安装支承轴承巾275.56用以安装齿轮一瑞M240和巾230部用以连接轴器与电机相接,传递动力之用。 二)此齿轮轴用两顶尖和自动定心卡不夹紧定位。具有较主的位置精度要求,现在分析如 下: 1以中心孔和巾240为中心的加工表面 这一组加工包括:两个巾240p6(+0.079,+0.050) 的粗,精车和磨削以及其中一 个倒角,两个巾260hr(0,-0.032)的粗、精车和磨削加工,巾275.56 (+0.180 , +0.158 )的粗、精车及磨削加工,M240f9(-0.050,-0.165) 的车削及其退刀槽的车削,巾 230r6(0.113,+0.084) 的粗、精车及磨削。 2 端面尺寸铣削 这一组加工尺寸包括:以巾230f9(-0.050,-0.165) 端面的尺寸370,670,1172 ( 0,-1.05 ),2000 3以中心孔及巾240p6(+0.079,+0.050) 为中心加工槽。这一组加工为:在巾275 上的63n9(0,-0.074)键槽的铣削,在巾230上2-50N9(0,-0.062) 键槽的铣削,在 m240*3-69 螺纹上的键槽18 的铣削。

机械工艺夹具毕业设计76铣床杠杆的机械加工工艺规程及工艺装备设计说明书

课程设计与综合训练 说明书 铣床杠杆的机械加工工艺规程及工艺装 备设计 学院名称:机械工程学院 专业:机械制造及其自动化 班级: 姓名: 学号: 指导教师姓名: 指导教师职称:

序言 机械制造工艺学课程设计是在学完了大学的全部基础课、技术基础课以及大部分专业课,并进行了生产实习的基础上进行的一个教学环节。这是我们在毕业设计之前对所学各课程的一次深入的综合性的总复习,也是一次理论联系世纪的训练。这次设计使我们能综合运用机械制造工艺学中的基本理论,并结合生产实习中学到的实践知识,独立地分析和解决工艺问题,初步具备了设计一个中等复杂零件(杠杆)的工艺规程的能力和运用夹具设计的基本原理和方法。在完成夹具结构设计的同时,也是熟悉和运用有关手册、图表等技术资料及编写技术文件等基本技能的一次实践机会。 就我个人而言,我希望能通过这次课程设计对未来将从事的工作进行一次适应性的训练,从中锻炼自己分析问题、解决问题的能力。为自己未来的职业生涯打下一个良好的基础。

目录 第1章课程设计 序言 1.1零件的分析 (1) 1.1.1 零件的作用 (1) 1.1.2零件的工艺分析 (3) 1.2 工艺规程的设计 (3) 1.2.1确定毛坯的制造形式 (3) 1.2.2基准的选择 (3) 1.2.3 工件表面加工方法的选择 (4) 1.3 确定工艺路线 (4) 1.3.1加工余量及毛坯尺寸的确定 (6) 1.3.2 选择加工设备及刀、量、夹具 (7) 1.4 加工工序设计 (19) 1.5 夹具的设计 (10) 1.5.1 定位方案的确定 (10) 1.5.2 选择定位元件 (11) 1.5.3 计算夹紧力 (11) 1.5.4 定位误差计算 (12) 第2章综合训练 2.1夹具体三维造型实现方法的概述 (13) 2.2夹具三维造型过程简述 (14) 小结 (22) 参考文献 (23)

相关主题
相关文档 最新文档