一总体设计方案
1.设计原理及思路
1.1原理分析
图1-1数字钟程序总体框图
数字钟实际上就是对1Hz的频率进行计数的计数电路。振荡器产生32768Hz的时钟信号，经过分频器后产生512Hz、64Hz、2Hz的脉冲信号，秒计数器计满60后，触发分计数器，分计数器计满60后，触发计时电路，当计满24小时后开始下一轮计数。如果计数的起始时间与设想的有误差，可以通过调时、调分按键或复位键进行手动调时。计数器的输出经过6选1多路选择器后以动态扫描方式送到LED数码管输出。
由框图可知程序模块可分为消抖模块、2分频、或门、6进制计数器、10进制计数器、24进制计数器6选1多路选择器、七段译码器、位选端控制器组成。实现思路及具体实现过程将在第二部分详细介绍。
1.2数字钟的电路结构
数字钟由电源电路、CPLD电路、JATG下载接口、振荡器、分频器、显示器等部分组成。
1.2.1电源电路
图1-2电源电路
电源电路通过USB接口输入5V电压，经三端稳压器输出3.3V工作电压用于电路中各元件的用电需求。
1.2.2 JATG下载接口
图1-3JATG下载接口
通过USB-blaster将JATG接口与电脑相连，即可将编写好程序代码下载到开发板上进行功能验证。
1.2.3 CPLD电路
该CPLD电路通过MAX3000A EPM3064ALC44-10N实现各模块的功能验证和综合。在该芯片中有64个宏单元，44个可用引脚，载入程序后断电不消失，再次通电后仍执行上次载入的程序。编写的VerilogHDL模块利用其中提供的触发器，逻辑门电路实现所编写程序的逻辑功能。从原理图可看出芯片通过制定接口与电源电路、振荡电路、JATG下载接口及译码管相连综合实现其功能。三个按键电路图分别表示RESET(复位键)、AD_Hour(调时
按键)、AD_Min(调分按键)。三个按键通过指定接口接入芯片通过程序中的消抖模块为计数器提供调时、调分、复位脉冲。
图1-4 CPLD电路
1.2.4振荡和分频电路
图1-5 振荡和分频电路
振荡和分频电路由晶振产生32768Hz的脉冲通过MC74WC4060芯片分频，产生F512Hz、F64Hz、F2Hz的脉冲信号，用于电路的计时脉冲和位选信号的产生。
1.2.5显示器
该数字钟以动态扫描方式输出。计数器把输出信号送到六选一多路选择器中。F512Hz 的信号脉冲通过六进制计数器一个三位二进制数，把它作为六选一多路选择器和位选端控制器的输入。六选一多路选择器根据要求把输出信号给到译码器。位选端控制器产生一个六位二进制数决定哪个译码管亮。由于扫描频率超出人眼识别能力，所以表面上看每个译码管是同时亮的。
图1-6 显示器
二各模块说明
2.1消抖模块
2.1.1消抖模块原理
按键开关是各种电子设备不可或缺的人机接口。在实际应用中，很大一部分的按键是机械按键。在机械按键的触点闭合和断开时，都会产生抖动，为了保证系统能正确识别按键的开关，就必须对按键的抖动进行处理。为了消除机械开关的抖动，可在开关与输出端点之间接人一个RS触发器，就能使输出端产生很清晰的阶跃信号。
2.1.2消抖模块程序代码
module xiaodou(BJ_CLK,BUTTON_IN,BUTTON_OUT);
input BJ_CLK;
input BUTTON_IN;
output BUTTON_OUT;
reg BUTTON_IN_Q, BUTTON_IN_2Q, BUTTON_IN_3Q;
always @(posedge BJ_CLK)
begin
BUTTON_IN_Q <= BUTTON_IN;
BUTTON_IN_2Q <= BUTTON_IN_Q;
BUTTON_IN_3Q <= BUTTON_IN_2Q;
end
wire BUTTON_OUT = BUTTON_IN_2Q | BUTTON_IN_3Q;
endmodule
仿真波形:
2.2或门
2.2.1或门原理
对于计时和计分电路既需要低位的进位信号,又需要手动按键调时,所以需要将两个信号通过或门后给到计时器和计分器。对于或门，可用连续赋值语句C=A+B；实现。
2.2.2或门程序代码
module huo(in_1,in_2,huo_out);
input in_1,in_2;
output huo_out;
assign huo_out=in_1+in_2;
endmodule
仿真波形
2.3六进制计数器（不带进位端）
2.3.1六进制计数器（不带进位端）原理
该六进制计数器没有进位端，用于六选一多路选择器的输入，控制其输出计时器的计时信号。同时它也作为位选端控制器的输入，决定哪个数码管亮。
六进制计数器采用时序逻辑电路，从0开始计时到5后归零，重新进行开始计时。2.3.2六进制计数器（不带进位端）程序代码
module liujinzhi(clk512,cout);
output cout;
input clk512;
reg[2:0] cout;
always @(posedge clk512)
begin
if(clk512)
begin
if(cout==3'b101)
cout<=0;
else
cout<=cout+3'b1;
end
else
cout<=cout;
end
endmodule
仿真波形
2.4 2分频
2.4.1 2分频原理
该模块用于产生秒计数脉冲。2分频即在每一个输入脉冲的上升沿（或下降沿）取反即可得到。
2.4.2 2分频程序代码
module twofenpin (clk2,clk_out);
output clk_out;
input clk2;
reg clk_out;
always @(posedge clk2)
begin
clk_out<=~clk_out;
end
endmodule
仿真波形：
2.5十进制计数器 2.5.1十进制计数器原理
十进制计数器作为秒计数器和分计数器的低位，具有进位输出端和异步复位端，复位信号为高电平有效。它要求从0到9计数，到九清零重新计数。采用时序逻辑电路。设计时应考虑计数器能够进行级联。
2.5.2十进制计数器程序代码
module ji10(clk_1,reset,jinwei_1,d1); input clk_1,reset; output[3:0] d1; output jinwei_1; reg[3:0] d1; reg jinwei_1;
always@(posedge clk_1,posedge reset) begin
if(reset) begin
d1<=4'b0;
jinwei_1<=1'b0; end else if(d1<4'd9) begin
d1<=d1+4'b1; jinwei_1<=1'b0; end
else if(d1==4'd9) begin
d1<=4'b0;
jinwei_1<=1'b1; end end
endmodule
仿真波形
:
2.6六进制计数器(含进位端) 2.6.1六进制计数器(含进位端)原理
该六进制计数器作为秒计数器和分计数器的高位, 具有进位输出端和异步复位端，复位信号为高电平有效。它要求从0到5计数，到5清零重新计数。采用时序逻辑电路。设计时应考虑计数器能够进行级联。
2.6.2六进制计数器(含进位端)程序代码
module liu(reset,clk_2,d2,jinwei_2); output d2,jinwei_2;
input reset,clk_2;
reg[2:0] d2;
reg jinwei_2;
always@(posedge clk_2 or posedge reset) begin
if(reset)
begin
d2<=3'b0;
jinwei_2<=1'b0;
end else if(d2==3'd5) begin
d2<=3'b0;
jinwei_2<=1'b1; end
else
begin
d2<=d2+3'b1; jinwei_2<=1'b0; end
end
endmodule
仿真波形
:
2.7时计数器
2.7.1时计数器原理
该时计数器实际是一个24进制计数器, 具有异步复位端，复位信号为高电平有效。它要求从0到23计数，到23清零重新计数。采用时序逻辑电路。
2.7.2时计数器程序代码
module shi(reset,d5,d6,dw_shi); output d5,d6;
input reset,dw_shi;
reg[3:0] d5;
reg[1:0] d6;
reg[4:0] count;
always@(posedge reset or posedge dw_shi )
begin
if(reset)
begin
d5<=4'b0;
d6<=2'b0;
count<=5'b0;
end else if(count==5'd23) begin
d5<=4'b0;
d6<=2'b0;
count<=5'b0; end
else
begin count=count+5'b1; d5<=count%5'd10; d6<=count/5'd10; end
end
endmodule
仿真波形
:
2.8六选一多路选择器
2.8.1六选一多路选择器原理
六选一多路选择器通过六进制计数器的输出信号控制实现了对计数器产生的脉冲信号的选择性输出。加入此模块是为了实现数码管的动态扫描输出。
六选一多路选择器的输入是一个三位二进制数，输出是计时器、计分器、计秒器的高位或低位。
2.8.2六选一多路选择器程序代码
module
liutoyi(cin,d1,d2,d3,d4,d5,d6,cout); input[2:0]cin;
input[3:0]d1,d3,d5;
input[2:0]d2,d4; input[1:0]d6; output[3:0]cout; reg[3:0]cout; always@(cin) case(cin)
3'b000:cout<=d1; 3'b001:cout<=d2; 3'b010:cout<=d3; 3'b011:cout<=d4; 3'b100:cout<=d5; 3'b101:cout<=d6; endcase endmodule
仿真波形：
2.9位选端控制器
2.9.1位选端控制器原理
该数字钟采用动态扫描方式输出，数码管每一时刻只有一个在亮，因为切换频率超过人眼识别能力，所以可以认为它们是同时亮的。位选端控制器通过六进制计数器的输出决定哪一个数码管亮。
位选端控制器实际是一个3-6译码器。当输入是三位2进制数时，输出为6位2进制数。
2.9.2位选端控制器程序代码
module weixuan(cin,v);
output v;
input[3:0] cin;
reg[5:0] v;
always@(cin)
case(cin)
3'b000:v<=6'b111110;
3'b001:v<=6'b111101;
3'b010:v<=6'b111011;
3'b011:v<=6'b110111;
3'b100:v<=6'b101111;
3'b101:v<=6'b011111;
default:v<=6'b111111;
endcase
endmodule
2.10七段译码器
2.10.1七段译码器原理
七段译码器是对输入的信号对应的位置进行编码，使其能显示出输入的数的值。本文所介绍的译码器将小数点dp通过位拼接符将其与计数器的计数值组合，然后一同给到译码管，便于输出。计时器低位的小数点要求常亮，即dp=1；计分器的低位小数点要求以1Hz的频率闪烁，可以让它以2分频的输出为值。
2.10.2七段译码器程序代码
module
yimaguan(cin_7,cout_7,xuan_tong, clk_dp);
input[3:0] cin_7;
output cout_7;
reg dpy;
input clk_dp;
input[2:0] xuan_tong;
reg[7:0] cout_7;
always@(xuan_tong)
case(xuan_tong)
3'b100:dpy<=1'b1;
3'b010:dpy<=clk_dp;
default:dpy<=1'b0;
endcase always@(cin_7)
case(cin_7)
4'b0000:cout_7<={dpy,7'b0111111}; 4'b0001:cout_7<={dpy,7'b0000110}; 4'b0010:cout_7<={dpy,7'b1011011}; 4'b0011:cout_7<={dpy,7'b1001111}; 4'b0100:cout_7<={dpy,7'b1100110}; 4'b0101:cout_7<={dpy,7'b1101101}; 4'b0110:cout_7<={dpy,7'b1111101}; 4'b0111:cout_7<={dpy,7'b0000111}; 4'b1000:cout_7<={dpy,7'b1111111}; 4'b1001:cout_7<={dpy,7'b1101111}; endcase
endmodule
2.11综合模块
2.11.1综合模块原理
综合模块采用模块例化的方法实现。
2.11.2综合模块程序代码
module zonghe(reset,hour_add,f64,min_add,f2,f512,z_out,z_wx); input reset,hour_add,f64,min_add,f2,f512;
output [7:0] z_out;
output[5:0] z_wx;
wire f_2,x1,x2,m1,f1,j1,j2,j3,j4,huo1,huo2;
wire[3:0] dd1,dd3,dd5,qi1;
wire[2:0] dd2,dd4,six1;
wire[1:0] dd6;
xiaodou xd1(.BJ_CLK(f64),.BUTTON_IN(min_add),.BUTTON_OUT(x1));
xiaodou xd2(.BJ_CLK(f64),.BUTTON_IN(hour_add),.BUTTON_OUT(x2));
twofenpin tfp1(.clk2(f2),.clk_out(f_2));
ji10 ji101(.clk_1(f_2),.reset(reset),.jinwei_1(j1),.d1(dd1));
liu l1(.reset(reset),.clk_2(j1),.d2(dd2),.jinwei_2(j2));
huo h1(.in_1(x1),.in_2(j2),.huo_out(huo1));
ji10 ji102(.clk_1(huo1),.reset(reset),.jinwei_1(j3),.d1(dd3));
liu l2(.reset(reset),.clk_2(j3),.d2(dd4),.jinwei_2(j4));
huo h2(.in_1(x2),.in_2(j4),.huo_out(huo2));
shi sh1(.reset(reset),.d5(dd5),.d6(dd6),.dw_shi(huo2));
liutoyi
li1(.cin(six1),.d1(dd1),.d2(dd2),.d3(dd3),.d4(dd4),.d5(dd5),.d6(dd6),.cout(qi 1));
liujinzhi ji1(.clk512(f512),.cout(six1));
weixuan w1(.cin(six1),.v(z_wx));
yimaguan(.cin_7(qi1),.cout_7(z_out),.xuan_tong(six1),.clk_dp(f_2)); endmodule
三总结
3.1硬件问题
焊接前要先弄清楚要焊接的元件，尤其是各种不同的电阻、电容。焊接最需要注意的是焊接的温度和时间，我觉得焊接的时间最重要而且不太容易把握。焊接的时间不能太短，那样焊点的温度就会太低，焊点融化不充分，很容易造成虚焊；而焊接时间长，则会使焊锡流淌，使元件过热，易于损坏，还容易烫坏电路板，同样会造成虚焊的现象。焊接芯片时应该先焊接好底端插座，注意插座方向灯。焊接完成后，焊点应呈现锥形，这才是好的焊点。
3.2程序过大
程序方面，由于EPM3 064 ALC44 -10芯片只有64个宏单元，编写程序时有可能导致所需的宏单元数超过提供的数量，经过分析在处理小数点的时候，直接把其作为与其它段显示一起定义成八位变量，这样就会增加芯片内存消耗，但实际要求中只用到两个小数点，所以把这个小数点单独进行操作处理，大大减少了宏单元的利用，这样才能编译成功。
3.3赋值问题
初次实验，第一次按键不起作用。原因是出在阻塞与非阻塞赋值上。非阻塞赋值在过程块执行完后才赋值，由于变量初始值为0，所以第一次按键变量的值并未随之改变。
此时我们可以适当调整赋值顺序，将其改变为阻塞赋值。即可解决这一问题。
参考文献
[978-7-81124-309-3] 夏宇闻.Verilog数字系统设计教程.北京航空航天大学出版社，2008年6月，1—212页
EDA技术实验指导书河北大学 2014年2月
目 一．作品介???????????????????????????????? 2 二．片机系原理及工作原理描述????????????????????? 2 三．程中碰到的及解决方法????????????????????? 4 四．数据及差分析??????????????????????????? 4 五．?????????????????????????????????? 5 六．程序模框?????????????????????????????? 5 七．程序清????????????????????????????????7
单片机的个性化电子钟设计报告 一．作品简介 该作品是个性化电子钟设计，技术上主要用单片机（AT89S52）主控， 4 位 LED 数码显示，分别显示“小时：分钟”。该作品主要用于24 小时计时显示,能整时报时 ,能作为秒表使用,能定时闹铃 1 分钟。 使用方法 :开机后显示日期，学号，时钟在00:00:00 起开始计时。 （1)长按进入调分状态 :分单元闪烁 ,按加 1,按减 1.再长按进入时调整 状态 ,时单元闪烁 ,加减调整同调分 .按长按退出调整状态。 (2)按进入设定闹时状态: 12:00: ,可进行分设定,按分加 1,再按为时调 整 ,按时加 1,按调闹钟结束.在闹铃时可按停闹,不按闹铃 1 分钟。 (3)按下进入秒表状态:再按秒表又启动,按暂停 ,再按秒表清零 ,按 退出秒表回到时钟状态。 二．单片机系统原理图及工作原理描述 （1）总原理图 如原理图所示，硬件系统主要由单片机最小应用系统、LED数码管显示模块组成。
数字系统设计与verilog HDL课程设计 设计题目：实用多功能数字钟 专业：电子信息科学与技术 班级：0313410 学号：031341025 姓名：杨存智 指导老师：黄双林
摘要 本课程设计利用QuartusII软件Verilog VHDL语言的基本运用设计一个多功能数字钟，经分析采用模块化设计方法，分别是顶层模块、alarm、alarm_time、counter_time、clk50mto1、led、switch、bitel、adder、sound_ddd、sound_ddd_du模块，再进行试验设计和软件仿真调试，分别实现时分秒计时、闹钟闹铃、时分秒手动校时、时分秒清零，时间保持和整点报时等多种基本功能。 单个模块调试达到预期目标，再将整体模块进行试验设计和软件仿真调试，已完全达到分块模式设计功能，并达到设计目标要求。 关键字：多功能数字钟、Verilog、模块、调试、仿真、功能
目录 1．课程设计的目的及任务............................................................. 错误！未定义书签。 1.1 课程设计的目的 (3) 1.2 课程设计的任务与要求 (4) 2．课程设计思路及其原理 (4) 3．QuartusII软件的应用 (5) 3.1工程建立及存盘 (5) 3.2工程项目的编译 (5) 3.3时序仿真 (6) 4．分模块设计、调试、仿真与结果分析 (7) 4.1 clk50mto1时钟分频模块 (7) 4.2 adder加法器模块 (7) 4.3 hexcounter16 进制计数器模块 (7) 4.4 counter_time 计时模块 (8) 4.5 alarm闹铃模块 (8) 4.6 sound_ddd嘀嘀嘀闹铃声模块 (9) 4.7 sound_ddd_du嘀嘀嘀—嘟声音模块 (9) 4.8 alarm_time闹钟时间设定模块 (10) 4.9 bitsel将输出解码成时分秒选择模块 (10) 4.10 switch去抖模块 (11) 4.11 led译码显示模块 (11) 4.12 clock顶层模块 (12) 5．实验总结 (13) 5．1调试中遇到的问题及解决的方法 (13) 5.2实验中积累的经验 (14) 5.3心得体会 (14) 6．参考文献 (14) 1.1 课程设计的目的 通过课程设计的锻炼，要求学生掌握V erilog HDL语言的一般设计方法，掌握VerilogHDL语言的基本运用，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，基于实践、源于实践，实践出真知，实践检验真理，培养学生的
verilog 数字系统设计教程习题答案第二章 HDL 既是一种行为描述语言，也是一种结构描述语言。如果按照一定的规则和风格编写代码，就可以将功能行为模块通过工具自动转化为门级互联的结构模块。这意味着利用Verilog 语言所提供的功能，就可以构造一个模块间的清晰结构来描述复杂的大型设计，并对所需的逻辑电路进行严格的设计。 2.模块的基本结构由关键词module和endmodule构成。 3.一个复杂电路系统的完整Verilog HDL 模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 HDL和VHDL乍为描述硬件电路设计的语言，其共同的特点在于：能形式化地抽象表示电路的结构和行为、支持逻辑设计中层次与领域的描述、可借用高级语言的精巧结构来简化电路的描述、具有电路仿真与验证机制以保证设计的正确性、支持电路描述由高层到低层的综合转换、硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去）、便于文档管理、易于理解和设计重用。 5.不是
6.将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。 7.综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile 是作为一个综合的工业标准，它还有另外一个产品叫Behavior Compiler ，可以提供更高级的综合。 另外最近美国又出了一个软件叫Ambit ，据说比Synopsys 的软件更有效，可以综合50万门的电路，速度更快。今年初Ambit 被Cadence 公司收购，为此Cade nee放弃了它原来的综合软件Syn ergy。随着FPGA 设计的规模越来越大，各EDA公司又开发了用于FPGA设计的综合软件，比较有名的有：Sy nopsys 的FPGAExpress，Cade nee 的Syn plity ，Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。 8.整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件 进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。用于适配，适配将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC Jam格式的 文件 9.在FPGA设计中，仿真一般分为功能仿真（前仿真）和时序仿真（后仿真）。功能仿真又叫逻辑仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证；而时序仿真是在布局布线后进行，它与
电子时钟制作
附件： 电子时钟 1：电子时钟简介 电子钟是一种利用数字电路来显示秒、分、时的计时装置，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。随着人们生活环境的不断改善和美化，在许多场合都用到电子时钟。 2：电子时钟的基本特点 现在高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟、石英钟、石英表都采用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调试，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减小了计时误差，这种表具有时、分、秒显示时间的功能，还可以进行时和分的校对，片选的灵活性好。 3：电子时钟的应用 LCD数字电子钟除了在城市的主要营业场所、车站、码头等公共场所使用，还可以改装在摩托车和汽车上，LCD显示，带蓝色背光，白天在太阳光下也能非常清楚的看到显示时间，关钥匙可以关闭蓝色背光，时间还能显示也不会清零，因LCD的显示耗电量很省的，所以一直工作也不必担心耗电问题。在骑摩托车时，为了看时间，先要停下车子，取出手机，才能看时间，是否有点麻烦，现在车上改装了一个蓝色背光的液晶电子钟后，不管白天黑夜色，随时可以看时间，非常方便。 4：电子时钟的原理 一般电子钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对
电子时钟设计报告Last revision on 21 December 2020
电子时钟设计报告 1 设计任务与要求 设计任务 用STM32设计一个数字电子钟，采用LCD12864来显示并修改，时间或闹铃。 设计要求 1）显示功能：可显示时间等基本功能。 2）具有闹铃功能。 3）按键改变时间。 4）按键改变闹铃。 5）温度的显示。 2 方案设计与论证 整个系统用stm32单片机作为中央控制器，由单片机执行采集内部RTC 值，时钟信号通过单片机I/O口传给TFT彩屏，单片机模块控制驱动模块驱动显示模块，通过显示模块来实现信号的输出。系统设有按键模块用于对时间进行调整及扩展多个小键盘。
显示电路 方案一：TFT彩屏。显示质量高，没有电磁辐射，可视面积大，应用范围广，画面效果好，数字式接口，“身材”匀称小巧，功耗小。 方案二：数码管动态显示。动态显示，即各位数码管轮流点亮，对于显示器各位数码管，每隔一段延时时间循环点亮一次。利用人的视觉暂留功能可以看到整个显示，但须保证扫描速度足够快，人的视觉暂留功能才可察觉不到字符闪烁。显示器的亮度与导通电流、点亮时间及间隔时间的比例有关。调整参数可以实现较高稳定度的显示。动态显示节省了I/O 口，降低了能耗。 从节省单片机芯片I/O口和降低能耗角度出发，本数字电子钟数码管显示选择设计采用方案一，既TFT彩屏显示。 电源电路 本数字电子钟设计所需电源电压为直流、电压值大小5V的电压源直接用mini USB通过电脑USB接口供电。 按键电路 本数字电子钟设计所需按键用于进行显示时间的调整与设置扩展的小键盘。 单片机芯片4个I/O口可与按键直接相连，通过编程，单片机芯片即可控制按键接口电平的高低，即按键的开与关，以达到用按键进行显示时间的调整与设置扩展的小键盘的设计要求。
2009—2010学年第二学期 《数字电子技术课程设计》报告 专业班级：电气-08-1 姓名：曹操 学号：08051127 设计日期：2010年8月23日~27日 一．设计题目 多功能数字钟电路设计 二．设计任务及要求 多功能数字钟应该具有的功能有：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。 在实验中为了显示的方便，由于分钟和秒钟显示的范围都是从0~59，所以可以用一个3位的二进制码显示十位，用一个四位的二进制码（BCD 码）显示个位，对于小时因为他的范围是从0~23，所以可以用一个2位的二进制码显示十位，用一个4位的二进制码（BCD码）显示个位。
实验中由于七段码管是扫描的方式显示，所以虽然时钟需要的是1Hz 时钟信号，但是扫描需要一个比较高频率的信号，因此为了得到准确的1Hz 信号，必须对输入的系统时钟50Mhz进行分频。 对于整点报时功能，本实验设计的是当进行正点的倒计时5秒时，让LED来闪烁进行整点报时的提示。 调整时间的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时；S2调整分钟，每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00—00—00。 管脚分配如下表： 端口名使用模块信号对应FPGA管脚说明 S1 按键开关S1 R16 调整小时 S2 按键开关S2 P14 调整分钟 RST 按键开关S8 M15 复位 LED LED模块D1 L14 整点倒计时 LEDAG0 数码管模块A段N4 时间显示 LEDAG1 数码管模块B段G4 LEDAG2 数码管模块C段H4 LEDAG3 数码管模块D段L5 LEDAG4 数码管模块E段L4 LEDAG5 数码管模块F段K4 LEDAG6 数码管模块G段K5 SEL0 数码管选择位1 M4 8个数码管
Verilog数字系统设计教程思考题答案 绪论 1.什么是信号处理电路？它通常由哪两大部分组成？ 信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常有高速数据通道接口和高速算法电路两大部分组成。 2.为什么要设计专用的信号处理电路？ 因为有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用处理器也无法在规定的时间内完成必要的运算。通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过程序编译后生成的机器码指令加载到存储器中，然后在微处理器芯片控制下，按时钟的节拍，逐条取出指令分析指令和执行指令，直到程序的结束。微处理器芯片中的内部总线和运算部件也是为通用目的而设计，即使是专为信号处理而设计的通用微处理器，因为它的通用性也不可能为某一特殊的算法来设计一系列的专用的运算电路而且其内部总线的宽度也不能随便的改变，只有通过改变程序，才能实现这个特殊的算法，因而其算法速度也受到限制所以要设计专用的信号处理电路。 3.什么是实时处理系统？ 实时处理系统是具有实时响应的处理系统。 4.为什么要用硬件描述语言来设计复杂的算法逻辑电路？ 因为现代复杂数字逻辑系统的设计都是借助于EDA工具完成的，无论电路系统的仿真和综合都需要掌握硬件描述语言。 5.能不能完全用C语言来代替硬件描述语言进行算法逻辑电路的设计？ 不能，因为基础算法的描述和验证通常用C语言来做。如果要设计一个专用的电路来进行这种对速度有要求的实时数据处理，除了以上C语言外，还须编写硬件描述语言程序进行仿真以便从电路结构上保证算法能在规定的时间内完成，并能通过与前端和后端的设备接口正确无误地交换数据。 6.为什么在算法逻辑电路的设计中需要用C语言和硬件描述语言配合使用来提 高设计效率？ 首先C语言很灵活，查错功能强，还可以通过PLI编写自己的系统任务，并直接与硬件仿真器结合使用。C语言是目前世界上应用最为广泛的一种编程语言，因而C程序的设计环境比Verilog HDL更完整，此外，C语言有可靠地编译环境，语法完备，缺陷缺少，应用于许多的领域。比较起来，Verilog语言只是针对硬件描述的，在别处使用并不方便。而用Verilog的仿真，综合，查错等大部分软件都是商业软件，与C语言相比缺乏长期大量的使用，可靠性较差，亦有很多缺陷。所以只有在C语言的配合使用下,Verilog才能更好地发挥作用。C 语言与Verilog HDL语言相辅相成，互相配合使用。这就是即利用C语言的完整性又要结合Verilog对硬件描述的精确性，来更快更好地设计出符合性能要求的
咸阳师范学院物理与电子工程学院 课程设计报告 题目： 班级： 姓名： 学号： 指导教师： 成绩： 完成日期：年月
目录 第一章概述 3 第二章数字电子钟的电路原理 4 第三章电路调试与制作11 第四章总结与体会12 第五章附录13
第一章概述 数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。 课程设计目的 （1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。 （2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。 （3）提高利用已学知识分析和解决问题的能力。 （4）提高实践动手能力。
第二章数字电子钟的电路原理 数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。 1．数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。显示器件选用FTTL-655SB双阴极显示屏组。在计数电路输出信号的驱动下，显示出清晰的数字符号。 2．计数器电路 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。 3．校时电路 数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。通过手动调节按键，达到校准的目的。 4．定时报警电路 当调好定时间后并按下开关K1（白色键），显示屏右下方有红点指示，到定时时间有驱动信号经R3使VT1工作，即可定时报警输出。 芯片资料 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。作为时钟，它准确醒目；作为控制开关，它动作无误；在1小时59分钟或59分钟内，能任意暂停，使用十分方便。 仔细观察从0-9的每个数字并比较图1所示的笔段。内部电路参看图2, LM8560各脚功能，参看图3。
单片机原理及应用课程设计任务书 题目：电子时钟（LCD显示） 1、设计要求以AT89C51单片机为核心的时钟，在LCD显示器上显示当前的时间： 使用字符型LCD显示器显示当前时间。显示格式为“时时：分分：秒秒”。用3个功能键操作来设置当前时间。功能键K1～K4功能下。 K1—设置小时。 K2—设置分钟。 K3—设置秒。 程序执行后工作指示灯LED发光，表示程序开始执行，LCD显示“23：59：00”，然后开始计时。 2、工作原理 本课题难点在于键盘的指令输入，由于每个按键都具有相应的一种功能，程序中有较多的循环结构用以判断按键是否按下，以及判断按键是否抬起，以及LCD显示器的初始化。 3、参考电路 硬件设计电路图如下图所示： 硬件电路原理图 单片机原理及应用课程设计任务书
题目：电子时钟（LCD显示） 1、设计要求以AT89C51单片机为核心的时钟，在LCD显示器上显示当前的时间： 使用字符型LCD显示器显示当前时间。显示格式为“时时：分分：秒秒”。用3个功能键操作来设置当前时间。功能键K1～K4功能下。 K1—设置小时。 K2—设置分钟。 K3—设置秒。 程序执行后工作指示灯LED发光，表示程序开始执行，LCD显示“23：59：00”，然后开始计时。 2、工作原理 本课题难点在于键盘的指令输入，由于每个按键都具有相应的一种功能，程序中有较多的循环结构用以判断按键是否按下，以及判断按键是否抬起，以及LCD显示器的初始化。 3、参考电路 硬件设计电路图如下图所示： 硬件电路原理图 基于AT89C51单片机的电子时钟设计报告
一、设计要求与目的 1）设计要求以AT89C51单片机为核心的时钟，在LCD显示器上显示当前的时间。 2）、使用字符型LCD显示器显示当前时间。显示格式为“时时：分分：秒秒”。3）、用3个功能键操作来设置当前时间。 4）、熟悉掌握proteus编成软件以及keil软件的使用 二、本设计原理 本设计以AT89C51单片机为核心，通过时钟程序的编写，并在LCD显示器上显示出来。该编程的核心在于定时器中断及循环往复判断是否有按键操作，并对每个按键的操作在LCD显示器上作出相应的反应。由于LCD显示器每八位对应一个字符，故把秒、分、时的个位和十位分开表示。 该课题中有三个控制开关KM1、KM2、KM3分别控制时、分、秒的调整，时间按递增的方式调整，每点一次按钮则相应的时间个位加以，且时间调整不干扰其他为调整时间的显示。 三、硬件设计原理（电路） 硬件电路原理图
电子线路设计与测试 实验报告 一、实验名称 多功能数字钟设计 二、实验目的 1.掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程； 2.熟悉一种EDA软件使用； 3.掌握Verilog设计方法；
4.掌握分模块分层次的设计方法； 5.用Verilog完成一个多功能数字钟设计。 三、设计内容及要求 1．基本功能 具有“秒”、“分”、“时”计时功能，小时按24小时制计时。 具有校时功能，能对“分”和“小时”进行调整。 2.扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz 信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。 定时控制，其时间为23时58分。 3.选做内容 任意时刻闹钟（闹钟时间可设置）。 自动报整点时数。 四．系统框图与说明 数字钟框图
1.数字钟电路系统由主体电路和扩展电路两大部分所组成。 2.秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“24进制”规律计数。 3.计数器的输出经译码器送显示器。 五．设计步骤 1.列写多功能数字钟设计--层次结构图 2.拟定数字钟的组成框图，在Max+Plus II软件中，使用Verilog语言输入，采用分层次分模块的方法设计电路； 3.设计各单元电路并进行仿真； 4.对数字钟的整体逻辑电路图，选择器件，分配引脚，进行逻辑综合； 5.下载到Cyclone II FPGA实验平台上，实际测试数字钟的逻辑功能。
六．Verilog代码 //24进制时钟, 具有计时、校时、仿广播电台正点报时、固定时刻定时，任意时刻闹钟等功能 module clock_main(LED_Hour,LED_Minute,LED_Second,Alarm,CP_1KHz,Jsh_Min_key,Jsh_Hour_ke y,Set_Hour_key,Set_Min_key,Show,Ctrl_Bell); input CP_1KHz;//定义输入时钟 input Jsh_Min_key,Jsh_Hour_key;//定义校时按键 input Set_Hour_key,Set_Min_key;//定义闹钟定时按键 input Show; //定义显示模式按键 input Ctrl_Bell;//定义闹钟铃声控制 output [7:0]LED_Hour,LED_Minute,LED_Second;//定义输出变量 wire [7:0]LED_Hour,LED_Minute,LED_Second;//定义输出变量类型 wire [7:0]Hour,Minute,Second; wire [7:0]Set_Hour_Out,Set_Min_Out; wire Out_1Hz,Out_500Hz;//定义分频模块输出变量类型 reg Alarm_Ring,Alarm_Clock_1KHz;//定义仿广播电台报时和固定时刻定时铃声 output Alarm;//蜂鸣器输入 supply1Vdd; wire Alarm_Clock;//任意时刻闹钟闹铃 wire MinL_EN,MinH_EN,Hour_EN;//定义中间变量类型 //分频 fre_dividerFD0(Out_1Hz,Out_500Hz,Vdd,Vdd,CP_1KHz); //正常计时 counter10 U1(.Q(Second[3:0]),.nCR(Vdd),.EN(Vdd),.CP(Out_1Hz)); counter6 U2(.Q(Second[7:4]),.nCR(Vdd),.EN(Second[3:0]==4'h9),.CP(Out_1Hz)); assignMinL_EN=Jsh_Min_key?Vdd:(Second==8'h59); assign MinH_EN=(Jsh_Min_key&&(Minute[3:0]==4'h9))||(Minute[3:0]==4'h9)&&(Second==8'h59 ); counter10 U3(.Q(Minute[3:0]),.nCR(Vdd),.EN(MinL_EN),.CP(Out_1Hz)); counter6 U4(.Q(Minute[7:4]),.nCR(Vdd),.EN(MinH_EN),.CP(Out_1Hz)); assign Hour_EN=Jsh_Hour_key?Vdd:((Minute==8'h59)&&(Second==8'h59)); counter24 U5(Hour[7:4],Hour[3:0],Vdd,Hour_EN,Out_1Hz); //仿广播电台正点报时 baoshi BS1(Alarm_Ring,Minute,Second,Out_500Hz,CP_1KHz);//在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点 //固定时刻定时
课程设计说明书课程名称：数字电子技术课程设计 专业：通信工程班级： 姓名：学号： 指导教师：成绩： 完成日期： 2012 年 1 月 12 日
任务书
摘要 数字钟是用数字集成电路构成，用数码管显示的一种现代化计数器。它一般由振荡器、分频器、计数器、译码器、显示器、较时电路等部分组成，这些都是数字电路中应用最广的基本电路。振荡器和分频器构成组成标准秒信号发生器，不同进制的计数器、译码器和显示器组成计时系统，通过校时校时校分电路实现对时、分的校准。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 关键词：电子钟数码管 PMOS集成电路
目录
1 电子元件的焊接技术 一个电子装置由若干个电子元件组成，各个电子元件通过焊接连接为一个完整的 电路，焊接技术的优劣直接影响电子装置是否正常运行和质量的好坏。 焊接工具和材料 电烙铁 电烙铁是焊接电子元器件的重要工具，直接影响着焊接的质量。电烙铁从结构上分为外热式和内热式两种。选择电烙铁要根据焊接任务的不同，选用不同功率的电烙铁。一般焊接半导体元器件选用20W电烙铁即可。 新的电烙铁使用前要进行“上锡”。首先将烙铁头锉干净，然后把电烙铁通电加热，预热一会儿后将烙铁头粘上松香，再用烙铁头将焊锡丝熔化，使烙铁头上薄薄的镀上一 层锡。防止电烙铁长时间加热因氧化使烙铁头被“烧死”，不再“吃锡”。如图焊料 焊料是将被焊物体牢固的焊接到电路板上。焊料熔点比被焊物熔点低很多，否则容易和被焊物连在一起。 一般的电子元件用焊料是锡铅比例为3：2的焊锡，其低熔点仅为180摄氏度左右，用25W-30W的电烙铁就可以熔化。焊锡通常制作成管状焊锡丝，内芯有松香做助焊剂。如图 图电烙铁图焊锡 助焊剂 助焊剂的作用是去除焊件表面的氧化物，加热时防氧化，帮助焊料流动，减少表面张力，提高焊接质量。一般用松香或松香水。 手工焊接方法 1 . 焊接操作姿势 操作姿势。手工操作时，应注意保持正确的姿势，有利于健康和安全。正确的操作姿势是：挺胸端正直坐，不要弯腰，鼻尖至烙铁头尖端至少应保持20cm以上的距离，通常以40cm时为宜 电烙铁拿法
单片机原理及应用课程设计 题目：C52 单片机电子时钟电路设计姓名：____________________ 陶鹏鹏 专业：____________ 电子科学与技术 班级：____________ 121 班 指导教师：___________________ 高海涛
安徽科技学院数理学院 目录 1基于单片机的电子时钟电路设计 ....................................................... 1.1设计任务与要求................................................................ 1.1.1设计目的：.............................................................. 1.1.2设计要求：.............................................................. 1.2方案设计...................................................................... 2、单片机应用系统简介................................................................ 2.1AT89C52单片机的功能结构..................................................... 2.2单片机的引脚定义及功能....................................................... 2.3定时/计数器................................................................... 2.3.1定时/计数器结构 ........................................................ 2.3.2工作原理................................................................ 2.4键盘接口技术.................................................................. 2.5复位操作...................................................................... 2.6 显示控制模块.................................................................. 3、硬件电路设计...................................................................... 3.1电子时钟的电路图............................................................. 3.2单元电路设计.................................................................. 3.2.1 晶振、复位电路模块 ................................................... 3.2.2键盘控制模块............................................................ 3.2.3蜂鸣器电路模块.......................................................... 3.2.4显示器电路模块.......................................................... 4、软件设计........................................................................... 4.1 系统主程序设计 .............................................................. 4.2 主程序清单.................................................................. 4.3系统仿真与调试................................................................ 5、结论与心得.........................................................................
生产实习报告 班级：通信13-2班 姓名：闫振宇 学号：1306030222 成绩： 电子与信息工程学院 信息与通信工程系
基于verilog 数字秒表的设计实现 1. 概述 硬件描述语言HDL ( HardwareDescription Langyage) 是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计这里用这种语言可以从上层倒下层逐层描述自设计思想用一系列分层的模块来表示极其复杂的数字系统，然后用EDA 工具逐层验证，把其中需要为具体物理电路的模块组合由自动综合工具转换到门级电路网表。Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。使用VERILOG 进行系统设计时采用的是从顶至下的设计，自顶向下的设计是从系统机开始巴西同划分为若干个基本单元，然后再把每个单元划分为下一层的基本单元，这样下去直到可以直接用EDA 元件库中的基本元件来实现为止。 2. 设计目的及要求 a. 有源晶振频率：50MHZ ； b. 测试计时范围：00' 00” 00 ~ 59 '，59显”示9的9 最长时间为59 分59 秒； c. 数字秒表的计时精度是10ms； d. 显示工作方式：六位BCD 七段数码管显示读数，两个按钮开关(一个按钮使秒表复位，另一个按钮控制秒表的启动/暂停)。 3. 设计原理秒表的逻辑结构较简单，它主要由四进制计数器、十六进制计数器、分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ 计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止、启动以及清零复位。 秒表有共有6个输出显示，其中6个显示输出数据，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有 6 个计数器与之相对应； 6 个计数器的输出全都为BCD 码输出，这样便与同显示译码器连接。 利用一块芯片完成除时钟源，按键和显示器之外的所有数字电路功能。所有数字逻辑功能都在CPLD 器件上用Verilog 语言实现。这样设计具有体积小，设计周期短，调试方 便，故障率地和修改升级容易等特点。 本设计采用依次采用以下设计方法： 1）按键输入缓存，键盘消抖设计；
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：
指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日
目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般
目录 第一部分设计任务和要求 1.1单片机课程设计内 容 (2) 1.2单片机课程设计要求………………………………………………… 2 1.3系统运行流程………………………………………………………… 2 第二部分设计方案 2.1 总体设计方案说明 (2) 2.2 系统方框图 (3) 2.3 系统流程图 (3) 第三部分主要器材及基本简介 3.1 主要器材 (4) 3.2 主要器材简介 (4) 第四部分系统硬件设计 4.1 最小系统 (6) 4.2 LCD显示电路 (6) 4.3 键盘输入电路 (7) 4.4 蜂鸣器和LED灯电路 (7)
第五部分仿真电路图与仿真结果 (8) 第六部分课程设计总结 (8) 第七部分参考文献 (9) 附录A 实物图 附录B 系统源程序 第一部分设计任务和要求 1.1 单片机课程设计内容 利用STC89C51单片机和LCD1602电子显示屏实现电子时钟，可由按键进行调时和12/24小时切换。 1.2 单片机课程设计要求 1．能实现年、月、日、星期、时、分、秒的显示； 2．能实现调时功能； 3．能实现12/24小时制切换； 4．能实现8：00—22：00整点报时功能。 1.3 系统运行流程 程序首先进行初始化，在主程序的循环程序中首先调用数据处理程序，然后调用显示程序，在判断是否有按键按下。若有按键按下则转到相应的功能程序执行，没有按键按下则调用时间程序。若没到则循环执行。计时中断服务程序完成秒的计时及向分钟、小时的进位和星期、年、月、日的进位。调时闪烁中断服务程序
用于被调单元的闪烁显示。调时程序用于调整分钟、小时、星期、日、月、年，主要由主函数组成通过对相关子程序的调用，如图所示。实现了对时间的设置和修改、LCD显示数值等主要功能。相关的调整是靠对功能键的判断来实现的。第二部分设计方案 2.1 总体设计方案说明 1．程序设计及调试 根据单片机课程设计内容和要求，完成Protues仿真电路的设计和用Keil软件编写程序，并进行仿真模拟调试。 2．硬件焊接及调试 根据仿真电路图完成电路板的焊接，并进行软、硬件的调试，只到达到预期目的。3．后期处理 对设计过程进行总结，完成设计报告。 2.2 单片机系统方框图
电子钟实训报告 课程名称：电气自动化 班级：电气S09-4班 指导老师：刘云芳 姓名：谷宇 一.实训目的: 完成基于CPLD的多功能数字钟设计。硬件界面为一个8位的LED数码管，时间显示方式为8位同时显示，即显示状态为：88-88-88。显示的时间制为24小时制。 1.设计一个具有“时”、“分”、“秒”的十进制显示计时器,要求为24小时循环。.具有校时、校分功能。 2、学会怎么样去焊接元器件较多的电子产品。 3.了解各集成块的功能，进一步加强该元件的使用。 二.实训要求： 1数字钟的功能要求；准确计时，以数字形式显示时，分，秒的时间，
小时要Array求为“24 翻1，”，分和秒的计时要求为60进位， 要求校正时间电路。 2直流稳压电源的功能要求：输入220v交流电压，输出+5v直流电压。 三.电路图的绘制： 、秒、分为00~59六十进制计数器。 3、时为00~23二十四进制计数器。 4、可手动校正：能分别进行分、时的校正。只要将开关置于手动位置，可分别对分、 时进行手动脉冲输入调整或连续脉冲输入校正础上绘制的，它是电路组装、调试和 维修的依据。绘制电路图时，注意以下几点： 1、元器件布局合理、排列均匀、图面清晰、便于阅读。 2、集成电路的型号不要标错，引脚要标明，不要遗漏。 3、线条要清晰，明了；在电气连接点的地方要注意区分。 基本设计思路：通过运用CD4518芯片来构成两个60进制的计数器做时钟的秒、分 电路和一个24进制的计数器做“时”电路；然后用CD4543芯片来将二进制数解码 驱动二极管发亮。前提中，运用4060和4040芯片分频来产生秒脉冲信号，和调时 的目的。
电子时钟实验报告 一、实验目的 学习8051定时器时间计时处理、按键扫描及LED数码管显示的设计方法。二、设计任务及要求 利用实验平台上4个LED数码管，设计带有闹铃功能的数字时钟，要求：1．在4位数码管上显示当前时间，显示格式为“时时分分”； 2．由LED闪动做秒显示； 3．利用按键可对时间及闹玲进行设置，并可显示闹玲时间。当闹玲时间到蜂鸣器发出音乐，按停止键使可使闹玲声停止。 三、工作原理及设计思路 利用单片机定时器完成计时功能，定时器0计时中断程序每隔5ms中断一次并当作一个计数，每中断一次计数加1，当计数200次时，则表示1s到了，秒变量加1，同理再判断是否1min钟到了，再判断是否1h到了。为了将时间在LED数码管上显示，可采用静态显示法和动态显示法，由于静态显示法需要数据锁存器等较多硬件，可采用动态显示法实现LED显示。 闹铃声由交流蜂鸣器产生，电路如右图，当P1.7输出不同频率的方波，蜂鸣器便会发出不同的声音。 四、电路设计及描述 (1)硬件连接部分： 在ZKS-03单片机综合实验仪上有四位共阳LED数码管，其标号分别为LED1~LED4。为了节省MCU的I/O口，采用串行接口方式，它仅占用系统2个I/O 口，即P1.0口和P1.1口，一个用作数据线SDA，另一个用作时钟信号线CLK，
它们都通过跳线选择器JP1相连。 由于采用共阳LED数码管，它的阴极分别通过限流电阻R20~R27连接到控制KD_0~KD_Q7。这样控制8个发光二极管，就需要8个I/O口。但由于单片机的I/O口资源是有限的，因此常采用实验电路所示的串并转换电路来扩充系统资源。串并转换电路其实质是一个串入并处的移位寄存器，串行数据再同步移位脉冲CLK的作用下经串行数据线SDA把数据移位到KD_0~KD_Q7端，这样仅需2根线就可以分别控制8个发光二极管的亮灭。而P0口只能作地址/数据总线，P2口只能作地址总线高8位，P3.0、P3.1作为串行输入、输出接口，实验仪上单片机可用作I/O的口仅有：P1.0--P1.7，8位；P3.2、P3.3、P3.4、P3.5，4位。其中：P1.0用作数据线SDA，P1.1用作时钟信号CLK，所以P1.0和P1.1应该接对应跳线的A位，即跳线的中间和下面相连。P1.3、P1.4、P1.5和P1.6是四个数码管的位扫描线，其中P1.6对应数码管W1，显示小时高位；P1.5对应数码管W2，显示小时低位；P1.4对应数码管W3，显示分钟高位；P1.3对应数码管W4，显示分钟低位。P1.7连接蜂鸣器电路，输出不同频率的方波，使其发出不同的声音。P1.2用来控制秒的闪烁显示。故，P1.2也应该接对应跳线的A位。 其显示电路如下图所示： P3.2、P3.3、P3.4、P3.5分别连接单刀双掷开关S1、S2、S3、S4，从而输入高低电平。将S2S1定义为功能模式选择开关；S3定义为分钟数调整开关；S4定义为小时数调整开关。 当S2S1=00时，显示当前时间，不进行任何操作。 当S2S1=01时，显示当前时间，同时可进行时钟调整，若S3=1，分钟数持续加1，若S4=1，小时数持续加1。