唐朔飞编著
第一章
1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？
解：P3
计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
计算机硬件——计算机的物理实体。
计算机软件——计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
5. 冯?诺依曼计算机的特点是什么？
解：冯氏计算机的特点是：P9
? 由运算器、控制器、存储器、输入设备、输出设备五大部件组成；
? 指令和数据以同一形式（二进制形式）存于存储器中；
? 指令由操作码、地址码两大部分组成；
? 指令在存储器中顺序存放，通常自动顺序取出执行；
? 以运算器为中心（原始冯氏机）。
7. 解释下列概念：
主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
解：P10
主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；
CPU——中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；（早期的运、控不在同一芯片上）
主存——计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。
存储单元——可存放一个机器字并具有特定存储地址的存储单位；
存储元件——存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；
存储字——一个存储单元所存二进制代码的逻辑单位；
存储字长——一个存储单元所存二进制代码的位数；
存储容量——存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）
机器字长——CPU能同时处理的数据位数；
指令字长——一条指令的二进制代码位数；
讲评：一种不确切的答法：
CPU与MM合称主机；
运算器与控制器合称CPU。
这两个概念应从结构角度解释较确切。
8. 解释下列英文缩写的中文含义：
CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS
解：全面的回答应分英文全称、中文名、中文解释三部分。
CPU——Central Processing Unit，中央处理机（器），见7题；
PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器；
IR——Instruction Register，
指令寄存器，存放当前正在执行的指令的寄存器；
CU——Control Unit，控制单元（部件），控制器中产生微操作命令序列的部件，为控制器的核心部件；
ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件；
ACC——Accum ulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器；
MQ——Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。
X——此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；
MAR——Memory Address Register，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器；
MDR——Memory Data Register，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器；
I/O——Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送；
MIPS——Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位；
10. 指令和数据都存于存储器中,计算机如何区分它们？
解：计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。
另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。
问题讨论：
×由控制器分析是指令还是数据；
数据进控制器？
×指令由指令寄存器存取；
指令寄存器有控制功能？
×指令和数据的格式不一样；指令由操作码和地址码组成）
两者的二进制代码形式不一样？
×指令顺序存放，而数据不是；
数据为什么不能顺序存放？
× MAR放地址，MDR放数据；
取指时MDR中也是数据？
×存取数据和存取指令的操作在机器中完全一样；
无法区分？
×指令和数据的地址不一样；
某一存储单元只能放数据（或指令）?
×指令放在ROM中，数据放在RAM中；
用户程序放在哪？
第三章
1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？
解：总线是多个部件共享的传输部件。
总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
讲评：
围绕―为减轻总线负载‖的几种说法：
×应对设备按速率进行分类，各类设备挂在与自身速率相匹配的总线上；
×应采用多总线结构；
×总线上只连接计算机的五大部件；
×总线上的部件应为低功耗部件。
上述措施都无法从根上（工程上）解决问题，且增加了许多不必要（或不可能）的限制。
×总线上的部件应具备机械特性、电器特性、功能特性、时间特性；
这是不言而喻的。
4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？
解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；
常见的集中式总线控制有三种：
链式查询、计数器查询、独立请求；
特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。
5. 解释下列概念：总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。
解：
总线的主设备（主模块）——指一次总线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块）——指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；
总线的传输周期——总线完成一次完整而可靠的传输所需时间；
总线的通信控制——指总线传送过程中双方的时间配合方式。
6. 试比较同步通信和异步通信。
解：
同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；
异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。
8. 为什么说半同步通信同时保留了同步通信和异步通信的特点？
解：
半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。
10. 为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plug and play？哪些总线有这一特点？
解：
总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；
目前流行的总线标准有：ISA、EISA、PCI等；
plug and play——即插即用，EISA、PCI等具有此功能。
11. 画一个具有双向传输功能的总线逻辑图。
解：此题实际上是要求设计一个双向总线收发器，设计要素为三态、双向、使能等控制功能的实现，可参考74LS245等总线收发器芯片内部电路。逻辑图如下：（n位）
几种错误的设计：
几种错误的设计：
12. 设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：
（1）设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送；
（2）设计一个电路，实现下列操作：
T0时刻完成D→总线；
T1时刻完成总线→A；
T2时刻完成A→总线；
T3时刻完成总线→B。
解：
（1）采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器，其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制，与打入脉冲间的时间配合关系为：
现以8位总线为例，设计此电路，如下图示：
（2）寄存器设置同（1），由于本题中发送、接收不在同一节拍，因此总线需设锁存器缓冲，锁存器采用74LS373（电平使能输入）。节拍、脉冲配合关系如下：
节拍、脉冲分配逻辑如下：
节拍、脉冲时序图如下：
以8位总线为例，电路设计如下：
（图中，A、B、C、D四个寄存器与数据总线的连接方法同上。）
几种错误的设计：
（1）
几种错误的设计：
（1）
几种错误的设计：
（2）
几种错误的设计：
（2）
几种错误的设计：
第四章
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？
答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
4. 说明存取周期和存取时间的区别。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：
存取周期=存取时间+恢复时间
5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
解：存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽= 1/200ns ×32位
= 160M位/秒= 20MB/S = 5M字/秒
注意字长（32位）不是16位。
（注：本题的兆单位来自时间=106）
6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。
解：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：
按字寻址范围= 64K×8 / 32=16K字
按字节编址时的主存地址分配图如下：
讨论：
1、一个存储器不可能有两套地址，注意字长32位，不是16位，不能按2字节编址；
2、本题与IBM370、PDP-11机无关；
3、按字寻址时，地址仍为16位；
（：地址14位，单元16K个，按字编址4K空间。）
4、字寻址的单位为字，不是B。
5、按字编址的地址范围为0~16K-1，空间为16K字；按字节编址的地址范围为0~64K-1，空间为64KB。不能混淆；
6、画存储空间分配图时要画出上限。
7. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？
1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位
解：
地址线和数据线的总和= 14 + 32 = 46根；
各需要的片数为：
1K×4：16K×32 / 1K×4 = 16×8 = 128片
2K×8：16K×32 / 2K×8 = 8×4 = 32片
4K×4：16K×32 / 4K×4 = 4×8 = 32片
16K×1：16K×32 / 16K×1 = 32片
4K×8：16K×32 / 4K×8 = 4×4 = 16片
8K×8：16K×32 / 8K×8 = 2×4 = 8片
讨论：
地址线根数与容量为2的幂的关系，在此为214，14根；
：32=25，5根） 数据线根数与字长位数相等，在此为32根。（不是2的幂的关系。
9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。
解：刷新——对DRAM定期进行的全部重写过程；
刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；
常用的刷新方法有三种——集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；
分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；
异步式：是集中式和分散式的折衷。
讨论：
1、刷新与再生的比较：
共同点：
?动作机制一样。都是利用DRAM存储元破坏性读操作时的重写过程实现；
?操作性质一样。都是属于重写操作。
区别：
?解决的问题不一样。再生主要解决DRAM存储元破坏性读出时的信息重写问题；刷新主要解决长时间不访存时的信息衰减问题。
?操作的时间不一样。再生紧跟在读操作之后，时间上是随机进行的；刷新以最大间隔时间为周期定时重复进行。
?动作单位不一样。再生以存储单元为单位，每次仅重写刚被读出的一个字的所有位；刷新以行为单位，每次重写整个存储器所有芯片内部存储矩阵的同一行。
?芯片内部I/O操作不一样。读出再生时芯片数据引脚上有读出数据输出；刷新时由于CAS 信号无效，芯片数据引脚上无读出数据输出（唯RAS有效刷新，内部读）。鉴于上述区别，为避免两种操作混淆，分别叫做再生和刷新。
2、CPU访存周期与存取周期的区别：
CPU访存周期是从CPU一边看到的存储器工作周期，他不一定是真正的存储器工作周期；存取周期是存储器速度指标之一，它反映了存储器真正的工作周期时间。
3、分散刷新是在读写周期之后插入一个刷新周期，而不是在读写周期内插入一个刷新周期，但此时读写周期和刷新周期合起来构成CPU访存周期。
4、刷新定时方式有3种而不是2种，一定不要忘了最重要、性能最好的异步刷新方式。
10. 半导体存储器芯片的译码驱动方式有几种？
解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；
重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。
11. 画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。要求将64K 分成4个页面，每个页面分16组，指出共需多少片存储芯片。
解：设采用SRAM芯片，
总片数= 64K×8位/ 1024×4位
= 64×2 = 128片
题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：
页面容量=总容量/ 页面数
= 64K×8位/ 4
= 16K×8位；
组容量=页面容量/ 组数
= 16K×8位/ 16 = 1K×8位；
组内片数=组容量/ 片容量
= 1K×8位/ 1K×4位= 2片；
地址分配：
页面逻辑框图：（字扩展）
存储器逻辑框图：（字扩展）
讨论：
页选地址取A11、A10，页内片选取A15~A12；?
（页内组地址不连贯？）
不分级画；问题：?
1、不合题意；
2、芯片太多难画；
3、无页译码，6：64译码选组。
?页选直接联到芯片；问题：
1、SRAM一般只一个片选端；
2、译码输出负载能力需考虑。
附加门电路组合2级译码信号；?
（应利用译码器使能端输入高一级的译码选通信号）
不设组选，页选同时选8组（16组），并行存取？?
组译码无页选输入；?
?2片芯片合为一体画；
文字叙述代替画图；?
地址线、数据线不标信号名及信号序号。?
12. 设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
解：
存储基元总数= 64K×8位
= 512K位= 219位；
思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。
设地址线根数为a，数据线根数为b，则片容量为：2a×b = 219；b = 219-a；
若a = 19，b = 1，总和= 19+1 = 20；
a = 18，
b = 2，总和= 18+2 = 20；
a = 17，
b = 4，总和= 17+4 = 21；
a = 16，
b = 8，总和= 16+8 = 24；
…… ……
由上可看出：片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。
结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线= 19根，数据线= 1根；或地址线= 18根，数据线= 2根。
采用字、位扩展技术设计；?
13. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：
（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为32K×8位，共需几个模块板？
（3）每个模块板内共有几片RAM芯片？
（4）共有多少片RAM？
（5）CPU如何选择各模块板？
解：
（1）218 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）；
（2）模块板总数= 256K×8 / 32K×8
= 8块；
（3）板内片数= 32K×8位/ 4K×4位
= 8×2 = 16片；
（4）总片数= 16片×8 = 128片；
（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。地址格式分配如下：
讨论：
不对板译码、片译码分配具体地址位；?
?板内片选设4位地址；
不设板选，8个板同时工作，总线分时传送；?
8位芯片；? 8板通过3：8译码器组成256K?
14. 设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：
ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
解：
（1）地址空间分配图：
（2）选片：ROM：4K×4位：2片；
RAM：4K×8位：3片；
（3）CPU和存储器连接逻辑图及片选逻辑：
讨论：
1）选片：当采用字扩展和位扩展所用芯片一样多时，选位扩展。
理由：字扩展需设计片选译码，较麻烦，而位扩展只需将数据线按位引出即可。
本题如选用2K×8 ROM，片选要采用二级译码，实现较麻烦。
当需要RAM、ROM等多种芯片混用时，应尽量选容量等外特性较为一致的芯片，以便于简化连线。
2）应尽可能的避免使用二级译码，以使设计简练。但要注意在需要二级译码时如果不使用，会使选片产生二义性。
3）片选译码器的各输出所选的存储区域是一样大的，因此所选芯片的字容量应一致，如不一致时就要考虑二级译码。另外如把片选译码输出―或‖起来使用也是不合理的。
4）其它常见错误：
138的C输入端接地；（相当于把138当2-4译码器用，不合理）?
? EPROM的PD端接地；
（PD为功率下降控制端，当输入为高时，进入功率下降状态。因此PD端的合理接法是与片选端-CS并联。）
? ROM连读/写控制线-WE；
（ROM无读/写控制端）
15. CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：
（1）用74138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
解：
（1）CPU与存储器芯片连接逻辑图：
（2）地址空间分配图：
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(第5片)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。可能的情况有：
1）该片的-CS端与-WE端错连或短路；
2）该片的-CS端与CPU的-MREQ端错连或短路；
3）该片的-CS端与地线错连或短路；
在此，假设芯片与译码器本身都是好的。
（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为―1‖的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。
17. 某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。
解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取多体交叉存取技术，图示如下：
8体交叉访问时序：
18. 什么是―程序访问的局部性‖？存储系统中哪一级采用了程序访问的局部性原理？
解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大(大约5:1 )。存储系统中Cache—主存层次采用了程序访问的局部性原理。
20. Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？
答：Cache做在CPU芯片内主要有下面几个好处：
1）可提高外部总线的利用率。因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线；
2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；
3）可提高存取速度。因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高；
将指令Cache和数据Cache分开有如下好处：
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；
2）指令Cache可用ROM实现，以提高指令存取的可靠性；
3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
补充讨论：
Cache结构改进的第三个措施是分级实现，如二级缓存结构，即在片内Cache（L1）和主存之间再设一个片外Cache（L2），片外缓存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存间起到平滑速度差的作用，加速片内缓存的调入调出速度（主存—L2—L1）。
21. 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映象（即Cache每组内共有4个字块）的Cache组织，要求：
（1）画出主存地址字段中各段的位数；
（2）设Cache的初态为空，CPU依次从主存第0、1、2……99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？
答：
（1）由于容量是按字节表示的，则主存地址字段格式划分如下：
8 7 2 3 2
（2）由于题意中给出的字地址是连续的，故（1）中地址格式的最低2位不参加字的读出操作。当主存读0号字单元时，将主存0号字块（0~7）调入Cache（0组x号块），主存读8号字单元时，将1号块（8~15）调入Cache（1组x号块）…… 主存读96号单元时，将12号块（96~103）调入Cache（12组x号块）。
≈共需调100/8 13次，就把主存中的100个数调入Cache。除读第1遍时CPU需访问主存13次外，以后重复读时不需再访问主存。则在800个读操作中：
访Cache次数=（100-13）+700=787次
≈ 0.98 ≈Cache命中率=787/800 98%
（3）设无Cache时访主存需时800T（T为主存周期），加入Cache后需时：（131.167+13）T≈T/6+13T?787
144.167T≈
5.55倍≈则：800T/144.167T
有Cache和无Cache相比，速度提高4.55倍左右。
23. 画出RZ、NRZ、NRZ1、PE、FM写入数字串1011001的写入电流波形图。
解：
24. 以写入1001 0110为例，比较调频制和改进调频制的写电流波形图。
解：写电流波形图如下：
比较：
1）FM和MFM写电流在位周期中心处的变化规则相同；
2）MFM制除连续一串―0‖时两个0周期交界处电流仍变化外，基本取消了位周期起始处的电流变化；
3）FM制记录一位二进制代码最多两次磁翻转，MFM制记录一位二进制代码最多一次磁翻转，因此MFM制的记录密度可提高一倍。上图中示出了在MFM制时位周期时间缩短一倍的情况。由图可知，当MFM制记录密度提高一倍时，其写电流频率与FM制的写电流频率相当；
4）由于MFM制并不是每个位周期都有电流变化，故自同步脉冲的分离需依据相邻两个位周期的读出信息产生，自同步技术比FM制复杂得多。
25. 画出调相制记录01100010的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等几种波形。
解：
注意：
1）画波形图时应严格对准各种信号的时间关系。
2）读出感应信号不是方波而是与磁翻转边沿对应的尖脉冲；
3）同步脉冲的出现时间应能―包裹‖要选的读出感应信号，才能保证选通有效的读出数据信号，并屏蔽掉无用的感应信号。
4）最后读出的数据代码应与写入代码一致。
26. 磁盘组有六片磁盘，每片有两个记录面，存储区域内径22厘米，外径33厘米，道密度为
40道/厘米，内层密度为400位/厘米，转速2400转/分，问：
（1）共有多少存储面可用？
（2）共有多少柱面？
（3）盘组总存储容量是多少？
（4）数据传输率是多少？
解：
（1）若去掉两个保护面，则共有：
6 × 2 - 2 = 10个存储面可用；
（2）有效存储区域
=（33-22）/ 2 = 5.5c m
柱面数= 40道/c m × 5.5= 220道
=π（3）内层道周长=22 69.08c m
道容量=400位/c m×69.08c m
= 3454B
面容量=3454B × 220道
= 759，880B
盘组总容量= 759，880B × 10面
= 7，598，800B
（4）转速= 2400转/ 60秒
= 40转/秒
数据传输率= 3454B × 40转/秒
= 138，160 B/S
注意：
1）计算盘组容量时一般应去掉上、下保护面；
的精度选取不同将引起答案不同，一般取两位小数；π2）
盘组总磁道数（=一个盘面上的磁道数）≠3）柱面数
4）数据传输率与盘面数无关；
5）数据传输率的单位时间是秒，不是分。
27. 某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求：
（1）磁盘存储器的存储容量；
（2）最高位密度（最小磁道的位密度）和最低位密度；
（3）磁盘数据传输率；
（4）平均等待时间。
解：
（1）存储容量= 275道×12 288B/道×4面= 13 516 800B
（2）最高位密度=π12 288B/230
= 17B/mm = 136位/mm（向下取整）
最大磁道直径
=230mm+275道/5道×2
= 230mm + 110mm = 340mm
π最低位密度= 12 288B / 340
= 11B/mm = 92位/ mm （向下取整）
（3）磁盘数据传输率
= 12 288B × 3000转/分
=12 288B × 50转/秒=614 400B/S
（4）平均等待时间= 1/50 / 2 = 10m s
讨论：
1、本题给出的道容量单位为字节，
因此算出的存储容量单位也是字节，而不是位；
2、由此算出的位密度单位最终应转换成bpm(位/毫米）；
3、平均等待时间是磁盘转半圈的时间，与容量无关。
第五章
1. I/O有哪些编址方式？各有何特点？
解：常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址；
特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O 指令。
I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。讨论：I/O编址方式的意义：
I/O编址方式的选择主要影响到指令系统设计时I/O指令的安排，因此描述其特点时一定要说明此种I/O编址方式对应的I/O指令设置情况。
?I/O与内存统一编址方式将I/O地址看成是存储地址的一部分，占用主存空间；
问题：确切地讲，I/O与内存统一编址的空间为总线空间，I/O所占用的是内存的扩展空间。I/O独立编址方式有明显的I/O地址标识，?而I/O与内存统一的编址方式没有；
问题：无论哪种编址方式，I/O地址都是由相应的指令提供的，而地址本身并没有特殊的标识。
2. 简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？
答：CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。适用场合分别为：
直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。
同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。
异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。
讨论：注意I/O交换方式、I/O传送分类方式与I/O联络方式的区别：
串行、并行I/O传送方式常用于描述I/O传送宽度的类型；
I/O交换方式主要讨论传送过程的控制方法；
I/O联络方式主要解决传送时CPU与I/O之间如何取得通信联系以建立起操作上的同步配合关系。
?同步方式适用于CPU与I/O工作速度完全同步的场合。
问题：I/O 要达到与CPU工作速度完全同步一般是不可能的。同步方式的实质是―就慢不就快‖，如采用同步方式一般CPU达不到满负荷工作。
6. 字符显示器的接口电路中配有缓冲存储器和只读存储器，各有何作用？
解：显示缓冲存储器的作用是支持屏幕扫描时的反复刷新；只读存储器作为字符发生器使用，他起着将字符的ASCII码转换为字形点阵信息的作用。
8. 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？
解：480×10=4800位/秒=4800波特；
波特——是数据传送速率波特率的单位。
注：题意中给出的是字符传送速率，即：字符/秒。要求的是数据传送速率，串行传送时一般用波特率表示。
两者的区别：字符传送率是数据的―纯‖有效传送率，不含数据格式信息；波特率是―毛‖传送率，含数据格式信息。
10. 什么是I/O接口?为什么要设置I/O接口？I/O接口如何分类？
解：I/O接口一般指CPU和I/O设备间的连接部件；I/O接口分类方法很多，主要有：按数据传送方式分有并行接口和串行接口两种；
按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种。
12. 结合程序查询方式的接口电路，说明其工作过程。
解：程序查询接口工作过程如下（以输入为例）：
开命令接收门；→选中，发SEL信号→设备选择器译码→接口→地址总线→1）CPU发I/O 地址
设备开始工作；→接口向设备发启动命令→ D置0，B置1 →2）CPU发启动命令DBR；→3）CPU等待，输入设备读出数据
B置0，D置1；→接口→4）外设工作完成，完成信号
CPU；→控制总线→5）准备就绪信号
6）输入：CPU通过输入指令（IN）将DBR中的数据取走；
若为输出，除数据传送方向相反以外，其他操作与输入类似。工作过程如下：
开命令接收门；→选中，发SEL信号→设备选择器译码→接口→地址总线→1）CPU发I/O 地址
2）输出：CPU通过输出指令（OUT）将数据放入接口DBR中；
设备开始工作；→接口向设备发启动命令→ D置0，B置1 →3）CPU发启动命令4）CPU等待，输出设备将数据从DBR取走；
B置0，D置1；→接口→5）外设工作完成，完成信号
CPU，CPU可通过指令再次向接口DBR输出数据，进行第二次传送。→控制总线→6）准备就绪信号
13. 说明中断向量地址和入口地址的区别和联系。
解：
中断向量地址和入口地址的区别：
向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。
中断向量地址和入口地址的联系：
中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。(两种方法：在向量地址所指单元内放一条JUM指令；主存中设向量地址表。参考8.4.3）
讨论：
硬件向量法的实质：
当响应中断时，为了更快、更可靠的进入对应的中断服务程序执行，希望由硬件直接提供中断服务程序入口地址。但在内存地址字较长时这是不可能的。因此由硬件先提供中断源编号、再由编号间接地获得中断服务程序入口地址。这种中断源的编号即向量地址。
由于一台计算机系统可带的中断源数量很有限，因此向量地址比内存地址短得多，用编码器类逻辑部件实现很方便。
14. 在什么条件下，I/O设备可以向CPU提出中断请求？
解：I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INT R=1）。
15. 什么是中断允许触发器？它有何作用？
解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。
16. 在什么条件和什么时间，CPU可以响应I/O的中断请求？
解：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。
17. 某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据存至存储器的缓冲区中，该中断处理需P秒。此外，缓冲区内每存储N个数据，主程序就要将其取出进行处理，这个处理需Q秒。试问该系统可以跟踪到每秒多少次中断请求？
解：这是一道求中断饱和度的题，要注意主程序对数据的处理不是中断处理，因此Q秒不能算在中断次数内。
N个数据所需的处理时间=P×N+Q秒
平均每个数据所需处理时间= （P×N+Q）/N秒；
求倒数得：
该系统跟踪到的每秒中断请求数=N/（P×N+Q）次。
19. 在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断请求。试问是否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行？为什么？
解：这是一道多重中断的题，由于磁盘中断的优先权高于打印机，因此应将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行。因为打印机的速度比磁盘输入输出的速度慢，并且暂停打印不会造成数据丢失。
讨论：
?打印机不停，理由有如下几种：
打印内容已存入打印机缓存；?
问题：1）如果打印机无缓存呢？
2）如果打印机有缓存，还需要用程序中断方式交换吗？（应用DMA)
由于在指令执行末查中断，因此执行打印指令时不会响应磁盘中断。?
问题：打印中断处理程序=打印指令？
采用字节交叉传送方式，当两者同时请求中断时，先响应盘，再响应打印机，交叉服务。?问题：这是程序中断方式吗？
由于打印机速度比CPU慢得多，CPU将数据发送给打印机后，就去为磁盘服务，而这时打印机可自己慢慢打印。?
问题：停止打印机传送=停止打印机动作？
我有打印机，感觉上打印机工作是连贯的；?
问题：人的感觉速度=计算机工作速度？
22. CPU对DMA请求和中断请求的响应时间是否一样？为什么？
解：CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。
讨论：
CPU对DMA的响应是即时的；?
随时都能响应？
CPU响应DMA的时间更短；?
?DMA比中断速度高；
短、高或不一样的具体程度？
?不一样。因为DMA与CPU共享主存，会出现两者争用主存的冲突，CPU必须将总线让给DMA接口使用，常用停止CPU访存、周期窃取及DMA与CPU交替访存三种方式有效的分时使用主存；
这种情况仅仅存在于DMA与中断程序之间吗？答非所问。
24. DMA的工作方式中，CPU暂停方式和周期挪用方式的数据传送流程有何不同？画图说明。
解：两种DMA方式的工作流程见下页，其主要区别在于传送阶段，现行程序是否完全停止访存。
停止CPU访存方式的DMA工作流程如下：
现行程序CPU DMAC I/O
CPU DMAC I/O
B C D
周期窃取方式的DMA工作流程如下：
现行程序CPU DMAC I/O
CPU DMAC I/O
B C D
25. s，试问该外设是否可用程序中断方式与主机交换信息，为什么？μ假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断处理程序其执行时间为40
sμ解：该设备向CPU传送信息的时间间隔=1/40K=0.025×103=25 < sμ40
则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。
讨论：
s）比较接近，传送过程会频繁的打断CPU执行主程序，而执行中断服务程序，因此不能用程序中断方式……。μs）与中断处理时间（40μ×I/O传送（25
错：此时CPU还有可能执行主程序吗？
举例说明：（输入）
假设初始CPU空闲，则当I/O将第一个数据放在接口的数据缓冲寄存器中后，向CPU发第一个中断请求，CPU立即响应；
I/O设备匀速运行，s时响应；μs后，第二个中断请求到来，CPU正在执行中断程序接收第一个数据，40μ25
s时响应；μs后，第三个中断请求到来，CPU正在执行中断程序接收第二个数据，要到80μ50 s后，第四个中断请求到来，但此时第三个中断请求还没有响应，则放在数据缓冲寄存器中的第三个数据来不及接收，被第四个数据冲掉；μ75
讨论：
s，CPU大部分时间处于―踏步等待‖状态；μ交换一次用时25+40=65?
sμ错1：25 I/O传送间隔主要指设备准备数据的时间（输入），这段时间设备与CPU并行工作。
错2：程序中断不存在踏步等待。
?10-6=1?40?40K.6秒，时间过长，用程序中断不划算；
中断处理程序执行时间=？?错1：设备传送频率
错2：越慢速的设备越适合用中断。
若外设与CPU之间有足够大的缓冲区，则可以用程序中断方式；?
如果安排足够大的缓冲区，为何不用DMA方式？
讨论（续）：
两者速度相差较小没有必要用中断。?
26. s，是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采取什么方案？μ设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1K字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间是25 解：先算出磁盘传送速度，然后和指令执行速度进行比较得出结论。
16÷16 =1K ×8 ×8 ÷道容量=1KB×8
=1K ×4=4K字
数传率=4K字×3000转/分
=4K字×50转/秒=200K字/秒
sμ5≈一个字的传送时间=1/200K字/秒
注：在此1K=1024，来自数据块单位缩写。
5 sμ<<25 s，所以不能采用一条指令执行结束响应DMA请求的方案，应采取每个CPU机器周期末查询及响应DMA请求的方案（通常安排CPU机器周期=MM存取周期）。μ讨论：
扇面、扇段和扇区：扇面指磁盘分区后形成的扇形区域；扇段指扇面上一个磁道所对应的弧形区域；扇区通常用来泛指扇面或扇段。由于磁盘是沿柱面存取而不是沿扇面存取，因此习惯上扇区即指扇段，不用特别说明也不会引起误会。
问题：是否磁盘转一圈读完所有扇区上的磁道？
答：应为：磁盘转一圈读完一个磁道上的所有扇区，然后转到下一盘面的同一位置磁道接着读(如果文件未读完的话）。
?s，CPU工作周期大于主存周期，应采用DMA与CPU交替访存；μs，CPU执行指令20μs
内主存占用5μ不行，在25
s；μ错1：题意为CPU执行指令25
指令周期；≠错2：CPU工作周期=内存周期（同步控制）而
?不行，传送间隔=20ms，远大于指令执行周期，应在DMA接口设一小容量存储器，可减少DMA传送占用总线时间；
对于想采用DMA的慢速设备（像打印机等），可采用此法，对于磁盘不需要。另外，占用总线时间较长的DMA传送为停止CPU访存DMA，如采用周期窃取方式的DMA，每次传送只占一个主存周期时间。
27. 试从下面七个方面比较程序查询、程序中断和DMA三种方式的综合性能。
（1）数据传送依赖软件还是硬件；
（2）传送数据的基本单位；
（3）并行性；
（4）主动性；
（5）传输速度；
（6）经济性；
（7）应用对象。
解：比较如下：
（1）程序查询、程序中断方式的数据传送主要依赖软件，DMA主要依赖硬件。（注意：这里指主要的趋势）
（2）程序查询、程序中断传送数据的基本单位为字或字节，DMA为数据块。
（3）程序查询方式传送时，CPU与I/O设备串行工作；
程序中断方式时，CPU与I/O设备并行工作，现行程序与I/O传送串行进行；
DMA方式时，CPU与I/O设备并行工作，现行程序与I/O传送并行进行。
（4）程序查询方式时，CPU主动查询I/O设备状态；
程序中断及DMA方式时，CPU被动接受I/O中断请求或DMA请求。
（5）程序中断方式由于软件额外开销时间比较大，因此传输速度最慢；
程序查询方式软件额外开销时间基本没有，因此传输速度比中断快；
DMA方式基本由硬件实现传送，因此速度最快；
注意：程序中断方式虽然CPU运行效率比程序查询高，但传输速度却比程序查询慢。
（6）程序查询接口硬件结构最简单，因此最经济；
程序中断接口硬件结构稍微复杂一些，因此较经济；
DMA控制器硬件结构最复杂，因此成本最高；
（7）程序中断方式适用于中、低速设备的I/O交换；
程序查询方式适用于中、低速实时处理过程；
DMA方式适用于高速设备的I/O交换；
讨论：
问题1：这里的传送速度指I/O设备与主存间，还是I/O与CPU之间？
答：视具体传送方式而定，程序查询、程序中断为I/O与CPU之间交换，DMA为I/O与主存间交换。
问题2：主动性应以CPU的操作方式看，而不是以I/O的操作方式看。
程序查询方式：以缓冲器容量（块、二进制数字）为单位传送；?
?程序中断方式：以向量地址中的数据（二进制编码）为单位传送；
DMA：传送单位根据数据线的根数而定；?
30. 什么是多重中断？实现多重中断的必要条件是什么？
解：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。
实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。
补充题：
一、某CRT显示器可显示64种ASCII字符，每帧可显示72字×24排；每个字符字形采用7×8点阵，即横向7点，字间间隔1点，纵向8点，排间间隔6点；帧频50Hz，采取逐行扫描方式。假设不考虑屏幕四边的失真问题，且行回扫和帧回扫均占扫描时间的20%，问：1）显存容量至少有多大？
2）字符发生器（ROM）容量至少有多大？
3）显存中存放的是那种信息？
4）显存地址与屏幕显示位置如何对应？
5）设置哪些计数器以控制显存访问与屏幕扫描之间的同步？它们的模各是多少？
6）点时钟频率为多少？
解：1）显存最小容量=72×24×8 =1728B
2）ROM最小容量=64×8行×8列
= 512B（含字间隔1点）
3）显存中存放的是ASCII码信息。
4）显存每个地址对应一个字符显示位置，显示位置自左至右，从上到下，分别对应缓存地址由低到高。
5）设置点计数器、字计数器、行计数器、排计数器控制显存访问与屏幕扫描之间的同步。
它们的模计算如下：
点计数器模= 7+1 = 8
行计数器模= 8 + 6 = 14
字、排计数器的模不仅与扫描正程时间有关，而且与扫描逆程时间有关，因此计算较为复杂。
列方程：（72+x）× 0.8 = 72
（24+y）× 0.8 = 24
解方程得：x = 18，y = 6，则：
字计数器模= 72 + 18 = 90
排计数器模= 24 + 6 = 30
6）点频= 50Hz × 30排× 14行× 90字× 8点= 15 120 000Hz
= 15.12MHz
讨论：
1、VRAM、ROM容量应以字或字节为单位，不能以位为单位；
2、字模点阵在ROM中按行存放，一行占一个存储单元；
3、显存中存放的是ASCII码而不是像素点；
4、计算计数器的模及点频时应考虑回扫时间。
二、有一编码键盘，其键阵列为8行×16列，分别对应128种ASCII码字符，采用硬件扫描方式确认按键信号，问：
1）扫描计数器应为多少位？
2）ROM容量为多大？
3）若行、列号均从0开始编排，则当第5行第7列的键表示字母―F‖时，CPU从键盘读入
的二进制编码应为多少（设采用奇校验）？
4）参考教材图5.15，画出该键盘的原理性逻辑框图；
5）如果不考虑校验技术，此时ROM是否可省？
解：1）扫描计数器= 7位
（与键的个数有关）
2）ROM容量= 128 × 8 = 128B
（与字符集大小有关）
3）CPU从键盘读入的应为字符―F‖的ASCII码=01000110 （46H），其中最高位为奇校验位（注：不是位置码）。
4）该键盘的原理性逻辑框图见下页，与教材图5.15类似，主要需标明参数。
5）如果不考虑校验技术，并按ASCII码位序设计键阵列（注意），则ROM编码表可省，此时7位计数器输出值（扫描码或键位置码）即为ASCII码。
该键盘的原理性逻辑框图如下：
三、一针式打印机采用7列×9行点阵打印字符，每行可打印132个字符，共有96种可打印字符，用带偶校验位的ASCII码表示。问：
1）打印缓存容量至少有多大？
2）字符发生器容量至少有多大？
3）列计数器应有多少位？
4）缓存地址计数器应有多少位？
解：
1）打印缓存最小容量= 132×8
= 132B
（考虑偶校验位）
2）ROM最小容量= 96×7列×9行
= 672×9位
3）列计数器= 3位
（7列向上取2的幂）
4）缓存地址计数器= 8位
（132向上取2的幂）
讨论：
1、由于针打是按列打印，所以ROM一个存储单元中存一列的9个点，则容量为672×9位；
2、列计数器是对列号进行计数，所以模=7，3位（模不等于位数）；
3、同样缓存地址计数器模=132，8位。
第六章
2. 已知X=0.a1a2a3a4a5a6（ai为0或1），讨论下列几种情况时ai各取何值。
（1）X > 1/8；≥1/2；
（2）X X≥
（3）1/4 > 1/16
解：（1）若要X > 1/2，只要a1=1，a2~a6不全为0即可（a2 or a3 or a4 1/8，只要a1~a3不全为0即可（a1 or a2 or a3 =1），≥or a5 or a6 = 1）；（2）若要X a4~a6可任取0或1；
X≥（3）若要1/4 > 1/16，只要a1=0，a2可任取0或1；当a2=0时，若a3=0，
第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储 容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
《计算机组成原理实验》课程大纲 一、 课程基本情况 二、 教学目标 《计算机组成原理实验》是配合《计算机组成原理》的理论教学中计算机硬件系统的组成、各部件的结构和工作原理而设置的教学内容，是相应教学内容的配套课程，是计算机组成原理的重要环节。 通过本课程的各项实验，使同学进一步掌握计算机各部件的基本原理和结构，掌握计算
机各部件的基本设计方法和实验方法，帮助同学建立计算机时间-空间的整体概念，巩固课堂知识，初步培养学生的实验操作能力和分析解决问题能力。 三、 课程简介 配合理论教学，提供了不同类型（如验证型、设计型、综合型）的共七个实验单元。实验内容分为部件实验和综合实验，由浅入深，循序渐进。部件实验主要包括存储器，运算单元，微控制器等，综合实验分别为8位CISC CPU设计和32位RISC CPU——MIPS-C设计。这些实验承接先开的《数字逻辑》实验，并为后续的《计算机接口与通讯技术》实验奠定坚实的基础。 四、 实验教学内容及其基本要求 课程实验（一） 实验名称：存储器与运算器高级设计（4学时，验证型和设计型） 实验目的：了解存储器、运算器的电路结构和工作原理。掌握FPGA中先进先出存储器LPM_FIFO 的功能、工作特性、测试方法和读写方法；了解FPGA中LPM_FIFO的功能，掌握LPM_FIFO的参数设置和使用方法。掌握FPGA与外部RAM的硬件接口技术，通过FPGA控制，向外部RAM写入数据，通过FPGA控制，从外部RAM读出数据，并且利用数码管显示读出的数据。利用Verilog HDL语言编程设计带进位算术逻辑运算单元，移位运算器。验证带进位控制的算术运算功能发生器的功能，按指定数据完成集中指定的算术运算。验证移位运算器的组合功能。 实验内容： （1）采用LPM宏单元设计一个先进先出存储电路FIFO，增加“空”、“未满”、“满” 设计仿真波形并进行分析和验证。根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。观察并记录当LPM_FIFO为“空”、“未满”、“满”是，各种输出信号的变化情况。 （2）用FPGA与外部RAM接口，设计一个实现对外部RAM的读写控制电路，设计仿真波形并进行分析和验证。根据实验电路选择适当的模式，设计相应的引脚锁定
计算机原理考试题库 一、选择题 1、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 2、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 3、完整的计算机系统应包括D。 A、运算器、存储器、控制器 B、外部设备和主机 C、主机和实用程序 D、配套的硬件设备和软件系统 4、计算机存储数据的基本单位为A。 A、比特Bit B、字节Byte C、字组Word D、以上都不对 5、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 6、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 7、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 8、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 9、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 10、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 11、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 12、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 13、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 14、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 15、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 16、存放欲执行指令的寄存器是D。 A、MAE B、PC C、MDR D、IR 17、用以指定待执行指令所在地址的是C。
第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：
STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：
PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：
计算机组成原理蒋本珊编著教材习题解答 第1章概论 1?电子数字计算机和电子模拟计算机的区别在哪里？ 解：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。 2?冯?诺依曼计算机的特点是什么？其中最主要的一点是什么？ 解：冯?诺依曼计算机的特点如下： ①计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成； ②计算机内部采用二进制来表示指令和数据； ③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。 第③ 点是最主要的一点。 3?计算机的硬件是由哪些部件组成的？它们各有哪些功能？ 解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。它们各自的功能是： ①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。 ②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。 ③存储器：用来存放程序和数据。 ④运算器：对信息进行处理和运算。 ⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。 4?什么叫总线？简述单总线结构的特点。解：总线是一组能为多个部件服务的公共信息传送线路，它能分时地发送与接收各部件的信息。单总线结构即各大部件都连接在单一的一组总线上，这个总线被称为系统总线。CPU与主存、CPU与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU的干预。 9 5 ?简单描述计算机的层次结构，说明各层次的主要特点。解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。 第0级为硬件组成的实体。 第1 级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。第2 级是传统机器级。这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。 第3 级是操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。 第4 级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。 第5 级是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。
计算机组成原理 1．(45.75)10=(___________)16 2．若[X]补=1.0110，则[1/2X]补=___________。 3．若X补=1.1001，按舍入恒置1法舍去末位得__________。 4．运算器的核心部件是__________。 5．动态MOS存储器的刷新周期安排方式有____________、 _____________、_____________。 6．若地址码8位，按字节编址则访存空间可达___________，若地址码10位，则访存空间可达_____________，若地址码20位，则访存空间可达_____________。 7．CPU中用于控制的寄存器有_______________________、 __________________ 和_____________________三种；8．控制器的组成方式可分为______________________和微程序控制器两类。 9．按数据传送方式，外围接口可分为_________________和 __________________。 10．指令中的操作数一般可分为_______操作数和_______操作数。11．申请掌握使用总线的设备，被称为__________。 12．某CRT显示器，分辨率800列╳600行，如果工作在256色模式下，则至少需要_________字节的显示存储器。 选择题: 1、浮点加减中的对阶是（） A.将较小的一个阶码调整到与较大的一个阶码相同 B.将较大的一个阶码调整到与较小的一个阶码相同 C.将被加数的阶码调整到与加数的阶码相同 D.将加数的阶码调整到与被加数的阶码相同 2、下列哪一个属于检错纠码（） A. BCD码 B. ASCII码 C. 奇偶校验码 D. 8421码 3、指令格式可表示为（）和地址码的形态 A.指令码 B. 操作码 C.微指令 D. 寄存器码 4、在不同速度的设备之间传送数据( )
计算机组成原理第五版习题答案计算机组成原理第五版习题答案 第一章 (1) 第二章 (3) 第三章 (14) 第四章 (19) 第五章 (21) 第六章 (27) 第七章 (31) 第八章 (34) 第九章 (36)
1
计算机组成原理第五版习题答案第一章 1．模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。 2．数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 3．科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4．主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：:运算器、逻辑器、存储器、输入设备和输出设备。 5．存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6．计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。 7．取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 8．半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称CPU，它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。 9．计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。 10．在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。 11．第一级是微程序设计级，这是一个实在的硬件级，它由机器硬件直接执行微指令； 第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级是操作系统级，它由操作系统实现；第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。用一系列的级来组成计算机的接口对于掌握计算机是如何组成的提供了一种好的结构和体制，而且用这种分级的观点来设计计算机对保证产生一个良好的系统结构也是很有帮助的。
《操作系统原理》教学大纲 课程类别：专业必修课课程代码：ZBB061020-20140008 总学时：68（理论学时：32，实践学时32）学分：3 适用专业：计算机科学与技术、软件工程 先修课程：高级程序设计语言、数据结构、电路与电子技术、数字电子技术。 一、课程说明 《计算机组成原理》是计算机科学与技术专业本科生的一门专业主干课程，同时也是进一步研究计算机体系结构与实现方法的前导课程。 课程的重点是讲授单处理机系统的一般组成原理与内部运行机理。通过本课程的学习，使学生理解单处理机系统的组成结构以及各功能部件的组成和工作原理，帮助学生建立计算机的整机概念，使学生初步具备设计简单计算机系统的能力，并对一些新技术、新产品以及计算机硬件的发展方向有一定的了解，从而为进一步学习计算机本专业后继课程和进行与硬件有关的技术工作打下基础。 二、课程教学要求 本课程以教育部1999年批准的“面向21世纪课程教材”中的《计算机组成原理》教学大纲为要求，结合运城学院计算机科学与技术系学生的特点，将相应的体系结构分为四大部分：计算机系统概述、计算机系统硬件结构、中央处理器（CPU）、控制单元（CU）。 教学难点：进程的同步与互斥；死锁；进程调度算法；地址转换；页式管理。 教学方法：启发式教学和上机实践相结合 三、教学内容与学时分配 理论教学内容与学时分配 第一章计算机系统概论 本章是学习计算机工作原理的基础。目的是让学生对计算机的组成有一个全面的概括的了解。 了解：硬件和软件的概念、计算机组成和计算机体系结构的不同。 熟练掌握：计算机系统的层次结构；准确画出计算机的硬件框图，并能解释其工作的过程；能深刻理解硬件的主要技术指标，并用这些技术指标描述常见硬件的性能。 重点：计算机的基本硬件组成、计算机的工作过程、硬件的主要技术指标 第二章计算机的发展及应用
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。 A.21 B.17 C.19 D.20 4.指令系统中采用不同寻址方式的目的主要是(C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
5.寄存器间接寻址方式中，操作数处在(B)。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_C_____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
第五章 1．请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1 ，(R2)"的指令周期 流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信 号序列。 解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图， 其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。 5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出 时序产生器逻辑图。 解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ， T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲上的毛刺，环 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关 系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：
T1 = C1·， T2 = ， T3 = 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指 令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：微指令条数为：（4-1）×80+1=241条 取控存容量为：256×32位=1KB 7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。 下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
计算机组成原理习题及答案54686
概论 一、选择题： １．1946年研制成功的第一台电子数字计算机称为＿B＿。A.EDVAC B.ENIAC C.EVNAC D.EINAC 2.完整的计算机系统应包括__D_____.A..运算器、存储器、控制器 B.外部设备和主机 C.主机和存储器 D.配套的硬件和软件设备 3.计算机系统中的存储器系统是指__D____.A.RAM存储器 B.ROM存储器 C.内存储器 D.内存储器和外存储器 4.至今为止,计算机中的所有信息仍以二进制方式表示的理由是_C_____. A..节约元件 B.运算速度快 C.物理器件性能所致 D.信息处理方便 5.计算机硬件能直接执行的只有_B___. A.符号语言 B.机器语言 C.机器语言和汇编语言 D.汇编语言 二、填空题: 1.计算机的硬件包括__运算器_._控制器_._存储器_._输入设备_._输出设备__. 2.在计算机术语中,将运算器和控制器合在一起称为_CPU__,而将_CPU__和存储器合在一起称为__主机__. 3.计算机的软件一般分为两大类:一类叫_系统__软件,一类叫_应用__软件,其中,数据库管理系统属于_系统_软件,计算机辅助教学软件属于__应用___软件. 4.计算机系统中的存储器分为_内存储器_和_外存储器_.在CPU执行程序时,必须将指令存放在_内存储器__中. 5.输入、输出设备以及辅助存储器统称为_外部设备___. 6.计算机存储器的最小单位为__位___,1KB容量的存储器能够存储_1024*8__个这样的单位. 7.在计算机系统中,多个系统部件之间信息传送的公共通路称为__总线___,就其所传送的信息的性质而言,在公共通路上传送的信息包括_数据__、__地址__和__控制___信息. 三、衡量计算机性能的基本指标有哪些？ 答：1.基本字长 2.数据通路宽度 3.运算速度：包括CPU时钟频率和数据传输率 4.存储器的容量：包括主存储器的容量和外存储器的容量 5.外围设备及其性能 6.系统软件配置运算方法和运算器 一、选择题: 1.在机器数中,__B____的零的表示形式是唯一的. A.原码 B.补码 C.反码 D.原码和反码 3.若某数X的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法__B__码. A.原 B.补 C.反 D.移 4.运算器虽有许多部件组成,但核心部分是__B____. A.数据总路线 B.算术逻辑运算单元 C.多路开关 D.通用寄存器 5.在定点二进制运算器中,减法运算一般通过__D_____来实现. A.原码运算的二进制减法器 B.补码运算的二进制减法器 C.补码运算的十进制加法器 D.补码运算的二进制加法器
1.3 计算机的硬件 一、硬件组成要素 1．举例说明 要了解数字计算机的主要组成和工作原理，可从打算盘说起。假设给一个算盘、一张带有横格的纸和一支笔，要求计算这样一个题目。为了和下面讲到的内容做比较，不妨按以下方法把使用算盘进行解题的过程步骤事先用笔详细地记录在带横格的纸上。 （1）首先，将横格纸编上序号，每一行占一个序号，如l，2，3，…，n，如表1-2所示。 （2）其次，把计算式中给定的四个数a，b，c和z分别写到横格纸的第 9，10，11，12行上，每一行只写一个数。 （3）接着详细列出给定题目的解题步骤，而解题步骤也需要记在横格纸上，每一步也只写一行。第一步写到横格纸的第l行，第二步写到第2行，……依次类推。 （4）如表1-2所示，根据表中所列的解题步骤，从第l行开始，一步一步进行计算，最后可得出所要求的结果。
表1-2 解题步骤和数据记录在横格纸上 2．冯·诺依曼体系结构 计算机组成原理讨论的基础就是冯·诺依曼的计算机，其基本设计思想就是存储程序和程序控制，具有以下特点： （1）由运算器、存储器、控制器、输入设备和输出设备五大部件组成计算机系统，并规定了这五部分的基本功能。
（2）采用存储程序的方式，程序和数据放在同一个存储器中，指令和数据一样可以送到运算器运算，即由指令组成的程序是可以修改的。 （3）数据以二进制数码表示。 （4）指令由操作码和地址码组成。 （5）指令在存储器中按顺序存放，由指令计数器PC 指明要执行的指令所在单元地址，一般按顺序递增，但可按运算结果或外界条件改变。 （6）机器以运算器为中心，I/O 设备与存储器间数据传送都通过运算器。 计算机硬件系统的基本构成如图1-9所示。 图1-9 冯·诺依曼型计算机 二、 运算器 算术运算和逻辑运算 ； 在计算机中参与运算的数是二进制的 ； 运算器的长度一般是8、16、32或64位。 运算器的结构示意图如图1-10所示。
习题参考答案 习题1参考答案 1.1、略 1.2、选择题，解：（1）D ，（2）C ，（3）C ，（4）B ，（5）B 1.3、填空题，解：（1）A 、运算器 B 、控制器 C 、存储器 （2）A 、存储器 （3）A 、硬件，B 、软件 （4）A 、程序，B 、数据，C 、程序，D 、数据，E 、数据 （5）A 、逻辑，B 、物理 （6）A 、机器语言，B 、目的 （7）A 、微型机，B 、微处理器 （8）A 、逻辑 1.4、解：（1）√，（2）√，（3）× 1.5 简答题，略 1.6、计算题，解： 假设某机器指令系统按指令周期长短分为4种，t 1=10ns ，t 2=15ns ，t 3=16ns ，t 4=20ns ，这4种指令在程序中出现的概率分别为?1=20%，?2=16%，?3=40%，?4=24%，计算出平均运算速度是多少MIPS ？ 解：由式（1.1）先计算出T m 。 m T = i n i t fi ?∑=1 =10×0.2+15×0.16+16×0.4+20×0.24=15.6 ns 由式（1.2）求得平均运算速度为 V m =1/T m =1/（15.6×10-9）=64.10（MIPS ） 习题2参考答案 1、略 2、11010111，327,D7 3、12.5，28.875，205.4375 4、原码：-127~+127；补码：-128~+127；反码：-127~+127。 5、略 6、略 7、0.1110,1.00101,1.01110 8、0.1101，-0.0001，-0.1111 9、10101101，00010011 10、[x]补 =a 0.a 1a 2…a 6 解法一、 （1）若a 0=0, 则x>0, 满足x>-0.5，此时a 1…a 6可任意 （2）若a 0=1, 则x<=0,要满足x>-0.5, 需a 1=1 即a 0=1, a 1=1, a 2…a 6有一个不为0 解法二、 -0.5=-0.1(2)=-0.100000=1,100000 （1）若x>=0, 则a 0=0, a 1…a 6任意即可 [x]补=x=a 0.a 1a 2…a 6 （2）若x<0,则x>-0.5
一、选择题 1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B）计算机。 A 并行 B 冯·诺依曼 C 智能 D 串行 2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（A）。 A -(231-1) B -(230-1) C -(231+1) D -(230+1) 3以下有关运算器的描述，（ C ）是正确的。 A 只做加法运算 B 只做算术运算 C 算术运算与逻辑运算 D 只做逻辑运算 4 EEPROM是指（D ） A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 5常用的虚拟存储系统由（B ）两级存储器组成，其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache 6 RISC访内指令中，操作数的物理位置一般安排在（D ） A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用 寄存器 D 两个通用寄存器 7当前的CPU由（B ）组成。 A 控制器 B 控制器、运算器、cache C 运算器、主存 D 控制器、ALU、主存 8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（A ）。 A 具备同等水平 B 不具备同等水平 C 小于前者 D 大于前者 9在集中式总线仲裁中，（A ）方式响应时间最快。 A 独立请求 B 计数器定时查询 C 菊花链 D 分布式仲裁 10 CPU中跟踪指令后继地址的寄存器是（C ）。 A 地址寄存器 B 指令计数器 C 程序计数器 D 指令寄存器 11从信息流的传输速度来看，（A ）系统工作效率最低。 A 单总线 B 双总线 C 三总线 D 多总线 12单级中断系统中，CPU一旦响应中断，立即关闭（C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A 中断允许 B 中断请求 C 中断屏蔽 D DMA请求 13下面操作中应该由特权指令完成的是（B ）。 A 设置定时器的初值 B 从用户模式切换到管理员 模式 C 开定时器中断 D 关中断 14冯·诺依曼机工作的基本方式的特点是（B ）。 A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存贮器按内容选择地址 15在机器数（B ）中，零的表示形式是唯一的。 A 原码 B 补码 C 移码 D 反码 16在定点二进制运算器中，减法运算一般通过（ D ）来实现。 A 原码运算的二进制减法 器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器17某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。 A 0—64M B B 0—32MB C 0—32M D 0—64M 18主存贮器和CPU之间增加cache的目的是（A ）。 A 解决CPU和主存之间的 速度匹配问题B 扩大主存贮器容量 C 扩大CPU中通用寄存器的 数量 D 既扩大主存贮器容量，又扩 大CPU中通用寄存器的数 量 19单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 20同步控制是（ C ）。 A 只适用于CPU控制的方 B 只适用于外围设备控制的 C 由统一时序信号控制的方 D 所有指令执行时间都相同
第三章 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： （1）每个模块板为1024K×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷=64 (块) (2). 每个模块板内有DRAM芯片数为n: n=(/) ×(64/16)=16 (片) (3) 主存共需DRAM芯片为：16×64=1024 (片) 每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块 板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25~A20)，通过 6：64译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为
、下列描述中正确的是 A控制器能理解、解释并执行所有的指令及存储结果 B一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部件 C所有的数据运算都在CPU的控制器中完成 D以上答案都正确 4、有一些计算机将一部分软件永恒的存于只读存储器中，称之为 A硬件 B软件 C固件 D辅助存储器 E以上都不对 5、输入、输出装置以及外接的辅助存储器称为（） A操作系统 B存储器 C主机 D外围设备 7、完整的计算机系统应包括（） A运算器、存储器、控制器 B外部设备和主机 C主机和实用程序 D配套的硬件设备和软件系统 8、计算机系统中的存储系统是指（） A .RAM存储器存储器 C.主存 D.主存和辅存 19、计算机的算术逻辑单元和控制单元合称为（） A. ALU B. UP C. CPU D. CAD 35、储存单元是指（） A.存放一个字节的所有存储集合 B.存放一个储存字的所有存储集合 C.存放一个二进制信息的存储集合 D.存放一条指令的存储集合 36、存储字是指（） A.存放在一个存储单元中的二进制代码组合 B.存放在一个存储单元中的二进制代码位数 C.存储单元的集合 D.机器指令 39、存放执行执行指令的寄存器是（） 有些计算机将一部分软件永恒地存于只读存储器中，称为（A） 15.计算机将存储，算逻辑运算和控制三个部分合称为（A),再加上（B）和（C）就组成了计算机硬件系统。 目前被广泛使用的计算机是（）
A.数字计算机 B.模拟计算机 C.数字模拟混合式计算机 D.特殊用途计算机 9.个人计算机（PC）属于（）类计算机。 A.大型计算机 B.小型机 C.微型计算机 D.超级计算机、操作系统最早出现在第（A）代计算机上。 计算机使用总线结构便于增减外设，同时（） A.减少了信息传输量 B.提高了信息的传输速度 C.减少了信息传输线的条数 2.计算机使用总线结构的主要优点是便于实现积木化，缺点是（） A.地址信息，数据信息和控制信息不能同时出现 B.地址信息与数据信息不能同时出现 C.两种信息源的代码在总线中不能同时传送 5.在三中集合式总线控制中，（）方式响应时间最快。 A.链式查询 B.计数器定时查询 C.独立请求 8.三种集合式总线控制中，（）方式对电路故障最敏感的 A.链式查询 B.计数器定时查询 C.独立请求 13.在独立请求方式下，若有N个设备，则（） A.有一个总线请求信号和一个总线响应信号 B.有N个总线请求信号和N个总线响应信号 C.有一个总线请求信号和N个总线响应信号 14.在链式查询方式下，若有N个设备，则（） A.有N条总线请求线 B.无法确定有几条总线请求线 C.只有一条总线请求线