DSP与CPU的区别和联系
李钦钦通信101 10172108
一．概念
DSP
DSP（digital signal processor）是一种独特的微处理器，有自己的完整指令系统，是以数字信号来处理大量信息的器件。一个数字信号处理器在一块不大的芯片内包括有控制单元、运算单元、各种寄存器以及一定数量的存储单元等等，在其外围还可以连接若干存储器，并可以与一定数量的外部设备互相通信，有软、硬件的全面功能，本身就是一个微型计算机。DSP采用的是哈佛设计，即数据总线和地址总线分开，使程序和数据分别存储在两个分开的空间，允许取指令和执行指令完全重叠。也就是说在执行上一条指令的同时就可取出下一条指令，并进行译码，这大大的提高了微处理器的速度。另外还允许在程序空间和数据空间之间进行传输，因为增加了器件的灵活性。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。由于它运算能力很强，速度很快，体积很小，而且采用软件编程具有高度的灵活性，因此为从事各种复杂的应用提供了一条有效途径。根据数字信号处理的要求，DSP芯
片一般具有如下主要特点：
（1）在一个指令周期内可完成一次乘法和一次加法；
（2）程序和数据空间分开，可以同时访问指令和数据；
（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；
（4）具有低开销或无开销循环及跳转的硬件支持；
（5）快速的中断处理和硬件I/O支持；
（6）具有在单周期内操作的多个硬件地址产生器；
（7）可以并行执行多个操作；
（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。当然，与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。FPGA是英文Field Programmable Gate Array（现场可编程门阵列）的缩写，它是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物，是专用集成电路（ASIC）中集成度最高的一种。FPGA 采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑。它还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。作为专用集成电路（ASIC）领域中的一种半定制电路，FPGA既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以毫不夸张的
讲，FPGA能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用FPGA来实现。FPGA如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM 中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA 的使用非常灵活。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XILINX的XC 系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。
区别是什么呢？：ARM具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面，而DSP主要是用来计算的，比如进行加密解密、调制解调等，优势是强大的数据处理能力和较高的运行速度。FPGA可以用VHDL或overidle来编程，
灵活性强，由于能够进行编程、除错、再编程和重复操作，因此可以充分地进行设计开发和验证。当电路有少量改动时，更能显示出FPGA的优势，其现场编程能力可以延长产品在市场上的寿命，而这种能力可以用来进行系统升级或除错。
CPU:
由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。在这个过程中，我们注意到从控制单元开始，CPU就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。
CPU主要的性能指标有以下几点：
（1）主频，也就是CPU的时钟频率，简单地说也就是CPU的工作频率。
一般说来，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快了。不过由于各种CPU的内部结构也不尽相同，所以并不能完全用主频来概括CPU的性能。至于外频就是系统总线的
工作频率；而倍频则是指CPU外频与主频相差的倍数。用公式表示就是：主频=外频×倍频。我们通常说的赛扬433、PIII 550都是指CPU 的主频而言的。
（2）内存总线速度或者叫系统总路线速度，一般等同于CPU的外频。
内存总线的速度对整个系统性能来说很重要，由于内存速度的发展滞后于CPU的发展速度，为了缓解内存带来的瓶颈，所以出现了二级缓存，来协调两者之间的差异，而内存总线速度就是指CPU与二级(L2)高速缓存和内存之间的工作频率。
（3）工作电压。工作电压指的也就是CPU正常工作所需的电压。
早期CPU（386、486）由于工艺落后，它们的工作电压一般为5V，发展到奔腾586时，已经是3.5V/3.3V/2.8V了，随着CPU的制造工艺与主频的提高，CPU的工作电压有逐步下降的趋势，Intel最新出品的Copper mine已经采用1.6V的工作电压了。低电压能解决耗电过大和发热过高的问题，这对于笔记本电脑尤其重要。
（4）协处理器或者叫数学协处理器。在486以前的CPU里面，是没有内置协处理器的。
由于协处理器主要的功能就是负责浮点运算，因此386、286、8088等等微机CPU的浮点运算性能都相当落后，自从486以后，CPU 一般都内置了协处理器，协处理器的功能也不再局限于增强浮点运算。现在CPU的浮点单元（协处理器）往往对多媒体指令进行了优化。比如Intel的MMX技术，MMX是“多媒体扩展指令集”的缩写。MMX
是Intel公司在1996年为增强Pentium CPU在音像、图形和通信应用方面而采取的新技术。为CPU新增加57条MMX指令，把处理多媒体的能力提高了60％左右。
（5）流水线技术、超标量。流水线(pipeline)是 Intel首次在486芯片中开始使用的。
流水线的工作方式就象工业生产上的装配流水线。在CPU中由5~6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5~6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高了CPU的运算速度。超流水线是指某型 CPU内部的流水线超过通常的5~6步以上，例如Pentium pro的流水线就长达14步。将流水线设计的步(级)数越多，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。超标量是指在一个时钟周期内CPU可以执行一条以上的指令。这在486或者以前的CPU上是很难想象的，只有Pentium级以上CPU才具有这种超标量结构；这是因为现代的CPU越来越多的采用了RISC技术，所以才会超标量的CPU。
（6）乱序执行和分枝预测，乱序执行是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。
分枝是指程序运行时需要改变的节点。分枝有无条件分枝和有条件分枝，其中无条件分枝只需要CPU按指令顺序执行，而条件分枝则必须根据处理结果再决定程序运行方向是否改变，因此需要“分枝预测”技术处理的是条件分枝。
（7）L1高速缓存，也就是我们经常说的一级高速缓存。在CPU 里面内置了高速缓存可以提高CPU的运行效率。
内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。采用回写(Write Back)结构的高速缓存。它对读和写操作均有可提供缓存。而采用写通(Write-through)结构的高速缓存，仅对读操作有效。在486以上的计算机中基本采用了回写式高速缓存。
（8）L2高速缓存，指CPU外部的高速缓存。
Pentium Pro处理器的L2和CPU运行在相同频率下的，但成本昂贵，所以Pentium II运行在相当于CPU频率一半下的，容量为512K。为降低成本Intel公司曾生产了一种不带L2的CPU名为赛扬。CPU是多功能的处理器，强调的是多功能，适应很多不同的环境和任务，所以兼容性是最重要的。浮点运算能力和整数运算能力同等重要。
ARM（Advanced RISC Machines）是微处理器行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。ARM架构是面向低预算市场设计的第一款RISC微处理器，基本是32位单片机的行业标准，它提供一系列内核、体系扩展、微处理器和系统芯片方案，四个功能模块可供生产厂商根据不同用户的要求来配置生产。由于所有产品均采用一个通用的软件体系，所以相同的软件可在所有产品中运行。目前ARM在手持设备市场占有90以上
的份额，可以有效地缩短应用程序开发与测试的时间，也降低了研发费用。
二．CPU与DSP的相同点
DSP与标准微处理器有许多共同的地方：一个以ALU为核心的处理器、地址和数据总线、RAM、ROM以及I/O端口，从广义上讲，DSP、微处理器和微控制器（单片机）等都属于处理器，可以说DSP是一种CPU。三．CPU与DSP的区别
首先是体系结构：CPU是冯.诺伊曼结构的，而DSP有分开的代码和数据总线即“哈佛结构”，这样在同一个时钟周期内可以进行多次存储器访问——这是因为数据总线也往往有好几组。有了这种体系结构，DSP就可以在单个时钟周期内取出一条指令和一个或者两个（或者更多）的操作数。
标准化和通用性：CPU的标准化和通用性做得很好，支持操作系统，所以以CPU为核心的系统方便人机交互以及和标准接口设备通信，非常方便而且不需要硬件开发了；但这也使得CPU外设接口电路比较复杂，DSP主要还是用来开发嵌入式的信号处理系统了，不强调人机交互，一般不需要很多通信接口，因此结构也较为简单，便于开发。如果只是着眼于嵌入式应用的话，嵌入式CPU和DSP的区别应该只在于一个偏重控制一个偏重运算了。
流水线结构：大多数DSP都拥有流水结构，即每条指令都由片内多个功能单元分别完成取指、译码、取数、执行等步骤，这样可以大大提高系统的执行效率。但流水线的采用也增加了软件设计的难度，要求设计者在程序设计中考虑流水的需要。
快速乘法器：信号处理算法往往大量用到乘加（multiply-accu mulate，MAC）运算。DSP有专用的硬件乘法器，它可以在一个时钟周期内完成MAC运算。硬件乘法器占用了DSP芯片面积的很大一部分。（与之相反，通用CPU采用一种较慢的、迭代的乘法技术，它可以在多个时钟周期内完成一次乘法运算，但是占用了较少了硅片资源）。
地址发生器：DSP有专用的硬件地址发生单元，这样它可以支持许多信号处理算法所要求的特定数据地址模式。这包括前（后）增（减）、环状数据缓冲的模地址以及FFT的比特倒置地址。地址发生器单元与主ALU和乘法器并行工作，这就进一步增加了DSP可以在一个时钟周期内可以完成的工作量。
硬件辅助循环：信号处理算法常常需要执行紧密的指令循环。对硬件辅助循环的支持，可以让DSP高效的循环执行代码块而无需让流水线停转或者让软件来测试循环终止条件。
低功耗：DSP的功耗较小，通常在0.5W到4W，采用低功耗的DS P甚至只有0.05W，可用电池供电，很适合嵌入式系统；而CPU的功耗通常在20W以上。
CPU（Central Processing Unit，中央处理器）发展出来三个分枝，一个是DSP（Digital Signal Processing/Processor，数字信号处理），另外两个是MCU（Micro Control Unit，微控制器单元）和MPU（Micro Processor Unit，微处理器单元）。
MCU集成了片上外围器件；MPU不带外围器件（例如存储器阵列），是高度集成的通用结构的处理器，是去除了集成外设的MCU；DSP运算能力强，擅长很多的重复数据运算，而MCU则适合不同信息源的多种数据的处理诊断和运算，侧重于控制，速度并不如DSP。
MCU区别于DSP的最大特点在于它的通用性，反应在指令集和寻址模式中。DSP与MCU的结合是DSC，它终将取代这两种芯片。
DSP是专用的信息处理器，内部的程序是对不同的机器和环境进行特别优化，所以处理速度是最快的。
CPU是多功能的处理器，强调的是多功能，适应很多不同的环境和任务，所以兼容性是最重要的。浮点运算能力和整数运算能力同等重要。
三个东东适应在不同的环境下的。是三个不同的发展方向。互相不可替代的
DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。
它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重
要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。
１、数字信号处理器的内核结构进一步改善，多通道结构和单指令多重数据(SIMD)、特大指令字组(VLIM)将在新的高性能处理器中将占主导地位，如Analog Devices的 ADSP-2116x。
ADSP产品
２、DSP 和微处理器的融合：
微处理器是低成本的，主要执行智能定向控制任务的通用处理器能很好执行智能控制任务，但是数字信号处理功能很差。而DSP的功能正好与之相反。在许多应用中均需要同时具有智能控制和数字信号处理两种功能，如数字蜂窝电话就需要监测和声音处理功能。因此，把DSP和微处理器结合起来，用单一芯片的处理器实现这两种功能，将加速个人通信机、智能电话、无线网络产品的开发，同时简化设计，减小PCB体积，降低功耗和整个系统的成本。例如，有多个处理器的Motorola公司的DSP5665x，有协处理器功能的Massan公司
FILU-200，把MCU功能扩展成DSP和MCU功能的TI公司的
TMS320C27xx以及Hitachi公司的SH-DSP，都是DSP和MCU融合在一起的产品。互联网和多媒体的应用需要将进一步加速这一融合过程。
3、DSP 和高档CPU的融合：
大多数高档GPP如Pentium 和PowerPC都是SIMD指令组的超标量结构，速度很快。LSI Logic 公司的LSI401Z采用高档CPU的分支预示和动态缓冲技术，结构规范，利于编程，不用担心指令排队，使得性能大幅度提高。Intel公司涉足数字信号处理器领域将会加速这种融合。
4、DSP 和SOC的融合：
SOC
SOC(System-On-Chip)是指把一个系统集成在一块芯片上。这个系统包括DSP 和系统接口软件等。比如Virata公司购买了LSI Logic公司的ZSP400处理器内核使用许可证，将其与系统软件如USB、
10BASET、以太网、UART、GPIO、HDLC等一起集成在芯片上，应用在xDSL上，得到了很好的经济效益。因此，SOC芯片近几年销售很好，由1998年的1.6亿片猛增至1999年的3.45亿片。1999年，约39%的SOC产品应用于通讯系统。今后几年，SOC将以每年31%的平均速
度增长，到2004年将达到13亿片。毋庸置疑，SOC将成为市场中越来越耀眼的明星。
5、DSP 和FPGA的融合：
FPGA是现场编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号处理速度。据报道，Xilinx 公司的Virtex-II FPGA对快速傅立叶变换(FFT)的处理可提高30倍以上。它的芯片中有自由的FPGA可供编程。Xilinx公司开发出一种称作Turbo卷积编译码器的高性能内核。设计者可以在FPGA中集成一个或多个Turbo内核，它支持多路大数据流，以满足第三代(3G)WCDMA 无线基站和手机的需要，同时大大
WCDMA无线基站
节省开发时间，使功能的增加或性能的改善非常容易。因此在无线通信、多媒体等领域将有广泛应用。
d s p原理与应用考试复习 题答案 The latest revision on November 22, 2020
填空： 1.TI公司的定点DSP系列、TMS320C5000系列和 系列。 2.TMS320X2812主频高达150mhz，采用哈佛总线结构模式。 3.TMS320X2812芯片的封装方式有176引脚的PGF低剖面四芯线扁平LQFP封装和179针的GHH球形网络阵列BGA封装。 4.TMS320X2812的事件管理器模块包括 2个通用定时器、 3个比较单元、 3个捕获单元、以及 1个正交编码电路。 5.CMD文件的有两大功能，一是通过MEMORY伪指令来指示存储空间，二是通过sections伪指令来分配到存储空间。 6.“# pragma DATA_SECTION”命令用来定义数据段，“# pragma DATA_SECTION”命令用来定义。 7.TMS320X2812三级中断分别是CPU级、 PIE中断和外设级。 8.F2812存储器被划分成程序空间和数据空间、保留区和 CPU中断向量。 9.SCI模块的信号有外部信号、控制信号和中断信号。 10.F2812 DSP中传送执行指令所需的地址需要用到 PAB 、DRAB和EAB 这3条地址总线。 语言程序经过编译后会生成两大类的段：代码段和数据段。
简答： 1．DSP芯片有哪些主要特点DSP的主要特点有： 1.哈佛结构 2.多总线结构 3.流水线结构 4.多处理单元 5特殊的DSP指令 6.指令周期短 7.运算精度高 8.硬件配置强。 2．简述典型DSP应用系统的构成。 一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低 通滤波器等组成。 输入信号首先进行带限滤波和抽样，然后进行数模变换将信号变换成数字比特流，根据奈奎斯特抽样定理，对低通模拟信号，为保持信号的不丢失，抽样频率至少必须是输入带限信号最高频率的2倍。 3．简述DSP应用系统的一般设计开发过程。如何选择DSP芯片 答：DSP应用系统的一般开发过程有：系统需求说明；定义技术指标；选择DSP芯片及外围芯片；软件设计说明、软件编程与测试；硬件设计说明、硬件电力与调试；系统集成；系统测试，样机、中试与产品。
1、累加器A分为三个部分，分别为 AG、AH、AL ； 2、TMS320VC5402型DSP的内部采用 8 条 16 位的多总线结构； 3、TMS320VC5402型DSP采用哈佛总线结构对程序存储器和数据存储器进行控制； 4、TMS320VC5402型DSP有 8 个辅助工作寄存器； 5、DSP处理器TMS320VC5402中DARM的容量是 16K 字； 6、TI公司的DSP处理器TMS320VC5402PGE100有 2 个定时器； 7、在连接器命令文件中，PAGE 1 通常指数据存储空间； 8、C54x的中断系统的中断源分为硬件中断和软件中断； 9、TI公司DSP处理器的软件开发环境是 CCS(Code Composer Studio)； 10、DSP处理器TMS320VC5402外部有 20根地址线； 11、直接寻址中从页指针的位置可以偏移寻址 128 个单元； 12、在链接器命令文件中，PAGE 0通常指程序存储空间； 13、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL ； 14、TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址 FF80H 单元开始工作； 15、TMS320C54x系列DSP处理器有 2 个通用I/O引脚，分别是 BIO和XF ； 16、DSP处理器按数据格式分为两类，分别是定点DSP和浮点DSP ； 17、TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是开放/关闭所有可屏蔽中断； 18、MS320C54X DSP主机接口HPI是 8 位并行口； 19、在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：无延迟分支转移、延迟分值转移； 20、C54x的程序中，“.bss”段主要用于为变量保留存储空间； 21、从数据总线的宽度来说，TMS320VC5402PGE100是 16 位的DSP存储器； 22、TMS320VC5402型DSP处理器的内核供电电压 1.8V ； 23、TMS320C5402系列DSP处理器最大的数据存储空间为 64K 字； 24、在链接器命令文件中，PAGE 0通常指程序存储空间； 25、DSP技术是利用专用或通用数字信号处理芯片，通过数值运算的方法对信号进行处理； 26、C54x的程序中，“.text”段是文本段，主要包含可执行文本； 27、C54x系列DSP上电复位后的工作频率是由片外3个管脚 CLKMD1、CLKMD2、CLKMD3 来决定的； 28、DSP处理器TMS320C5402最大的程序存储空间为 1M 字； 29、从应用领域来说，MCU(单片机)主要用于控制领域；DSP处理器主要应用于信号处理； 30、TMS320C54X DSP提供一个用16位堆栈指针(SP)寻址的软件堆栈。当向堆栈中压入数据时，堆栈是从高地址向低地址方向填入； 31、TMS320C54X DSP软硬件复位时，复位中断向量的地址为程序空间的 FF08H ； 32、TMS320C54X可编程定时器的定时周期 =(时钟周期)*(分频系数TDDR+1)*(PRD +1)； 33、DSP处理器的英文全称 Digital Signal Processor ； 34、DSP处理器TMS320VC5402的IO管脚供电电压为 3,3V ； 35、C54x的程序中，“.data”段是数据段，主要应用于通常包含初始化数据； 36、DSP处理器TMS320C5402的I/O空间为 64K 字； 37、TMS320VC5402型DSP的累加器是 40 位； 38、TMS329VC5402型DSP的MP/MC管脚的功能是微计算机或是微处理器工作模式； 39、TMS320VC5402型DSP的CPU采用桶形移位寄存器作为专用硬件实现移位功能； 40、汇编语句“STL A，@y”中“@y”表示直接寻址方式； 41、TMS320VC5402型DSP的ST1寄存器中，CPL位的功能是指示直接寻址采用何种指针； 42、解释汇编语句“READA *AR1”的功能：以累加器A的内容作为地址读取程序存储单元，将读取的数据存入以AR1的内容作为地址的数据存储单元中； 43、TMS320C54X具有两个通用I/O口， BIO 勇于输入外设的的状态； XF 用于输出外设的控制信号；
第一章绪论 1、简述DSP系统的构成和工作过程。 答：DSP系统的构成： 一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等。 DSP系统的工作过程： ①将输入信号x(t)经过抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠。 ②经过采样和A/D转换器，将滤波后的信号转换为数字信号x(n)。 ③数字信号处理器对x(n)进行处理，得数字信号y(n)。 ④经D/A转换器，将y(n)转换成模拟信号； ⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。 9、简述DSP系统的设计步骤。 答：①明确设计任务，确定设计目标。 ②算法模拟，确定性能指令。 ③选择DSP芯片和外围芯片。 ④设计实时的DSP芯片系统。 ⑤硬件和软件调试。 ⑥系统集成和测试。 第二章TMS320C54x硬件结构 1、TMS320C54X芯片的基本结构都包括哪些部分？ 答：①中央处理器 ②内部总线结构 ③特殊功能寄存器 ④数据存储器RAM ⑤程序存储器ROM ⑥I/O口 ⑦串行口 ⑧主机接口HPI ⑨定时器 ⑩中断系统 2、TMS320C54X芯片的CPU主要由哪几部分组成？ 答：①40位的算术运算逻辑单元（ALU）。 ②2个40位的累加器（ACCA、ACCB）。 ③1 个运行-16至31位的桶形移位寄存器。 ④17×17位的乘法器和40位加法器构成的乘法器-加法器单元（MAC）。 ⑤比较、选择、存储单元（CSSU）。
⑥指令编码器。 ⑦CPU状态和控制寄存器。 3、TMS320VC5402共有多少可屏蔽中断？它们分别是什么？RS和NMI属于哪一类中断源？ 答：TMS320VC5402有13个可屏蔽中断，RS和NMI属于外部硬件中断。 4、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水冲突？ STLM A，AR0 STM #10，AR1 LD *AR1，B 解：流水线图如下图： 1 2 3 4 5 6 7 8 9 预取 指 取指译码寻址读数执行 STLM A,AR0 写 AR1 预取 指 取指译码寻址读数执行 STM #10,AR1 (1st Word) 写 AR2 写 AR2 预取 指 取指译码寻址读数执行 STM #10,AR1 (2nd Word) 预取 指 取指译码寻址读数执行 LD *AR1,B 读 AR2 解决流水线冲突： 最后一条指令（LD *AR1，B）将会产生流水线冲突，在它前面加入一条NOP指令可以解决流水线冲突。 5、试根据等待周期表，确定下列程序段需要插入几个NOP指令。 ①LD @GAIN, T STM #input,AR1 MPY *AR1+,A 解：本段程序不需要插入NOP指令 ②STLM B,AR2 STM #input ,AR3 MPY *AR2+,*AR3+,A 解：本段程序需要在MPY *AR2+,*AR3+,A语句前插入1条NOP指令 ③MAC @x, B
一、填空题 1、累加器A分为三个部分，分别为 AG、AH、AL ； 2、TMS320VC5402型DSP的内部采用 8 条 16 位的多总线结构； 3、TMS320VC5402型DSP采用哈佛总线结构对程序存储器和数据存储器进行控制； 4、TMS320VC5402型DSP有 8 个辅助工作寄存器； 5、DSP处理器TMS320VC5402中DARM的容量是 16K 字； 6、TI公司的DSP处理器TMS320VC5402PGE100有 2 个定时器； 7、在连接器命令文件中，PAGE 1 通常指数据存储空间； 8、C54x的中断系统的中断源分为硬件中断和软件中断； 9、TI公司DSP处理器的软件开发环境是 CCS(Code Composer Studio)； 10、DSP处理器TMS320VC5402外部有 20根地址线； 11、直接寻址中从页指针的位置可以偏移寻址 128 个单元； 12、在链接器命令文件中，PAGE 0通常指程序存储空间； 13、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL ； 14、TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址 FF80H 单元开始工作； 15、TMS320C54x系列DSP处理器有 2 个通用I/O引脚，分别是 BIO和XF； 16、DSP处理器按数据格式分为两类，分别是定点DSP和浮点DSP ； 17、TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是开放/关闭所有可屏蔽中断； 18、MS320C54X DSP主机接口HPI是 8 位并行口； 19、在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：无延迟分支转移、延迟分值转移； 20、C54x的程序中，“.bss”段主要用于为变量保留存储空间； 21、从数据总线的宽度来说，TMS320VC5402PGE100是 16 位的DSP存储器； 22、TMS320VC5402型DSP处理器的内核供电电压 1.8V ； 23、TMS320C5402系列DSP处理器最大的数据存储空间为 64K 字； 24、在链接器命令文件中，PAGE 0通常指程序存储空间； 25、DSP技术是利用专用或通用数字信号处理芯片，通过数值运算的方法对信号进行处理； 26、C54x的程序中，“.text”段是文本段，主要包含可执行文本； 27、C54x系列DSP上电复位后的工作频率是由片外3个管脚 CLKMD1、CLKMD2、CLKMD3 来决定的； 28、DSP处理器TMS320C5402最大的程序存储空间为1M字； 29、从应用领域来说，MCU(单片机)主要用于控制领域；DSP处理器主要应用于信号处理； 30、TMS320C54X DSP提供一个用16位堆栈指针(SP)寻址的软件堆栈。当向堆栈中压入数据时，堆栈是从高地址向低地址方向填入； 31、TMS320C54X DSP软硬件复位时，复位中断向量的地址为程序空间的FF08H； 32、TMS320C54X可编程定时器的定时周期 =(时钟周期)*(分频系数TDDR+1)*(PRD +1)； 33、DSP处理器的英文全称 Digital Signal Processor ； 34、DSP处理器TMS320VC5402的IO管脚供电电压为 3,3V ； 35、C54x的程序中，“.data”段是数据段，主要应用于通常包含初始化数据； 36、DSP处理器TMS320C5402的I/O空间为 64K 字； 37、TMS320VC5402型DSP的累加器是 40 位； 38、TMS329VC5402型DSP的MP/MC管脚的功能是微计算机或是微处理器工作模式； 39、TMS320VC5402型DSP的CPU采用桶形移位寄存器作为专用硬件实现移位功能； 40、汇编语句“STL A，@y”中“@y”表示直接寻址方式； 41、TMS320VC5402型DSP的ST1寄存器中，CPL位的功能是指示直接寻址采用何种指针； 42、解释汇编语句“READA *AR1”的功能：以累加器A的内容作为地址读取程序存储单元，将读取的数据存入以AR1的内容作为地址的数据存储单元中； 43、TMS320C54X具有两个通用I/O口， BIO 勇于输入外设的的状态； XF 用于输出外设的控制信号； 二、判断题
第一章 1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。P2图1-1-1 2、TMS320系列DSPs芯片的基本特点：哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。 3、哈佛结构：是一种将程序指令储存和数据储存分开的储存器结构。特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。 4、TMS320系列在哈佛结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。 5、冯诺依曼结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。 6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。 解释：在4级流水线操作中。取 指令、指令译码、读操作数、执 行操作可独立地处理，执行完全 重叠。在每个指令周期内，4条 不同的指令都处于激活状态，每 条指令处于不同的操作阶段。 7、定点DSPs芯片：定点格式工作的DSPs芯片。 浮点DSPs芯片：浮点格式工作的DSPs芯片。 （定点DSPs可以浮点运算，但是要用软件。浮点DSPs用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时
1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法 来实现各种算法。 (1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现； (3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4) 用通用的可编程 DSP 芯片实现。与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法； (5) 用专用的 DSP 芯片实现。在一些特殊的场合，要求的信号处理速度极高，用通用 DSP 芯片很难实现（6）用基于通用 dsp 核的 asic 芯片实现。 2、简单的叙述一下 dsp 芯片的发展概况？ 答：第一阶段，DSP 的雏形阶段（1980 年前后）。代表产品：S2811。主要用途：军事或航空航天部门。第二阶段，DSP 的成熟阶段（1990 年前后）。代表产品：TI 公司的 TMS320C20 主要用途：通信、计算机领域。第三阶段，DSP 的完善阶段（2000 年以后）。代表产品： TI 公司的 TMS320C54 主要用途：各个行业领域。 3、可编程 dsp 芯片有哪些特点？答：1、采用哈佛结构（1）冯。诺依曼结构，（2）哈佛结构（3）改进型哈佛结构 2、采用多总线结构 3.采用流水线技术 4、配有专用的硬件乘法-累加器 5、具有特殊的 dsp 指令 6、快速的指令周期 7、硬件配置强 8、支持多处理器结构 9、省电管理和低功耗 4、4、什么是哈佛结构和冯。诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令
第二章 3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？ 当OVLY= 0 时，程序存储空间不使用内部RAM。当OVLY= 1 时，程序存储空间使用内部RAM。内部RAM 同时被映射到程序存储空间和数据存储空间。当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。DROM=0：0000H~3FFFH——内部RAM ；4000H~FFFFH——外部存储器；DROM=1 ： 0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。 4 、TMS320C54x 芯片的片内外设主要包括哪些电路？ ①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑 5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？ 六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据 1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据 1 加载DB；数据 2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB；⑥执行X。执行指令，写数据加载EB。 6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决办法①由CPU 通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。为了避免流水冲突，可以根据等待周期表来选择插入的NOP 指令的数量。 7、TMS320C54x 芯片的串行口有哪几种类型？ 四种串行口：标准同步串行口SP，缓冲同步串行口BSP，时分多路串行口TDM，多路缓冲串行口McBSP。 8 、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI 和RS 属于哪一类中断源？答：TMS320VC5402 有13 个可屏蔽中断，RS 和NMI 属于外部硬件中断。 9、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水冲突？ STLM A，AR0 STM #10，AR1 LD *AR1，B 解：流水线图如下图： 解决流水线冲突：最后一条指令（LD *AR1，B）将会产生流水线冲突，在它前面加入一条NOP 指令可以解决流水线冲突。 10、试根据等待周期表，确定下列程序段需要插入几个NOP 指令。 ①LD @GAIN, T STM #input,AR1 MPY *AR1+,A 解：本段程序不需要插入NOP 指令 ②STLM B,AR2 STM #input ,AR3 MPY *AR2+,*AR3+,A 解：本段程序需要在MPY *AR2+,*AR3+,A 语句前插入1条NOP 指令
DSP原理与应用实验报告 姓名： 学号： 班级： 学院： 指导教师：
实验一代数汇编指令基础实验 一、实验目的： 1.通过调试目标代码，掌握指令的功能，熟悉指令; 2.通过指令的熟悉，能够指令应用于实际项目中。 二、实验原理： Ti公司的代数汇编指令。 三、实验程序： .title"算术指令综合实验" .mmregs .sect ".vect" .copy "vectors.asm" .text _Start: ; AR7=#767 ; A=#38CAH ; DP=#08AH ; RSA=#0123H; DP=#188H ; ASM=#0AH AR7=A MMR(*AR7+)=#1234H DP=#04H A=#9876H AR6=#230H *AR6+=#9ACDH ARP=#6 ; @38H=A NOP NOP AR0=#003AH A=*AR6+0 T=#08H SXM=1 B=*AR6-< 第1章 1.简述 DSP 芯片的主要特点。 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；硬件配置强。 2.请详细描述冯·诺曼依结构和哈佛结构，并比较它们的不同。 答案在P6第一自然段。 3.简述 DSP 系统的设计过程。 答案依图1-3答之。 4.在进行 DSP 系统设计时，如何选择合适的 DSP 芯片？答：芯 片运算速度；芯片硬件资源；运算精度（字长）；开发工具；芯片的功耗；其他因素（封装形式、环境要求、供货周期、生命周期等）。 5.TI 公司的 DSP 产品目前有哪三大主流系列?各自应用领域是什么? 答案在P8第二自然段。 第2章 一、填空题 1.TMS320C54x DSP 中传送执行指令所需的地址需要用到 PAB、CAB、DAB 和 EAB 4 条地址总线。P13 2.DSP 的基本结构是采用哈佛结构，即程序和数据是分开的。 3.TMS320C54x DSP 采用改进的哈佛结构，围绕 8 条 16 位总线建立。P13 4.DSP 的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。其中RAM又可以分为两种类型：双访问RAM,即DARAM 和单访问 RAM,即 SARAM。P24-2.4 节 5.TMS320C54xDSP 的内部总存储空间为 192K 字，分成 3 个可选择的存储空间：64K程序存储器空间、64K数据存储器空间和64KI/O 存储空间。P23-2.4节 6.TMS320C54x DSP 具有 2 个 40 位的累加器。 7.溢出方式标志位 OVM=1，运算溢出。若为正溢出，则 ACC 中的值为00 7FFF FFFFH。 8.桶形移位器的移位数有三种表达方式： 5 位立即数； ST1 中 5 位 ASM 域；暂存器 T 的低 6 位。 9.DSP 可以处理双 16 位或双精度算术运算，当 C16= 0 为双精度运算方式，当C16= 1为双16位运算方式。 10.TMS320C54x 系列 DSP 的 CPU 具有三个 16 位寄存器来作为CPU 状态和控制寄存器，它们是： ST0 、 ST1 和 PMST 。 11.TMS320C54x：DSP 软硬件复位中断号为 0，中断向量为 00H 。 广东白云学院2013—2014学年第二学期期末考试《DSP原理及应用》（A卷）参考答案及评分标准 适用专业及方向：电子信息工程、通信工程 层次：本科年级： 11 级限时： 120 分钟考试形式：闭卷考场要求：笔试 分） 1、DSP定点数值为0x6000，若它是Q15(或S0.15)定标的有符号小数，它的数值是（ 0.75 ）；若是Q0(或S15.0)格式有符号整数，则它的数值是 （ 24576 ）。 2、'C54x芯片分成（ 3 ）个相互独立的可选择的存储空间，其中程序存储器空间在不扩展的情况下可寻址（ 64K ）字。 3、与单片机相比，DSP采用了改进型（哈佛）结构和流水线/或并行技术，多了硬件乘加器，是（运算密集）型处理器，运算速度和（精度）高。 4、’DSP在CPL=0时，操作数@y的实际地址是将（ DP ）寄存器的内容作为地址的高（ 9 ）位，再加上y提供的低（ 7 ）位偏移地址。 5、COFF文件的基本单元是（段）。它是就是最终在存储器映象中占据连续空间的一个数据或代码块。 6、AR1=1001H时，执行DST A,*AR1指令后，AH内容存入地址（1001H）的单元，AL存入地址（1000H）的单元。 7、指令ADD #4567H， 8， A，B执行前A=00001234H， B=00001100H，执行后A和B 的值分别为（ 00001234H ）、（ 00457934H ）。 第 1 页共 12 页 8、 'C54x芯片的中断系统可分为硬件中断和（软件中断），还可以分为可屏蔽中断和（非屏蔽中断）。 9、'C54x芯片的硬件复位地址为（ FF80H ），INT0的中断序号为16， IPTR=1FFH时其中断向量地址为（ FFC0H ）。 10. 在’C54x DSP寻址和指令系统中，操作数Xmem和Ymem表示（数据存储器双寻址数据），Lmem表示（长字寻址的32位数据存储器数据）。 二、判断题（正确的在括号内画√，错误的在括号内画×。每空1分,共10分）( √ )1、解决流水线冲突的办法之一就是中间插入若干条NOP指令。 ( √ )2、链接器可以将自定义未初始化段自动地定位到数据存储器。 ( √ )3、'C54x有6级流水线，包含预取指、取指、译码、寻址、读数和执行。( × )4、'C54x数据空间可进行页扩展，每页空间是64K字。 ( √ )5、DSP采用了改进型哈佛结构和流水线技术 ( √ )6、FRCT=1，可保证Q15×Q15小数乘法结果仍为Q15。 ( × )7、SXM=0时数据进入ALU或移位器之前会进行符号扩展。 ( √ )8、INTM=0 允许全局中断。 ( √ )9、'C54x的IO管脚供电电压为3.3伏。 ( × )10、C5000（C54x、C55x）系列主要用于数字控制系统。 编写程序，计算y=∑aixi i=15。 其中a1=0.1，a2=0.2，a3=-0.4，a4=0.4，a5=0.51， x1=0.7，x2=0.6，x3=-0.7，x4=-0.8，x5=-0.91 评分标准：伪指令无误得5分，代码段无误得5分 答案： 第 2 页共 12 页 .title "mac.asm" .mmregs .bss a,5 ; .bss x,5 ; .bss y,1 ; .global start .data ; table: .word 1*32768/10 ; .word 2*32768/10 .word -4*32768/10 .word 4*32768/10 .word 51*32768/100 .word 7*32768/10; .word 6*32768/10 .word - 7*32768/10 .word -8*32768/10 .word -91*32768/100 .text ; start:SSBX FRCT ; RSBX CPL ; STM #a,AR1 ; RPT #9 ; MVPD table,*AR1+ ; 第一章 1、数字信号处理实现方法一般有几种？答：课本P2（2.数字信号处理实现） 2、简要地叙述DSP芯片的发展概况。答：课本P2（1.2.1 DSP芯片的发展概况） 3、可编程DSP芯片有哪些特点？答：课本P3（1.2.2 DSP芯片的特点） 4、什么是哈佛结构和冯诺依曼结构？他们有什么区别？答：课本P3-P4(1.采用哈佛结构） 5、什么是流水线技术？答：课本P5（3.采用流水线技术） 6、什么是定点DSP芯片和浮点DSP芯片？它们各有什么优缺点？ 答：定点DSP芯片按照定点的数据格式进行工作，其数据长度通常为16位、24位、32位。 定点DSP的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。 浮点DSP芯片按照浮点的数据格式进行工作，其数据长度通常为32位、40位。 由于浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。但它的硬件结构相对复杂、功耗较大，且比定点DSP芯片的价格高。通常，浮点DSP芯片使用在对数据动态范围和精度要求较高的系统中。 7、DSP技术发展趋势主要体现在哪些方面？答：课本P9（3.DSP发展技术趋势） 8、简述DSP系统的构成和工作过程。答：课本P10（1.3.1DSP系统的构成） 9、简述DSP系统的设计步骤。答：课本P12（1.3.3DSP系统的设计过程） 10、DSP系统有哪些特点？答：课本P11（1.3.2DSP系统的特点） 11、在进行DSP系统设计时，应如何选择合理的DSP芯片？答：课本P13（1.3.4DSP 芯片的选择） 12、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS？ 解：f=160MHz，所以T=1/160M=6.25ns=0.00000625ms；运算速度=160MIPS 第二章 1、TMS320C54x芯片的基本结构都包括哪些部分？答：课本P17（各个部分功能如下） 2、TMS320C54x芯片的CPU主要由几部分组成？答：课本P18（1.CPU) 3、处理器工作方式状态寄存器PMST中的MP/MC、OVLY和DROM3个状态位对’C54x 的存储空间结构有何影响？答：课本P34（PMST寄存器各状态位的功能表） 4、TMS320C54x芯片的内外设主要包括哪些电路？答：课本P40（’C54x的片内外设电路） 5、TMS320C54x芯片的流水线操作共有多少个操作阶段？每个操作阶段执行什么任务？完成一条指令都需要哪些操作周期？答：课本P45（1.流水线操作的概念） 6、TMS320C54x芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：由于CPU的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决的办法：①由CPU通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。 7、TMS320C54x芯片的串行口有哪几种类型？答：课本P42（TMS320C54x芯片的串行口） 8、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI和RS属于哪一类中断源？答：课本P56（对VC5402来说，这13个中断的硬件名称为...... RS 和NMI属于外部硬件中断。) 9、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水线冲突？（解题时参考课本P52【例2.7.2】） DSP原理及应用课后习题答案 简述DSP芯片的主要特点 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。 多总线结构---保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。 指令系统的流水线操作--减少指令执行时间，增强处理器的处理能力。取址，译码，取操作和执行四个阶段。 专用的硬件乘法器--使乘法累加运算能在单个周期内完成。 特殊的DSP指令、快速的指令周期、硬件配置强。 详细描述冯诺依曼结构和哈佛结构，并比较不同？ 冯诺依曼结构--数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址，依靠指令计数器提供的地址来区分是指令‘数据还是地址，取指令和取操作数都访问同一存储器，数据吞吐率低。 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。 DSP系统的设计过程? 确定DSP系统设计的性能指标；进行算法优化与模拟；选择DSP芯片和外围芯片；进行硬件电路的设计；进行软件设计；进行软硬件综合调试。 请描述TMS320C54x的总线结构？ C54X采用先进的哈佛结构并具有八组总线, 其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。 3组数据总线连接各种元器件。CB和DB总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据。(1分) 4组地址总线PAB\CAB\DAB\EAB传送执行指令所需的地址。 TMS320C54x片内存储器一般包括哪些种类？如何配置片内存储器？ C54X片内存储器一般包括两种类型：ROM(只读存储器)，RAM(随机访问存储器)。RAM又可分为双访问DARAM和单访问SARAM。 简述TMS320C54X芯片的CPU各组成部分及其功能。 CPU状态和控制寄存器：用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元、40位累加器A和B：两者共同完成算术运算和逻辑运算。 桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作。 一、单项选择题：（每小题2分，共30分） 1、下面对一些常用的伪指令说法正确的是：（ D ） A、.def所定义的符号，是在当前模块中使用，在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是( B) A、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0 B、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1 C、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0 D、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置1 3、对于TMS320C54x系列DSP芯片，下列说法正确的是………… ( C ) A、 8位DSP B、32位DSP C、定点型DSP D、浮点型DSP 4、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 5、在串行口工作于移位寄存器方式时，其接收由（）来启动。 A、REN B、RI C、REN和RI D、TR 6、执行指令PSHM AR5之前SP=03FEH，则指令执行后SP=（ A ） A、03FDH B、03FFH C、03FCH D、0400H 7、TMS320C54X DSP采用改进的哈佛结构，围绕____A__组_______位总线建立。 A、8，16 B、16，8 C、8，8 D、16，16 8、TMS320C54X DSP汇编指令的操作数域中， A 前缀表示的操作数为间接寻址的地址。 A、* B、# C、@ D、& 9、TMS320C54X DSP中有_____B___个辅助寄存器。 A、4 B、8 C、16 D、32 10、TMS320C54X DSP的中断标志寄存器是___ A _____。 A、IFR B、TCR C、PRD D、TIM 11、以下控制位中哪 A 位用来决定数据存储空间是否使用内部ROM。 A、MP/MC B、OVL Y C、DROM D、SXM 12、下列说法中错误的是（ C ）。 A、每个DARAM块在单周期内能被访问2次。 B、每个SARAM块在单周期内只能被访问1次。 C、片内ROM主要存放固化程序和系数表，只能作为程序存储空间。 D、DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代码。 13、若程序中对堆栈设置如下，则下列说法错误的是（C ）。 size .set 120 stack .usect “STACK”，size STM # stack + size，SP A、此堆栈段的段名为STACK B、此堆栈段共120个单元 C、此堆栈段第一个变量的名称为size D、堆栈设置好后，堆栈指针SP指向栈底 14、TMS320C54x中累加器A分为三个部分，低位字，高位字和保护位，其中A的高位字是指（C ） A、AL B、AG C、AH D、AM 15、TMS320C54X DSP软硬件复位时，中断向量为________。( C ) A、0000H B、0080H C、FF80H D、FF00H 二、判断题（每小题1分，共10分） 1．TMS320C54X DSP缓冲串行接口是在同步串口基础上，增加了一个自动缓冲单元，主要提供灵活的数据串长度，并降低服务中断开销。（对） 一．填空题（本题总分12分，每空1分） 1．累加器A分为三个部分，分别为AG,AH,AL 2．TMS320VC5402型DSP的内部采用 8 条 16 位的多总线结构。 3．TMS320VC5402型DSP采用哈佛总线结构对程序存储器和数据存储器进行控制。 4．TMS329VC5402型DSP有 8 个辅助工作寄存器。 5．DSP处理器TMS320VC5402中DARAM的容量是 16K 字。 6．TI公司的DSP处理器TMS320VC5402PGE100有_____2______个定时器。 7．在链接器命令文件中，PAGE １通常指_数据_______存储空间。 8．C54x的中断系统的中断源分为__硬件_____中断和____软件____中断。 1．TI公司DSP处理器的软件开发环境是__ CCS(Code Composer Studio ________________。 2．DSP处理器TMS320VC5402外部有_____20______根地址线。 3．直接寻址中从页指针的位置可以偏移寻址 128 个单元。 4．在链接器命令文件中，PAGE 0通常指_程序_______存储空间。 5．C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是_锁相环PLL ____________。 6．TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址FF80h __单元开始工作。 7．TMS320C54x系列DSP处理器有__2___个通用I/O引脚，分别是__ BIO和XF _______。 8．DSP处理器按数据格式分为两类，分别是__定点DSP和浮点DSP _____9．TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是开放/关闭所有可屏蔽中断。 10．MS320C54X DSP主机接口HPI是__8______位并行口。 通信系《DSP原理及应用》期末考试题（答案） 姓名：学号：班级：分数： 考试时间：15：40～17：30 考试方式：开卷； 注意：所有答案必须写在答题纸上，试卷上的答案无效！ 一、填空题（每空2分，共20分） 1、在C语言和C55x汇编语言的混合程序设计中，C函数的参数和返回值传递到C55x 的寄存器中。在函数“long func(int *p1, int i2, int i3, int i4)”中，*p1传递到AR0寄存器，i2传递到T0寄存器，i4传递到AR1 寄存器，返回值由AC0寄存器传递。 2、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式，“mov #0x3，DPH” 使用的寻址方式是直接寻址模式，“mov *(#0x011234)，T2”使用的寻址方式是绝对寻址模式。 3、“AND #0x7f， AC0”，执行之后，AC0的值是0000000078。 4、C55x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将输入段组合 成输出段，以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。 二、简述题（共40分） 1、根据你的理解，试列举 DSP 芯片的特点？（5分） 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；丰富的外设 2、TMS320C55x 芯片的总线结构有何特点，主要包括哪些总线？它们的功能是什么？（6 分） 答：TMS320C55x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读 操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问程序指令和数据。 包括12条总线，分别是：PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。 功能： 3、DSP 为了降低功耗采取了哪些措施？（6分） 答：双电压供电；多种工作模式 4、TMS320C55x 的总存储空间为多少？可分为哪 3 类，它们的大小是多少？存储器空 间的各自作用是什么？（6分） 答：程序空间16M Byte；I/O空间64K Words；数据空间8M Words 5、TMS320C55x有哪些寻址方式，它们是如何寻址的？试为每种寻址方式列举一条指令 （6分） 答：直接寻址模式，mov ＃K16，DP； 间接寻址模式，mov *AR0，AC0； 绝对寻址模式，mov *(#0x011234)，T2； MMR寻址模式，mov *abs16(＃AR2), T2； 寄存器位寻址模式，btstp @30, AC1； 圆形寻址模式。 6、将C源程序转换成可执行文件需要经过哪些步骤？（6分）dsp原理及应用李利第二版课后习题答案
DSP原理及应用答案(精)
dsp原理与应用修订版邹彦主编课后答案个人终极修订版
DSP原理及应用课后习题答案
《DSP原理与应用》期末考试试题
DSP原理及应用_复习题(精)
DSP原理及应用试卷答案
相关主题
文本预览