教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著
高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；
第六章 时序逻辑电路(部分习题答案)
习题6解答：（P276页）
【6.2】、试分析图P6.2所示逻辑电路的逻辑功能。写出它的驱动方程、状态方程，列出状态转换真值表，画出它的状态转换图和时序图，并检查能否自启动。
解题思路：根据时序电路分析的一般步骤要依次写出逻辑方程（时钟方程、驱动方程、输出方程、状态方程）、求出状态值（状态表、状态表、时序图）、确定逻辑功能。
解：（1）、根据电路写出时钟方程、驱动方程、状态方程、输出方程如下：
012CP CP CP CP ===；02110 1
n
n J Q K J K Q ====０； ；2012,1n n J Q Q K ==； n 1n n n 1n n n n 020*******n n Q Q Q Q Q Q Q Q Q Q ++=?=+=⊕ ；n 1n n n 2012Q Q Q Q +=；2n Y Q =
（2）、根据逻辑方程，列出状态表、状态图、时序图如下： 1、状态真值表： 2、状态图：
现 态 次 态 输出 Q 2n Q 1n Q 0n Q 2n+1 Q 1n+1 Q 0n+1Y 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1
0 0 1 1 1 0 0 0 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 1
0 0 0
1
3、时序图——同步5进制计数器；电路能自启动。
【6.3】、试分析图P6.3所示逻辑电路的逻辑功能。写出它的驱动方程、状态方程，列出状态转换真值表，画出它的状态转换图和时序图。
解题思路：根据时序电路分析的一般步骤要依次写出逻辑方程（时钟方程、驱动方程、输出方
程、状态方程）、求出状态值（状态表、状态表、时序图）、确定逻辑功能。
解：（1）、根据电路写出时钟方程、驱动方程、状态方程、输出方程如下：
012CP CP CP CP ===；(同步时序电路)
0121011 1 n n
n J K Q Q J Q K ====0； ；221n J K Q ==
n 1n n n n 1n n
00120012101n n n n Q Q Q Q Q Q Q Q Q Q Q ++=?+=+=+ ；n 1212n n Q Q Q +=⊕；
12n n CO Q Q =
（2）、根据逻辑方程，列出状态表、状态图、时序图如下： 1、状态真值表： 2、状态图：
3、时序图——同步5进制计数器；电路能自启动。
【6.4】、试分析图P6.4所示逻辑电路的逻辑功能。写出它的驱动方程、状态方程，列出状态转换真值表，画出它的状态转换图和时序图，并检查能否自启动。
现 态 次 态 输出 Q 2n Q 1n Q 0n Q 2n+1 Q 1n+1 Q 0n+1CO 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0
0 0 1
1
解题思路：根据时序电路分析的一般步骤要依次写出逻辑方程（时钟方程、驱动方程、输出方程、状态方程）、求出状态值（状态表、状态表、时序图）、确定逻辑功能。
解：（1）、根据电路写出时钟方程、驱动方程、状态方程、输出方程如下：
012CP CP CP CP ===；(同步时序电路)
12010102 1 n n n n n J Q Q K
J Q K Q
Q ====?0；
；20121 n n n
J Q
Q K Q =?= n 1n n 1n
n n n n 0120101021n n Q Q
Q Q Q Q
Q Q Q Q
++=?=+?? ；n 12
01212n n n n n Q Q
Q Q Q Q +=+ ；
12n n Y Q Q =
（2）、根据逻辑方程，列出状态表、状态图、时序图如下： 1、状态真值表： 2、状态图：
3、时序图——同步7进制计数器；电路能自启动。
现 态 次 态 输出 Q 2n Q 1n Q 0n Q 2n+1 Q 1n+1 Q 0n+1Y 0 0 0 0 0 1 0 0 0 1
0 1 0
0 1 0
0 1 1 0
0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1
0 0 0
1
【6.8】、试分析图P6.8所示逻辑电路的逻辑功能。写出它的驱动方程、状态方程，列出状态转换真值表，画出它的状态转换图和时序图。
解题思路：根据时序电路分析的一般步骤要依次写出逻辑方程（时钟方程、驱动方程、输出方程、状态方程）、求出状态值（状态表、状态表、时序图）、确定逻辑功能。
解：（1）、根据电路写出时钟方程、驱动方程、状态方程、输出方程如下：
0210 (n
CP CP CP CP Q ===异步时序)；
0211 11n J Q K J K ====０； ；2012,1n n J Q Q K ==； n 1n n n 1n 020110()n Q Q Q Q Q Q ++=?=↓ ；n 1n n n 2012Q Q Q Q +=；
（2）、根据逻辑方程，列出状态表、状态图、时序图如下： 1、状态真值表： 2、状态图：
3、时序图——异步5进制计数器；电路能自启动。
现 态 次 态 输出 Q 2n Q 1n Q 0n Q 2n+1 Q 1n+1 Q 0n+1Q 0n 0 0 0 0 0 1 ↑ 0 0 1 0 1 0 ↓
0 1 0 0 1 1 ↑ 0 1 1 1 0 0 ↓ 1 0 0 0 0 0 — 1 0 1 0 1 0 ↓ 1 1 0 0 1 0 — 1 1 1
0 0 0
↓
【6.11
解题思路：需要熟练掌握74LS290的使用方法和功能，74LS290是2-5异步十进制计数器，具有异步清零和异步置9功能，并且它的使用有8421BCD接法和5421BCD接法。
图P6.11中CP都接在了CP1端，所以两片290都是8421BCD码计数器，而且两片之间也是异步连接方式。I片形成10进制计数器，II片采用异步清零法形成9进制计数器（1001状态清零、过渡态），所以整个计数的模式为：M=10×9=90(大模分解法形成)。
【6.13】、试分析图P6.13所示电路为几进制计数器。
&
解题思路：需要熟练掌握74LS161的使用方法和功能，74LS161是16进制的同步十进制计数器，具有异步清零和同步置数功能，并且它的使用比较灵活，详见课件讲述。
图P6.13中CP同时接在了两片161的CP端，所以两片161首先组成了16×16（256）进制的计数器，然后采用反馈清0法，改造成128+8=136进制的计数器，整个计数器在0000000~10000111（0~135）计数，在10001000（136）状态完成异步清零。
【6.14】、试分析图P6.14所示电路为几进制计数器。
解题思路：需要熟练掌握74LS162的使用方法和功能，74LS162和74LS160功能相似，都是10进制的同步十进制计数器，不同在于74LS160具有异步清零和同步置数功能；74LS162具有同步清零和同步置数功能并且它的使用比较灵活，详见教材讲述。
图P6.14中CP同时接在了两片162的CP端，所以两片162首先组成了10×10（100）进制的计
数器（两位的十进制计数器），然后采用同步反馈清0法，整个计数器在0000000~10010101（0~95）计数，在10010101（95）状态完成同步清零，所以改造成96进制的加法计数器。
【6.16】、试分析图P6.16所示电路为几分频电路。
解题思路：需要熟练掌握74LS194的使用方法和功能，74LS194具有双向移位寄存器，可以组成扭环计数器，详见教材讲述。
图P6.16中CP同时接在了两片194的CP端，并且都是S0=1，S1=0，组成右移方式。清零后；两片寄存器初态都是零，所以有以下的状态转换(Q0Q1Q2Q3)1(Q0Q1Q2Q3)2：0000_0000→1000_0000→1100_0000→1110_0000→1111_0000→1111_1000→1111_1100→1111_1110→0111_1111→0011_1111→0001_1111→0000_0111→0000_0011→1000_0001→1100_0000(返回)，所以两片194组成的计数器包含12个独立的状态，组成12分频电路。
【6.17】、试分析图P6.17所示电路为几分频电路。
解题思路：需要熟练掌握74LS194的使用方法和功能，74LS194具有双向移位寄存器，可以组成扭环计数器，详见教材讲述。
图P6.17中CP同时接在了两片194的CP端，并且都是S0=1，S1=0，组成右移方式。清零后；两片寄存器初态都是零，所以有以下的状态转换(Q0Q1Q2Q3)1(Q0Q1Q2Q3)2：0000_0000→1000_0000→1100_0000→1110_0000→1111_0000→1111_1000→1111_1100→0111_1110→0011_1111→0001_1111→0000_1111→0000_0111→0000_0011→1000_0001→1100_0000(返回)，所以两片194组成的计数器包含12个独立的状态，组成12分频电路。
【6.18】、试用CT74LS290的异步清零功能构成下列计数器：
（1）、二十四进制计数器；
（3）、七十五进制计数器；
解题思路：需要熟练掌握74LS290的使用方法和功能，74LS290是2-5异步十进制计数器，具有异步清零和异步置9功能，并且它的使用有8421BCD接法和5421BCD接法。计数器的扩展有大模分解法和整体清零法。
下图中CP都接在了CP0端，所以两片290都是8421BCD码计数器，而且两片之间也是异步连
接方式。（5421连接方式读者自己完成）
二十四制计数器（8421BCD 码，整体清零法）
二十四制计数器（8421BCD 码，大模分解法4×6）
七十五进制计数器（8421BCD 码，整体清零法）
【6.21】、试用CT74LS161的异步清零和同步置数功能构成下列计数器：
（1）、十一进制计数器；（2）、六十进制计数器；
解题思路：需要熟练掌握74LS161的使用方法和功能，74LS161是16进制的同步十进制计数器，具有异步清零和同步置数功能，并且它的使用比较灵活，详见课件讲述。计数器的扩展有大模分解法和整体清零/置位法。
（11进制）异步反馈清0 （11进制）同步反馈置0
（11进制）Oc置数（5~15）（11进制）LD置数（2~12）
（60进制）整体异步清0（0011_1100）
（60进制）整体同步置0（0011_1011）
（60进制）整体同步置数(69~128) 0100_0101~1000_0000
（60进制）整体OC同步置数(196~255) 1100_0100~1111_1111
END
深圳大学实验报告 课程名称：数字电子技术 实验项目名称：TTL、HC和HCT器件的参数测试学院：光电工程 专业：光电信息 指导教师： 报告人：刘恩源学号：2012170042 班级：2 实验时间： 实验报告提交时间：
一、实验目的与要求： 1、掌握TTL、HCT和HCT器件的传输特性。 2、熟悉万用表的使用方法。 二、实验仪器： 1、六反相器74LS04 1片 2、六反相器74HC04 1片 3、六反相器74HCT04 1片 4、万用表 三、实验原理： 非门的输出电压V O与输入电压V I的关系V O＝f(V I)叫做电压传输特性，也叫做电压转移特性。它可以用一条曲线表示，叫做电压传输特性曲线。从传输特性曲线可以求出非门的下列参数： 1、输出高电平（V OH）。 2、输出低电平（V OL）。 3、输入高电平（V IH）。 4、输入低电平（V IL）。 5、门槛电平（V T）。 四、实验内容与步骤： 1、测试TTL器件74LS04一个非门的传输特性。 2、测试HC器件74HC04一个非门的传输特性。 3、测试HCT器件74HC04一个非门的传输特性。 注意：1、注意被测器件的引脚7和引脚14分别接地和接+5V。 2、将实验箱上直流信号源的输出端作为被测非门的输入电压。旋转电位器改变非门的 输入电压值。 1、3、按步长0.2V调整率改变非门的输入电压。首先用万用表监视非门输入电压，调 好输入电压后，再用万用表测试测量非门的输出电压，并记录下来。实验接线图由于74LS04、74HC04和74HCT04的逻辑功能相同，因此三个实验的接线图是一样的。 下面以第一个逻辑门为例，画出实验接线图（V I表示非门输入电压，电压表表示电压测试点）如下：
第六章信号转换电路 6-1 常用的信号转换电路有哪些种类？试举例说明其功能。 常用的信号转换电路有采样/保持（S/H）电路、电压比较电路、V/f（电压/频率）转换器、f/V（频率/电压）转换器、V/I（电压/电流）转换器、I/V（电流/电压）转换器、A/D （模/数）转换器、D/A（数/模）转换器等。 采样/保持（S/H）电路具有采集某一瞬间的模拟输入信号，根据需要保持并输出采集的电压数值的功能。这种电路多用于快速数据采集系统以及一切需要对输入信号瞬时采样和存储的场合，如自动补偿直流放大器的失调和漂移、模拟信号的延迟、瞬态变量的测量及模数转换等。 模拟电压比较电路是用来鉴别和比较两个模拟输入电压大小的电路。比较器的输出反映两个输入量之间相对大小的关系。比较器的输入量是模拟量，输出量是数字量，所以它兼有模拟电路和数字电路的某些属性，是模拟电路和数字电路之间联系的桥梁，是重要的接口电路。可用作鉴零器、整形电路，其中窗口比较电路的用途很广，如在产品的自动分选、质量鉴别等场合均用到它。 V/f（电压/频率）转换器能把输入信号电压转换成相应的频率信号，广泛地应用于调频、调相、模/数转换器、数字电压表、数据测量仪器及远距离遥测遥控设备中。f/V（电压/频率）转换器把频率变化信号线性地转换成电压变化信号。广泛地应用于调频、调相信号的解调等。 V/I（电压/电流）转换器的作用是将电压转换为电流信号。例如，在远距离监控系统中，必须把监控电压信号转换成电流信号进行传输，以减少传输导线阻抗对信号的影响。I/V （电流/电压）转换器进行电流、电压信号间的转换。例如，对电流进行数字测量时，首先需将电流转换成电压，然后再由数字电压表进行测量。在用光电池、光电阻作检测元件时，由于它们的输出电阻很高，因此可把他们看作电流源，通常情况下其电流的数值极小，所以是一种微电流的测量。随着激光、光纤技术在精密测量仪器中的普及应用，微电流放大器越来越占有重要的位置。 在以微型计算机为核心组成的数据采集及控制系统中，必须将传感器输出的模拟信号转换成数字信号，为此要使用模/数转换器（简称A/D转换器或ADC）。相反，经计算机处理后的信号常需反馈给模拟执行机构如执行电动机等，因此还需要数/模转换器（简称D/A转换器或DAC）将数字量转换成相应的模拟信号。 6-2 试述在S/H电路中对模拟开关、存储电容及运算放大器这三种主要元器件的选择有什么要求。 选择要求如下： 模拟开关：要求模拟开关的导通电阻小，漏电流小，极间电容小和切换速度快。 存储电容：要选用介质吸附效应小的和泄漏电阻大的电容。 运算放大器：选用输入偏置电流小、带宽宽及转换速率（上升速率）大的运算放大器；输入运放还应具有大的输出电流。
第七章半导体存储器 一、选择题 1．一个容量为1K ×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2．要构成容量为4K ×8的R AM ，需要片容量为256×4的R AM 。 A.2 B.4 C.8 D. 32 3．寻址容量为16K ×8的RAM 需要根地址线。 A.4 B. 8 C.14 D. 16 E.16K 4．若R AM 的地址码有8位，行、列地址译码器的输入端都为4个，则它们的 输出线（即字线加位线）共有条。 A.8 B.16 C.32 D.256 5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K ×8 C. 256×8 D. 256×256 6. 采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D. 1024行1024列 7．随机存取存储器具有功能。 A. 读/写 B. 无读/写 C. 只读 D. 只写 8．欲将容量为128×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译
码器的输出端数为。 A.1 B.2 C.3 D. 8 9．欲将容量为256×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译 码器的输入端数为。 A.4 B.2 C.3 D. 8 10．只读存储器ROM 在运行时具有功能。 A. 读/无写 B. 无读/写 C. 读/写 D. 无读/无写 11．只读存储器R OM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变 12．随机存取存储器RAM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为1 C. 不确定 D. 保持不变 13．一个容量为512×1的静态RAM 具有。 A. 地址线9根，数据线1根 B. 地址线1根，数据线9根 C. 地址线512根，数据线9根 D. 地址线9根，数据线512根 14．用若干R AM 实现位扩展时，其方法是将相应地并联在一起。 A. 地址线 B. 数据线 C. 片选信号线 D. 读/写线 15．PROM 的与陈列（地址译码器）是。 A. 全译码可编程阵列 B. 全译码不可编程阵列
第六章（选择、判断、填空共19题） 一、选择题 1．脉冲整形电路有。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器 2．多谐振荡器可产生。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 3．石英晶体多谐振荡器的突出优点是。 A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭4．T T L单定时器型号的最后几位数字为。 A.555 B.556 C.7555 D.7556 5．555定时器可以组成。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器 6．用555定时器组成施密特触发器，当输入控制端C O外接10V电压时，回差电压为。 A.3.33V B.5V C.6.66V D.10V 7．以下各电路中，可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 二、判断题（正确打√，错误的打×） １．施密特触发器可用于将三角波变换成正弦波。（） ２．施密特触发器有两个稳态。（） ３．多谐振荡器的输出信号的周期与阻容元件的参数成正比。（） ４．石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（） ５．单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（） ６．单稳态触发器的暂稳态维持时间用t W表示，与电路中R C成正比。（）７．采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽t W。（） ８．施密特触发器的正向阈值电压一定大于负向阈值电压。（） 三、填空题 1．555定时器的最后数码为555的是产品，为7555的是产品。
实验报告 课程名称： 数字电子技术实验 指导老师： 成绩：__________________ 实验名称： 组合逻辑电路 实验类型： 设计型实验 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一．实验目的和要求 1. 加深理解典型组合逻辑电路的工作原理。 2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3. 掌握组合集成电路元件的功能检查方法。 4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 5. 熟悉全加器和奇偶位判断电路的工作原理。 二．实验内容和原理 组合逻辑电路设计的一般步骤如下： 1．根据给定的功能要求，列出真值表； 2. 求各个输出逻辑函数的最简“与-或”表达式； 3. 将逻辑函数形式变换为设计所要求选用逻辑门的形式； 4. 根据所要求的逻辑门，画出逻辑电路图。 实验内容： 1. 测试与非门74LS00和与或非门74LS55的逻辑功能。 2. 用与非门74LS00和与或非门74LS55设计一个全加器电路，并进行功能测试。 专业： 电子信息工程 姓名： 学号： 日期： 装 订 线
3. 用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，并进行功能测试。 三. 主要仪器设备 与非门74LS00，与或非门74LS55，导线，开关，电源、实验箱 四．实验设计与实验结果 1、一位全加器 全加器实现一位二进制数的加法，他由被加数、加数和来自相邻低位的进数相加，输出有全加和与向高位的进位。输入：被加数Ai，加数Bi，低位进位Ci-1输出：和Si，进位Ci 实验名称：组合逻辑电路 姓名：学号： 列真值表如下：画出卡诺图： 根据卡诺图得出全加器的逻辑函数：S= A⊕B⊕C； C= AB+(A⊕B)C 为使得能在现有元件（两个74LS00 与非门[共8片]、三个74LS55 与或非门）的基础上实现该逻辑函数。所以令S i-1=!(AB+!A!B)，Si=!(SC+!S!C)， Ci=!(!A!B+!C i-1S i-1)。 仿真电路图如下（经验证，电路功能与真值表相同）：
可编程逻辑器件数字电子技术第章存储器与可编程逻辑器件习题及答 案
第8章 存储器与可编程逻辑器件 8.1存储器概述 自测练习 1．存储器中可以保存的最小数据单位是（）。 2．（a）位（b）字节（c）字 3．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？ （a）2K×8位（）（）（）（） （b）256×2位（）（）（）（） （c）1M×4位（）（）（）（） 3．ROM是（）存储器。 （a）非易失性（b）易失性 （c）读/写（d）以字节组织的 4．数据通过（）存储在存储器中。 （a）读操作（b）启动操作 （c）写操作（d）寻址操作 5．RAM给定地址中存储的数据在（）情况下会丢失。 （a）电源关闭（b）数据从该地址读出 2
（c）在该地址写入数据（d）答案（a）和（c） 6．具有256个地址的存储器有（）地址线。 （a）２５６条（b）６条（c）8条（d）16条 7．可以存储２５６字节数据的存储容量是（）。 （a）２５６×１位（b）２５６×８位 （c）１Ｋ×４位（d）２Ｋ×１位 答案： 1．a 2．（a）2048×8；2048；2048；8 （b）512；256；256；2 （c）1024×1024×4；1024×1024；1024×1024；4 3．a 4．c 5．d 6．c 7．b 8.2随机存取存储器（RAM） 自测练习 1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存 储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。 3.半导体存储器按读、写功能可分成（）和（）两大类。 4.RAM电路通常由（）、（）和（）三部分组成。 5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。 答案： 1．栅极电容，触发器 2．刷新 3．只读存储器，读/写存储器 4．地址译码，存储矩阵，读/写控制电路 5．11，8，2K×8位 8.3只读存储器（ROM） 自测练习 1．ROM可分为（）、（）、（）和（）几种类型。 2．ROM只读存储器的电路结构中包含（）、（）和（）共三个组成部分。 3．若将存储器的地址输入作为（），将数据输出作为（），则存储器可实现组合逻辑电路的功能。 4．掩膜ROM可实现的逻辑函数表达式形式是（）。 5．28256型EEPROM有（）根地址线，（）根数据线，其存储容量为（）位，是以字节数据存储信息的。 6．EPROM是利用（）擦除数据的，EEPROM是利用（）擦除数据的。 4
杭州电子科技大学数字电路课程期末复习提纲 考试时间：6月17日9：00～11：00 题型：填空题（2分×10＝20分）；选择题（2分×10＝20分）；简答题（6分×5分＝30分）； 综合设计题（10分×3分＝30分） 注意：数字电路期末复习提纲仅供参考用 一、数字逻辑基础 1．脉冲波形的基本参数，如f（T）、t W、占空比等的基本概念等 2．数制之间的相互转换。 3．二进制的基本概念：如那些是有权码（2421码等）、无权码（余3码、格雷码）等二、逻辑门电路 1．基本逻辑运算与逻辑符号。 2．门电路的描述：表达式、真值表、逻辑符号 3．门电路的正负逻辑概念及等效变换。 4．辅助门电路的工作特点：如OC门和三态门 三、组合逻辑电路的分析与设计 1．逻辑代数的基本定律和恒等式、基本法则，对偶、反演等。 2．逻辑函数的卡诺图化简 四、组合逻辑电路的分析与设计 1．组合逻辑电路的分析与设计 2．组合逻辑电路的竞争与冒险，掌握消除竞争冒险的基本方法，抗干扰措施 3．重点掌握74LS138译码器、74LS151/74LS153数据选择器的功能及应用。能分析电路并设计电路（实现函数发生器）。 五、触发器 1．掌握基本RS触发器的简单电路 2．触发器的类型及特点，重点掌握边沿触发器（D-FF/JK-FF）的功能，能分析时序图六、时序逻辑电路的分析和设计 1．时序逻辑电路的基本概念：特点、分类、描述方法（逻辑方程式、状态转换表、状态转换图/时序图）等 2．掌握时序逻辑电路的分析和设计。 七、常用时序逻辑功能器件 1．掌握74LS161、74LS160基本功能，并能用以设计构成任意进制的计数器、分频器。 2．掌握74LS194的功能 八、半导体存储器和可编程逻辑器件 1．RAM的基本结构、RAM的特点及其扩展（字、位） 2．ROM的种类及其特点，及其扩展。能用PROM实现函数发生器 3．了解可编程逻辑器件PLD的类型及编程阵列的特点。了解GAL的工作模式(P124)。 九、A/D、D/A 1．D/A转换器的特点、类型、主要技术指标：转换精度、转换速度、温度系数 2．A/D转换器的特点、类型及特点，技术指标
1、现有EPROM芯片2732（4KX8位），以及3-8译码器74LS138，各种门电路若干，要求在8088CPU上扩展容量为16KX8 EPROM内存，要求采用部分译码， 不使用高位地址线A 19、A 18 、A 15 ，选取其中连续、好用又不冲突的一组地址，要 求首地址为20000H。请回答： 1）2732的芯片地址线、数据线位数是多少？（2分）2）组成16KX8需要2732芯片多少片？（1分） 3）写出各芯片的地址范围。（4分）
1）地址线12根，数据线8根； 2）4片； 3）1# 20000H~20FFFH 2# 21000H~21FFFH 3# 22000H~22FFFH 4# 23000H~23FFFH 2、有一个2732EPROM（4KX8）芯片的译码电路如下图所示,试求: ①计算2732芯片的存储容量； ②给出2732芯片的地址范围； ③是否存在地址重叠区? ① 4KB ②08000H---09FFFH ③存在重叠区08000H---08FFFH 09000H---09FFFH 3、某CPU有地址线16根（A0~A15）,数据线8根（D0~D7）及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。如图所示，利用RAM芯片2114（1KX4）扩展成2KX8的内存，请写出芯片组1和芯片组2的地址范围。
1 G MERQ 11A 12A 13 A 14A 15A & A G 2 B G 21 Y C 13874LS B 0 Y 1#2114 CS 2#2114 CS 3#2114 CS 4#2114 CS 第1组 第2组 WR RD 47~D D 0 9~A A 03~D D A 10 A 答：第1组：C000H~C3FFH 第2组：C400H~C7FFH
第六章（选择、判断共30题） 一、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制。 2．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N 个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N 2 D.2N 5. N 个触发器可以构成能寄存 位二进制数码的寄存器。 A.N -1 B.N C.N +1 D.2N 6．五个D 触发器构成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32 7．同步时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421B C D 码计数器至少需要 个触发器。 A.3 B.4 C.5 D.10 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步 二进制计数器，最少应使用 级触发器。 A.2 B.3 C.4 D.8 10．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发 器。 A.2 B.6 C.7 D.8 E.10 12．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z 的脉冲转换为60H Z 的脉冲，欲构成此分频器至少需要 个触发器。 A.10 B.60 C.525 D.31500 13．某移位寄存器的时钟脉冲频率为100K H Z ，欲将存放在该寄存器中的数左移8位， 完成该操作需要 时间。 A.10μS B.80μS C.100μS D.800m s 14.若用J K 触发器来实现特性方程为AB Q A Q n 1n +=+，则J K 端的方程为 。 A.J =A B ，K =B A + B.J =A B ，K =B A C.J =B A +，K =A B D.J =B A ，K =A B 15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。 A.3 B.4 C.5 D.10 16．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。 A.2 B.3 C.4 D.10
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz C ． 100KHz D ．50KHz 13.给36个字符编码，至少需要____6______位二进制数。 19.T 触发器的特性方程是___n n Q T Q ⊕=+1_____,当T=1时,特性方程为___n n Q Q =+1_____,这时触发器可以用来作___2分频器_____。 20．构造一个十进制的异步加法计数器，需要多少个 __4____触发器。计数器的进位Cy 的频率与计数器时钟脉冲CP 的频率之间的关系是____1﹕10_________。 21．（本题满分6分）用卡诺图化简下列逻辑函数 ∑ =)15,14,13,12,10,9,8,2,1,0(),,,(m D C B A F 解：画出逻辑函数F 的卡诺图。得到 D B D A C B C A AB F ++++= 22． （本题满分8分）电路如图所示，D 触发器是正边沿触发器，图中给出了时钟CP 及输入K 的波形。 （1）试写出电路次态输出1+n Q 逻辑表达式。（2）画出Q Q ,的波形。
由出真值表写出逻辑函数表达式，并化简 )(B A C C A C B A BC A C B A C B A F ⊕+=++ += 画出逻辑电路图 四、综合应用题（每小题10分，共20分） 25．3-8译码器74LS138逻辑符号如图所示，S1、2S 、3S 为使能控制端。试用两片74LS138构成一个4-16译码器。要求画出连接图说明设计方案。 装 订
第六章习题课后 一、选择题 1．PROM和PAL的结构是。 A.PROM的与阵列固定，不可编程 B. PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D. PAL的与阵列可编程 2．PAL是指。 A.可编程逻辑阵列 B.可编程阵列逻辑 C.通用阵列逻辑 D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。 A.组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器 4．PLD器件的基本结构组成有。 A.输出电路 B.或阵列 C. 与阵列 D. 输入缓冲电路 5．PLD器件的主要优点有。 A.集成密度高 B. 可改写 C.可硬件加密 D. 便于仿真测试 6．GAL的输出电路是。 A.OLMC B.固定的 C.只可一次编程 D.可重复编程 7．PLD开发系统需要有。 A.计算机 B. 操作系统 C. 编程器 D. 开发软件 8．只可进行一次编程的可编程器件有。 A.PAL B.GAL C.PROM D.PLD 9．可重复进行编程的可编程器件有。 A.PAL B.GAL C.PROM D.ISP-PLD 10．ISP-PLD器件开发系统的组成有。 A.计算机 B.编程器 C.开发软件 D.编程电缆 11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。 A.PAL B.GAL C.PROM D.PLA 12.GAL16V8的最多输入输出端个数为。 A.8输入8输出 B.10输入10输出 C.16输入8输出 D.16输入1输出
13一个容量为1K×8的存储器有个存储单元。 A.8 B. 8192 C.8000 D. 8K 14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。 A. 8 B.4 C. 2 D.32 15．寻址容量为16K×8的RAM需要根地址线。 A. 8 B. 4 C.14 D.16K E. 16 16．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。 A.8 B.16 C.32 D.256 17．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K×8 C.256×8 D. 256×256 18.采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D.1024行1024列 19．随机存取存储器具有功能。 A.读/写 B.无读/写 C.只读 D.只写 20．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为。 A.1 B.2 C.3 D.8 21．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为。 A.4 B.2 C.3 D.8 22．只读存储器ROM在运行时具有功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 23．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 24．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为1 C.不确定 D.保持不变 25．一个容量为512×1的静态RAM具有。 A.地址线9根，数据线1根 B.地址线1根，数据线9根 C.地址线512根，数据线9根 D.地址线9根，数据线512根 26．用若干RAM实现位扩展时，其方法是将相应地并联在一起。
数电实验课程总结报告 不知不觉，一个学期已经过去，数电实验这门课也即将结束。回顾这个学期以来在数电实验课程中的学习，我发现自己既收获了很多，也付出了很多。 数电实验是一门结合理论并有所创新的课程。实验一——数字集成电路功能与特性测试让我熟悉了几个常用芯片74LS247、74LS163与74LS00。一方面数电理论课正好进行到这部分的内容，这次实验的学习让我更好的理解理论课的知识。另一方面，在接下来的实验三中，我需要用到其中的芯片与显示电路，这为接下来的实验做好了铺垫。实验二开始我们就与FPGA接触了。作为一个电子信息工程专业的学生，今后的研究与学习肯定会需要使用到FPGA，所以实验二与实验三的实际应用意义是很大的。 经过简单的熟悉QuartusII软件后，我们开始了最为重要的实验三——多功能数字钟的设计。可以说，实验三是本课程的核心所在。实验三耗时一个多月，我们经历了一个完整的开发周期。从数字钟功能设想到方案论证，再到软件编写与硬件焊接，再到最后的整机测试。我投入了大量的时间与精力，最后做出了集闹钟、报时、校时、秒表、倒计时、日期显示、12——24小时制转换等功能的多功能数字钟。在数字钟设计的过程中，我遇到了很多的问题。一开始我是用的是纯VHDL语言编写的方案开发数字钟，可是随着功能逐渐增多，我发现语言编写并不能很容易的加减功能。而且一旦在仿真中发现问题，我很难从源文件中查找出问题所在。于是在离验收日期只有一个星期的时候，我毅然选择了推到重来，放弃已有的程序，重新使用顶层原理图加底层VHDL语言的方案开发。后来的结果证明，这种方案不仅思路清晰，易于增减功能、检查错误，也能在一定程度上节约内部资源。最后，我花了4个晚上重新编写好软件程序，花了一个晚上焊接硬件并组装调试。这次成功的经验大大提升了我的信心，也让我懂得了敢于放弃，不怕重来的道理。 总的来说，本次数电实验课程让我收获很多。我会在今后的学习中更加努力。 最后，感谢老师一个学期以来的教导，祝老师身体健康，万事如意！
自我检测题 1．在存储器结构中，什么是“字”什么是“字长”，如何表示存储器的容量 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 4．与SRAM相比，闪烁存储器有何主要优点 解：容量大，掉电后数据不会丢失。 5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线多少根数据线其存储容量为多少 解：8根地址线，8根数据线。其容量为256×8。 6．简答以下问题： （1）CPLD和FPGA有什么不同 FPGA可以达到比 CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA 更适合于触发器丰富的结构，而 CPLD更适合于触发器有限而积项丰富的结构。 在编程上 FPGA比 CPLD具有更大的灵活性；CPLD功耗要比 FPGA大；且集成度越高越明显；CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 （2）写出三家CPLD/FPGA生产商名字。 Altera，lattice，xilinx，actel 7．真值表如表所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表
第六章 一、选择题 1．脉冲整形电路有。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器2．多谐振荡器可产生。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 3．石英晶体多谐振荡器的突出优点是。 A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭 4．T T L单定时器型号的最后几位数字为。 A.555 B.556 C.7555 D.7556 5．555定时器可以组成。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器6．用555定时器组成施密特触发器，当输入控制端C O外接10V电压时，回差电压为。 A.3.33V B.5V C.6.66V D.10V 7．以下各电路中，可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 二、判断题（正确打√，错误的打×） 1.施密特触发器可用于将三角波变换成正弦波。（） 2.施密特触发器有两个稳态。（） 3.多谐振荡器的输出信号的周期与阻容元件的参数成正比。（） 4.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（） 5.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（） 6.单稳态触发器的暂稳态维持时间用t W表示，与电路中R C成正比。（）
7.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽t W。（）8.施密特触发器的正向阈值电压一定大于负向阈值电压。（） 三、填空题 1．555定时器的最后数码为555的是产品，为7555的是 产品。 2．施密特触发器具有现象，又称特性；单 稳触发器最重 要的参数为。 3．常见的脉冲产生电路有，常见的脉冲整形电路有、。 4．为了实现高的频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态。 四、练习题 1. 如图所示的单稳态触发器电路中， G 1 和 G 2 为 CMOS 或非门，电源电压V DD =15V 。已知R d = 100k Ω，R = 51 k Ω，C d = 1000pF ，C = 0.01 μ F 。试计算输出脉冲的宽度和幅度。
学生实验实习报告册 学年学期：2019 -2020 学年?春?秋学期 课程名称：数字电路与逻辑设计实验A 实验项目：基于FPGA的数字电子钟的设计与实现 姓名：康勇 学号：2018211580 学院和专业：计算机科学学院计算机科学与技术专业 班级：04911801 指导教师：罗一静 重庆邮电大学教务处制
1.系统顶层模块设计 本项目分为四个模块，分别为分频模块、计时模块、数码管动态显示模块、按键消抖模块。功能包括：基本时钟功能，整点报时功能，手动校时功能，秒表功能，小数点分割时分秒功能等。 设计思路如下： 图表 1数字时钟系统顶层模块设计思路 设计结果： 图表2数字时钟系统顶层模块设计电路图 2.分频模块电路设计及仿真 （1）模块功能
将输入的频率为50MHz的时钟信号利用74390通过2、5、100分频，对输入信号进行逐级分频。 （2）设计思路 图表3分频模块电路设计思路 （3）设计结果（电路） 图表4分频模块电路设计图 图表5模100电路图 （4）测试结果 图表6模100仿真图 图表7模5仿真图
图表8模2仿真图 3.计时模块设计及仿真 本模块主要功能是实现电子时钟计数功能。 图表9计时模块顶层设计电路图 3.1分、秒计时模块（模60计数） （1）模块功能（计数、进位） 电子时钟的分钟位和秒钟位均采用模60计数； 计数功能：从0到59； 进位功能：当计数记到59的时候，输出一个进位信号。 （2）设计思路 模60计数器可以通过一个模6计数器和一个模10计数器组成，由分钟位和秒位的特性可知，可以用模10计数器为个位，模6计数器为十位。当个位到9后，向十位进一。本模块使用器件74160。 计数功能：74160是十进制同步计数器（异步清零），为实现计数功能，首先将74160的LDN 反，CLRN反，ENT,ENP接高位，再接入时钟脉冲信号CLK，即可完成下图左侧（个位）模
1 EEPROM是指（D ）。 A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 2 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器 -cache 3 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。 A 64M B B 32MB C 32M D 64M 4 主存贮器和CPU之间增加cache的目的是（ A ）。 A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量 C 扩大CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ D ）。512 * 1024 B A 8，512 B 512，8 C 18，8 D 19，8 6 交叉存储器实质上是一种多模块存储器，它用（ A ）方式执行多个独立的读写操作。 A 流水 B 资源重复 C 顺序 D 资源共享 7某微型计算机系统，其操作系统保存在硬磁盘上，其内存储器应该采用（C ） A RAM B ROM C RAM和ROM D CCD 8 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。 A 20 B 28 C 30 D 32 9 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。 A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 10 存储单元是指（B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合
一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电 路 两大类。 四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的 状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 10011 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程：10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D 触发器，用状态000到100构成五进制计数器。 （1）状态转换图
（2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程 20010210 102 11J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 120 01 1010112210 n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=??????? 输出方程 2Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 01J X Q =⊕01 K =10 J X Q =⊕11 K =
苏州科技大学天平学院 数字电子技术课程设计报告 课设名称篮球竞赛24秒计时器设计 班级通信1722 学生姓名XXX 学号XXX 设计日期2019年4月8日—4月22日指导教师XXX
一、设计题目 篮球竞赛24秒计时器设计 二、主要内容 设计要求： 1. 具有24秒计时功能。 2. 设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。 3. 在直接清零时，要求数码显示器灭灯。 4. 计时器为24秒递减时, 计时间隔为1秒。 5. 计时器递减到零时，数码显示器不能灭灯,发光二极管亮灯。 三、具体要求 （1）具有显示24s 倒计时功能：用两个共阴数码管显示，其计时间隔为1s。 （2）分别设置启动键和暂停/继续键，控制两个计时器的直接启动计数，暂停/继续计数功能。 （3）设置复位键：按复位键可随时返回初始状态，即进攻方计时器返回到24s。 （4）计时器递减计数到“00”时，计时器跳回“24”停止工作，并给出声音和发光提示，即蜂鸣器发出声响和发光二极管发光。
目录 前言 (4) 1、总体设计思路、基本原理和框图 (5) 1.1设计思路 (5) 1.2 设计原理和功能 (6) 1.2.1 基本功能 (6) 1.3总体设计框图 (7) 2、单元电路设计 (8) 2.1 各芯片的用法和功能 (8) 2.1.1 74LS00 (8) 2.1.2 555定时器 (8) 2.1.3 74LS192 (10) 2.2单元模块 (10) 2.2.1 秒脉冲发生模块 (10) 2.2.2 倒计时模块 (11) 2.2.3 控制电路模块 (12) 2.2.4 报警提示模块 (13)
5 大规模数字集成电路习题解答99 自我检测题 1．一个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为。 A．10×8 B．102×8 C．10×82D．210×8 2．为了构成4096×8的RAM，需要片1024×2的RAM。 A．8片B．16片C．2片D．4片 3．哪种器件中存储的信息在掉电以后即丢失？ A．SRAM B．UVEPROM C．E2PROM D．PAL 4．关于半导体存储器的描述，下列哪种说法是错误的。 A．RAM读写方便，但一旦掉电，所存储的内容就会全部丢失 B．ROM掉电以后数据不会丢失 C．RAM可分为静态RAM和动态RAM D．动态RAM不必定时刷新 5．有一存储系统，容量为256K×32。设存储器的起始地址全为0，则最高地址的十六进制地址码为3FFFFH 。 6．真值表如表T5.6所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表T5.6 习题 1．在存储器结构中，什么是“字”？什么是“字长”，如何表示存储器的容量？ 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写
第1章习题答案 1-1．按照集成度分类，试分析以下集成器件属于哪种集成度器件：（1）触发器；（2）中央处理器；（3）大型存储器；（4）单片计算机；（5）多功能专用集成电路；（6）计数器；（7）可编程逻辑器件。 解：（1）小规模；（2）大规模；（3）超大规模；（4）超大规模；（5）甚大规模；（6）中规模；（7）甚大规模。 1-2．将下列十进制数转换为二进制数、八进制数和十六进制数。 （1）45（2）78（3）25.125 （4）34.25 （5）65 （6）126 解：（1）(45)10=(101101)2=(55)8=(2D)16（2）(78)10=(1111000)2=(170)8=(78)16（3） (25.125)10=(11001.001)2=(170.1)8=(78.2)16（4）(34.25)10=(100010.01)2=(42.2)8=(22.4)16 （5）(65)10=(1100101)2=(145)8=(65)16（6）(126)10=(1111110)2=(176)8=(7E)16 1-3．将下列十六进制数转换为二进制数和十进制数。 解：（1）(49)16=(1001001)2=(73)10（2）(68)16=(1101000)2=(104)10（3）(22.125)16=(1100101)2=(145)10（4）(54.25)16=(1010100.00100101)2=(84.14453125)10（5）(35)16=(110101)2=(53)10（6）(124)16=(100100100)2=(292)10 1-4．将下列八进制数转换为二进制数和十进制数。 解：（1）(27)8=(010111)2=(23)10（2）(56)8=(101110)2=(46)10（3）(12.34)8=(1010.011100)2=(10.4375)10（4）(74.25)8=(111100.010101)2=(84.328125)10（5）(35)8=(11101)2=(29)10（6）(124)8=(1010100)2=(84)10 1-5．将下列二进制数转换为十六进制数、八进制和十进制数。 解：（1）(1110001)2=(71)16=(161)8=(113)10（2）(10101.001)2=(15.2)16=(25.1)8=(21.125)10（3）