实验二二相PSK调制解调实验
实验内容
二相BPSK调制解调实验
一. 实验目的
1.掌握二相BPSK调制解调的工作原理及电路组成。
2.了解载频信号的产生方法。
二. 实验电路工作原理
（一）调制实验：
在本实验中，绝对移相键控（PSK）是采用直接调相法来实现的，也就是用输入的基带信号直接控制已输入载波相位的变化来实现相位键控。
图10-1是二相PSK（DPSK）调制器电路框图。图10-2是它的电原理图。
PSK调制在数字通信系统中是一种极重要的调制方式，它的抗干扰噪声性能及通频带的利用率均优先于ASK移幅键控和FSK移频键控。因此，PSK技术在中、高速数据传输中得到了十分广泛的应用。下面对图10-2中的电路作一分析。
1.载波倒相器
模拟信号的倒相通常采用运放作倒相器，电路由U304等组成，来自1.024MHz载波信号输入到U304的反相输入端2脚，在输出端即可得到一个反相的载波信号，即π相载波信号。为了使0相载波与π相载波的幅度相等，在电路中加了电位器W302。
2.模拟开关相乘器
对载波的相移键控是用模拟开关电路实现的。
0相载波与π相载波分别加到模拟开关1：U302：A的输入端（1脚）、模拟开关2：U302：B的输入端（11脚），在数字基带信号的信码中，它的正极性加到模拟开关1的输入控制端（13脚），它反极性加到模拟开关2的输入控制端（12脚）。用来控制两个同频反相载波的通断。当信码为“1”码时，模拟开关1的输入控制端为高电平，模拟开关1导通，输出0相载波，而模拟开关2的输入控制端为低电平，模拟开关2截止。反之，当信码为“0”码时，模拟开关1的输入控制端为低电平，模拟开关1截止。而模拟开关2的输入控制端却为高电平，模拟开关2导通。输出π相载波，两个模拟开关的输出通过载波输出开关K303合路叠加后输出为二相PSK调制信号，如图10-3所示。
在数据传输系统中，由于相对移相键控调制具有抗干扰噪声能力强，在相同的信噪比条件下，可获得比其他调制方式（例如：ASK、FSK）更低的误码率，因而这种方式广泛应
用在实际通信系统中。
相对移相，就是利用载波相位的相对值来传递信息，也就是利用前后码元载波相位的相对变化来传递信息，所以也称为“差分移相”。理论分析和实际试验证明：在恒参信道下，移相键控比振幅键控、频率键控，不但具有较高的抗干扰性能，而且可更经济有效地利用频带。所以说它是一种比较优越的调制方式，因而在实际中得到了广泛的应用。 DPSK 调制是采用码型变换法加绝对调相来实现，既把数据信息源（如伪随机码序列、增量调制编码器输出的数字信号或脉冲编码调制PCM 编码器输出的数字信号）作为绝对码序列{a n }，通过差分编码器变成相对码序列{b n }，然后再用相对码序列{b n }，进行绝对移相键控，此时该调制的输出就是DPSK 已调信号。按键SW301，用来将D 触发器Q 端输出置“1”。 在绝对相移方式，由于发端是以两个可能出现的相位之中的一个相位作基准的。因而在收端也必须有这样一个相同的基准相位作参考，如果这个参考相位发生变化（0相变π相或π相变0相），则恢复的数字信息就会发生0变1或1变0，从而造成错误的恢复。在实际通信时参考基准相位的随机跳变是有可能发生的，而且在通信过程中不易被发现。如，由于某种突然的骚动，系统中的触发器可能发生状态的转移，锁相环路稳定状态也可能发生转移，等等，出现这种可能时，采用绝对移相就会使接收端恢复的数据极性相反。如果这时传输的是经增量调制的编码后话音数字信号，则不影响话音的正常恢复，只是在相位发生跳变的瞬间，有噪声出现，但如果传输的是计算机输出的数据信号，将会使恢复的数据面目全非，为了克服这种现象，通常在传输数据信号时采用二相相对移相（DPSK ）方式。
DPSK 是利用前后相邻码元对应的载波相对相移来表示数字信息的一种相移键控方式。 绝对码是以宽带信号码元的电平直接表示数字信息的，如规定高电平代表“1”，低电平代表“0”。
相对码（差分码）是用基带信号码元的电平与前一码元的电平有无变化来表示数字信息的，如规定：相对码中有跳变表示1，无跳变表示0。
图10-5（a ）是差分编码器电路，可用模二加法器延时器（延时一个码元宽度T b )来实现这两种码的互相转换。
设输入的相对码a n 为1110010码，则经过差分编码器后输出的相对码b n 为1011100，即b n = a n ⊕ b n –1。 图10-5（b ）是它的工作波形图。
7
1的3脚
图理原电路电制调K S P
2－0 1图
图10-3 模拟开关相乘器工作波形
图10-4 PSK 、DPSK 编码波形
0t 1信码
TP305110π相载波000110TP303θ相载波TP302
U2入信码输入
U2入
t U1入
t U1入
t
TP309
U2出
U1出
TP308
TP307
U合t
U2出t
U1出
(相对码)(绝对码)基准相位载波DPSK波形BPSK波形0
01
1
0001111
1
t
00t
1
数字信息序列000111001
t
TP304TP307TP307
图10-5（a ） 差分编码器电路 图10-5（b ） 工作波形 （二）解调实验：
二相PSK(DPSK)解调器的总电路方框图如图10-6所示。二相PSK(DPSK)的载波为1.024MHz ，数字基带信号的码元速率有32Kbit/s 。
从图10-6可见，该解调器由三部分组成：载波提取电路、位定时恢复电路与信码再生整形电路。载波恢复和位定时提取，是数字载波传输系统必不可少的重要组成部分。载波恢复的具体实现方案是和发送端的调制方式有关的，以相位键控为例，有：N 次方环、科斯塔斯环(Constas 环)、逆调制环和判决反馈环等。近几年来由于数字电路技术和集成电路的迅速发展，又出现了基带数字处理载波跟踪环，并且已在实际应用领域得到了广泛的使用。但是，为了加强学生基础知识的学习及对基本理论的理解，我们从实际出发，选择同相正交环解调电路作为基本实验。 1.二相(PSK ，DPSK)信号输入电路
由BG701(3DG6)组成射随器电路，对发送端送来的二相(PSK 、DPSK)信号进行前后级隔离，由U701(LM311)组成模拟信号放大电路，进一步对输入小信号的二相(PSK 、DPSK)信号进行放大后送至鉴相器1与鉴相器2分别进行鉴相。
图10-6 解调器总方框图
a n
b n-1b n b n-1TP304TP304010000011111010t t
01100110t 1a n
b n 当K3022-3时b n-1Tb 延迟-码元+
TP304TP304 CPLD信号发生器
仿真眼图发生器PSK调制信号入电路
路
电形整
K701
1
3
2
开关2
CLK TP701开关1TP704÷PSK解调输出至时钟再生电路
K702
VCO 电子开关
低通2
4频分π/2移相
荡
振判决2
31
2
滤波路环乘器
相TP702
低通1
TP703判决1
TP705
2.同相正交环锁相环提取载波电路
在这种环路里，误差信号是由两个鉴相器提供的。VCO压控振荡器给出两路互相正交的载波信号分别送至两鉴相器，输入的二相(PSK，DPSK)信号经过两个鉴相器分别鉴相后，由低通滤波器滤除载波频率以上的高频分量，分别送入两判决器进行判决后得到基带信号U d1与U d2，其中U d1中包含着码元信息，但无法对VCO压控振荡器进行控制。只有将U d1、U d2经过基带模拟相乘器相乘后，就可以去掉码元信息，得到反映VCO输出信号与输入载波间的相位差的误差控制电压，从而实现了对VCO压控振荡器的控制。它们的实际电路见图10-7所示。包括鉴相器1鉴相器2低通滤波器1低通滤波器2比较判决器1比较判决器2相乘器环路滤波器VCO压控振荡器数字分频移相器等电路组成。
具体工作过程如下：
由U701(LM311)模拟运放放大后的信号分两路输出至两鉴相器的输入端，鉴相器1与鉴相器2的控制信号输入端的控制信号分别为0相载波信号与π/2相载波信号。这样经过两鉴相器输出的鉴相信号再通过有源低通滤波器滤掉其高频分量，再由两比较判决器完成判决解调出数字基带信码，由U706∶A与U707∶A构成的相乘器电路，去掉数字基带信号中的数字信息。得到反映恢复载波与输入载波相位之差的误差电压Ud, Ud经过环路低通滤波器R718、R719、C706滤波后，输出了一个平滑的误差控制电压，去控制VCO压控振荡器74S124。
它的中心振荡输出频率范围从1Hz到60MHz，工作环境温度在0～70℃，当电源电压工作在+5V、频率控制电压与范围控制电压都为+2V时，74S124的输出频率表达式为：f0 = 5×10-4/Cext，在实验电路中，调节精密电位器W701(100KΩ)的阻值，使频率控制输入电压(74LS124的2脚)与范围控制输入电压(74LS124的3脚)基本相等，此时，当电源电压为+5V时，才符合：f0 = 5×10-4/Cext,再变改电容CA701(80Pf～110Pf),使74S124的7脚输出为4.096MHz方波信号。74S124的6脚为使能端，低电平有效，它开启压控振荡器工作；
当74S124的第7脚输出的中心振荡频率偏离4.096MHz时，此时一方面可改变CA701中的电容值，另一方面也可调节W701和W702，用频率计监视测量点TP704上的频率值，使其准确而稳定地输出4.096MHz的载波信号。
该 4.096MHz的载波信号经过分频(÷4)电路：U709与U710(74LS74)两次分频变成1.024MHz载波信号，并完成π/2相移相。由U710∶B的9脚输出π/2相去鉴相器2的控制信号输入端U302∶D(4066)的6脚，由U710∶A的5脚输出0相载波信号去鉴相器1的控制信号输入端U302∶C(4066)的5脚。这样就完成了载波恢复的功能。
图10-8是该解调环各输出测量点波形图，从图中可看出该解调环路的优点是：
①该解调环在载波恢复的同时，即可解调出数字信息。
②该解调环电路结构简单，整个载波恢复环路可用模拟和数字集成电路实现。
但该解调环路的缺点是：存在相位模糊。
当解调出的数字信息与发端的数字信息相位反相时，即相干信号相位和载波相位反相，则按一下按键开关SW701，迫使它的置“1”端送入高电平，使电路Q端输出为“1”，迫使相干信号的相位与载波信号相位同频同相，以消除相位误差。然而，在实际应用中，一般不用绝对移相，而用相对移相，采用相位比较法克服相位模糊。
三. 实验内容
1.二相BPSK调制实验
用内载波发生器产生的信号作输入载波信号来观察TP301～TP307各测量点的波形。
2.二相DPSK调制实验
加入差分编码器电路来传输二相DPSK信号，即将开关J301置成3脚与4脚相连，其它开关设置不变，重做上述内容。
3.二相BPSK解调实验
4.二相DPSK解调实验
5.PSK解调载波提取实验
详细内容如下：
将实验中二相PSK(DPSK)的电路调整好后，再将本实验电路调整到最佳状态，逐一测量TP701～TP704各点处的波形，画出波形图并作记录，注意相位、幅度之间的关系。
四. 实验步骤及注意事项
1、按下按键开关：K01、K0
2、K700。
2、跳线开关设置：J3021–2,、K3031-2与3-4、 K7012-3。
3、将跳线开关J301的1、2 相连，在TP304处观察码元序列111100010011010的波形
并记录。
4、将示波器探头接至TP301，观察第一路载波信号的波形，载波信号的频率为1.024MHz。
当波形不好时，可调节电位器W301（幅度调到1V左右）。
5、将示波器探头接至TP302，观察第二路载波信号的波形，当波形不好时，可调节电位
器W302（幅度调到0.5V左右）。
6、在TP307处用示波器观察2PSK信号的波形并记录。
7、在TP705处用示波器观察2PSK解调信号的波形并记录。
8、将跳线开关J301的5、6 相连，在TP304处观察128KHz方波的波形并记录。
9、将示波器探头接至TP302，调节电位器W302，将载波信号的幅度调到1V左右。
10、在TP307处用示波器观察2PSK信号的波形并记录。
333
C 707U 706A 74L S 86U 707A 74L S 04G N
D G N D R 702C 7241041N
2
R 70110K
C 701333
47K
100R 703C 727104
22K
R 713C 72810422K R 708C 703333
104C 721R P S K +5
G N D
C 722U 710C 723104U 709104T P 701
104
C 720U 708U 702
L M 311
+12
U 7019013
B G 701
C 7022
3
R 705100
685
7
R 707U 302C 4066
4
35
1K
R 706-12
5.1K
R 7041
43K
333
4066
U 302D 8
9
6
1K R 712R 714104C 72911U 703A T L 0844+12321R 7101K R 70922K
91P C 705-12L M 3117
1K
+12R 71126
83
5
U 704R P S K +512
C 7301
4
-12
104
+12T P 7031114
104
C 73113
1222K
U 703D T L 084
C 70491P 14R 7151K
C 732104
7
T P 704
36825R 7161K 4-12L M 311
U 70514013
U 710A 2
U 710B 40131213R 719W 701103
U 707E 74L S 04U 707B 74L S 04
U 707C 5
34
11
63
10
R 71810K
U 707D
29
6
53
7R D A T A
74L S 048C A 701C 7065100P
1K
U 709A 6
C L K 4G N D
10
Q
R
11
4013
4
2
14
1
Q
S 8D
9
74L S 04
U 707F 12
5.1K
R 736T P 702
7
3
5
K 7033P I N
21
3R 720S W 701135.1K
R P S K +5
S W -P B 5V
134161415W 70210474S 124U 7082131I N
V C C
D 704109
1211G N D 86571G C E X T 1Y 2G C 709103
2
100u F E 7033
L M 318U 702+12
104
W 7038
73P I N
K 7023
16
5
4
1-12
2
R 73710K
V C C
Q
S D D C L K G N D D C D
D
S D
D D
V C C
C D G N D
C L K
3K
R 741F S K
图10-7 P S K 解调电路电原理图
图10－7 P S K 解调电路电原理图
1
π/2相载波0TP7050
1
1
TP704
TP70300相载波+1V
-1V 0TP701t
t
t
1
1
t
五. 测量点说明
TP301：输入载波信号，频率为1.024MHz 方波信号。 TP302：波形同TP301反相
TP303：32KHz 调制工作时钟信号，做眼图实验时使用。 TP304：数字基带信号伪随机码输出波形，码型有：
(1)J3011-2：伪随机码，码元序列为111100010011010，速率为32KHz 的绝对码。 (2)J3013-4：伪随机码，码元序列为111100010011010，速率为32KHz 的相对码。 (3)J3015-6：128KHz 方波，码元序列为1010码。
(4)J3017-8：64KHz 方波， 码元序列为1010码。
TP305：PSK 的0相载波输出，此时K303都要断开，否则波形会出现交叉重叠现象。 TP306：PSK 的π相载波输出，此时K303都要断开，否则波形会出现交叉重叠现象。 TP307：PSK 调制信号输出波形，当K303都相连时，即1与2、3与4脚都相接。 TP701：PSK 解调信号输入波形，当K701的2与3相接，波形与TP307一样。 TP702：压控振荡器输出4.096MHz 的载波信号，频率值有偏差时，此时一方面可改变
CA701中的电容值，另一方面也可调节W701和W702，使其准确而稳定地输出4.096MHz 的载波信号。
TP703：频率为1.024MHz 的0相载波输出信号。 TP704：频率为1.024MHz 的π/2相载波输出信号。 TP705：PSK 解调输出波形，即数字基带信号。
图10－8 同相正交解调环各点波形图
中国矿业大学徐海学院 电子技术综合设计 姓名：学号： 22090819 专业：信息09-2 题目：多功能数字钟 专题：电子技术综合设计 设计地点：电工电子实验室 设计日期： 成绩：指导教师： 年月
电子技术综合设计任务书 学生姓名专业年级信息09-2 学号22090819 设计日期：年月日至年月日 实践课程：电子技术综合设计 设计题目：多功能数字钟 设计内容和要求： 1. 主要内容： ①用 CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0 的计数电路 ②用CC4511 七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显 示电路（数码管需加限流电阻） ③用555设计CP脉冲源 (f=1KH) ④具有系统校准功能 2. 整体电路原理图 60秒、60分、24小时---- 计数、译码、显示电路（用8K白纸手工画图） 3. EWB仿真图 60秒、60分、24小时---- 计数、译码、显示电路（计算机打印） 4. 设计原理图 用PROTEL99设计原理图（计算机打印） 5. 设计PCB版图 用PROTEL99设计PCB板图（计算机打印） 6. 功能扩展要求
设计：①定点报时功能②12小时归1计数电路 指导教师签字：年月日 摘要：本设计主电路由振荡器、分频器、计数器、显示器组成。计数电路用CC4518计数器，译码电路用CC4511译码，显示电路用LG5011AH共阴数码管，秒脉冲信号发生器用555构成多谐振荡器用发光二极管作输出显示。实现60秒、60分、24小时的计数、译码、显示等基本功能；具有校准功能；自带秒脉冲信号发生器；定点报时闹时控制仿广播电台整点报时自动报整点时数。32768Hz 晶振构成秒信号发生器，先经过CD4060的14级分频分出2Hz，再经过CD4040的2分频分出秒脉冲。 关键词：秒脉冲；计数器；校时；报时
实验三数据更新、视图、权限管理 实验3.1 数据更新 1 实验内容 (1) 使用INSERT INTO语句插入数据，包括插入一个元组或将子查询的结果插入到数据库中两种方式。 (2) 使用SELECT INTO语句，产生一个新表并插入数据。 (3) 使用UPDATE语句可以修改制定表中满足WHERE子句条件的元组，有三种修改的方式：修改某个元组的值；修改多个元组的值；带子查询的修改语句。 (4) 使用DELETE语句删除数据：删除某一个元组的值；删除多个元组的值；带子查询的删除语句。 2 实验步骤 在数据库School上按下列要求进行数据更新 可在SQL代码前加下面两句SQL语句，用于确保当前使用的是School数据库 Use School go (1)使用SQL语句向STUDENTS表中插入元组（编号：12345678 名字：LiMing EMAIL: LM@https://www.doczj.com/doc/b07931644.html,年级：2002）。 Insert into STUDENTS values('12345678','LiMing','LM@https://www.doczj.com/doc/b07931644.html,','2002') (2)对每个课程，求学生的选课人数和学生的最高成绩，并把结果存入数据库。使用SELECT INTO和INSERT INTO两种方法实现。 Insert into: create table Courses_maxScore(cid char(20),Count_courses int,maxScore int) insert into Courses_maxScore (cid,Count_courses,maxScore) select cid,count(*)as Count_courses,max(score)as maxScore from CHOICES group by cid select*from Courses_maxScore
南通大学计算机科学与技术学院计算机数字逻辑设计 实验报告书 实验名组合逻辑电路数据选择器实验 班级_____计嵌151_______________ 姓名_____张耀_____________________ 指导教师顾晖 日期 2016-11-03
目录 实验一组合逻辑电路数据选择器实验 (1) 1.实验目的 (1) 2.实验用器件和仪表 (1) 3.实验内容 (1) 4.电路原理图 (1) 5.实验过程及数据记录 (2) 6.实验数据分析与小结 (9) 7.实验心得体会 (9)
实验三组合逻辑电路数据选择器实验 1 实验目的 1. 熟悉集成数据选择器的逻辑功能及测试方法。 2. 学会用集成数据选择器进行逻辑设计。 2 实验用器件和仪表 1、8 选 1 数据选择器 74HC251 1 片 3 实验内容 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用 3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的电路。 4 电路原理图 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用
3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的 电路。 5 实验过程及数据记录 1、基本组合逻辑电路的搭建与测量 用 2 片 74LS00 组成图 3.1 所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
图 3.1 组合逻辑电路 （2）先按图 3.1 写出 Y1、Y2 的逻辑表达式并化简。 Y1==A·B ·A =A + A·B=A + B Y2=B·C ·B·A = A · B+ B ·C （3）图中 A、B、C 接逻辑开关，Y1，Y2 接发光管或逻辑终端电平显示。（4）改变 A、B、C 输入的状态，观测并填表写出 Y1，Y2 的输出状态。 表 3.1 组合电路记录
电工电子综合实验（2） 多功能数字钟设计 姓名： 学号： 专业：电气工程及其自动化 时间：2017年9月 目录 一?设计内容简介 (3) 二?实验要求 (3) 三?实验原理 (4) 四.电路设计原理及其电路图 (5) 1. 分频电路 (5) 2. 计时电路 (6) 3. 清零电路 (8) 4. 校分电路 (9) 5. 报时电路 (10)
五?遇到问题及解决办法?11 六?实验体会 (12) 七?附录 (12) 1. ............................................................................... 工具及器件清单12 2各元件的引脚图及功能表 (14) 3总电路逻辑图 (18) 4. .............................................................................. 参考文献19 一．设计内容简介 本实验采用中小规模集成电路设计一个由脉冲发生电路，计时电路，译码显示电路， 和控制电路（包括清零电路，校分电路，和报时电路）等四部分组成的数字计时器。 二．实验要求 1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲信 号； 2、设计计时电路，完成0 分00秒—9分59秒计时功能； 3、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以 进行计时器清零；
五?遇到问题及解决办法?11 4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分；
5、设计报时电路，使数字计时器从9分53秒开始报时，每隔两秒发一声，共发三声 低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ, 9分59秒发高 音（频率2KHZ ； 6系统级联调试，将以上电路进行级联完成计时器的所有功能； 三?实验原理 数字计时器由脉冲发生电路、计时电路、译码显示电路、校分电路、清零电路和报时电 路这几部分组成。其原理框图如下： 数字计时器以一个标准频率（1Hz）进行计数。为了其准确并且稳定，实验使用了石英晶体振荡 器构成脉冲发生电路。为了使电路更加简单，使用CC4518的对计时器的秒的个位和分的十位 进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数。利用计数器的异 步清零端，通过简单的电路使电路具有开机清零功能和随时清零功能。利用校分电路，校正分时 刻的数字，并先于蜂鸣电路来节省时间。同时增加电台报时功能。 四?电路设计原理及电路图 1. 分频电路 秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒 脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD406C最高可实 现214分频，即最低频率端Q14的脉冲信号频率为2Hz,因此增加一个D触发器实现的倍频器来 产生1Hz的秒脉冲信号。将D触发器的Q端与D端扭接在一起实现倍频器，则Q端的输出信 号即为1Hz的秒脉冲信号。报时电路所需要的1KHz 2 KHz的脉冲信号由4060的管
实验三：数据查询实验 一、实验目的 了解在企业管理器或查询分析器中执行数据查询的方法；掌握SQL Server Query Analyzer中简单查询、连接查询、嵌套查询操作方法。 二、实验内容 1、使用企业管理器进行查询（验证性，了解部分） （1）查询数据表的全部数据 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，这时将显示该表的全部数据。 （2）使用SELECT语句查询数据表的数据 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，在打开返回表内容的子窗口中，单击工具栏按钮“显示/隐藏SQL窗格”，把子窗口分为上下两部分，上面部分能输入不同的SQL命令。执行时单击工具栏按钮“运行”即可。 （3）学习和使用QBE查询 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，在打开返回表内容的子窗口中，单击工具栏按钮“显示/隐藏条件窗格”，把子窗口分为上下两部分，上面部分能选择QBE查询条件，执行时单击工具栏按钮“运行”即可。若单击工具栏按钮“显示/隐藏SQL窗格”，则在SQL窗格中会显示自动生成的对应SQL语句。 2、使用查询分析器进行查询（验证性） （1）查询Student表中所有学生的学号、姓名和性别。 SELECT Sno, Sname, Ssex FROM Student （2）可以用“*”来选取数据表的全部列 例如：查询Student表中所有学生的基本情况。 SELECT * FROM Student （3）在查询结果中增加计算列，还可修改数据列的显示名称。 例如：查询Student表中所有学生的学号、姓名、性别和出生年份。 SELECT Sno 学号, Sname 姓名, Ssex 性别, Year(GetDate()) - Sage 出生年份 FROM Student （4）使用WHERE子句，可以选择满足条件的部分记录 例如：查询成绩在85～90分之间的学生情况。
中南大学 通信原理实验报告书 题目：实验二 专业： 姓名： 学号： 时间：2014-12-13
通信原理实验报告（实验二） 实验名称：数字调制 一.实验目的 1、掌握绝对码、相对码概念及它们之间的变换关系。 2、掌握用键控法产生2ASK、2FSK、2DPSK信号的方法。 3、掌握相对码波形与2PSK信号波形之间的关系、绝对码波形与2DPSK信号波形之间的关系。 1、了解2ASK、2FSK、2DPSK信号的频谱与数字基带信号频谱之间的关系。 二.实验内容 1、用示波器观察绝对码波形、相对码波形。 2、用示波器观察2ASK、2FSK、2PSK、2DPSK信号波形。 3、用频谱仪观察数字基带信号频谱及2ASK、2FSK、2DPSK信号的频谱。 三.实验步骤 本实验使用数字信源单元及数字调制单元。 1、熟悉数字调制单元的工作原理。接通电源，打开实验箱电源开关。将数字调制单元单刀双掷开关K7置于左方N（NRZ）端。 2、用数字信源单元的FS信号作为示波器的外同步信号，示波器CH1接信源单元的(NRZ-OUT)AK（即调制器的输入），CH2接数字调制单元的BK，信源单元的K1、K2、K3置于任意状态（非全0），观察AK、BK波形，总结绝对码至相对码变换规律以及从相对码至绝对码的变换规律。 3、示波器CH1接2DPSK，CH2分别接AK及BK，观察并总结2DPSK信号相位变化与绝对码的关系以及2DPSK信号相位变化与相对码的关系（此关系即是2PSK信号相位变化与信源代码的关系）。注意：2DPSK信号的幅度比较小，要调节示波器的幅度旋钮，而且信号本身幅度可能不一致，但这并不影响信息的正确传输。 4、示波器CH1接AK、CH2依次接2FSK和2ASK；观察这两个信号与AK的关系（注意“1”码与“0”码对应的2FSK信号幅度可能不相等，这对传输信息是没有影响的）。 5、用频谱议观察AK、2ASK、2FSK、2DPSK信号频谱（条件不具备时不进行此项观察）。 四.实验过程及结果： 按实验步骤连接，得到全零码的AK、BK波形如下：
第八次实验报告 实验六 数据选择器 一、实验目的要求 1、 熟悉中规模集成电路数据选择器的工作原理与逻辑功能 2、 掌握数据选择器的应用 二、实验仪器、设备 直流稳压电源、电子电路调试器、T4153、CC4011 三、实验线路、原理框图 (一)数据选择器的基本原理 数据选择器是常用的组合逻辑部件之一，它有若干个输入端，若干个控制输入端及一个输出端。 数据选择器的地址变量一般的选择方式是： （1） 选用逻辑表达式各乘积项中出现次数最多的变量（包括原变量与反变量），以简 化数据输入端的附加电路。 （2） 选择一组具有一定物理意义的量。 （二）T4153的逻辑符号、逻辑功能及管脚排列图 （1）T4153是一个双4选1数据选择器，其逻辑符号如图1： 图1 （2） T4153的功能表如下表 其中D0、D1、D2、D3为4个数据输入端；Y 为输出端；S 是使能端，在S 是使能端，在 原SJ 符号
S =0时使能，在S =1时Y=0；A1、A0是器件中两个选择器公用的地址输入端。该器件的 逻辑表达式为： Y=S （1A 0A 0D +101D A A +201D A A +301A A A ） （3） T4153的管脚排列图如图2 图2 （三）利用T4153四选一数据选择器设计一个一位二进制全减器的实验原理和实验线路 （1）一位二进制全减器的逻辑功能表见下表： n D =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C n C =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C =n A n B 1-n C +n A n B +n A n B 1-n C （3）根据全减器的逻辑功能表设计出的实验线路图为图3： S 11D 3 1D 2 1D 1 1D 0 1Y
数字电路综合设计实验——数字钟 1、 实验目的 （1）学习数字电路系统的设计方法、装调技术及数字钟功能扩展电路的设计。 （2）从实际电路角度出发，建立系统的概念，培养学生设计思想，动手能力，培养综合运用数字电路的能力。 2、预习要求 （1）预习石英晶体振荡器、分频器、计数器、译码器的工作原理，了解所给芯片的使用方法，掌握常用器件的外围电路，掌握60，24进制的电路接法。 （2）根据指导书所示原理框图，在给定的元器件范围内，设计数字钟电路图，并标出集成芯片的型号和引脚号码（便于安装、调试）。 3、实验任务 （1）给定的主要器件如下： CD4060 、74LS74、74LS153、74LS90、74LS390、CD4511、74LS85、74LS00、74LS08、74LS32、74LS04、74LS02、按键、电阻 （2）功能要求： ①基本功能：以数字形式显示时、分、秒的时间，小时的计时要求为“24翻1”，分和秒的计时要求为60进位，校时功能，正点报时； ②扩展功能：闹时功能； 根据本实验指导，学生从上述芯片中自行选择来完成数字钟电路的设计与装调。 4、实验电路的原理与设计 （1）数字钟电路的组成 数字钟的原理组成框图如图1所示。 图1 数字钟原理框图 在图1中，秒脉冲发生器是数字钟的核心，它产生的秒信号输入秒计数器进行计数，当达到59时产生进位信号给分计数器，秒计数器复位的同时分计数器开始计时。当分计数器达到59时产生进位信号给时计数器，分计数器复位的同时时计数器开始计数。 （2）数字钟主体电路的设计
①秒脉冲产生电路 秒脉冲产生电路可由555电路产生，也可由石英晶体振荡电路产生。石英晶体振荡电路产生的频率精确度高，故在本实验中可选用14级二进制串行计数/分频器CD4060得到精确频率。欲得到1秒信号，还需要加入分频电路。 图2 秒脉冲产生电路 ②计数器电路 可用于计数的芯片很多，比如可预置的 4 位二进制同步计数器(74LS161)，可二/五分频十进制计数器(74LS90)，可预置BCD双时钟可逆计数器(74LS192)，双十进制计数器（74LS390）等，本实验中可选用上述芯片来进行计数。利用其典型应用电路即可。 ③译码显示电路 通过计数器所得的秒脉冲的个数为二进制代码，只有通过译码才能转化为十进制，才能通过LED数码管来进行直观观察。常用的译码芯片有BCD 码—七段码译码器（CD4511），BCD-7段译码器/内部上拉输出驱动芯片(74LS48)。 译码显示部分采用常用译码芯片构成典型应用电路即可。 ④仿广播电台正点报时电路 仿广播电台正点报时电路的功能要求是每当数字钟计时快到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。要求4声低音（500HZ）分别发生在59分51秒、53秒、55秒、57秒，最后一声高音（1KHZ）发生在59分59秒，它们的持续时间均为1秒。 图3报时电路框图 分析蜂鸣器电路工作时的分、秒位数值，利用相关门电路完成正点报时功能。 ⑤校时电路 由于数字钟接通电源或者计时可能出现误差，这就需要校正时间。二种思路可供参考：I．通过改变计数频率来校时。利用多路数据选择器，加上频率选择电路来控制计数器计数的频率，从而达到校时的目的。校时结束时，通过数据选择器选中1HZ频率，计数器
实验三数据保护 一、实验目的和要求 1.掌握简单数据库备份与还原； 2.掌握SQL的用户、角色和权限控制； 3.掌握SQL的完整性约束 二、实验内容 1、数据库还原 操作步骤： ①在“对象资源管理器”中右键单击“数据库”节点并在弹出菜单中选择“还原数据库” ②在“还原数据库”窗口中设置数据库的名称。 ③下一步，指定还原的源。此处，选择“源设备”。
2、创建登录用户 a)使用对象资源管理器创建通过SQL Server身份验证模式的登录，其中登录名为 Login01，密码为passwd01，默认数据库为CAP，其他保持默认值。 提示：进入对象资源管理器，展开“服务器”→“安全性”→“登录名”，右击“登录名” 项，在弹出的菜单中选择“新建登录名”选项。
b)使用系统存储过程sp_addlogin创建登录，其登录名称为Login03密码为passwd03， 默认数据库为CAP。在SQL编辑器窗口中输入和执行语句，并在对象资源管理器 中显示结果。 EXEC sp_addlogin'login03','passwd03','CAP' c)使用对象资源管理器删除登录用户Login01和Login02。 提示：进入对象资源管理器，展开“服务器”→“安全性”→“登录名”，右击欲删除的 登录帐号，在出现的快捷菜单中单击“删除” d)使用系统存储过程sp_droplogin从SQL Server中删除登录用户Login03。在SQL 编辑器窗口中输入和执行语句，并在对象资源管理器中显示结果。 EXEC sp_droplogin'login03' 3、创建和管理数据库用户 e)创建登录名为u01、密码为passwd01、默认数据库为CAP并能连接到CAP数据 库的用户。 EXEC sp_addlogin'u01','passwd01','CAP' USE CAP EXEC sp_grantdbaccess'u01','u01' f)创建一个新用户U02。
深圳大学实验报告 课程名称数字电路与逻辑设计 实验名称数据选择器 学院信息工程学院 专业 指导教师周小安 报告人李城权学号 2015130156 实验时间 2016-10-26 提交时间 2016-11-9 教务处制
一、实验目的与要求 1.了解和正确使用MSI组合逻辑部件； 2.掌握一般组合逻辑电路的特点及分析、设计方法； 3.学会对所设计的电路进行静态功能测试的方法； 4.观察组合逻辑电路的竞争冒险现象。 二、实验内容与方法 数据选择器是常用的组合逻辑电路之一。它有若干个数据输入端，若干个数据控制端和一个输出端。在控制输入端加上适当的信号，即可从多个数据输入源中将所需要的数据信号选择出来，送到输出端。使用时也可以在控制输入端加上一组二进制编码器程序的信号，使电路按要求输出一串信号，所以它也是一钟可编程序的逻辑部件，也可以用来构造逻辑函数发生器。 如74LS153的逻辑表达式为 Y=A A D+A A D+A A D+A A D 1010 00112103 所以任意给定的三输入变量的逻辑函数军可用4选1数据选择器来实现。 用数据选择器实现单输出函数的方法主要有比较法和图表法。 比较法设计步骤如下： （1）选择接到数据选择端的函数变量。 （2）写出数据选择器输出的逻辑表达式。 （3）将要实现的逻辑函数转换为标准与或表达式。 （4）对照数据选择器输出表达式和待实现函数的表达式，确定数据输入端的值。 （5）连接电路。 图表法设计步骤如下： （1）选择接到数据选择端的函数变量。 （2）画出逻辑函数和数据选择器的真值表。 （3）确定各个数据输入端的值。 （4）连接电路。 三、实验步骤与过程 实验仪器： （1）RXB-1B数字电路实验箱； （2）集成电路74LS00（四2输入与非门）1片、74LS153（双4选1数据选择器）1片。
物理与电子科学学院电子电工实验 基于DS1302多功能数字时钟--万年历 实验报告 实验名称：基于DS1302多功能数字钟 试验日期： 2014年 01 月 05 日 专业：电子信息工程 姓名：刘斌 班级：物电 1105 班 学号： 2011112030560
一、设计理念： 电子万年历是一个应用非常广泛的实用日常计时工具，带有显示温度，显示世纪，年，月，日，星期，时，分，秒和按键可调时间及其按键设置闹钟的功能，同时具有月末自动更新，闰年补偿功能，整点报时等多种功能。环境温度检测系统在日常生活和工业应用非常广泛，能实时采集周围的温度信息进行显示。 此系统是基于STC89C52单片机设计的，包含液晶显示模块，DS1302实时时钟模块，DS18B20温度采集模块，键盘扫描模块，蜂鸣器报警模块。STC89C52作为控制核心，具有功耗低，功能强等特点，电压可选3到5V电源供电。显示模块采用1602液晶动态显示，相对数码管而言经济实用，占用空间小，对于显示数字、字母最为合适，而且与单片机连线简单，占用IO口相对较少。实时时钟芯片DS1302是一款经济实惠功能强大的较新型产品，该器件提供RTC/日历，可外加器件实现定时闹钟等功能，如果检测到主电源故障，该器件可自动切换到备用电源供电，可以保证在断电情况下精准走时，计时。温度检测显示模块采用数字式温度传感器DS18B20，该芯片具有精度高，测量范围广等优点，易与单片机连接，模块电路组成简单并同时具有温度报警功能。 关键词：STC89C52，DS1302，DS18B20，1602液晶显示，电子万年历，采集设备周围环境温度、整点报时，闹钟时分通过按键设置，时、分、秒、年、月、日、星期通过按键进行调节校准……
实验三用户数据 一、目的 学习完本节，你将能掌握： 1．如何放号 2．如何进行号码分析 3．如何修改用户属性 4．如何进行用户线改号和用户号改线 二、准备工作 5．完成了系统的物理配置 6．掌握了号码分析在交换机系统中的作用 ZXJ10交换机的一个重要功能就是网络寻址，电话网中用户网络的地址就是电话号码。号码分析主要用来确定某个号码流对应网络寻址和业务处理方式。 ZXJ10交换机系统提供7种号码分析器：新业务号码分析器、CENTREX号码分析器、专网分析器、特服号码分析器、本地网号码分析器、国内长途业务号码分析器和国际长途业务号码分析器。 对于某一指定的号码分析选择子，号码按固定的顺序经过选择子规定的各种分析器。各种分析器严格按照顺序进行号码分析。 7．已做好数据备份。方法如下： 选择数据管理/数据备份/数据备份，进入数据备份与恢复页面，可进行备份与恢复。平常用得比较多的备份方式是“生成备份数据库的SQL文件”，即将数据库中的表备份成数据库文件*.SQL，存放在硬盘上的指定目录下：和“从SQL文件中恢复备份的数据库”，是“生成备份数据库的SQL文件”的逆过程，即将硬盘上某个目录下的数据库备份文件*.SQL倒回到数据库里，覆盖数据库中原有的表。 三、步骤 1．号码管理 选择数据管理/基本数据管理/号码管理/号码管理菜单，在号码管理截面中首先进入局号和百号组子页面。 1）增加局号 选择“网络类型”，一般为公众电信网；点击增加局号钮，进入增加局号窗口， 键入“局号索引”，一般从1开始编号； “局号（PQR）”，即局码，如可设为666；和 “号码长度”，一般为7或8，表示本局号码流长为7位或8位。 “描述”没有实际意义，为方便记忆。 点击确定钮，回到号码管理界面。则“局号属性”框中显示出刚刚创建的局号属性。 2）分配百号 点击分配百号钮，进入分配百号组窗口，选择刚才创建的“局号”666和“模块号”2，则左侧“可以分配的百号组：”框中列示出该局号可分配的若干百号组。以转移键将其中的一个百号组如00转移到右侧“可以释放的百号组：”框中。点击返回钮回到号码管理界面。选中“局号属性：”中的一项，则对应的百号组信息在“百号组：”框中列示出来。 注意此时该百号组的“使用情况”为空闲。 3）放号 在号码管理界面中进入用户号码子页面，点击放号钮，进入号码分配窗口。在“号码范围：”域选择“局号”如666，“百号”如00，则“可用的号码：”框中列示出该6660000
实验三数据通路(总线)实验 一、实验目的 （1）将双端口通用寄存器堆和双端口存储器模块联机； （2）进一步熟悉计算机的数据通路； （3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法； （4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。 二、实验电路 图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的。双端口存储器的指令端口不参与本次实验。通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。 由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS上。此外，DBUS上还连接着双端口通用寄存器堆。这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。 双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使用过。通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的 MC14580并联构成的寄存器堆类似。RF内含四个8位的通用寄存器R0、RI、R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，这是一个74HC374。输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1、DR2。RS端口（B端口）的数据输出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。 双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1时，在T4的上升沿，DBUS上的数据写入ER。RS_BUS#信号则控制RS端口到DBUS的输出三态门，是一个低电平有效信号。以上控制信号各自连接一个二进制开关K0—Kl5。
实验二数字调制 一、实验目的 1、掌握绝对码、相对码概念及它们之间的变换关系。 2、掌握用键控法产生2ASK、2FSK、2DPSK信号的方法。 3、掌握相对码波形与2PSK信号波形之间的关系、绝对码波形与2DPSK信号波形之间的关系。 1、了解2ASK、2FSK、2DPSK信号的频谱与数字基带信号频谱之间的关系。 二、实验内容 1、用示波器观察绝对码波形、相对码波形。 2、用示波器观察2ASK、2FSK、2PSK、2DPSK信号波形。 3、用频谱仪观察数字基带信号频谱及2ASK、2FSK、2DPSK信号的频谱。 三、基本原理 本实验用到数字信源模块和数字调制模块。信源模块向调制模块提供数字基带信号（NRZ码）和位同步信号BS（已在实验电路板上连通，不必手工接线）。调制模块将输入的绝对码AK（NRZ码）变为相对码BK、用键控法产生2ASK、2FSK、2DPSK信号。调制模块内部只用+5V电压。 数字调制单元的原理方框图如图2-1所示，电原理图如图2-2所示（见附录）。 图2-1 数字调制方框图 本单元有以下测试点及输入输出点： ? CAR 2DPSK信号载波测试点 ? BK 相对码测试点 ? 2DPSK 2DPSK信号测试点/输出点，V P-P>0.5V ? 2FSK 2FSK信号测试点/输出点，V P-P>0.5V ? 2ASK 2ASK信号测试点，V P-P>0.5V 用2-1中晶体振荡器与信源共用，位于信源单元，其它各部分与电路板上主要元器件对应关系如下： ?÷2（A）U8：双D触发器74LS74 ?÷2（B）U9：双D触发器74LS74
?滤波器A V6：三极管9013，调谐回路 ?滤波器B V1：三极管9013，调谐回路 ?码变换U18：双D触发器74LS74；U19：异或门74LS86 ? 2ASK调制U22：三路二选一模拟开关4053 ? 2FSK调制U22：三路二选一模拟开关4053 ? 2PSK调制U21：八选一模拟开关4051 ?放大器V5：三极管9013 ?射随器V3：三极管9013 将晶振信号进行2分频、滤波后，得到2ASK的载频2.2165MHZ。放大器的发射极和集电极输出两个频率相等、相位相反的信号，这两个信号就是2PSK、2DPSK的两个载波，2FSK 信号的两个载波频率分别为晶振频率的1/2和1/4，也是通过分频和滤波得到的。 下面重点介绍2PSK、2DPSK。2PSK、2DPSK波形与信息代码的关系如图2-3所示。 图2-3 2PSK、2DPSK波形 图中假设码元宽度等于载波周期的1.5倍。2PSK信号的相位与信息代码的关系是：前后码元相异时，2PSK信号相位变化180?，相同时2PSK信号相位不变，可简称为“异变同不变”。2DPSK信号的相位与信息代码的关系是：码元为“1”时，2DPSK信号的相位变化180?。码元为“0”时，2DPSK信号的相位不变，可简称为“1变0不变”。 应该说明的是，此处所说的相位变或不变，是指将本码元内信号的初相与上一码元内信号的末相进行比较，而不是将相邻码元信号的初相进行比较。实际工程中，2PSK或2DPSK 信号载波频率与码速率之间可能是整数倍关系也可能是非整数倍关系。但不管是那种关系，上述结论总是成立的。 本单元用码变换——2PSK调制方法产生2DPSK信号，原理框图及波形图如图2-4所示。相对于绝对码AK、2PSK调制器的输出就是2DPSK信号，相对于相对码、2PSK调制器的输出是2PSK信号。图中设码元宽度等于载波周期，已调信号的相位变化与AK、BK的关系当然也是符合上述规律的，即对于AK来说是“1变0不变”关系，对于BK来说是“异变同不变”关系，由AK到BK的变换也符合“1变0不变”规律。 图2-4中调制后的信号波形也可能具有相反的相位，BK也可能具有相反的序列即00100，这取决于载波的参考相位以及异或门电路的初始状态。 2DPSK通信系统可以克服上述2PSK系统的相位模糊现象，故实际通信中采用2DPSK而不用2PSK（多进制下亦如此，采用多进制差分相位调制MDPSK），此问题将在数字解调实验中再详细介绍。
实验三选数据选择器实 验报告 集团公司文件内部编码：（TTT-UUTT-MMYB-URTTY-ITTLTY-
实验三、八选一数据选择器 一、实验目的： 1.熟悉Quartus II6.0软件的使用和FPGA设计流程 2.用VHDL语言进行八选一数据选择器的设计 二、实验步骤： 一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。 二．建立新工程 1.双击桌面上Quartus II6.0 的图标，启动该软件。 2.通过File => New Project Wizard… 菜单命令启动新项目向导。在 随后弹出的对话框上点击Next按钮，在 What is the working directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在 What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。在下一个出现的对话框中继续点击Next,跳过这步。 3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为 EP1K30TC144-3 1728 24576 ,再点击Next。在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。 三．设计输入 1.建立一个VHDL文件。通过 File => New 菜单命令，在随后弹出的对 话框中选择 VHDL File选项，点击 OK 按钮。通过 File => Save As 命令，将其保存，并加入到项目中。 2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save
案例5.1 设计带有校时功能的数字闹钟 本案例通过一个带有校时功能的数字闹钟的设计过程的分析，对考生能否将已学过的知识运用到实际中去，是否初步了解设计的要求和步骤，是否熟悉集成电路的使用方法和各种芯片的功能等方面进行评价。 一、设计要求： 本案例要求设计一个数字钟，基本要求为： (1)有“时”、“分”的十进制数显示．“秒”信号驱动发光二极管．成为将“时”、“分”显示隔开的小数点。显示情况如图29-1所示。 (2)计时以1昼夜24h为1个周期。 (3)具有校时电路(即有预置数功能)。任何时候可对数字闹钟进行校准，将其拨至标准时间或其他需要的时间。 (4)计时过程中的任意“时”、“分”，均能按需要起闹，闹钟每次起闹时间为3～5s，并允许用户在此范围内调整。 本数字钟电路的设计主要是采用TTL集成电路实现组合逻辑与时序逻辑电路的设计，数字钟电路的基本工作原理是采用50Hz的220V交流市电作为标准时间源，经整形后产生的稳定的脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器计满24后，各计数器清零，重新计数。计数器的输出经译码器送显示器。 二、总体设计方案 根据对设计要求的分析，数字闹钟的总体结构应由以下各部分组成： (1)数字闹钟计时的标准信号应是频率相当稳定的IHz秒脉冲，所以要设置标准时间源。 (2)数字闹钟计时周期为24h，因此必须设置24h计数器，它应由模为60的秒计数器和分计数器及模为24的时计数器组成。秒显示由发光二极管的亮、暗示意，时和分由七段数码管显示。 (3)为使数字闹钟的走时与标准时间一致，校时电路是必不可少的，本例采用开关控制校时方法，直接用秒脉冲先后对“时”、“分”、“秒”计数器进行校时操作。 (4)为使数字闹钟能按用户需要，在特定时间起闹，应设置有控制作用的电路及确定何时起闹的时、分译码电路和选择开关，由用户自行决定起闹时、分。闹钟的时间每次为3～5s，通过调节电路元件参数来实现。 根据上述分析，数字闹钟的总体方案已经明确，可画出如图29-2所示的方案框图。
EDA数字时钟电工电子实习 实验报告 姓名 班级 学号20
一、实验目的： 1、掌握多位计数器相连的设计方法。 2、掌握十进制、六十进制和二十四进制计数器的设计方法。 3、巩固数码管的驱动原理及编程方法。 4、掌握CPLD技术的层次化设计方法。 二、实验要求： 基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。 扩展要求：具有整点报时功能。 三、实验原理： 计数时钟由模60秒计数器、模60分计数器、模24小时计数器、蜂鸣器（用于整点报时）、分/时设定模块、输出显示模块构成，秒计数模块的进位输出为分钟计数模块的进位输入，分钟计数模块的进位输出为小时计数模块的进位输入。 74163功能简介：
图1 图2 由图1可知，74163的脉冲上升沿的时候工作。 四、实验过程
1.模60计数器（如图3） 图3 由74163实现计数功能，第一片74163实现10进制，即做0-9的循环，9即二进制的1001，化简可得当q[0]与q[3]同时为1的时候进行清零。第二片74163实现6进制，即做0-5的循环，5即二进制的111，化简可得当q[4]与q[6]同时为1的时候进行清零，同时第一片74163的进位端作为第二片的脉冲端。这样就可实现60进制。60进制计数器用于秒计数器和分计数器，秒个位的进位端作为秒十位的脉冲端秒十位的进位端作为分个位的脉冲端，分个位的进位端作为分十位的脉冲端。 2.模24计数器（如图4） 图4 分十位的进位端作为时个位的脉冲端，时个位的进位端作为时十位的脉冲端。因为24进制的特殊性，当十位是0和1的时候，个位做十进制循环，即0-9，9的二进制为1001；当十位是2的时候，个位做0-3的循环。而十位做0-2的循环。2的二进制为0010,3的二进制为0011。所以第一片74163不仅要在q[14]与q[17]同时为1的时候清零，还要在第二片74163的q[19]、第一片的q[14]、q[15]同时为1（即23时）做清零。第二片是3进制，在q[19]=1的时候进行清零。
实验四数据选择器及其应用 一、实验目的 1.掌握中规模集成数据选择器的逻辑功能及使用方法 2.学习用数据选择器构成组合逻辑电路的方法 二、实验设备与器件 1.+5V直流电源 2.逻辑电平开关 3.逻辑电平显示器 4.74LS151 三、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图7-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输们开关和门电路混合而成的。 八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图4-2，功能如表4-1。 选择控制端（地址端）为A2~A0，按二进制姨妈，从8个输入数据D0~D7中，选择一个需要的数据送到输出端A, S为使能端，低电平有效。
1）使能端?S=1时，无论A2~A0状态如何，均无输出（Q=0，?Q=1）,多路开关被禁止。2）使能端S=0时，多路开关正常工作。根据地址码A1、A2、A3的状态选择D0~D7中某一个通道的数据输送到输出端Q。 此处以A2A1A0=010为例，则选择D2数据到输出端，即Q=D2。 D2为0，?Q亮。D2为1，Q亮。 使能端为1，D2为1，?Q亮。使能端为1，D2变为0，?Q仍然亮。
74LS151功能测试结果表4-1 实现逻辑函数F(AB)=A?B+?AB+A B 设计过程：逻辑表
电子电工综合实验（II） 实验报告 ——数字计时器设计 班级：11042101 学号: 1104210121 姓名：蒋华熔
目录 一、实验目的 (3) 二、实验要求 (3) 三、实验内容 (3) 四、实验器件 (3) 五、元器件引脚图及功能表 (4) 六、实验原理 (10) 1.秒脉冲发生电路 (11) 2.计时器电路 (11) 3.译码显示电路 (12) 4.报时电路 (13) 5.校分电路 (14) 6.清零电路 (15) 七、逻辑图 (16) 八、引脚接线图 (16) 九、实验总结 (16) 参考文献 (17)
一、实验目的 1.掌握常见集成电路的工作原理和使用方法。 2.学会单元电路的设计方法和单元间设计组合。 二、实验要求 实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。 三、实验内容 1．设计、安装、调试脉冲发生电路。 2．设计、安装、调试59′59″计时器电路。 3．设计、安装、调试译码显示电路。 4．设计、安装、调试任意状态清零电路。 5．设计、安装、调试快速校分电路。 6．设计、安装、调试整点报时电路（59′53″、59′55″、59′57″时发出频率为500Hz的低声；59′59″时发出频率为1KHz的高声）。 7．设计1－5项联接构成数字计时器电路 四、实验器件 1、集成电路： NE555 1片(多谐振荡) CD4040 1片（分频） CD4518 2片（8421BCD码十进制计数器） CD4511 4片（译码器） 74LS00 3片（与非门） 74LS20 1片（4输入与非门） 74LS21 2片（4输入与门） 74LS74 1片（D触发器） 2、电阻： 1KΩ1只
实验三交互式SQL（二）：数据查询 【实验目的】 1．掌握SELECT语句的基本语法。 2．掌握集合函数的作用及使用方法。 3．熟悉普通连接、外连接和自身连接的概念。 4．能够熟练使用连接查询从多个表中查询数据。 5．能够熟练地使用子查询查询数据。 【实验学时】 2学时 【实验内容】 以下题目均在STUxxxx（学生管理）数据库中完成。 一、简单查询 1.查询年龄最小的前3个同学的姓名、专业和年龄 2.查询XS表中所有同学的学号、姓名和总学分，结果中各列的标题分别指定为num，name 和mark。 3.查询XS表中的学生数据来自哪些专业（使用DISTINCT子句消除结果集中的重复行）。 4.查询XS表中专业为“计算机”的同学的情况。 5.查询XS表中1992年出生的学生姓名和专业情况。 6.查询XS表中姓“张”或“王”或“李”且单名的学生的情况。 7.查询XS表中专业为“计算机”且总学分尚未确定的学生情况。 8.从XS表中查询学生的基本信息，要求按照总学分从高到低排序，学分相同时，按学号 由低到高排序。。 二、数据汇总 1.求选修了“101”课程的学生的平均成绩。 2.求选修了“102”课程的学生的最高分和最低分。 3.求学号为“4102101”学生的总成绩。 4.求专业为“计算机”的学生的总人数。 5.求选修了“101”课程的学生的人数。 6.求选修了任意一门课程的学生的人数。 7.统计各个专业的学生数。（按专业分组） 8.统计各个专业的男女生人数。格式如下： 专业性别人数 ……………… 9.查找平均成绩在80分以上的学生的学号和平均成绩。 10.查找选修的课程中超过2门成绩在80分以上的学生的学号和成绩高于80分的门数。 格式如下：