第一部分技术规范
1.1功能描述：
实现一个由一条主干道和一条支干道的汇合点形成的十字路口的交
通灯控制器，具体功能：
(1) 主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。
(2) 主干道处于长允许通行状态，而支干道有车来时才允许通行。当主干道允许通行亮绿灯时，支干道亮红灯。而支干道允许通行亮绿灯时，主干道亮红灯。
(3) 当主干道、支干道均有车时，两者交替允许通行，主干道每次通行45 秒，支干道每次通行25 秒，在每次由绿灯向红灯转换的过程中，要亮5 秒的黄灯作为过渡，并进行减计时显示。每个周期结束时都要进行支干道是否有车的检测，若有车则进行下一个周期，若没有，则主干道亮绿灯，支干道亮红灯，直到检测到支干道有车。
1.2系统总体框图：
根据设计要求和系统所具有的功能，并参考相关的文献资料，经行方案设计，可以画出如下图所示的交通信号灯控制器的系统框图。
I/O 管脚的描述 名称 方向 电平 位宽 功能
clk
Input
3.3V 1 系统时钟信号（10KHZ ） carsignal Input
3.3V
1
检测支路是否有车
rst Input 3.3V 1 复位信号 led Output 3.3V 6 LED 灯 sel Output 3.3V 7 数码管段码 seg
Output
3.3V
4
数码管位码
时钟分频模块
交通灯控制模块
扫描显示译码模块
clk
rst
carsignal
计时模块
数码管段码 sel
数码管位码 seg
LED 灯
表一：系统总体I/O管脚的描述
注：其中系统时钟的频率选为10KHZ，复位采取同步复位方式，且低有效。支干道检测到有车时， carsignal=1；否则，carsignal=0。方案核心：在交通灯控制器的设计中，交通灯控制及计时模块是本设计的关键模块。
第二部分 总体设计方案
交通灯
2.1系统详细框图：
在系统总体框图的基础上进一步详细设计，得到如下系统详细框图。
图三：系统详细框图
注：系统总体I/O 管脚描述请查看技术规范。
2.2具体模块设计 1.时钟分频模块
系统的动态扫描需要10KHZ 的脉冲，而系统时钟计时模块需要1HZ 的脉冲。分频模块主要为系统提供所需的时钟计时脉冲。该模块将10KHZ 的脉冲信号进行分频，产生1S 的方波（占空比为50%），作
时钟分频模块
交通
灯控制模块
显示单元
定时 模块
显示控制单元
clk
carsignal
LED 灯 rst 译码单元
数码管显示
为系统时钟计时信号。
图四：时钟分频模块框图 I/O 管脚描述如下： 名称 方向 电平 位宽 功能
clk input 3.3V 1 系统时钟（10KHZ ） rst input
3.3V
1 复位信号
clk_out
output 3.3V
1
分频后时钟信号（1HZ ）
表二：时钟分频模块I/O 端口描述
注：系统时钟的频率为10KHZ ，分频后的时钟信号为1HZ （占空比为50%）。复位信号为同步复位，且低有效。
2.交通灯控制及计时模块
控制模块JTDKZH ：根据主干道、支干道输入信号以及时钟信号CLK ，发出主、支干道指示灯的控制信号，同时向各个定时单元、显示控制单元发出使能控制信号产生系统的状态机，控制其他部分协调工作。计时模块分别实现45s,25s,5s 的定时，根据主、支干道输入信号和
clk
时钟分频模块
rst
clk_out
时钟信号以及交通灯控制器发出的使能信号按要求进行定时用来设定主干道和支干道计时器的初值，并为扫描显示译码模块提供倒计时时间。
控制模块采用状态机进行设计，可以定义出5种状态，分别为S0:主干道绿灯，支干道红灯且没有车辆行驶；S1:主干道绿灯，支干道红灯且支干道有车辆驶入；S2:主干道黄灯，支干道红灯；S3:主干道红灯，支干道绿灯；S4:主干道红灯，支干道黄灯。利用CASE 语句定义状态的转换方式及时间的变换方式，达到主干道绿灯亮45秒，支干道绿灯亮25秒，黄灯亮5秒的设计要求。
图五：交通灯控制及计数模块
clk_out carsignal
rst
led
交通灯控制模块
count_H_1 count_L_1 count_H_2 count_H_2
I/O管脚描述如下：
名称方向电平位宽功能
clk_out Input 3.3V 1 分频后时钟信号（1HZ）rst Input 3.3V 1 复位信号（同步复位）carsignal Input 3.3V 1 检测信号（低有效）
count_H_1
Output 3.3V 4 主干道时间高位译码
count_L_1
Output 3.3V 4 主干道时间低位译码
count_H_2
Output 3.3V 4 支干道时间高位译码
count_L_2
Output 3.3V 4 支干道时间低位译码led Output 3.3V 6 LED灯
表三：交通灯控制模块I/O端口描述
系统的状态图如下所示
carsignal
carsignal S0
S1S3
S2
S0:主干道绿灯，支干道红灯 S1:主干道黄灯，支干道红灯 S2:主干道红灯，支干道绿灯 S3:主干道红灯，支干道黄灯
3.扫描显示译码模块
扫描显示译码模块可以根据控制信号，驱动交通信号灯以及倒计时数码管的显示，其中数码管的显示采用动态扫描显示。
图六：扫描显示译码模块框图
rst
clk
seg
sel
扫描显示译码模块
count_H_1 count_L_1 count_H_2 count_H_2
该模块的I/O管脚描述如下：
名称方向电平位宽功能
clk Input 3.3V 1 系统时钟信号（10KHZ）rst Input 3.3V 1 复位信号（低有效）count_H_1 Input 3.3V 4 主干道时间高位译码count_L_1 Input 3.3V 4 主干道时间低位译码count_H_2 Input 3.3V 4 支干道时间高位译码count_L_2 Input 3.3V 4 支干道时间低位译码sel Output 3.3V 7 数码管段码
seg Output 3.3V 3 数码管位码
表四：扫描显示译码模块I/O端口描述
第三部分仿真结果
Modelsim 前仿真
Quartus2后仿真
第四部分源代码
分频模块：
module fenpinqi(clk,rst,clk_odd);
input clk,rst;
output clk_odd;
reg clk_odd;
reg[13:0] count;
parameter N = 10;
always @ (posedge clk)
if(! rst)
begin
count <= 1'b0;
clk_odd <= 1'b0;
end
else
if ( count < N/2-1)
begin
count <= count + 1'b1;
end
else
begin
count <= 1'b0;
clk_odd <= ~clk_odd;
end
endmodule
控制及计时模块：
module
control(led,car,rst,clk,count_H_1,count_L_1,count_H_2,count_L_2);
output[3:0]count_H_1,count_L_1,count_H_2,count_L_2;
output [5:0]led;
input clk,rst,car;
reg [5:0] led;
reg[3:0]count_H_1,count_L_1,count_H_2,count_L_2;
reg [1:0]state;
parameter S0=2'b00,
S1=2'b01,
S2=2'b10,
S3=2'b11;
always@(posedge clk or negedge rst)
if(!rst)
begin
led=6'b010100;
state=S0;
count_H_1=4'b0000;count_L_1=4'b0000;
count_H_2=4'b0000;count_L_2=4'b0000;
end
else
begin
case(state)
S0:
begin
Begin
if(!car)
begin
led=6'b010100;
//count_H_1=4'b0100;count_L_1=4'b0101;//???
count_H_1=4'b0111;count_L_1=4'b0111;
end
else
begin
if(count_H_1 == 4'b0111)
begin
count_H_1=4'b0100;count_L_1=4'b0101;
count_H_2=4'b0101;count_L_2=4'b0000;
end
else
if(count_L_1=0)
if(count_H_1==0)
begin
led=6'b001100;
count_H_1=4'b0000;count_L_1=4'b0100;
state<=S1;
if(count_L_2==0)
begin
count_H_2<=count_H_2-1'b1;
count_L_2<=4'b1001;
end
elsebegin
count_L_2<=count_L_2-1'b1;
end
end else
begin
count_H_1<=count_H_1-1'b1;
count_L_1<=4'b1001;
if(count_L_2==0)
begin
count_H_2<=count_H_2-1'b1;
count_L_2<=4'b1001;
end
elsebegin
count_L_2<=count_L_2-1'b1; end
end
else
begin
count_L_1<=count_L_1-1'b1;
if(count_L_2==0)
begin
count_H_2<=count_H_2-1'b1;
count_L_2<=4'b1001;
end
elsebegin
count_L_2<=count_L_2-1'b1; end
end
end
end
/* begin
if(!car)
begin
count_H_2=4'b0101;count_L_2=4'b0000; end
else
if(count_L_2==0)
begin
count_H_2<=count_H_2-1'b1;
count_L_2<=4'b1001;
end
elsebegin
count_L_2<=count_L_2-1'b1;
end
end */
end
/* if(count_L_1==0)
begin
if(count_H_1==0)
begin
led=6'b001100;
count_H_1=4'b0000;count_L_1=4'b0100; state<=S1;
end
else
begin
count_H_1<=count_H_1-1'b1;
count_L_1<=4'b1001;
end
end
elsebegin
count_L_1<=count_L_1-1'b1;
end
if(!car)
begin count_H_2=4'b0101;
count_L_2=4'b0000;
end
else if(count_L_2==0)
begin
count_H_2<=count_H_2-1'b1;
count_L_2<=4'b1001;
end
else
begin
count_L_2<=count_L_2-1'b1;
end
S1:
begin
if(count_L_1==0)
begin
if(count_H_1==0)
begin
led=6'b100010;
count_H_1=4'b0010;count_L_1=4'b1001; count_H_2=4'b0010;count_L_2=4'b0100; state<=S2;
end
else
begin
count_H_1<=count_H_1-1'b1;
count_H_2<=count_H_2-1'b1;
end
end
elsebegin
count_L_1<=count_L_1-1'b1;
count_L_2<=count_L_2-1'b1;
end
end
S2:
begin
if(count_L_2==0)
if(count_H_2==0)
begin
led=6'b100001;
count_H_2=4'b0000;count_L_2=4'b0100;
state<=S3;
else
begin
count_H_2<=count_H_2-1'b1; count_L_2=4'b1001;
end
end
else begin
count_L_2<=count_L_2-1'b1;
end
if(count_L_1==0)
begin
begin
count_H_1<=count_H_1-1'b1; count_L_1=4'b1001;
end
end
else
begin
count_L_1<=count_L_1-1'b1;
end
end
S3:
begin
if(count_L_2==0)
if(count_H_2==0)
begin
led=6'b010100;
count_H_1=4'b0100;count_L_1=4'b1001;
count_H_2=4'b0100;count_L_2=4'b0100; state<=S0;
end
elsebegin
count_H_1<=count_H_1-1'b1;
count_H_2<=count_H_2-1'b1;
end
end
else
begin
count_L_1<=count_L_1-1'b1;
count_L_2<=count_L_2-1'b1;
end
endcase
end
endmodule
扫描译码显示模块：
module
saomiao(rst,clk,count_H_1,count_L_1,count_H_2,count_L_2,sel,seg);
input rst,clk;
input[3:0]count_H_1,count_L_1,count_H_2,count_L_2;
output [6:0]sel;
output [3:0]seg;
reg [6:0]sel;
reg [3:0]seg;
reg [15:0] count;
reg [1:0] cnt;
reg [3:0] data;
reg clk_odd;
always@(posedge clk or negedge rst)
begin
if(!rst)
begin
count<=0;
clk_odd<=0;
end
else if(count==16'd2)
begin
clk_odd<=~clk_odd;
count<=0;
end
else
count<=count+1'b1;
end
always @(negedge rst or posedge clk_odd)//????1ms if (!rst)begin
cnt<=2'b00;
end
else cnt<=cnt+1'b1;
always@(negedge rst or posedge clk)
if(!rst) begin
// sel = 7'b0000000 ;
seg = 4'b1111 ;
end
else begin
case (cnt)
2'b00: begin
seg =4'b1110 ;
data=count_H_1;
end
2'b01: begi
seg = 4'b1101 ;// ????? data =count_L_1;
end
2'b10:begin // ?????
seg= 4'b1011 ;
data=count_H_2;
end
2'b11: begin// ?????
seg= 4'b0111 ;
data=count_L_2;
end
default :
begin
// sel = 8'b0000000 ;
seg = 4'b0000 ;
end
endcase
end
always @ (data or seg)begin case(data)
4'b0000:sel=7'b1111110;
4'b0001:sel=7'b0110000;
4'b0010:sel=7'b1101101;
4'b0011:sel=7'b1111001;