研究生入学试卷一答案
一．填空题
1.A.10000 B.神威 C.美国，日本
2. A.符号位S B.真值e C.偏移量
3. A.瞬间启动 B.存储器 C.固态盘
4. A.时间 B.空间 C.时间并行+空间
5. A.主设备 B.控制权 C.总线仲裁
6. A.磁光盘 B.相光盘 C.随机写入，擦除或重写
二. 解：设最高位为符号位，输入数据为[x]原= 01111 [y]原= 11101
因符号位单独考虑，尾数算前求补器输出值为：|x| = 1111, |y| = 1101
乘积符号位运算：x0 ⊕y0= 0⊕1 =1
尾数部分运算： 1 1 1 1
3 1 1 0 1
1 1 1 1
0 0 0 0
1 1 1 1
1 1 1 1
1 1 0 0 0 0 1 1
经算后求补器输出，加上乘积符号位，得原码乘积值[x×y] 原= 111000011
换算成二进制真值x×y = (-11000011)2 = (-195)10
十进制数乘法验证：x×y = 15×(-13) = -195
三．解：运算器的故障位置在多路开关B,其输出始终为R1的值。分析如下：
?R1(A)+R2(B)=1010，输出结果错；
?R2(A)+R1(B)=1111，结果正确，说明R2(A)，R1(B)无错；
?R1(A)+R1(B)=1010，结果正确，说明R1(A)，R1(B)无错。由此可断定ALU和BR无错；
?R2(A)+R2(B)=1111。结果错。由于R2(A)正确，且R2(A)=1010，本应R2(B)=1010，但此时推知R2(B)=0101，显然，多路开关B有问题；
?R2(A)+BR(B)=1111，结果错。由于R2(A)=1010，BR(B)=1111，但现在推知BR(B)=0101，证明开关B输出有错；
?R1(A)+BR(B)=1010，结果错。由于R1(A)=0101,本应BR(B)=1111，但现在推知BR(B)=0101，仍证明开关B出错。
综上所述，多路开关B输出有错。故障性质：多路开关B输出始终为0101。这有两种可能：一是控制信号BS0,BS1始终为01，故始终选中寄存器R1；二是多路开关B电平输出始终嵌在0101上。
四．解：假设（1）存储器模块字长等于数据总线宽度；
（2）模块存取一个字的存储周期等于T；
（3）总线传送周期为τ；
（4）交叉存储器的交叉模块数为m.。
交叉存储器为了实现流水线方式存储，即每经过τ时间延迟后启动下一模快，应满足
T = mτ, (1)
交叉存储器要求其模快数≥m,以保证启动某模快后经过mτ时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为
t1 = T + (m – 1)τ= mτ+ mτ–τ= (2m – 1) τ (2)
故存储器带宽为W1 = 1/t1 = 1/(2m-1)τ (3)
而顺序方式存储器连续读取m个字所需时间为
t2 = mT = m2×τ (4)
存储器带宽为W2 = 1/t2 = 1/m2×τ (5)
比较(3)和(5)式可知，交叉存储器带宽W1大于顺序存储器带宽W2。
五．解 (3) E = Disp
(4) E = (B)
(5) E = (B) + Disp
(6) E = (I)×S + Disp
(7) E = (B) + (I) + Disp
(8) E = (B) + (I)×S + Disp
(9) 指令地址 = (PC) + Disp
六．解：（1） PC=14位， IR=18位
AC0=AC1=16位， R0～R3=16位
IAR=14位， IDR=18位
DAR=16位， DDR=16位
（2）加法指令“ADD X(Ri)”是一条隐含指令，其中一个操作数来自AC0.另一个操作数在DM中，其地址由通用寄存器的内容（Ri）加上指令格式中的X量值决定。其指令周期流程图画
于图A1.3中，相应的微程序控制信号标在框图外面。
读IM,IDRin
1out ,Xout ,+ ,AC1in
AC1out ,DAR in DM,DDRin DDRout (BUS2), AC1in 图A1.3 七．解：PCI 总线结构框图如图A1.4所示：
图A1.4
HOST 总线：该总线又称CPU 总线，系统总线，主存总线等，它不仅连接主存，还可连接
多个CPU 。
PCI 总线：连接各种高速的PCI 设备。PCI 设备可以是主设备，也可以是从设备或兼而有 之。系统中允许有多条PCI 总线。它们可以使用HOST 桥与HOST 总线相连，也可以使用PCI/PCI 桥与已知HOST 桥连接的PCI 总线相连。从而得已扩充整个系统的PCI 总线负载能力。
LAGACY 总线：可以是ISA,EISA,MCA 等这类性能较低的传统总线，以便充分利用市场上现 有的适配器卡，支持中，低速I/O 设备。
八．解：SCSI 是“小型计算机系统接口”的简称，它是一个智能化的并行I/0标准接口，可以 混接各种磁盘，光盘，磁带机，打印机，扫描仪以及通信设备，最多可连接16个设备，支持16 位数据传输。数据传输率为48MB/s 。它首先应用于Macintosh 和Sun 平台上，后来发展到工作站， 网络服务器和pentium 系统中，并成为ANSI 标准。所给四种设备的SCSI 配置如图A1.5所示：
图A1.5
九．解：设读写一块信息所需总时间为T ，平均找道时间为t s ，平均等待时间为t l ，读写一块信 息的传输时间为t m ，则有
T=t s ＋t L ＋t m
假设磁盘以每秒r 转速率旋转，每条磁道容量为N 个字，则数据传输率Dr=rN 个字/秒。
又假设每个数据块的字数为n ，一旦读写磁头定位在该块始端，就能在t m ≈（n / rN ）秒的时间中传 输完毕。t l 是磁盘旋转半周的时间，t l =（1/2r ）秒，由此可得：
T=t s ＋（1/2r ）＋（n/rN ） 秒。
研究生入学试卷二答案
一.填空题
1．A ．浮点 B.指数 C.对阶
2．A.并行 B.空间并行 C.时间并行 3．A.先进后出 B.寄存器 C.存储器 4．A.资源 B.数据 C.控制
5．A.优先级 B.公平 C.总线控制 6．A.刷新 B.显示 C.显示 D.图形
二．（1）证：当x ≥0时，x 0=0,
[x]补=0. x 1x 2…x n =
∑
=n
i 1
xi2-i = x
当x ＜0时，x 0=1,
[x]补=1. x 1x 2…x n =2+x
x=1. x 1x 2…x n -2= -1+0. x 1x 2…x n = -1+
∑
=n
i 1
xi2-i
综合上述两种情况，可得出：x= -x 0 +
∑
=n
i 1
xi2-i
（2）证：因为 x= -x 0+
∑
=n
i 1
x i 2-i ，所以
x/2= -x 0/2 + (
∑
=n
i 1
x i 2-i
)/2=-x 0+ x 0/2 + (
∑
=n
i 1
x i 2-i
)/2=-x 0+
∑
=n
i 1
x i 2-(i+1)
根据补码与真值的关系则有：[x/2]补= x 0. x 0x 1x 2…x n
由此可见，如果要得到[2-i x]补，只要将[x]补连同符号位右移i 位即可。 三．解：根据给定条件，所设计的8位字长定点补码运算器如图A2.3所示。
2片74181ALU 组成8位字长的通用ALU 部件，以实现加、减运算和多种逻辑操作。4片74LS374组成了四个通用寄存器R 0－R 3，该器件输出带有三态门控制，从而使R 0－R 3的输出可以连接在一起组成总线ABUS 。2片74LS373可用作两个8位暂存器（A 和B ），以便将总线ABUS 上的数据分时接收到其中以进行＋、－、3、÷及逻辑运算。由于加减法、逻辑运算与乘法或除法是互斥性的操作（进行加减和逻辑运算时不能进行乘法或除法，反之亦然），所以暂存器A 和B 可以公用，即进行乘除法时输入数据可取自A 和B 。
部件ALU,MUL 和DIV 的输出需加三态输出缓冲器后才能接到总线ABUS 上。其中MUL 输出应为双字长，但为了保持8位字长一致，可作近似处理（截去低8位字长）。
BBUS 总线的输出可以送入R 0－R 3任何一个通用寄存器。
BBUS
图A2.3
四．解：存储器和交叉存储器连续读出m=4个字的信息总量都是 q = 64位 3 4 =256位
顺序存储器和交叉存储器连续读出4个字所需的时间分别是
t2 = mT = 4 × 200ns =800ns = 8 × 10 -7
(S)
t1 = T + (m –1)t =200ns + 3×50ns = 350ns = 3.5 × 10-7
(S)
顺序存储器带宽 W2 = q/t2 = 256 / (8×10-7 ) = 32 × 107
(位/S)
交叉存储器带宽 W1 = q/t1 = 256 / (3.5×10-7 ) = 73 × 107
(位/S) 五．解：(1).直接寻址，操作数在有效地址E=D 的存储单元中
(2).相对寻址
(3).变址寻址，操作数在E=(RX) + D 的存储单元中
(4).寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址
(5).间接寻址，用偏移量做地址访主存得到操作数的地址指示器，再按地址指 示器访主存的操作数，因此间接寻址需两次访问主存. (6).基值寻址，操作数在E=(Rb) + D 的存储单元中. 六．解：(1)微指令格式如下：
1 2位 1 2位 1 1 1 1 1 1
R RA 0RA 1 W WA 0A 1 LDS A LDS B S B →ALU S B →ALU CLR ～ P 字段 下址字段
其中LDS A ,LDS B 为锁存器打入信号， CLR 为S B 清零信号
S B →ALU 为S B 送原码控制信号
S B →ALU 为S B 送反码控制信号 ～ 为公操作标志信号
(2)ADD 指令的微程序流程图如图A2.4所示
图A2.4
七．解：（1）每道记录信息容量 = 12288字节
每个记录面信息容量 = 275312288字节
共有4个记录面，所以磁盘存储器总容量为 43275312288字节 = 13516800字节
（2）最高位密度D
1按最小磁道半径R 1计算（R 1 = 115mm ）: D 1 = 12288字节/2πR 1= 17字节/mm 最低位密度D 2按最大磁道半径R 2计算 R 2 = R 1 + (275/5) = 115 + 55 = 170mm D 2 = 12288字节/2πR 2 = 11.5字节/mm （3）磁盘数据传输率
r = 3000/60 = 50周/秒
N = 12288字节（每道信息容量）
C = r ×N = 50×12288 = 614400字节/秒
（4）平均等待时间 = 1/2r = 1/2350 = 1/100秒 = 10毫秒
（5）本地磁盘存储器假设只有一台，所以可不考虑台号地址。有4个记录面，每个记录面有275个磁道。假设每个扇区记录1024个字节，则需要12288字节/1024字节 = 12个扇区。由此可得如下地址格式：
M 则中断处理过程和各个时间段如图A2.5 所示
当三个设备同时发出中断请求时，依次分别处理设备C,B,A 的时间如下： t C = 2T M + T DC + T S + T C + T R t B = 2T M + 2T DC + T S + T B + T R t A = 2T M + 3T DC + T S + T A + T R
处理三个设备所需的总时间为T = t C + t B + t A
图 A2.5
因此达到中断饱和的最小时间为T,即中断极限频率为f = 1/T. 九．解：（1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指定其颜色。每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。表示每个像素的颜色数m 和每个像素占用的的存储器的比特数n 之间的关系由下面的公式给出：
n=log2m
(2)显示缓冲存储器的容量应按照最高灰度（65536色）设计。故容量为：
64034803（log265536）/8=614400字节≈615KB
(3)因同一时刻每个像素能选择4种颜色中的一种显示，故应分配给每个像素用于存储显示颜色的内容比特为
n=log2m=log24=2
图A2.6给出了屏幕显示与显示缓冲存储器之间的一种对应关系。屏幕上水平方向连续的四个像素共同占用一个字节的显示存储器单元。随着地址的递增，像素位置逐渐右移，直至屏幕最右端后，返回到下一扫描线最左端。依此类推，直到屏幕右下角。屏幕上的每一个像素均与显示存储器中的两个比特相对应。
图A2.6
研究生入学试卷三答案
一. 填空题
1. A.输入 B.内码 C.字模
2.A.存储保护 B.存储区域 C.访问方式
3.A.MMX B.多媒体扩展结构 C.图象数据
4.A.总线带宽 B.传输 C.264MB/S
5.A.只读 B.一次 C.重写
6.A.外围设备 B.DMA控制器 C.内存
二.
X=1.0×2
X== -[1+(1-2)]×2
三．解：（1）浮点数四则运算基本公式：
加法：X＋Y= (X m 2Xe-Ye + Y m)32Ye (X e≤Y e)
减法：X－Y= (X m 2Xe-Ye- Y m)32Ye (X e≤Y e)
乘法：X3Y= (X m3Y m) 32Xe+ Ye
除法：X÷Y=(X m÷Y m) 32Xe-Ye
(2)浮点运算器的逻辑结构图如图A3.2所示。
图A3.2为浮点运算器的结构图。
输入数据总线
该运算器由两个相对独立的定点运算器组成。阶码部件只进行加、减操作，实现对阶（求阶差）和阶码加减法操作（E 1±E 2）。尾数部分可进行加、减、乘、除运算，并与阶码部件协同完成对阶和规格化等功能。尾数的加、减由加法器完成，尾数乘除由高速乘除部件完成。寄存器M 1,M 2,M 和积商寄存器本身具有移位功能，以便完成对阶和规格化等操作。 四．解：（１）命中率H = Nc / (Nc + Nm) = 1900 / (1900 + 100) = 0.95 主存慢于cache 的倍率 r = tm / tc = 250ns / 50ns = 5 访问效率 e = 1 / [r+(1-r)H] = 1 / [5+(1-5)]×0.95 = 83.3% （２）平均访问时间 ta = tc / e = 50ns / 0.833 = 60 ns 五．解：（１）因为218=256K ，所以地址码域＝１８位, 操作码域＝６位 指令长度＝18 + 3 + 3 + 6 + 2 = 32位
（２）此时指定的通用寄存器用作基值寄存器（１６位），但１６位长度不足以覆盖1M 字地址空间，为此将通用寄存器左移，４位低位补０形成２０位基地址。然后与指令字形式地址相加得有效地址，可访问主存1M 地址空间中任何单元。
六．解：ADD 指令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图图A3.3包括取指令阶段和执行指令阶段两部分。每一方框表示一个CPU 周期。其中框内表示数据传送路径，框外列出微操作控制信号。
o ,G 取
R/W=1
o ,G
2o ,G 0o ,G ，G
七．解：总线的一次信息传送过程，大致分为如下五个阶段：请求指令，总线仲裁，寻址（目的地址），
信息传送，状态返回（或错误报告）。
在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。如图A3.4所示，总线周期从t 0开始到t 3结束。在t 0时刻，由CPU 产生设备地址放在地址总线上，同时经控制线指出操作的性质（如读内存或读I/O 设备）。有关设备接到地址码和控制信号后，在 t 1时刻，按CPU 要求把数据放到数据总线上，然后，CPU 在时刻t 2进行数据选通，将数据接收到自己的寄存器。此后，经过一段恢复时间，到t 3时刻，总线周期结束，可以开始另一个新的数据传送。
图A3.4
八．解：（１）因为刷新所需带宽＝分辨率3每个像素点颜色深度3刷新速率所以1024376833B372/S = 165888 KB/S = 162 MB/S
刷新总带宽应为162MB/S × 100/50 = 324MB/S
（２）为达到这样高的刷存带宽，可采取如下技术措施：
使用高速DRAM芯片组成刷存
刷存采用多体交叉结构
刷存至显示控制器的内部总线宽度由３２位提高到６４位，甚至１２８位
刷存采用双端口存储器，将刷新端口与更新端口分开。
九．解：
比较内容CISC RISC ?指令系统复杂、庞大简单、精简
?指令数目一般大于200 一般小于100
?指令格式一般大于4 一般小于4
?寻址方式一般大于4 一般小于4
?指令字长不固定等长
?可访存指令不加限制只有LOAD/STORE指令?各种指令使用频率相差很大相差不大
?各种指令执行时间相差很大绝大多数在一个周期内完成?优化编译实现很难较容易
?程序源代码长度较短较长
⑴控制器实现方式绝大多数为微程序控制绝大多数为硬布线控制
⑵软件系统开发时间较短较长
研究生入学试卷四答案
一．填空题
1．A.补码 B.原码 C.补码
2．A.内容 B.行地址表 C.段表、页表和快表
3．A.指令条数少 B.指令长度 C.指令格式和寻址方式
4．A.MMX技术 B.多媒体 C.通信
5．A.存储容量 B.平均存取时间 C.数据传输速率
6．A.停止CPU B.周期挪用 C.DMA和CPU
二．解：[x]移=2n+x 2n＞x≥-2n
[x]移+[y]移=2n +x+2n+y
=2n + (2n +(x+y))
=2n +[x+y]移
又[y]补=2n+1+y
∴[x]移+[y]补=2n+x+2n+1+y
=2n+1+(2n+(x+y))
即[x+y]移=[x]移+[y]补（mod 2n+1）
三．解：[-y]补=1.0010
被除数0.10011101
减y 1.0010
-------------------------------------------------------------------
余数为负 1.10111101 < 0 => Q0 = 0
左移 1.0111101
加y 0.1110
---------------------------------------------------------------------
余数为正0.0101101 >0 => Q1 = 1
左移0.101101
减y 1.0010
-------------------------------------------------------------------------
余数为负 1.110101 <0 => Q2 = 0
左移 1.10101
加y 0.1110
-------------------------------------------------------------------------
余数为正0.10001 >0 => Q3 = 1
左移 1.0001
减y 1.0010
-------------------------------------------------------------------------
余数为正0.0011 >0 => Q4 = 1
故得商Q = Q0.Q1Q2Q3Q4 = 0.1011
余数R = 0.00000011
四．解：∵r = t m/t c = 4 ∴t c = t m /4 = 50ns
e = 1/[r+(1-r)h] = 1/[4+(1-4)30.98]
t a = t c /e = t c3[4-330.98] = 5031.06 = 53ns
五．解：（1）该指令格式可定义16种不同的操作，立即寻址操作数的范围是–128 ~+127 （2）绝对寻址（直接寻址） E ＝A
基值寻址 E = （R b）+A
相对寻址 E = （PC）+A
立即寻址 D = A
变址寻址 E = （R X）+A
（3）由于E = （R b）+A，R b=14位，故存储器可寻址的地址范围为（16383+127）~（16383-128）。
（4）间接寻址时，寻址范围为64K，因为此时从主存读出的数作为有效地址（16位）。
（5）间接寻址至少两次访问内存才能取出数据，延缓了指令执行速度。
六．解：（1）各功能部件联结成如图A4.2所示数据通路：
图A4.2 （2）“ADD （R 1），（R 2）+”指令是SS 型指令，源操作数的地址在R 1，操作数在主存，所以是R 1间接寻址。目的操作数也在主存，由R 2间接寻址，但R 2的内容要加1进行修改。 指令周期流程图如下：
MAR(设当前指令地址已在PC 中)
,(PC)+1为取下条指令做好准备
取源操作数
取目的操作数
两操作数相加
写回主存中原来目的操作数的位置
修改R 2内容
七．答：分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）
读命令
地址线
数据线
主同步（MSYN
从同步（SSYN ）图A4.3
八．解： （1） 有效存储区域= 16.5 – 11 = 5.5（cm ）
因为道密度= 40道/cm ，所以4035.5 = 220道，即220T 圆柱面
（2） 内层磁道周长为2πR = 233.14311 = 69.08（cm ）
每道信息量 = 400位/cm 369.08cm = 27632位 = 3454 B
每面信息量 = 3454B3220 = 759880 B
磁盘总容量 = 759880B310 = 7598800 B
（3）磁盘数据传输率D r = rN , N为每条磁道容量，N=3454B
r为磁盘转速，r=2400转/60秒 = 40转/秒
∴D r = rN = 4033454B = 13816 B/S
（4）采用定长数据块格式，直接寻址的最小单位是一个记录块（一个扇区），每个记录块
记录固定字节数目的信息，在定长记录的数据块中，活动头磁盘组的编址方式可用如下格式： 16 15
16个扇区。
（5）如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新
找道，数据读/写速度快。
九．解：求解表格如下所示。FIFO算法只是依序将页面在队列中推进，先进先出，最先进入队列的页面
由C页框推出（被替换掉）。从表中看出命中两次，故命中率为18.2%。
当FIFO算法结合LRU算法时，当命中后不再保持队列不变，而是将这个命中的页面移到a页框.从
表中看出命中3次，从而使命中率提高到27.3%。
研究生入学试卷五答案
一．填空题
1.A.高速缓冲 B.多级cache C.指令cache和数据cache
2.A.堆栈指示器 B.相对于堆栈上下移动 C.堆栈顶部相对数据进行移动
3.A.存储器 B.不相同的 C.一致
4.A.仲裁 B.中断和同步 C.公用
5.A.设备控制器B适配器 C.主机
6.A.并行 B.串行 C.标准接口
二．解：移码采用双符号位，尾数补码采用单符号位，则有
[Mx]补=0.0110011,[My]补=1.0001110,[Ey]补=11 011,[Ey]补=00 011,[Ex]补=00 011,
(1) 求阶码和
[Ex+Ey]移=[Ex]移+[Ey]补=00 011 + 00 011 = 00 110, 值为移码形式-2
（2）尾数乘法运算可采用补码阵列乘法器实现，即有
[Mx]补3[My]补= [0.0110011]补3[1.0001110]补
= [1.0011001,10010010]补
（3）规格化处理
乘积的尾数符号位与最高数值位符号相反，已是规格化的数，不需要左规，阶码仍为00110。
（4）舍入处理
尾数为负数，且是双倍字长的乘积，按舍入规则，尾数低位部分的前4位为1001，应作“入”，故尾数为1.0011010。
最终相乘结果为 [x3y]浮= 00 110, 1.0011010;其真值为 x3y= 2-23(-0.1100110)
三．解：设余三码编码的两个运算数为X i和Y i，第一次用二进制加法求和运算的和数为S'i，进位为C'i+1；
校正后所得的余三码和数为S i，进位为C i+1，则有：
X i =X i3X i2X i1X i0 Y i =Y i3Y i2Y i1Y i0
S'i =S'i3S'i2S'i1S'i0
当C'i+1=1时，S i =S'i +0011
并产生C i+1 当C'i+1=0时，S i =S'i +1101
i3i3 i2i2 i1i1i0 i0
图A5.3
四．存储器的总容量为16K 316位=256K 位，所以用RAM 芯片为4K 位，故芯片总数为 256K 位/4K 位 = 64片。
（2）由于存储单元数为16K ，故地址长度为14位（设A13~A0）。芯片单元数为1K 则占用地址长度为10位（A9~A0）。每一组16位（4片），共16组，组与组间译码采 用 4：16译码。组成框图如图A5.4所示。
A 9—A 0
CS 15 CS 2 CS 1 CS 0
4:16译码器
A 13 A 12 A 11 A 10
图A5.4
(3) 采用异步刷方式，在2ms 时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64 = 31.25μs ，即可取刷新信号周期为30μs
五．解:（1)第一种指令是单字长二地址指令，RR 型；第二种指令是双字长二地址指令RS 型，其中S 采用基址寻址或变址寻址，R 由源寄存器决定；第三种也是双字二地址指令，RS 型，其中R 由目标寄存器决定，S 由20位地址(直接寻址)决定。
（2）处理器完成第一种指令所花的时间最短，因为是RR 型指令，不需要访问存储器。第二种指令所花的
时间最长，因为是RS 型指令，需要访问存储器，同时要进行寻址方式的变换运算（基址或变址），这也要时间。第二种指令的执行时间不会等于第三种指令，因为第三种指令虽也访问存储器，但节省了求有效地址运算的时间开销。
（3）根据已知条件：MOV(OP) = 0010101 STA(OP) = 011011 LDA(OP) = 111100，将指令的十六进制格式转换成二进制代码且比较后可知：
①（F0F1）H (3CD2)H 指令代表LDA 指令，编码正确，其含义是把主存 （13CD2）H 地址单元的内容取至15号寄存器。
②（2856）H 代表MOV 指令，编码正确，含义是把6号源寄存器的内容传送至5号目标寄存器。
③ (6FD6)H 是单字长指令，一定是MOV 指令，但编码错误，可改正为(28D6)H
④（1C2）H 是编码错误，可改正为（28C2）H ,代表MOV 指令。
六．解：(1)PC = 14位 IR = 18位 AC0 = AC1 = 16位 R0~R3 = 16位 LAR = 14位 IDR = 18位 DAR = 16位 DDR = 16位
150
(2) 加法指令“ADD X(Ri)”是一条隐含指令，其中一个操作数来自AC 0.另一个操作数 在DM 中，其地址由通用寄存器的内容（Ri ）加上指令格式中的X 量值决定。其指令周期流程图画 于图A5.5中，相应的微程序控制符号标在框图外面。
out ,IAR in
指读IM,IDR in
IDR out ,IR in
1out ,X out ,+ ,AC 1in AC 1out ,DAR in
行读DM,DDR in
AC 0out (BUS 1),+ DDR out (BUS 2), AC 1in
七。解： 设读写一块信息所需总时间为T ，平均找道时间为t s ，平均等待时间为t e ，读写一块信息的传输时间为，则 T = t s + t e + t m
假设磁盘以每秒r 转速率旋转，每条磁道容量为N 个字，则数据传输率 = rN 个字/秒，
又假设每块的字数为n, 因而一旦读写定位在该块始端，就能在t m ≈(n/rN)秒的时间中传输完毕。 t e 是磁盘旋转半周的时间，t e = (1/2r)秒。由此可得： T = t s + (1/2r) + (n/rN) (秒)
八．解：①所有参与本次竞争的各主设备将其竞争号CN 取反后打到AB 线上，以实现“线或”逻辑。AB 线上低电平表示至少有一个主设备的CN i 为1；AB 线上高电平表示所有主设备的CN i 为0。
②竞争时CN 与AB 逐位比较，从最高位（b 7）至最低位（b 0）以一维菊花链方式进行。只有上一位竞争得胜者W i+1位为1，且CN i =1，或CN i =0并AB i 为高电平时，才使W i 位为1。但W i =0时，将一直向下传递，使其竞争号后面的低位不能送上AB 线。
③竞争不过的设备自动撤除其竞争号。在竞争期间，由于W 位输入的作用，各设备在其内部的CN 线上保留其竞争号并不破坏AB 线上的信息。
④由于参加竞争的各设备速度不一致，这个比较过程反复（自动）进行，才有最后稳定的结果。竞争期的时间要足够，保证最慢的设备也能参与竞争。 九．解：（1）图A5.3中的主要电路是一个环形脉冲发生器，它采用循环移位寄存器形式。当清零信号CLR 使触发器C 4置“1”时，门3打开，第一个正脉冲φ通过门3使触发器C 1～C 3清“0”。第一个正脉冲下降沿使C 4由1变0，第二个正脉冲上升沿使C 1～C 3变为100，第三、第四个正脉冲上升沿使C 1～C 3变为110、111，如图A5.6所示。C 3变1时，其状态反映到C 4的D 端，第四个正脉冲后沿时C 4置1，门3复又打开，第五个正脉冲通过门3又将C 1～C 3清0。于是下一个循环再度开始。T 1～T 4是四个等间隔输出节拍脉冲（脉宽100ns ），其译码逻辑表达式为：
T 1= C 1C 2 ， T 2= C 2C 3 ， T 3= C 3 ， T 4= C 1
（2）如果要产生五个等间隔节拍脉冲T 1～T 5，则只需在C 3触发器后面加一个触发器C n ，由C n 的Q 端输出连至C 4的D 端即可。T 1～T 5的译码逻辑表达应作适当变化。
12345678910
φ
C4
C1
C2
C3
T1
T2
T3
T4
CPU周期CPU周期
图A 5.6
研究生入学试卷六答案
一．填空题
1.A.先行 B.阵列 C.流水
2.A.逻辑 B.物理
3.A.CISC B.简单指令系统 C.通用寄存器 D.指令流水线
4.A.时刻 B.应答式 C.公共时钟 D.可变
5.A.可移动 B.固定 C.不可拆卸 D.硬磁盘
6.A.内存 B.CPU C.I/O 设备
二．解：（1）设S1为x的尾数，S2为y的尾数，则
S1=（-0.875）10=（-0.111）2 [S1]补=1.001
S2=（0.625）10=（+0.101）2 [S2]补=0.101
（2）求z=x-y的二进制浮点规格化结果。
①对阶：
设x的阶码为jx，y的阶码为jy , jx=(+01) 2, jy=(+10) 2；jx - jy =(01) 2-(10) 2=(-01) 2，小阶的尾数S1右移一位S1=（-0.0111）2，jx阶码加1，则jx=（10）2= jy，S1经舍入后，S1=（-0.100）2，对阶完毕。
x= 2jx3S1=2(10)23(-0.100) 2 x的补码浮点格式：010, 1100
y= 2jy3S2=2(10)23(+0.101) 2 y的补码浮点格式：010, 0101
②尾数相减：
[S1]补=11.100，[-S2]补=11.011
[S1]补 =11.100
+ [-S2]补 =11.011
[S1-S2]补=10.111 尾数求和绝对值大于1 尾数右移一位，最低有效位舍掉，阶码加1（右规），则[S1-S2]补=11.011（规格化数），
jx = jy =11
③规格化结果：011，1011
三．解：主存地址分布及芯片连接图如图A6.3所示:
根据给定条件,选用
8191 EPROM: 8K 316位 芯片1片 8192 SRAM: 8K 316位芯片4片
40960 4K 316位芯片1片 3:8译码器1片,与非门和反向器 61429 65535
A12-A0进行片内译码
A15-A13进行片外译码（8组）
图A6.3
四．解：假设：①存储器模块字长等于数据总线宽度；
②模块存取一个字的存储周期等于T ； ③总线传送周期为τ；
④交叉存储器的交叉模块数为m.。
（1） 交叉存储器为实现流水线方式存储，即每通过τ时间延迟后启动下一模快，应满足：
T = m τ, (1)
交叉存储器要求其模快数≥m,以保证启动某模快后经过m τ时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m 个字所需要时间为
t 1 = T + (m – 1)τ = m г + m τ –τ = (2m – 1) τ (2)
故存储器带宽为
W 1= 1/t 1 = 1/（(2m-1)τ） (3)
（2）顺序方式存储器连续读取m 个字所需时间为
t 2 = mT = m 2
τ (4)
存储器带宽为W 2 = 1/t 2 = 1/（m 2
τ） (5)
比较式(3)和式(5)可知，W1＞W2.。
五．解： E = D
E = (PC) + D
E = (Rx) + D
E = ( R )
E = ( D )
E = (Rb) + D
六．解：(1)流水线的操作时钟周期t按四步操作中最长时间来考虑,所以t=100ns.
(2)两条指令发生数据相关冲突情况:
ADD R1,R2,R3 ; R2+R3→R1
SUB R4,R1,R5 ; R1-R5→R4
(R1).本来ADD指令应先写入R1,SUB指令后读R1,结果变成SUB指令先读R1,ADD指令后写R1,因而发生两条指令间数据相关.如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期(23100ns).
(3)如果硬件上加以改进(采取旁路技术),可推迟1个操作时钟周期(100ns)。
七．解：①所有参与本次竞争的各主设备将其竞争号CN取反后打到AB线上，以实现“线或”逻辑。AB
线上低电平表示至少有一个主设备的CN i 为1；AB线上高电平表示所有主设备的CN i 为0。
②竞争时CN与AB逐位比较，从最高位（b7）至最低位（b0）以一维菊花链方式进行。只有上一位竞争得胜者W i+1位为1，且CN=1，或CN i=0并AB i 为高电平时，才使W i为1
。但W i=0时，将一直向下传递，使其竞争号后面的低位不能送上AB线。
③竞争不过的设备自动撤销其竞争号。在竞争期间，由于W位输入的作用，各设备在其内部的CN线上保留其竞争号并不破坏AB线上的信息。
④由于参加竞争的各设备速度不一致，这个比较过程反复（自动）进行，才有最后稳定的结果。竞争期的时间要足够，保证最慢的设备也能参加竞争。
八．解：（1）采用单级中断结构，分别处理三个设备的时间是：
t A = 2T M + 3T DC + Ts + T A + T R
t B = 2T M + 2T DC + Ts + T B + T R
t C = 2T M + T DC + Ts + T C + T R
达到中断饱和的时间为
T = t A + t B + t C
中断极限频率为 f = 1/T
（2）若采用多级中断结构，分别处理三个设备的时间是：
t A = 2T M + T DC + Ts + T A + T R
t B = 2T M + T DC + Ts + T B + T R
t C = 2T M + T DC + Ts + T C + T R
达到中断饱和的时间为
T = t A + t B + t C
中断极限频率为 f = 1/T
九．解：（1）每次磁盘读写时间=找道时间+等待时间+数据传输时间，故总的文件更新
时间为：
[（20310-3+7310-3+1/2.5）32+2310-3 ]3500=428（s）;
(2)若磁盘机的旋转速度提高1倍，则平均旋转等待时间缩短为3.5ms，若磁盘机的数据传输率提高1倍，则变为5MB/s，故总的文件更新时间为：
[（20310-3+3.5310-3+1/5）32+2310-3 ]3500=233.5（s）。
研究生入学试卷七答案
一．填空题
1. A.符号位S B.真值e C.偏移值
2. A.逻辑地址 B.物理地址 C.地址映射
3. A.指令寻址 B.顺序 C.跳跃
4. A.指令操作码 B.时序 C.状态条件
5. A.位置 B.集中式 C.分布式
6. A.优先级仲裁 B.向量 C.控制逻辑
二．解：浮点除法规则：x÷y= (2j x3S
)÷(2j y3S y )= 2(j x- j y)3(S x / S y )
x
其中j x为x的阶码，S x为x的尾数；
j y为y的阶码，S y为y的尾数。
①检测操作数是否为零，并置结果数符。被除数x与除数y均不为零，可进行除法运算。置结果符
号位，因x,y同号，结果为正。
②尾数调整。被除数x的尾数绝对值小于除数y的尾数绝对值，不用调整。
③被除数阶码j x减除数阶码j y
[j x]补=0011，[j y]补=1111，[-j y]补=0001
[j x]- [j y]补=[j x]补+[-j y]补
[j x]补= 0 0 1 1
+ [-j y]补= 0 0 0 1
[j x-j y]补= 0 1 0 0
便得商的阶码0100。
④被除数除以除数的尾数，用阵列除法器运算。
[S x]原=0.1001，[S y]原=0.1011，[-S y]补=1.0101
被除数x 0. 1 0 0 1
减y 1. 0 1 0 1
余数为负 1. 1 1 1 0 < 0 →q0 = 0
移位 1. 1 1 0 0
加y 0. 1 0 1 1
余数为正0. 0 1 1 1 >0 →q1 = 1
移位0. 1 1 1 0
减y 1. 0 1 0 1
余数为正0. 0 0 1 1＞0 →q2 = 1
移位0. 0 1 1 0
减y 1. 0 1 0 1
余数为负 1. 1 0 1 1＜0 →q3 = 0
移位 1. 0 1 1 0
加y 0. 1 0 1 1
余数为正0. 0 0 0 1 >0 →q4 = 0
故商q = q0.q1q2q3q4 =0.1101
余数r = 0.000r4r5r6r7r8 = 0.00000001
x÷y=(+0.1101)232(+100)2=(+1101)2
浮点形式：0100，01101
三．证：当0≤x＜2n时,设
[x]补=0x1x2…x n= x
-x=-x1x2…x n
[-x]原=1x1x2…x n
所以 [-x]补=1x1x2…x n+1
比较[x]补和[-x]补，发现将[x]补连同符号位求反加1即得[-x]补
当-2n≤x＜0时,设[x]补=1x1′x2′…x n′，则
[x]原=1x1′x2′…x n′+1
所以 [-x]原=0x1′x2′…x n′+1
故 [-x]补=0x′x2′…x n′+1
比较[x]补和[-x]补，发现将[x]补各位（包括符号）求反加1即得[-x]补。
连同符号位求反加1的过程叫做求补，所以
[-x]补=[[x]补]求补
四．解：①第一种情况如图A7.2（1）所示，两个端口地址不同，不会发生冲突。
图A7.2（1）
②从左端口和右端口同时读/写200号单元时，会发生冲突，见图A7.2（2），此时由芯片上的判断逻辑决定。对哪个端口优先进行读写操作，而对另一个被延迟的端口置BUSY标志（变低电平）
图A7.2（2）
五．解：因为SPARC 机约定R 0的内容恒为0，而且立即数作为一个操作数处理，所以某些指令可以替
代实现。由此可体会到“精简指令系统”的含义和用意。
指令 功能 替代指令 实现方法 MOV ADD （加法） Rs+R 0→R d
INC ADD （加法） 立即数imm13=1,做为操作数 DEC SUB （减法） 立即数imm13=-1,做为操作数 NEG SUB （减法） R 0+Rs →R d
NOT XOR （异或） 立即数imm13=-1,做为操作数 CLR ADD （加法） R 0+R 0→R d
六．满足要求的时序逻辑电路如图A7.3所示。它由一个环形脉冲发生器（循环移位寄存器）和译码
逻辑电路T 1～T 5 组成。时钟源φ频率为10MHz ，因此五个等间隔节拍脉冲的宽度为200ns.译码逻辑为T 1= C 1C 2 ，
T 2= C 2C 3 ， T 3= C 3C 4 ， T 4= C 4，T
5= C 1
1 3 4
1 2
2 3 3 4 C 4 C 1
图
A7.3
七．解：有三种方式： 链式查询方式，计数器定时查询方式，独立请求方式
图A7.4
链式查询方式的工作原理如图A7.4所示：链式方式，除一般数据总线D和地址总线A外，主要有三根控制线：中央仲裁器
BS（忙）：该线有效，表示总线正被某外设使用
BR（总线请求）：该线有效，表示至少有一个外设要求使用总线
BG（总线同意）：该线有效，表示总线控制部件响应总线请求（BR）
链式查询方式的主要特征是总线同意信号BG的传送方式：串行地从一个I/O接口送到下一个接口。假如BG到达的接口无总线请求，则接着往下传；假如BG到达的接口有总线请求，BG信号不再往下传。这意味着I/O接口就获得了总线使用权。
八．解：因为Ta=Tc/e 所以Tc=Ta×e =60×0.85=510ns (cache存取周期)
r=4, Tm=Tc×r =510×4 =204ns (主存存取周期)
因为e =1/[r+(1-r)H] 所以H= 2 .4/2.55 = 0.94
九．解：图A7.1中共有24个控制信号。当24个控制信号全部用微指令产生时，可采用字段译码法进
行编码控制，采用的微指令格式如下（其中目的操作数字段与打入信号段可以合并公用，后者加上节拍脉冲控制即可）：
目的操作数源操作数运算操作移位操作直接控制判别字段下地址字段
目的操作数字段源操作数字段运算操作字段移位门字段直接控制字段
001 a，LDR0001 e MS0S0S1S2S3L,R,S,N i , j, +1
010 b，LDR1 010 f
011 c，LDR2 001 g
100 d，LDR3 100 h
研究生入学试卷八答案
一. 填空题
1．A.(58)10
2．A.SRAM B.DRAM C.随机读写 D.集成度 E.不能
3．A.物理 B.RR C.RS
4．A.定时 B.主状态周期—节拍电位—节拍脉冲 C.节拍电位—节拍脉冲
5．A.结构 B.CPU C.技术
6. A.处理器 B.指令和程序 C.数据处理
二．证明：因为x
′为符号位，当x≥0时，x0=0,x为正数，则
[x]补＝0x0.x1x2…x n =x0+0. x1x2…x n=x
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
计算机组成原理考试试题纸（A卷） 课程：计算机组成原理及系统结构班级学号：姓名： 题号一二三四五六七八九总分题分 一、选择题（10分） 1. 冯·诺依曼（Von Neumann）机工作方式的基本特点是。 A．指令流单数据流 B．按地址访问并顺序执行指令 C．堆栈操作 D．存储器按内容选择地址 2. 若一个数的编码是10000111，它的真值为+7，则该编码是。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．移码 3. 若寄存器中存放的是数据的，则经过一次算术右移操作后， 结果相当于原来的数除以2。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．无符号数 4．采用虚拟存储器的主要目的是。 A.提高主存储器的存取速度 B. 扩大主存储器的存储空间，并能进行自动管理调度 Ｃ.提高外存储器的存取速度 Ｄ.扩大外存储器的存储空间 5．需要刷新的存储器是。 A. Cache B.ROM C.静态存储器 D.动态存储器 6．在指令格式中，采用扩展操作码设计方案的目的是。 A.保持指令字长度不变而增加寻址空间 B. 增加指令字长度 C. 保持指令字长度不变而增加指令操作的数量 D.减少指令字长度 7.操作控制器的功能是。 A. 产生时序信号 B. 从主存取出一条指令 C. 完成指令操作码译码 D. 从主存取出指令，完成指令操作码译码，并产生有关的操作控制 信号，以解释执行该指令 8.计算机中使用总线结构便于增减外设，同时。 Ａ. 减少了信息传输量Ｂ. 提高了信息传输速度 Ｃ. 减少了信息传输线的条数Ｄ. 三者均正确 9.周期挪用方式常用于______中。 A. 直接内存存取方式的输入/输出 B. 直接程序传送方式的输入/输出 C. CPU的某寄存器与存储器之间的直接程序传送 D. 程序中断方式的输入/输出 10．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求，若要调整中断事件的响应次序，可以通过______实现。 A.中断嵌套 B.中断向量 c.中断响应 D.中断屏蔽 二．填空题（20分） 1. 计算机系统结构的发展和演变看,早期的计算机是以为中心 的系统结构,而近代的计算机是以为中心的系统结构。 2. 在浮点加法运算中，主要的操作内容及步骤是、、。 3. 在多级存储体系中,Cache存储器的主要功能是，虚拟 存储器的主要功能是。 4. 确定计算机指令系统应满足的基本要求是、和。 5. 集中式总线控制可分为、和三种，其中 响应时间最快，对电路的故障最敏感。 6.计算机系统中，CPU对外设的管理方式有：______方式、______方式、____ _方式、__ ___方式、___ __方式五种。
《计算机组成原理》试卷一 一．选择题（每小题1分，共20分） 1. 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 ______年完成。b5E2RGbCAP A. 1946，1958 B. 1950，1968 C. 1958，1961 D. 1959，1965 2. 目前大多数集成电路生产中，所采用的基本材料为______。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是______。 A. （100110001）2 B. （227）8 C. （98）16 D. （152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31p1EanqFDPw C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29DXDiTa9E3d 6. 定点运算器用来进行______。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算 7. 某SRAM芯片，其存储容量为64ⅹ16位，该芯片的地址线和数据线数目为______。 A. 64，16 B. 16，64 C. 64，8 D. 16，6RTCrpUDGiT 8. 闪速存储器称为______。 A. 光盘 B. 固态盘 C. 硬盘 D. 软盘 9. 二地址指令中，操作数的物理位置不可安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器 10. 堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP 指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为： A. （Msp）→A，（SP）+1→SP B. （SP）+1→SP，（Msp）→A C. （SP）－1→SP，（Msp）→A D. （Msp）→A，（SP）－1→SP 11. 中央处理器（CPU）是指______。 A. 运算器 B. 控制器 C. 运算器. 控制器和cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是______。 A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令 13. 下面描述的RISC机器基本概念中正确的表达是______。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统
哈工大 2003 年 秋 季学期 题号 一 二 三 四 五 六 七 八 九 十 总分 分数 一、 填空题（24分） 1．DMA 的数据块传送可分为 、 和 阶段。 2．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns ，则原码一位乘最多需 ns,补码Booth 算法最多需 ns 。 3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU 从存储器取出一个字节时，即自动完成（pc ）+ 1→ pc 。设当前指令地址为3008H ，要求转移到300FH ，则该转移指令第二字节的内容应为 。若当前指令地址为300FH ，要求转移到3004H ，则该转移指令第二字节的内容为 。 4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 ，真值为 （十进制表示）； 对应其绝对值最小负数的机器数形式为 ，真值为 （十进制表示）。 5．利用 指令进行输入输出操作的I/O 编址方式为统一编址。 班号 姓名 计算机组成原理 试 题
6．一个组相联映像的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共位，其中主存字块标记应为位，组地址应为位，Cache地址共位。 7．和组成存储系统的层次结构。 8．在总线集中式判优控制中，方式对故障很敏感， 方式速度最快。对于同步通信而言，影响其效率的主要因素是，它一般用于场合。 二、解释下列概念（20分） 1．机器周期和时钟周期 2．周期挪用和向量地址 3．中断隐指令及其功能 4．双重分组跳跃进位
计算机组成原理试题6 一、选择题（共5分，每题1分） 1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。 A．-127 ～127； B．-128 ～+128； C．-128 ～+127； D．-128 ～+128。 2．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O 指令。 A．单总线； B．双总线； C．三总线； D．以上三种总线。 3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。 A．16KB； B．16K； C．32K； D．32KB。 4．中断向量可提供______。 A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。 5．Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。 A．直接映象； B．全相联映象； C．组相联映象； D．以上都有。 6．总线的异步通信方式______。 A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号； C．既不采用时钟信号，又不采用握手信号； D．采用时钟信号，不采用握手信号。 7．在磁盘存储器中，查找时间是______。 A．使磁头移动到要找的柱面上所需的时间； B．在磁道上找到要找的扇区所需的时间； C．在扇区中找到要找的数据所需的时间。 D．以上都不对。 8．在控制器的控制信号中，相容的信号是______的信号。 A．可以相互替代； B．可以相继出现； C．可以同时出现；
D．不可以同时出现。 9．计算机操作的最小单位时间是______。 A．时钟周期； B．指令周期； C．CPU周期； D．执行周期。 10．CPU不包括______。 A．地址寄存器； B．指令寄存器IR； C．地址译码器； D．通用寄存器。 11．寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址； D．立即寻址。 12．设寄存器内容为10000000，若它等于0，则为______。 A．原码； B．补码； C．反码； D．移码。 13．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。 A．同步； B．异步； C．并联； D．混合。 14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。（存储器4） A．8MB； B．2M； C．4M； D．16M。 15．寻址对于实现程序浮动提供了较好的支持。 A．间接寻址； B．变址寻址； C．相对寻址； D．直接寻址。 16．超标量技术是______。 A．缩短原来流水线的处理器周期； B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。 17．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。 A．同步控制；
计算机组成原理试题及答案 一、填空（12分） 1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。 2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加 法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能
三、简答（18分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。 3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。 四、（6分） 设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理试题5 一、选择题（共5分，每题1分） 1．设寄存器内容为80H，若它对应的真值是– 127，则该机器数是 A．原码； B．补码； C．反码； D．移码。 2．下列叙述中是正确的。 A．程序中断方式中有中断请求，DMA方式中没有中断请求； B．程序中断方式和DMA方式中实现数据传送都需中断请求； C．程序中断方式和DMA方式中都有中断请求，但目的不同； D．DMA要等到指令周期结束时才进行周期窃取。 3．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。 A．224； B．223； C．222； D．221。 4．在中断接口电路中，向量地址可通过送至CPU。 A．地址线； B．数据线； C．控制线； D．状态线。 5．在程序的执行过程中，Cache与主存的地址映象是由。 A．程序员调度的； B．操作系统管理的； C．由程序员和操作系统共同协调完成的； D．硬件自动完成的。 6．总线复用方式可以______。 A．提高总线的传输带宽； B．增加总线的功能； C．减少总线中信号线的数量； D．提高CUP利用率。 7．下列说法中正确的是。 A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分； B．主存储器只由易失性的随机读写存储器构成； C．单体多字存储器主要解决访存速度的问题； D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。 8．在采用增量计数器法的微指令中，下一条微指令的地址______。 A．在当前的微指令中； B．在微指令地址计数器中； C．在程序计数器； D．在CPU中。 9．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。 A．指令周期； B．存取周期； C．间址周期； D．执行周期。
华侨大学2012—2013学年第一学期期末考试 《计算机组成原理》考试试卷（A卷） 学院课程名称考试日期 姓名专业学号 一、选择题（本大题共15小题，每小题2分，共30分）） 1、完整的计算机系统应包括_______。 A．CPU和主存B．外部设备和主机 C．主机和实用程序D．配套的硬件系统和软件系统 2、有些计算机将一部分软件永恒地存于只读存储器中，称之为_______。 A．硬件B．软件C．固件D．辅助存储器 3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是_______。 A．指令操作码的译码结果B．指令和数据的寻址方式 C．指令周期的不同阶段D．指令和数据所在的存储单元 4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出判断等步骤。设浮点数的阶码和尾数都采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27*29/32、Y=25*5/8，则浮点加法计算X+Y的最终结果是_____。 A．00111 1100010 B．00101 0001000 C．01000 0010001 D．发生溢出 5、下列关于RISC的叙述中，错误的是_______。 A．RISC普遍采用微程序控制器 B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多 D．RISC的指令数、寻址方式和指令格式种类相对CISC少 6、在微机中，系统日期、硬盘参数与计算机配置信息等均存储在_______。 A．Cache B．ROM C．EPROM D．CMOS 7、相对于微程序控制器，硬布线控制器的特点是_______。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展困难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展困难 8、下列有关RAM和ROM的叙述中，正确的是_______。 ① RAM是易失性存储器，ROM是非易失性存储器 ② RAM和ROM都是采用随机存取方式进行信息访问 ③ RAM和ROM都可用做Cache ④ RAM和ROM都需要进行刷新 A．仅①②B．仅②③C．仅①②③D．仅②③④
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
华东交通大学2014—2015学年第二学期考试卷 试卷编号： （ A ）卷 计算机组成原理 课程 课程类别：必√、限、任 闭卷（ ）、开卷(范围)（√）：仅限上课教材考试日期：2015-6-25 考生注意事项：1、本试卷共 页，总分100分，考试时间120分钟。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、填空题（每空1分，共20分）。 1、外部设备包括_______、_______和_______，又叫外围设备。 2、系统软件主要包括_______、_______和________。 3、4位二进制数可表示______种代码，8位二进制数可表示_______种代码。 4、浮点数运算可由_______运算和_______来实现。 5、一条指令包括_______和_______两个部分，它们都是采用_______表示的。 6、主机对主存的主要要求是_______、_______和________、_______。 7、控制器的三个功能是决定_______，给出_______，处理_______。 二、选择题（每题2分，共30分） 1、已知：[X]补=，[Y]补=01001010，则[X-Y]补=______。 A. B. C. D.溢出 2、在用________表示的机器中，零的表示是唯一的。 A.原码 B.反码 C.补码 D.阶码 存储器的内容应与主存储器的相应单元的内容_______。
A.保持一致 B.可以不一致 C.无关 4、在总线中地址总线的功能是_______。 A.用于选择存储器单元 B.用于选择存储器单元和各个通用寄存器 C. 用于选择进行信息传输的设备 D.用于选择指定存储器单元和选择I/O设备接口电路的地址 5、现代计算机的处理对象是________。 A.二进制数 B. 文字 C. 十进制数 D.电压、电流 6、计算机中数据处理中心是________。 A.主机 B.运算器 C. 控制器 O系统 7、中断向量地址是_______。 A.子程序的入口地址 B.中断服务子程序的入口地址 C.中断服务子程序入口地址指示器 D. 外设程序入口地址 8、计算机存储器用来存放被运算的数据和程序，如果读出一个存储单元的内容后，该单元的内容________。 A.清零 B.保持不变 C.被取走 D. 不定 9、CPU中通过寄存器的位数决定________。 A.指令长度 B.数的精度 C.机器字长 D.主存储量 10、下列哪种指令不属于程序控制指令。 A. 无条件转移指令 B. 条件转移指令 C. 中断隐指令 D. 转移指令 11、计算机的中央处理器是指_________。 A. 主机 B. 运算器 C. CPU D. 控制器 12、计算机可以运行用各种高级程序语言设计编写的程序，但都必须经过变换成最终计算机能够辨别的，才能执行。 A.二进制机器语言 B.汇编语言 C.中间语言 D.操作系统语言
计算机组成原理试题4 一、选择题（共20分，每题1分） 1．一条指令中包含的信息有。 A．操作码、控制码； B．操作码、向量地址； C．操作码、地址码。 2．在各种异步通信方式中，______速度最快。 A．全互锁； B．半互锁； C．不互锁。 3．一个512KB的存储器，其地址线和数据线的总和是______。 A．17； B．19； C．27。 4．在下列因素中，与Cache的命中率无关的是。） A．Cache块的大小； B．Cache的容量； C．主存的存取时间。 5．在计数器定时查询方式下，若计数从0开始，则______。 A．设备号小的优先级高； B．每个设备使用总线的机会相等； C．设备号大的优先级高。 6．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。 A．直接映象； B．全相联映象； C．组相联映象。 7．中断服务程序的最后一条指令是______。 A．转移指令； B．出栈指令； C．中断返回指令。 8．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是______。 A．字段直接编码； B．直接编码； C．混合编码。 9．在取指令操作之后，程序计数器中存放的是______。 A．当前指令的地址； B．程序中指令的数量； C．下一条指令的地址。 10．以下叙述中______是正确的。 A．RISC机一定采用流水技术；
B．采用流水技术的机器一定是RISC机； C．CISC机一定不采用流水技术。 11．在一地址格式的指令中，下列是正确的。 A．仅有一个操作数，其地址由指令的地址码提供； B．可能有一个操作数，也可能有两个操作数； C．一定有两个操作数，另一个是隐含的。 12．在浮点机中，判断原码规格化形式的原则是______。 A．尾数的符号位与第一数位不同； B．尾数的第一数位为1，数符任意； C．尾数的符号位与第一数位相同； D．阶符与数符不同。 13．I/O采用不统一编址时，进行输入输出操作的指令是______。 A．控制指令； B．访存指令； C．输入输出指令。 14．设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是。 A．16MB； B．16M； C．32M。 15．寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址。 16．超标量技术是______。 A．缩短原来流水线的处理器周期； B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。 17．以下叙述中______是错误的。 A．取指令操作是控制器固有的功能，不需要在操作码控制下完成； B．所有指令的取指令操作都是相同的； C．在指令长度相同的情况下，所有指令的取指操作都是相同的。 18．I/O与主机交换信息的方式中，中断方式的特点是______。 A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作。 19．设寄存器内容为11111111，若它等于+127，则为______。 A．原码； B．补码； C．反码； D．移码。 20．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为______。 A．-27； B．-97；
本科生期末试卷（五） 一、选择题（每小题1分，共15分） 1某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（ B ）。 A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2请从下面浮点运算器中的描述中选出两个描述正确的句子（）。 A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。 B 阶码部件可实现加，减，乘，除四种运算。 C 阶码部件只进行阶码相加，相减和比较操作。 D 尾数部件只进行乘法和除法运算。 3存储单元是指（ B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合 4某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。 A 0—1M B 0—512KB C 0—56K D 0—256KB 5用于对某个寄存器中操作数的寻址方式为（ D ）。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 6程序控制类的指令功能是（ D ）。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I/O设备之间的数据传送
D 改变程序执行的顺序 7指令周期是指（ C ）。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 8描述当代流行总线结构中基本概念不正确的句子是（）。 A 当代流行的总线不是标准总线 B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C 系统中允许有一个这样的CPU模块 9 CRT的颜色为256色，则刷新存储器每个单元的字长是（）。 A 256位 B 16位 C 8位 D 7位 10发生中断请求的条件是（ C ）。 A 一条指令执行结束 B 一次I/O操作结束 C 机器内部发生故障 D 一次DMA操作结束 11中断向量地址是（ B ）。 A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能实现数据传送的实时性，是因为（）。 A 除异步传送外，还提供同步传送方式
考试科目名称 计算机组织与系统结构 （A卷）2008——2009学年第 2 学期 教师 袁春风/窦万春考试方式：闭卷系（专业） 计算机科学与技术年级 2007班级 学号 姓名 成绩 题号一二三四五六 分数 一、填空题（本大题共10小题，每空1分，共20分） 得分 1. 在计算机系统层次结构中，指令集体系结构（或ISA，或指令系统）处于硬件和软件交界面， 硬件所有功能由它集中体现，软件通过它在硬件上执行。 2. 任何高级语言源程序或汇编语言源程序都必须翻译成机器代码才能在硬件上执行。完成这种翻译转 换任务的程序有汇编程序、解释程序（或解释器）和编译程序（或编译器）三类。 3. 响应时间和吞吐率（或带宽，或数据传输率）是衡量一个计算机系统好坏的两个基本性 能。不同应用场合，用户关心的性能不同。例如，对于银行、证券等事务处理系统来说，事务处理用户主要关心的是响应时间。 4. 一个变量在计算机内部用0或1编码表示的数被称为机器数，变量真正的值被称为真值。 5. 假定某变量x存放在寄存器R1中为1111 1111 1111 1111 1111 1011 1100 0000B，则变量x在屏 幕上用16进制显示为0x FFFFFBC0 。若x的类型为int，则x的值为 -1088； 对R1进行算术左移4位后的值在屏幕上显示为0x FFFFBC00 ；对R1算术右移4位后为0x FFFFFFBC ；对R1逻辑右移4位后为0x 0FFFFFBC 。 6. 与硬连线路控制器相比，微程序控制器的缺点是速度慢。 7. 假定某计算机采用小端方式，按字节编址。若某变量x的主存地址为00001000H，其数据类型为float， 已知x=-1.5，则主存地址00001000H和00001003H中存放的内容分别是00 H和BF H。 8. 可以用一个特殊的Cache来记录最近使用页的页表项，因为页表项主要用于地址转换，所以把这种 特殊的Cache称为转换后援缓冲器，简称TLB （或快表）。 9. 当处理器发现有未被屏蔽的中断请求发生时，通常通过执行一个“中断隐指令”进行中断响应。在 中断响应过程中，完成三个任务，它们是关中断（或清除中断允许标志）、保存断点（及机器状态）、将中断服务程序首地址送PC。 10. 现代计算机的主存大多采用字节编址方式。所以，假定一个分页虚拟存储器系统的虚拟地址位数为 48位，则虚拟（逻辑）地址空间大小应为256TB。若页面大小为512KB，则一个程序最多可以有512M （或229）个页面。