1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？
略。
1．2 你学习计算机知识后，准备做哪方面的应用？
略。
1．3 试举一个你所熟悉的计算机应用例子。
略。
1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？
略。
1．5 计算机硬件系统的主要指标有哪些？
答：机器字长、存储容量、运算速度、可配置外设等。
答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。1．6 什么是机器字长？它对计算机性能有哪些影响？
答：指CPU一次能处理的数据位数。它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。
1．7 什么是存储容量？什么是主存？什么是辅存？
答：存储容量指的是存储器可以存放数据的数量（如字节数）。它包括主存容量和辅存容量。
主存指的是CPU能够通过地址线直接访问的存储器。如内存等。
辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。
1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次
（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。（2）计算机中的核心部件，它执行程序中的指令。它具有加法、测试和控制其他部件的功能。
（3）计算机的一个组成部分，运行态的程序和相关数据置于其中。（4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。
（5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。（6）在一个芯片中集成几十万到上百万个晶体管的工艺。
（7）管理计算机中的资源以便程序在其中运行的程序。
（8）将高级语言翻译成机器语言的程序。
（9）将指令从助记符号的形式翻译成二进制码的程序。
（10）计算机硬件与其底层软件的特定连接纽带。
供选择的词或短语：
1、汇编器
2、嵌入式系统
3、中央处理器（CPU）
4、编译器
5、操作系统
6、控制器
7、机器指令
8、台式机或个人计算机
9、主存储器10、VLSI
答：（1）8，（2）3，（3）9，（4）6，（5）2，
（6）10，（7）5，（8）4，（9）1，（10）7
计算机系统有哪些部分组成？硬件由哪些构成？
答：计算机系统硬件系统和软件系统组成。
硬件由控制器、存储器、运算器、输入设备和输出设备五大部件构成
1．9 冯·诺伊曼V on Neumann计算机的主要设计思想是什么？
略。
1．10 计算机硬件有哪些部件，各部件的作用是什么？
略。
1．11 计算机软件包括哪几类？说明它们的用途。
略。
1．12 简述计算机系统的多级层次结构的分层理由及各层的功能。
略。
1．13 通过计算机系统的层次结构学习，你对计算机系统有了怎样的了解？
略。
第二章
2．1 数字信号和模拟信号的主要区别是什么？与模拟电路相比，数字电路有何特点？
略。
2．2 二极管两端需要加多大的电压才使二极管导通？
答：大于二极管的正向特性存在死区电压V r（硅二极管约为0.7V，锗二极管约为0.2V）
2．3 三极管何时处于截止状态，何时处于饱和状态？
答：当输入电压V i>0，且V i < 死区电压V r’，三极管处于截止状态。
当输入电压V i增大，基极电流I B、集电极电流I C随之增大，输入电压V CE＝V CC－I C R C不断下降，当V CE降到0.7V以下时，发射结仍正向偏置，集电结则由反向偏置转为正向偏置，此时三极管进入饱和状态。
2．4 双极型逻辑门和单极型逻辑分别是怎样形成的？它们各有何特点？略.
2．5 实现逻辑代数的基本运算有哪几种逻辑门？
答：与，或，非。
2．6 分析图2－41所示的逻辑电路图，写出表达式并进行化简。
A
B 图2－41 习题2. 6图
（a ）
B
F 答：（a ）B A F =
(b) F=AD+C +D B
2．7 请用代数化简法将下列各逻辑表达式化成最简式。
（1）B A C B C B B A F +++=
答：C B C A B A F ++=
（2）DEFG EF B ACEF BD C A AB D A AD F +++++++=
答：EF B
BD C A F +++=
2．8 分析图2－42所示的逻辑电路，列出真值表，说明其逻辑功能。
X X X X 0
1图2－42 习题2. 8
图A
B
C
图2－43 习题2.9 图
2.8 答：
A 1 A 0 X 0 X 1 X 2 X 3 F
0 0 X X X X X 0
0 1 X X X X X 1
1 0 X X X X X 2
1 1 X X X X X 3
图2－42是一个四选一电路
2．9 分析图2－43所示的逻辑电路图，列出真值表，说明其逻辑功能。 答：
A B C F 1 F 2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
图2－43是一个一位全加器，A, B 为加数和被加数，C 为低位进位, F1为和，F2为产生的进位。
（图中有错误，第4个与门的输入少了 A ）
2．10 请用卡诺图法将下列各逻辑表达式化成最简式。
（1）BCD C A ABD AB F +++=
（2）DE C E C B D C B B A AC F ++++=
答：（1）AB C A F +=
（2）AC E C D B B A F +++=
2．11 简述组合逻辑电路的设计过程。
略：
2．12 用与非门设计实现下列函数的组合逻辑电路。
（1）∑=
)15,14,13,10,7,6,2,0(),,,(m D C B A F ； （2）∑∑+=
)15,8,3,0()10,7,6,5,4,2(),,,(?m D C B A F 。
答：(1) ABCD D ABC D C AB D C B A BCD A D BC A D C B A D C B A F +++++++=＝ABD D B A D C BC +++=ABD D B A D C BC
图略。 (2)
)(ABCD D C B A CD B A D C B A D C B A BCD A D BC A D C B A D C B A D C B A F +++++++++=? =D C B B A C A ++=D C B B A C A
图略。
2．13 用一位全加器组成4位并行进位加法器，其并行进位电路应该如何实现？
略。
2．14请画出74LS273的典型用法的接线图。
2．15 什么是三态门？一般应用在什么场合？
略
2．16计算机中常用的寄存器有哪些？请说明如何使用？
略
2．17 请说明74LS299的功能及使用方法。
略
2．18 请说明74LS161的功能及使用方法。
略
习题3
3．1 求下列各数的十进制数值：
（1）（267．3）8 （2）（BD ．C ）16 （3）（1011011．101）2 答：.(1 ) 183.375， (2) 189.75， (3 ) 91.625
3．2将下列十进制数转化为二进制、八进制和十六进制数据（小数取四位二进制有效数据）：
（1）-282．75 （2）123．46 （3）-115/512 （4）44．9375
答：2.
序号十进制十六进制二进制八进制
(1)-282.75 -11A.C -100011010.1100 -432.6
(2)123.46 7B.7 1111011.0111 173.34
(3) -115/512 -0.388 －0.001110011 -0.163
(4) 44.9375 2C.F 101100.1111 54.74
3．3写出下列各数的原码、反码和补码，机器数长度为8位：（1）0 （2）-127 （3）-0.5 （4）-19/128 （5）100 （6）23/64 序号真值原码补码反码
(1) 0 00000000 00000000 00000000
10000000 11111111
0.0000000 0.0000000 0.0000000
1.0000000 1.1111111
(2) －127 11111111 10000001 10000000
(3) －0.5 1.1000000 1.1000000 1.0111111
(4) －19/128 1.0010011 1.1101101 1.1101100
(5) 100 01100100 01100100 01100100
(6) 23/64 0.0101110 0.0101110 0.0101110
3．4写出下列各机器数的二进制真值X：
（1）[X]补=0.1001 （2）[X]补=1.1001 （3）[X]原=0.1101 （4）[X]原=1.1101 （5）[X]反=0.1011 （6）[X]反=1.1011 （7）[X]移=0,1001 （8）[X]移=1,1001 （9）[X]补=1,0000000（10）[X]反=1,0000000（11）[X]原=1,0000000
（12）[X]移=1,0000000
答：
(1) +1001 (7) - 0111
(2) - 0111 (8) ＋1001
(3) +1101 (9) - 10000000
(4) -1101 (10) - 01111111
(5) +1011 (11) - 00000000
(6) -0100 (12) 00000000
3．5设某机器数字长为8位，有两个数的16进制表示形式为9CH和FFH，问：若它们分别表示为下列格式的机器数时，其对应的十进制真值是多少？
（1）无符号整数；
（2）原码表示的定点整数；
（3）原码表示的定点小数；
（4）补码表示的定点整数；
（5）补码表示的定点小数；
（6）反码表示的定点整数；
（7）移码表示的定点整数。
答：数9CH FFH 无符号整数156 255
原码表示的定点整数-12 -127
原码表示的定点小数-(2-4+2-5) -(1-2-7)
补码表示的定点整数-116 -1
补码表示的定点小数-(2-1+2-2+2-3+2-5)=0.90625 -2-7
反码表示的定点整数-115 -0
移码表示的定点整数12 127
3．6假设某规格化浮点数的尾数表示形式为M0.M1……M n，选择正确的答案写在横线上：
（1）若尾数用原码表示，则尾数必须满足。
(2)若尾数用补码表示，则尾数必须满足。
A．M0=0 B．M0=1 C．M1=0 D．M1=1 E．M0.M1=0.0 F．M0.M1=1.1 G．M0.M1=0.1或M0.M1=1.0 H．M0.M1=1.0
答：（1）D ；（2）G
3．7浮点数的表示范围取决于的位数，浮点数的表示精度取决于的位数，浮点数的正负取决于，在浮点数的表示中是隐含规定的。
A．数符B．阶符C．尾数D．阶码E．阶码的底
答：D, C, A, E
3．8设一浮点数格式为：字长12位，阶码6位，用移码表示，尾数6位，用原码表示，阶码在前，尾数（包括数符）在后，则按照该格式：
(1)已知X=-25/64，Y=2.875，求数据X、Y的规格化的浮点数形式。
(2)已知Z的浮点数以十六进制表示为9F4H，则求Z的十进制真值。
答：
（1）X=－0.11001×2-1, [X ]
浮＝1.11001×2011111
[X ]浮＝0,11111 1.11001
Y=0.10111×22 , [Y ]浮＝0.10111×2100010
[Y ]浮＝1,000100.10111
（2）[Z]浮= －0.10100×2100111
Z= －80
3．9设一机器数字长16位，求下列各机器数的表示范围：
（1）无符号整数；
（2）原码表示的定点整数；
（3）补码表示的定点整数；
（4）补码表示的定点小数；
（5）非规格化浮点表示，格式为：阶码8位，用移码表示，尾数8位，用补码表示（要求写出最大数、最小数、最大负数、最小正数）；
（6）上述浮点格式的规格化浮点表示范围（要求写出最大数、最小数、最大负数、最小正数）。
6答：机器字长16位，下列各术的表示范围
(1) 无符号整数0~216-1
(2) 原码定点整数－(215-1) ~ +215－1
(3) 补码定点整数－215 ~ +215－1
(4) 补码定点小数－1 ~ + 1－2-15
(5)、(6) 阶码八位，移码表示，尾数8位，补码表示
最大数最小数最大负数最小正数非规格化
浮点数(1-2-7)×2+127-1×2+127 -2-7×2-1272-7×2-127
规格化
浮点数(1-2-7) ×2+127-1 ×2+127 -0.5＋2-7 ) ×2-1270.5 ×2-127
3．10将下列十进制数转换为IEEE754 单精度浮点数格式：
（1）＋36．75 （2）－35/256
答：
3．11求下列各IEEE754 单精度浮点数的十进制真值：
（1）43990000H （2）00000000H
答：(1) X=(-1)0×(1.0011001) ×2135-127=(100110000)2=(304)10
(2) X=(-1)0×(1.0000000) ×20-127=(2-127)10
3．12在汉字系统中，有哪几种编码？它们各自有什么作用？
略。
3．13汉字库中存放的是汉字的哪一种编码？汉字库的容量如何计算？答：汉字库中存放的是汉字字模码。汉字库的容量可按下列：存储每个汉字字模点阵所需的字节数×汉字数×点阵方法数。
3．14在一个应用系统中，需要构造一个包含了100个汉字的汉字库，假设采用16×16的汉字字形，问：该汉字库所占存储容量是多少字节？
一篇由50个汉字构成的短文，需要占用多少字节的存储容量来存储其纯文本？
答：16×2×100＝3200字节；2 ×50＝100字节。
3．15汉字系统的几种编码中，对于某个汉字来说，是惟一的。
A. 输入码
B. 字模码
C. 机内码
答：C。
3．16若下面的奇偶校验码均正确，请指出哪些是奇校验码，哪些是偶校验码。
（1）10110110 （2）01111110 （3）11011000 （4）10100001 答：奇校验码：（1）、（4）；偶校验码：（2），（3）。
3．17在7位的ASCII码的最高位前面添加一位奇（偶）校验位后，即可构成8位的ASCII码的奇（偶）校验码。假设字符“A”的这样的奇（偶）校验码为41H，则它是（1）；字符“C”的这样的（1）是（2）。
（1）： A. 奇校验码 B. 偶校验码
（2）： A. 43H B. 87H C. C3H D. 86H
答：（1）B; （2）C。
3．18对于3.6.2节所介绍的k=8，r=4的能纠错一位的海明码，若编码为100110111100，试判断该海明码是否有误，若有，请纠正，并写出
其8位正确的有效信息。
答：10000111
3．19试设计有效信息为10位的能纠错一位的海明码的编码和译码方案，并写出有效信息0110111001的海明码。
答：k=10，r=4的海明码的排列如下：编码:
H14 H13H12 H11 H10H9H8 H7H6H5H4H3H2H1
D10D9D8D7 D6D5P4 D4D3D2P3D1P2P1
P4= D10⊕D9⊕D8⊕D7⊕D6⊕D5
P3= D10⊕D9⊕D8⊕D4⊕D3⊕D2
P2= D10⊕D7⊕D6⊕D4⊕D3⊕D1
P1= D9⊕D7⊕D5⊕D4⊕D2⊕D1
译码:
S4=P4⊕D10⊕D9⊕D8⊕D7⊕D6⊕D5
S3=P3⊕D10⊕D9⊕D8⊕D4⊕D3⊕D2
S2=P2⊕D10⊕D7⊕D6⊕D4⊕D3⊕D1
S1=P1⊕D9⊕D7⊕D5⊕D4⊕D2⊕D1
指误字：S4S3S2S1
效信息0110111001的海明码: 01101101001110
3．20在3.6.2节所介绍有效信息为8位的能纠错一位的海明码基础上，思考如何改进，使其能够达到检错两位并能纠错一位的校验能力。答：略
设生成多项式为X3+X+1（即1011B），请计算有效数据10101的CRC 编码。
答：101010101
3．21试分析3.3节介绍的三种奇偶校验、海明校验和CRC校验三种校验码的检错纠错能力，它们的码距各为多少？
答：奇偶校验码只能检错，可检单个、奇数个错，码距＝２；
海明校验可以纠一位错。
CRC校验可以纠一位错。
3．22在Motorola系列的微处理器中，数据存放在内存的规则是高位字节存放在低地址单元的，对照图3.10写出各数据在这种情况下的存储
方式。
略
习题4
3．23设X=0.1101，Y= -0.0110，求：
（1）[X]补（2）[-X]补（3）[2X]补（4）[-2X]补
（5）[X/2]补（6）[-X/2]补（7）[Y]补（8）[-Y]补
（9）[2Y]补（10）[-2Y]补（11）[Y/2]补（12）[-Y/2]补
（13）[-Y/4]补
1. （1）[X]补= 0.1101
（2）[-X]补= 1.0011
（3）[2X]补= 0.1010 溢出
（4）[-2X]补= 1.0110 溢出
（5）[X/2]补= 0.0110
（6）[-X/2]补= 1.1001
（7）[Y]补= 1.1010
（8）[-Y]补= 0.0110
（9）[2Y]补=1.0100
（10）[-2Y]补=0.1100
（11）[Y/2]补=1.1101
（12）[-Y/2]补= 0.0010
(13) [-Y/4]补= 0.0001
3．24已知X和Y，用变形补码计算X+Y和X-Y，并指出运算结果是否溢出：（1）X=0.11011，Y=0.11111
（2）X=-0.1101，Y=0.0110
答：.
（1）[X+Y]补：溢出
[X－Y]补= 1.11100
（２）[X+Y]补=1.1001
[X－Y]补：溢出
3．25试使用两个4位二进制加法器和若干逻辑门电路，设计一位余3码编码的十进制加法器。（提示：余3码加法的校正规则为：当余3码编码的两个数直接相加后，若结果有进位，则和数加3校正；否则和数减3校正）图在ｗｏｒｄ下不好画：略：
3．26使用原码一位乘法计算X*Y：
（1）X=0.11101，Y=0.01111
（2）X=-0.10011，Y=0.11010
答：（１）［X*Y］原＝0.0110110011
（２）［X*Y］原＝ 1.0111101110
3．27使用补码Booth乘法计算X*Y：
（1）X=0.01111，Y=-0.11101
（2）X=-0.10011，Y=-0.11010
答：（１）［X*Y］补＝1.1001001101
（２）［X*Y］补＝0.0111101110
3．28分别使用原码恢复余数除法和原码加减交替除法计算X/Y：
（1）X=0.0111，Y=0.1101
（2）X=0.1011，Y=-0.1110
答：（１）原码恢复余数除法:[Qs]原= 0.1000 ; [R]原=0.00001000 原码加减交替除法:[Qs]原= 0.1000; [R]原=0.00001000
（２）原码恢复余数除法: [Qs]原= 1.1100 ; [R]原=0.00001000
原码加减交替除法:[Qs]原= 1.1100 ; [R]原=0.00001000
3．29使用补码不恢复余数除法计算X/Y：
（1）X=0.0111，Y=0.1101
（2）X=0.1011，Y=-0.1110
答：（１）[Qs]补= 0.1001; [R]补=0.00001110
（２）[Qs]补= 1.0011 ; [R]补=0.00001100
3．30设浮点数的格式为：阶码5位，尾数6位，均用补码表示，请计算X+Y 和X-Y。（阶码和尾数均用补码计算）。
（1）X= -1.625，Y=5.25
（2）X=15/64，Y= -29/256
答：（１）［X＋Y］补＝0,0010 0.11101; X+Y=0.11101×20010
［X－Y］补＝0,0011 1.00101; X-Y=－0.11011×20011
（２）［X＋Y］补＝1,1101 0.11111; X+Y=0.11111×2 - 0011
［X－Y］补＝1,1111 0.10110; X-Y=0.101102 - 0001
3．31设浮点数的格式为：阶码5位，用移码表示，尾数6位，用补码表示，请计算X*Y和X/Y（阶码用移码计算，尾数用任何一种机器数的串行乘除算法计算）。
（1）X=5.25，Y= -1.625
（2）X= -29/256，Y=15/64
答：（１）［X×Y］浮=1,0100 1.01111; X*Y=－0.10001×20100
［X/Y］浮= 1,0010 1.00111; X/Y=－0.11001×20010（２）［X×Y］浮=0,1011 1.00101; X*Y=－0.11011×2-0101
［X/Y］浮=0,1111 1.00001; X/Y=－0.11111×2-0001
3．32假设浮点数加减运算时，尾数采用变形补码（模4补码）进行运算，运算结果形式为：M S1 M S2.M1…… M n，选择正确的答案写在横线上：（1）若尾数运算结果形式满足条件时，结果需要左规；（2）若尾数运算结果形式满足条件时，结果需要右规（1次）；（3）若尾数运算结果形式满足条件时，结果不需要规格化；
A．M S1M S2.M1=00.0 B．M S1M S2.M1=00.1
C．M S1M S2.M1=01.0
D．M S1M S2.M1=01.1 E．M S1M S2.M1=10.0
F．M S1M S2.M1=10.1
G．M S1M S2.M1=11.0 H．M S1M S2.M1=11.1
答：（１）A, H（２）D,E,F（３）B
3．33浮点数运算的溢出判断，取决于。
A．尾数是否上溢B．尾数是否下溢
C．阶码是否上溢D．阶码是否下溢
答：C
3．34设[X]补=X0.X1……X n，X必须满足条件时，X左移一位求2X 时，才不会发生溢出。
A．X0.X1=0.0 B．X0.X1=1.1 C．X0.X1=0.1 D．X0.X1=1.0 答：A, B
3．35设机器字长8位，若机器数DAH为补码，则算术左移一位后为，算术右移一位后为。
A．B4H B．B5H C．F4H D．6DH E．EDH
答：A, E
3．36在计算机内，减法一般用来实现。
A．二进制减法器B．十进制减法器C．二进制加法器D．十进制加法器
答：C
3．37设某运算器由一个加法器Σ、两个暂存器A和B（D型边沿寄存器）、一个状态寄存器、一个二选一多路选择器构成，如图4.29所示。加法器具有F=A、F=B和F=A+B这3种功能；A、B均可接收加法器的输出，A 还可以接收外部输入数据D。问：
（1）描述外部数据D传送到暂存器B的过程，写出发送的信号序列。
（2）如何实现操作A+B→A和A+B→B？写出发送的信号序列。
（3）可以实现操作D+A→A和D+B→B吗？如果可以，请写出发送的信号序列。
（4）若A、B均为锁存器（电平触发的寄存器），那么实现操作A+B→A和A+B→B时有问题吗？为什么？
4.29 习题4.15图示
答：（１）传送过程：ＤＡ，Ａ∑Ｂ。
控制信号：Ｓ＝0（选Ｄ），CPA, A ∑,F=A,S=1(选∑)（２）A ∑,B ∑,F=A+B,S=１(选∑)，CPA
A ∑,
B ∑,F=A+B,CPB
（３）S=0(选D),CPA, A ∑,B ∑,F=A+B,S=１(选∑)，CPA S=0(选D),CPA, A ∑,B ∑,F=A+B,CPB
（４）结果不对。加法器会多次运算。
3．38如果将例4.12中的两条指令修改如下，试写出运算结果及其标志位，并分析各标志的意义。
MOV AL，7FH
ADD AL，80H
答：（AL）=FFH；
ZF=0：因为运算结果非零；
CF=0：因为加法运算的最高位没产生进位，
OF=0：因为C1⊕C f=0，表明有符号数运算发生没溢出，
SF=1：因为运算结果的最高位为1,
PF=1：结果中“1”的个数为偶数个，所以PF=1。
3．39如果将例4.12中的两条指令修改如下，试写出运算结果及其标志位，并分析各标志的意义。
MOV AL，7FH
SUB AL，1
答：（AL）=7EH；
ZF=0：因为运算结果非零；
CF=0：因为加法运算的最高位没产生借位，
OF=0：因为C1⊕C f=0，表明有符号数运算发生没溢出，
SF=0：因为运算结果的最高位为0,
PF=0：结果中“1”的个数为奇数个，所以PF=0。
第五章
5.1 说明主存储器的组成，并比较SRAM和DRAM有什么不同之处？为什么DRAM的地址一般要分两次接收？
略。
5.2 有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns，问：
（1）需要多少片DRAM芯片？
（2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？
（3）如果用集中刷新方式，存储器刷新一遍最少用多少时间？
答：（１）64;
（２）15.625微秒
（３）64微秒
5.3 某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：
（1）该机可以配备的最大主存容量为。
（2）该机主存采用64K×1bit的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为。
（3）若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？
（4）已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
答：（１）256KW
（２）64, 15.625微秒
（３）高位字块标记(８位)组地址(８位) 块内地址(２位)
（４）略
5.4 设有一个4体交叉存储器，在使用时经常遇到连续访问同一个存储体的情况，会产生怎样的结果？
答：存储器带宽降低。
5.5 某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200μs。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。
答：48.0098μs
5.6 CPU执行一段时间时，cache完成存取的次数为3900次，主存完成
的存取次数为100次，已知cache的存储周期为40ns，主存的存储周期为240ns。求cache/主存系统的效率和平均访问时间？
答：e=8/9=89%
Ta=45ns
5.7某处理器包含一片内Cache，容量为8K字节，且采用4路组相联结构，块的大小为4个32位字。当Cache未命中时，以分组方式从主存读取4个字到Cache，假定主存容量为16M字节。请说明：
（1）Cache共分多少组？
（2）写出主存的字节地址的格式，并说明地址格式中的不同字段的作用和位数；
答：(1) 128组;
(2) 高位字块标记(13位)组地址(7位) 块内地址(4位)
5.8计算机主存容量为256K字，Cache为8K字。主存与Cache之间按组相联映射，Cache的每组有4个行，每行有64个字。假设开始时Cache 为空，CPU按顺序从主存地址为0，1，2，… ，8447单元执行“取“操作（不命中时，采用将主存中含有该字的块送入Cache后，再从Cache中把需要的字读出送CPU的方法），然后又重复执行20次。设Cache存取时间为主存的1/10。替换使用LRU算法，请计算上述操作总的存取时间与不用Cache相比，速度提高多少倍？
答：约4.965倍
5.9 简述虚拟存储器的含义和作用。
略。
习题六
6．1指令包括哪几部分？各表示什么含意？
略。
6．2在一地址指令、二地址指令中，如何指定二个操作数地址？如何存放操作结果？
略。
6．3简述指令操作码的扩展技术的基本方法。
略。
6．4某机器字长16位，采用单字长指令，每个地址码6位。试采用操作码扩展技术，设计14条二地址指令，80条一地址指令，60条零地
址指令。请给出指令编码示意图。
1．（7分）
●
操作码: 000000～001101
●
操作码:1110××××××（64条中可选择前63条）
1111××××××（64条中可选择前17条）
●
操作码: 1111111111××××××（64条中选择60个编码即可）
其他编码方案，只要符合操作码扩展技术都可以
6．5什么是指令字长？什么是机器字长？它们之间有何关系？
略：
6．6确定寻址方式的目的是什么？
略
6．7请说明间接寻址和直接寻址的不同。
略。
6．8简述变址寻址和基址寻址的主要区别。
略。
6．9单项选择题
（1）寄存器间接寻址方式中，操作数在（）中。
A. 程序计算器
B. 堆栈
C. 寄存器
D. 主存
答：D
（2）堆栈常用于（）。
A. 数据移位
B. 程序转移
C. 保护程序现场
D. 输入、输出答：C
（3）单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用（）。
A．堆栈寻址 B. 立即寻址 C. 隐含寻址 D. 间接寻址
答：C
（4）用于对某个寄存器中操作数的寻址方式称为（）
A．直接寻址 B. 间接寻址 C. 寄存器直接寻址 D. 寄存器间接寻址
（5）指令中采用不同的寻址方式，其主要目的是（）。
A. 可以实现操作码的扩展
B. 实现存储程序和程序控制
C. 缩短指令长度、扩大寻址空间、提高编程的灵活性。
D. 降低指令译码的难度。
答：C
（6）指令寻址和数据寻址的不同在于（）。
A. 前者是访问存储器，后者是访问寄存器。
B. 前者是确定程序转移地址，后者取操作数。
C. 前者是确定程序顺序执行，后者是取操作数地址。
D. 前者是短指令，后者是长指令。
答：C
（7）变址寻址方式中，操作数的有效地址为（）。
A. 程序计数器的内容加上形式地址。
B. 基址寄存器的内容加上形式地址。
C. 变址寄存器的内容加上形式地址。
D. 变址寄存器的内容加上基址寄存器的内容
答：Ｃ
（8）CISC指令系统与RISC指令系统相比具有（）等特点。
A. 前者指令条数少，后者指令条数多。
B. 前者执行速度慢，后者执行速度快。
C. 前者有利于编译生成优化代码，后者不便于编译。
D. 前者指令功能简单，后者指令功能复杂。
答：Ａ，Ｄ
6．10某机16位字长指令格式如下：
5位3位8位
其中：D是形式地址，采用补码表示（包括一位符号位）；
M是寻址方式
M=0 立即寻址；
M=1 直接寻址（这时D为地址，是无符号数）；
M=2 间接寻址；
M=3 变址寻址（变址寄存器RI，16位）；
M=4 基址寻址（基址寄存器Rb，16位）；
M=5相对寻址。
（1）该指令格式最多可以定义多少种不同的操作？立即寻址操作
数范围是多少？
（2）写出各种寻址方式的有效地址的计算表达式。
（3）各种寻址方式时能访问的最大主存空间范围是多少？
答：（１）32, 0～255
（２）直接寻址:EA＝D
间接寻址:EA=(D)
变址寻址:EA=(RI)＋Ｄ
基址寻址:EA=（Rb）+D
相对寻址:EA=(PC)+D
（３）直接寻址:0～255
间接寻址:0～255(设存储器长度为８位,且只能取一个字节)
变址寻址：0～16K-1
基址寻址:0~16K-1
相对寻址:当前指令地址的－128~+127
6．11一个较完整的指令系统应该包括哪些类型的指令？
略
6．12假设相对寻址的转移指令占两个字节，第一个字节是操作码和寻址方式，第二个字节是相对偏移量，用补码表示。若当前转移指令的
第一字节所在地址为0019H，且CPU每取出一个字节指令便会自动
执行（PC）+1→PC操作。请问当转移地址分别为 0006H和0025H时，
相对转移指令第二字节的内容是什么？
计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。 A.21 B.17 C.19 D.20 4.指令系统中采用不同寻址方式的目的主要是(C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
5.寄存器间接寻址方式中，操作数处在(B)。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_C_____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
杭州电子科技大学 2011-2012 学年第二 学期期末考试试题（答案） 装 试卷类别： 3 卷考试时间： 120 分钟考试科目：数字电路 学院______________系级班 姓名学号毛 订 题号一二三四总分 得分 线 得分评卷人一、选择题（每小题 2 分，共 20 分） 内 1．八进制（ 273）8中，它的第三位数 2 的位权为 ___B___。 A ．(128)10B．(64)10C． (256)10D．(8)10 2. 已知逻辑表达式F AB A C BC，与它功能相等的函数表达式 请_____B____。 A．FAB B．F AB C C．F AB AC D．F AB BC 勿3. 数字系统中，采用 ____C____可以将减法运算转化为加法运算。 A．原码B．ASCII 码C．补码D． BCD 码4．对于如图所示波形 , 其反映的逻辑关系是 ___B_____。 答 题 A ．与关系B．异或关系C．同或关系D．无法判断
数字逻辑电路3卷答案第1页共8页
5．连续异或 1985 个 1 的结果是 ____B_____。 A ． 0 B． 1 C．不确定D．逻辑概念错误 6. 与逻辑函数F A B C D 功能相等的表达式为___C_____。 A．FABCD B．FABCD C．F ABCD D．FABCD 7．下列所给三态门中，能实现 C=0时，F= AB；C=1时，F 为高阻态的逻辑功能的是 ____A______。 A & A & B F B F C EN C EN A B A & A & B F B F C EN C EN C D 8.如图所示电路，若输入 CP脉冲的频率为 100KHZ，则输出 Q的频率 为 _____D_____。 A ． 500KHz B．200KHz Q C． 100KHz D．50KHz D CP C Q
计算机组成原理试题一 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 A．1．1100B．1．1010 C．1．0101D．1．1000 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
计算机组成原理经典复习题集锦(附答案)
计算机组成原理复习题 一、填空题 1.用二进制代码表示的计算机语言称为（机器语言），用助记符编写的语言称为（汇编语言）。 2. 计算机硬件由（控制单元）、（运算器）、（存储器）、输入系统和输出系统五大部件组成。 3.十六进制数CB8转换成二进制数为（110010111000）。 4.某数x的真值-0.1011B，其原码表示为（ 1.1011）。 5.在浮点加减法运算过程中，在需要（对阶）或（右规）时，尾数需向右移位。 6.指令通常由（操作码）和（地址码）两部分组成。 7.要组成容量为4K*8位的存储器，需要（8）片4K×1位的芯片并联，或者需要（4）片1K×8位的芯片串联。 8. 中断处理过程包括（关中断）、（保护现场）、（执行中断服务程序）、（恢复现场）和（开中断）阶段。 9.操作数寻址方式包括（直接寻址）、（间接寻址）、（立即寻址）、（隐含寻址）、（寄存器寻址）、（寄存器间接寻址）、（基址寻址）等。 10.动态RAM的刷新包括（分散刷新）、（集中刷新）和（异步刷新）三种方式。 11.高速缓冲存储器的替换算法有（先进先出）和（近期最少使用）。 12.影响流水线性能的因素有（数据相关）、（控制相关）和（资源相关）。 13.主存储器容量通常以KB为单位，其中1K=（），硬盘的容量以GB为单位，其中1G=（）。 14.主存储器一般采用（动态RAM）存储器，CACHE采用（静态RAM ）存储器。 15.世界上第一台计算机产生于（1946 ）年，称为（ENIAC）。 16. I/O的编址可分为（不统一编址）和（统一编址），前者需要单独的I/O指令，后者可通过（访存）指令和设备交换信息。 17.CPU从主存取出一条指令并执行该指令的全部时间叫做（指令周期），它通常包含若干个（机器周期），而后者又包含若干个（时钟周期）。 18.计算机中各个功能部件是通过（总线）连接的，它是各部件之间进行信息传输的公共线路。 19.浮点数由（阶码）和（尾数）两部分构成。 20.禁止中断的功能可以由（中断允许触发器）来完成。 21.指令的编码中，操作码用来表明（所完成的操作），N位操作码最多表示（2^N ）中操作。 22.静态RAM采用（双稳态触发器）原理存储信息，动态RAM采用（电容）原理存储信息。 23.典型的冯·诺依曼计算机是以（运算器）为核心的。 24.计算机硬件由（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五大部件组成。 25.系统总线按系统传输信息的不同，可分为三类：（地址）、（控制）、（数据）。 26.数x的真值-0.1011，其原码表示为（ 1.1011 ），其补码表示为（ 1.0101 ）。 27.Cache称为（高速缓冲）存储器，是为了解决CPU和主存之间（速度）不匹配而采用的一项重要的硬件技术。 28.浮点运算器由（尾数）运算器和（阶码）运算器组成。 29.计算机系统中的存储器分为：（主存）和（辅存）。在CPU执行程序时，必须将指令存放在 （主存）中，即（辅存）不能够直接同CPU交换信息。 30. 在补码加减法运算中，采用双符号位的方法（变形补码）进行溢出判断时，若运算结果中两个符号位（不同），则表明发生了溢出。若结果的符号位为（01），表示发生正溢出；若为（10 ），表示发生负溢出。 31. 使用虚拟存储器的目的是为了解决（内存空间不足）问题。
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
杭州电子科技大学2017年博士生导师介绍杭丽君 一、导师照片 杭丽君 二、基本信息 杭丽君Hang Lijun教授 所属学院：自动化学院 导师类别：博士生导师、硕士生导师 研究方向：电气工程及其自动化（高性能电力电子变流技术及其控制、FPGA和DSP开发和应用）博士招生学院：自动化学院 硕士招生学院：自动化学院 联系方式：ljhang@https://www.doczj.com/doc/a71445911.html, 三、个人简述 杭丽君，女，浙江海宁人，2002年/2008年获浙江大学电气工程学院学士/博士学位。浙江省“钱江学者”特聘教授。2011-2013年任美国田纳西大学电气工程及计算机系CURENT中心研究助理教授，2013-2015年任上海交通大学电子信息与电气工程学院副教授。 长期致力于高性能电力电子变流技术及其控制的研究，其应用涉及不间断电源(UPS)、电动汽车(HEV)、新能源分布式发电、交直流混合微电网、高压直流输电及传统电力系统领域；DSP及FPGA在电力电子领域的应用及开发，不断拓展DSP和FPGA等的应用技术及相关热门应用领域研究。主持和参与国家自然科学基金面上项目/青年基金/重点项目、国家科技支撑计划、上海市自然科学基金、中国博士后科学基金特别资助和一等资助、台达科教基金青年基金等多个项目。至2016年共发表本领域SCI/EI收录论文80余篇，其中国际IEEE TPE,IEEE TIE,IEEE TIA,IEEE TEC,IEE IET-PEL等本领域顶级及知名SCI期刊论文20篇，单篇最高他引200多次。曾获中国电源学会第二十一届学术年会优秀论文奖、上海交通大学“晨星”青年学者奖。长期与海内外知名高校研究所和企业保持良好的合作关系，培养了大批优秀的本科生和研究生，其中有两名硕士生获得国家奖学金。 本团队研究方向和课题与国内外前沿技术接轨，注重创新以及产学研结合，与企业有良好的合作关系。欢迎电气工程、自动化、电子信息、通信工程等相关专业学生报考。 四、学术论文 （一）代表性论文 1.M.Zhu,L.Hang,and atl.,“Protected Control Method for Power Conversion Interface under Unbalanced Operating Conditions in AC/DC Hybrid Distributed Grid”.IEEE Trans on Energy Conversion. 2.L.Hang and atl.,“A Novel Control Strategy Based on Natural Frame for Vienna-type Rectifier under Light Unbalanced-Grid Conditions,”IEEE Trans.Ind.Electron. 3.L.Hang and atl.,“Equivalence of SVM and Carrier-based PWM in Three-phase/wire/level VIENNA Rectifier and Capability of Unbalanced-load Control,”,IEEE Trans.Ind.Electron. 4.L.Hang and atl.,“Digitized Feedforward Compensation Method for High Power Density Three-Phase Vienna PFC Converter”,IEEE Trans.Ind.Electron. 5.L.Hang and atl.,"High Cross Regulation Multi-Output LLC Series Resonant Converter with Magamp Post-Regulator",IEEE Trans.Ind.Electron. （二）代表性科研项目 1.新型交直流电网中模块化多电平功率变换器的关键技术研究，主持，上海市自然科学基金委。 2.基于高性能功率换流器的虚拟电力系统,主持，台达科教基金委。
计算机组成原理习题及答案54686
概论 一、选择题： １．1946年研制成功的第一台电子数字计算机称为＿B＿。A.EDVAC B.ENIAC C.EVNAC D.EINAC 2.完整的计算机系统应包括__D_____.A..运算器、存储器、控制器 B.外部设备和主机 C.主机和存储器 D.配套的硬件和软件设备 3.计算机系统中的存储器系统是指__D____.A.RAM存储器 B.ROM存储器 C.内存储器 D.内存储器和外存储器 4.至今为止,计算机中的所有信息仍以二进制方式表示的理由是_C_____. A..节约元件 B.运算速度快 C.物理器件性能所致 D.信息处理方便 5.计算机硬件能直接执行的只有_B___. A.符号语言 B.机器语言 C.机器语言和汇编语言 D.汇编语言 二、填空题: 1.计算机的硬件包括__运算器_._控制器_._存储器_._输入设备_._输出设备__. 2.在计算机术语中,将运算器和控制器合在一起称为_CPU__,而将_CPU__和存储器合在一起称为__主机__. 3.计算机的软件一般分为两大类:一类叫_系统__软件,一类叫_应用__软件,其中,数据库管理系统属于_系统_软件,计算机辅助教学软件属于__应用___软件. 4.计算机系统中的存储器分为_内存储器_和_外存储器_.在CPU执行程序时,必须将指令存放在_内存储器__中. 5.输入、输出设备以及辅助存储器统称为_外部设备___. 6.计算机存储器的最小单位为__位___,1KB容量的存储器能够存储_1024*8__个这样的单位. 7.在计算机系统中,多个系统部件之间信息传送的公共通路称为__总线___,就其所传送的信息的性质而言,在公共通路上传送的信息包括_数据__、__地址__和__控制___信息. 三、衡量计算机性能的基本指标有哪些？ 答：1.基本字长 2.数据通路宽度 3.运算速度：包括CPU时钟频率和数据传输率 4.存储器的容量：包括主存储器的容量和外存储器的容量 5.外围设备及其性能 6.系统软件配置运算方法和运算器 一、选择题: 1.在机器数中,__B____的零的表示形式是唯一的. A.原码 B.补码 C.反码 D.原码和反码 3.若某数X的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法__B__码. A.原 B.补 C.反 D.移 4.运算器虽有许多部件组成,但核心部分是__B____. A.数据总路线 B.算术逻辑运算单元 C.多路开关 D.通用寄存器 5.在定点二进制运算器中,减法运算一般通过__D_____来实现. A.原码运算的二进制减法器 B.补码运算的二进制减法器 C.补码运算的十进制加法器 D.补码运算的二进制加法器
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
杭州电子科技大学学生考试（ A ）卷 交卷时请将试题纸与答卷纸分开交。 一、判断题：（对的打“√”，错的打“×”，每题1分，共10分） 1.时序逻辑电路的输出不仅与当时的输入状态有关，而且还与前一时刻的状态有关。 2.十进制数整数－1的八位二进制反码表示为11111111。 3.8位二进制补码数11100000等于十进制数－96。 4.程序只有被存入主存储器中，才可以被CPU解释、执行。 5.串行进位加法器比并行进位加法器的速度快。 6.微程序控制器的执行速度较硬布线控制器的速度慢，而且内部结构较规整，易扩充修改 7.一般根据PC从主存中所取出的是指令，而根据指令中地址码字段从主存中所取出 的是数据。 8.主存是用来存放机器指令和数据的，控存则是用来存放微程序的。 9.奇校验码能检查出奇数位出错，偶校验码能检验出偶数位出错。 10．IR是用来存放指令和数据的寄存器。 二. 单选题（20分） 1．数的机器码表示中，（）的零的表示形式不是唯一的。 A. 原码和反码 B. 反码和补码 C. 补码 D. 移码 2．在定点二进制运算器中，减法运算一般通过来实现。 A. 原码运算的二进制减法器 B. 补码运算的二进制减法器 C. 原码运算的十进制加法器 D. 补码运算的二进制加法器 3. 在CPU中用于给主存送地址的寄存器是（）。 A．地址寄存器AR B.程序计数器PC C. 指令寄存器IR D. 状态寄存器PSW 4. 微程序控制器中，每一条机器指令通常需（）。 A. 一条微指令来解释执行 B. 一段微指令编写的微程序来解释执行 C. 一条毫微指令来直接解释执行 D. 一段毫微指令编写的毫微程序来直接解释执行 5．一个指令周期通常由（）组成。 A．若干个机器周期 B. 若干个时钟周期 C．若干个工作脉冲 D. 若干个节拍 6. 请从下面原码一位除法（不恢复余数法）的描述中选出描述错误的句子。（） A．符号位单独处理，绝对值参加除法运算； B．每次用余数减去｜Y｜，若结果的符号位为0，则够减，上商1，余数左移一位，然后通过减去； C．对N位的数相乘，要求N次部分积，并且最后一次不执行右移操作； D．根据乘数最低位判别计算部分积时是否加被乘数后右移。 7．有关存储器的描述中，不正确的是( )。 A．多体交叉存储器主要解决扩充容量问题 B．访问存储器的请求是由CPU发出的 C．Cache的功能全由硬件实现 D．虚拟存储器主要解决扩充容量问题 8. 七位二进制补码数的表示范围为（）。 A. 0～+64 B. 0～+128 C. –64～+63 D. –127～+127 9. X= －0.0110，Y＝＋0.1101 ，[X－Y]补=（） A． 0.0101 B. 1.0101 C. 1.0011 D. 溢出 10. X= 0.0011，Y= －0.1011，[X＋Y]补=（） A． 0.1110 B. 0.1000 C. 溢出 D. 1.1000 三．问答题(每题4分，共24分) 1．提高存储器速度可采用哪些措施？（至少3种） 2．控制器的基本组成有哪些？ 3．RAM,ROM,EPROM，EEPROM有那些区别。 4．微程序控制器和硬布线控制器各有何特点？ 5．什么叫CISC和RISC，它们各有和特征？ 6．主机与外设交换信息的方式有哪几种？ 四．综合题（共46分） 1．设有浮点数，x=25×（9/16）,y=23×（－13/64）,阶码用4位（含1位符号位）补码表示，尾数用5位（含1位符号位）补码表示。 第１页共 4 页
计算机组成原理复习题 一、填空题 1.用二进制代码表示的计算机语言称为（机器语言），用助记符编写的语言称为（汇编语言）。 2. 计算机硬件由（控制单元）、（运算器）、（存储器）、输入系统和输出系统五大部件组成。 3.十六进制数CB8转换成二进制数为（110010111000）。 4.某数x的真值-0.1011B，其原码表示为（ 1.1011）。 5.在浮点加减法运算过程中，在需要（对阶）或（右规）时，尾数需向右移位。 6.指令通常由（操作码）和（地址码）两部分组成。 7.要组成容量为4K*8位的存储器，需要（8）片4K×1位的芯片并联，或者需要（4）片1K×8位的芯片串联。 8. 中断处理过程包括（关中断）、（保护现场）、（执行中断服务程序）、（恢复现场）和（开中断）阶段。 9.操作数寻址方式包括（直接寻址）、（间接寻址）、（立即寻址）、（隐含寻址）、（寄存器寻址）、（寄存器间接寻址）、（基址寻址）等。 10.动态RAM的刷新包括（分散刷新）、（集中刷新）和（异步刷新）三种方式。 11.高速缓冲存储器的替换算法有（先进先出）和（近期最少使用）。 12.影响流水线性能的因素有（数据相关）、（控制相关）和（资源相关）。 13.主存储器容量通常以KB为单位，其中1K=（），硬盘的容量以GB为单位，其中1G=（）。 14.主存储器一般采用（动态RAM）存储器，CACHE采用（静态RAM ）存储器。 15.世界上第一台计算机产生于（1946 ）年，称为（ENIAC）。 16. I/O的编址可分为（不统一编址）和（统一编址），前者需要单独的I/O指令，后者可通过（访存）指令和设备交换信息。 17.CPU从主存取出一条指令并执行该指令的全部时间叫做（指令周期），它通常包含若干个（机器周期），而后者又包含若干个（时钟周期）。 18.计算机中各个功能部件是通过（总线）连接的，它是各部件之间进行信息传输的公共线路。 19.浮点数由（阶码）和（尾数）两部分构成。 20.禁止中断的功能可以由（中断允许触发器）来完成。 21.指令的编码中，操作码用来表明（所完成的操作），N位操作码最多表示（2^N ）中操作。 22.静态RAM采用（双稳态触发器）原理存储信息，动态RAM采用（电容）原理存储信息。 23.典型的冯·诺依曼计算机是以（运算器）为核心的。 24.计算机硬件由（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五大部件组成。 25.系统总线按系统传输信息的不同，可分为三类：（地址）、（控制）、（数据）。 26.数x的真值-0.1011，其原码表示为（ 1.1011 ），其补码表示为（ 1.0101 ）。 27.Cache称为（高速缓冲）存储器，是为了解决CPU和主存之间（速度）不匹配而采用的一项重要的硬件技术。 28.浮点运算器由（尾数）运算器和（阶码）运算器组成。 29.计算机系统中的存储器分为：（主存）和（辅存）。在CPU执行程序时，必须将指令存放在（主存）中，即（辅存）不能够直接同CPU交换信息。
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
、下列描述中正确的是 A控制器能理解、解释并执行所有的指令及存储结果 B一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部件 C所有的数据运算都在CPU的控制器中完成 D以上答案都正确 4、有一些计算机将一部分软件永恒的存于只读存储器中，称之为 A硬件 B软件 C固件 D辅助存储器 E以上都不对 5、输入、输出装置以及外接的辅助存储器称为（） A操作系统 B存储器 C主机 D外围设备 7、完整的计算机系统应包括（） A运算器、存储器、控制器 B外部设备和主机 C主机和实用程序 D配套的硬件设备和软件系统 8、计算机系统中的存储系统是指（） A .RAM存储器存储器 C.主存 D.主存和辅存 19、计算机的算术逻辑单元和控制单元合称为（） A. ALU B. UP C. CPU D. CAD 35、储存单元是指（） A.存放一个字节的所有存储集合 B.存放一个储存字的所有存储集合 C.存放一个二进制信息的存储集合 D.存放一条指令的存储集合 36、存储字是指（） A.存放在一个存储单元中的二进制代码组合 B.存放在一个存储单元中的二进制代码位数 C.存储单元的集合 D.机器指令 39、存放执行执行指令的寄存器是（） 有些计算机将一部分软件永恒地存于只读存储器中，称为（A） 15.计算机将存储，算逻辑运算和控制三个部分合称为（A),再加上（B）和（C）就组成了计算机硬件系统。 目前被广泛使用的计算机是（）
A.数字计算机 B.模拟计算机 C.数字模拟混合式计算机 D.特殊用途计算机 9.个人计算机（PC）属于（）类计算机。 A.大型计算机 B.小型机 C.微型计算机 D.超级计算机、操作系统最早出现在第（A）代计算机上。 计算机使用总线结构便于增减外设，同时（） A.减少了信息传输量 B.提高了信息的传输速度 C.减少了信息传输线的条数 2.计算机使用总线结构的主要优点是便于实现积木化，缺点是（） A.地址信息，数据信息和控制信息不能同时出现 B.地址信息与数据信息不能同时出现 C.两种信息源的代码在总线中不能同时传送 5.在三中集合式总线控制中，（）方式响应时间最快。 A.链式查询 B.计数器定时查询 C.独立请求 8.三种集合式总线控制中，（）方式对电路故障最敏感的 A.链式查询 B.计数器定时查询 C.独立请求 13.在独立请求方式下，若有N个设备，则（） A.有一个总线请求信号和一个总线响应信号 B.有N个总线请求信号和N个总线响应信号 C.有一个总线请求信号和N个总线响应信号 14.在链式查询方式下，若有N个设备，则（） A.有N条总线请求线 B.无法确定有几条总线请求线 C.只有一条总线请求线
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz C ． 100KHz D ．50KHz 13.给36个字符编码，至少需要____6______位二进制数。 19.T 触发器的特性方程是___n n Q T Q ⊕=+1_____,当T=1时,特性方程为___n n Q Q =+1_____,这时触发器可以用来作___2分频器_____。 20．构造一个十进制的异步加法计数器，需要多少个 __4____触发器。计数器的进位Cy 的频率与计数器时钟脉冲CP 的频率之间的关系是____1﹕10_________。 21．（本题满分6分）用卡诺图化简下列逻辑函数 ∑ =)15,14,13,12,10,9,8,2,1,0(),,,(m D C B A F 解：画出逻辑函数F 的卡诺图。得到 D B D A C B C A AB F ++++= 22． （本题满分8分）电路如图所示，D 触发器是正边沿触发器，图中给出了时钟CP 及输入K 的波形。 （1）试写出电路次态输出1+n Q 逻辑表达式。（2）画出Q Q ,的波形。
由出真值表写出逻辑函数表达式，并化简 )(B A C C A C B A BC A C B A C B A F ⊕+=++ += 画出逻辑电路图 四、综合应用题（每小题10分，共20分） 25．3-8译码器74LS138逻辑符号如图所示，S1、2S 、3S 为使能控制端。试用两片74LS138构成一个4-16译码器。要求画出连接图说明设计方案。 装 订
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。