论文题目：CMOS反相器电路设计、仿真及版图设计学生姓名：欧阳倩
学号：20131060189
专业：通信工程
任课教师：梁竹关
摘要：本文着重介绍了LTspice和LASI软件的相关设计原理和简单的设计操作，对此，我首先将从电路的工作原理方面介绍CMOS4反相器的结构、特性及其电路工作原理。了解其工作原理是进行仿真和版图设计的基础。然后我选择利用LTspice来进行CMOS反相器的设计仿真以此来证实其设计正确性，之后采用LASI画出符合工业设计的CMOS反相器的版图。通过本次设计实验可以更加了解CMOS4反相器的工作原理，并掌握了CMOS4反相器的基本设计方法。
关键词：CMOS反相器LTspice LASI版图设计封装测试
目录
第一章引言 (4)
第二章CMOS反相器 (4)
2.1 CMOS反相器的结构原理 (4)
2.2 CMOS反相器的特性分析 (5)
第三章CMOS反相器的电路仿真 (8)
3.1CMOS反相器的电路图设计 (9)
3.2 CMOS反相器的仿真及结果分析 (11)
第四章CMOS反相器的版图设计 (12)
结束语 (20)
参考文献 (21)
引言
现在是一个电子信息高速发展得时代，电子产品无处不在，我们也越来越离不开各式各样的电子产品，集成电路作为电子产品的核心同样也受到了重视，电子设计也是当今社会的一大焦点问题，怎样才能设计出集性能、高效、便捷、低价为一体的电路器件又是当下人们急需解决的任务，因此培养集成设计人才也是众多高校重视的任务。
以MOS管作为开关元件的门电路称为MOS门电路。由于MOS型集成门电路具有制造工艺简单、集成度高、功耗小以及抗干扰能力强等优点，因此它在数字集成电路产品中占据相当大的比例。与TTL门电路相比，MOS门电路的速度较低。MOS门电路有三种类型：使用P沟道管的PMOS电路、使用N沟道管的NMOS电路和同时使用PMOS和NMOS管的CMOS电路。其中CMOS性能更优，因此CMOS门电路是应用较为普遍的逻辑电路之一。利用CMOS逻辑电路就可以设计出各种功能的逻辑电路，与非门就是其中比较简单的一种。
集成电路设计主要有电路设计和版图设计两个主要内容。对于如此复杂高要求的工艺技术，我们在此只简单使用LTspice来设计仿真CMOS反相器，。经过仿真，此设计的CMOS反相器的功能得以实现，实现输入与输出的反向功能，并验证其设计正确性，然后利用LASI来画出CMOS反相器的版图，同时在版图设计时采用结构化和层次化的设计思想，从而简化版图的设计。利用Lasi 软件，可以充分认识到，CMOS4反相器的构造，可以增加对其的了解，并且可以进一步完善对CMOS4反相器参数的设计。最终利用现在已有的规则对设计的版图进行检测，看其是否满足现有的基本规则，经过检测，此次设计基本满足设计规则。
由于是初学者，对相关知识缺乏足够的认识，希望能通过这次的设计实验能够学会集成电路设计的相关知识，并且能够基本掌握相关设计烦躁==仿真软件的使用，出错在所难免，希望老师可以提出批评及建议。
第二章CMOS反相器
2.1 CMOS反相器的结构
两个MOS管的开启电压V GS(th)P<0，V GS(th)N >0，通常为了保证正常工作，要求
V DD>|V GS(th)P|+V GS(th)N。若输入v I为低电平(如0V)，则负载管导通，输入管截止，输出电压接近V DD。若输入v I为高电平(如V DD)，则输入管导通，负载管截止，输出电压接近0V。
综上所述，当v I为低电平时v o为高电平；v I为高电平时v o为低电平，电路实现了非逻辑运算，是非门——反相器。
图一反相器
CM OS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道管作为负载管，N沟道管作为输入管。这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管中的一个总是截止的。处理速率也能得到很好的提高，因为与NMOS型和PMOS型反相器相比，CMOS反相器的电阻相对较低。
图二逻辑符号
图三 CMOS反相器工作原理图
电路图工作原理
当Ui=UIH = VDD,VTN导通,VTP截止,Uo =Uol≈0V
当Ui= UIL=0V时,VTN截止,VTP导通,UO = UOH≈VDD
2.2、COMS反相
器的特性
CMOS反相器特点：
v IN作为PMOS和
NMOS的共栅极；
v OUT 作为共漏极；图四说
明例图
v DD 作为PMOS的源极
和体端；
GND作为NMOS的源极和体端；
2.2 CMOS反相器的特性分析
①电压传输特性和电流传输特性
(1)CMOS反相器的电压传输特性曲线可分为五个工作区。
图五CMOS反相器电压传输特性
工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。
工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。
工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。
(2)CMOS反相器的电流传输特性曲线，只在工作区Ⅲ时，由于负载管和输入管都处于
饱和导通状态，会产生一个较大的电流。其余情况下，电流都极小。
图六CMOS反相器电流传输特性
②输入特性与输出特性
（1）输入特性
为了保护栅极和衬底之间的栅氧化层不被击穿，CMOS输入端都加有保护电路。由于二极管的钳位作用，使得MOS管在正或负尖峰脉冲作用下不易发生损坏。考
虑输入保护电路后，CMOS 反相器的输入特性如图七所示：
（2） 输出特性 a.低电平输出特性
当输入v I 为高电平时，
负载管截止，输入管导通，负载电流I OL 灌入输入管，如图八所示。灌入的电流就是N 沟道管的i DS ，输出特性曲线如图九所示。输出电阻的大小与v GSN (v I )有关，v I 越大，输出电阻越小，反相器带负载能力越强。
b.高电平输出特性
当输入v I 为低电平时，负载管导通，输入管截止，负载电流是拉电流，如图十所示。输出电压V OH
=V DD -v SDP ，拉电流I OH 即为i SDP ，输出特性曲线如图十一所示。由曲线可见，|v GSP
|越大，负载电流的增加使V OH 下降越小，带拉电流负载能力就越强。 ③电源特性
CMOS 反相器的电源特性包含工作时的静态功耗和动态功耗。静态功耗非常小，通常可忽略不计。
CMOS 反相器的功耗主要取决于动态功耗，尤其是在工作频率较高时，动态
图十一输出高电平时特性
功耗比静态功耗大得多。当CMOS反相器工作在第Ⅲ工作区时，将产生瞬时大电流，从而产生瞬时导通功耗P T。此外，动态功耗还包括在状态发生变化时，对负载电容充、放电所消耗的功耗。
第三章CMOS反相器的电路仿真
3.1 CMOS反相器的电路图设计
第一步：首先利用LTspice进行电路图设计的仿真，步骤如下：
1、添加pmos(nmos管同理)：
注意:其中，mos管的初始方向都是同向的，所以PMOS要旋转＋倒置，其中CTRL+R的功能是旋转，而ctrl+E的功能是镜像的作用。如图所示：
2、设置两mos管的参数：
将鼠标移至PMOS或者NMOS管上，待出现手指图案时就点击鼠标右键，则会出现MOS管的设置窗口，本文将参数均设置为0.12u。
3、在电路输入界面中的EDIT下拉菜单中找到Draw Wire或点击工具栏图标
，可以实现原件互连。而后，鼠标放置在线的终端，单击鼠标右键，选择Label
Net，设置相应的标签或者点击工具栏图标可放置地线，点击工具栏图标可以添加并设置输入/输出口。布线后结果如图：添加其他器件及连接线，完成图：
4、封装：
5、接入信号源
电路做好后，在电路输入端加激励信号源，才能观察到电路的反应如何。接入信号源的步骤如下：第一步，在元器件库中找到独立电压源Voltage；第二步，双击Voltage，让它进入画图界面；第三步，拖动Voltage图标，移到电路输入端；第四步，右击Voltage图标，对它进行设置。在弹出的的窗口中选择PULSE，它的PULSE参数分别为（0 5v 0.5ms 1n 1n 1s 2s 10）, 这些参数表示为（低电平脉冲大小延时上升沿时间下降沿时间脉冲宽度脉冲周期仿真周期个数），如图：
6、仿真设置
在运行仿真命令之前，首先必须设置仿真类型。在电路原理图输入窗口中，找到Simulate选项，单击它，选中Edit Simulation Cmd。对CMOS反相器运行Transient仿真，进行功能和时序分析。在Edit Simulation Cmd选中Transient，然后在出现的对话框中进行设置， Transient仿真设置后得到的结果如图所示。
3.2、CMOS反相管的结果分析
设置完成后，单击工具栏图标即可进行仿真，仿真结果如图所示：
第四章CMOS反相器的版图设计
1、画PMOS和NMOS的有源区（勾选参数如下图红框内）
2、画NMOS的N-select（勾选参数如下图红框内）
3、画PMOS的P-select（勾选参数如下图红框内）
4、画PMOS的N阱（勾选参数如下图红框内）
5、画接触孔（勾选参数如下图红框内）
6、画多晶硅栅极（勾选参数如下图红框内）
7、画两个MOS管漏极的金属层连线（勾选参数如下图红框内）
8、画NMOS地线
9、画NMOS管的存底有源区（勾选参数如下图红框内）
10、画NMOS管存底的P掺杂（勾选参数如下图红框内）
11、给NMOS管存底打金属孔（勾选参数如下图红框内）
12、把NMOS管的源极与存底相连（勾选参数如下图红框内）
13、画PMOS管的N阱、N掺杂存底（勾选参数如下图红框内）
14、如图把PMOS的存底与源极相连（勾选参数如下图红框内）
15、在多晶硅栅极上引出电源输入端
16、标注文字
17、drc检查通过
五、结束语
此次试验首先通过LTspice IV软件，我们看到的是芯片内部电路的工作情况，真实的感受到了芯片内部电路的实际运行情况。其次，通过Lasi 软件对CMOS4路数据选择器的最底层物质进行设计，这样加深了学者对反相器的基本构成物质结构的学习，使学者在学习CMOS4路数据选择器的过程中更加清楚其工作的原理。，只有知道最底层的结构，才可能改变某些参数，使之达到最优的运行状态。通过本次实验，更加清晰的了解和认识了集成电路设计的每个环节，对于以后学习的巩固和优化都有很大的帮助，这样的实验学习远比浅显的书面学习要生动有趣、
模拟cmos集成电路设计实验 实验要求： 设计一个单级放大器和一个两级运算放大器。单级放大器设计在课堂检查，两级运算放大器设计需要于学期结束前，提交一份实验报告。实验报告包括以下几部分内容： 1、电路结构分析及公式推导 （例如如何根据指标确定端口电压及宽长比） 2、电路设计步骤 3、仿真测试图 （需包含瞬态、直流和交流仿真图） 4、给出每个MOS管的宽长比 （做成表格形式，并在旁边附上电路图，与电路图一一对应） 5、实验心得和小结 单级放大器设计指标 两级放大器设计指标
实验操作步骤： a.安装Xmanager b.打开Xmanager中的Xstart
c.在Xstart中输入服务器地址、账号和密码 Host：202.38.81.119 Protocol: SSH Username/password: 学号（大写）/ 学号@567& （大写）Command : Linux type 2 然后点击run运行。会弹出xterm窗口。 修改密码
输入passwd，先输入当前密码，然后再输入两遍新密码。 注意密码不会显示出来。 d.设置服务器节点 用浏览器登陆http://202.38.81.119/ganglia/,查看机器负载情况，尽量选择负载轻的机器登陆，（注：mgt和rack01不要选取） 选择节点，在xterm中输入 ssh –X c01n?? (X为大写，??为节点名) 如选择13号节点，则输入ssh –X c01n13 e.文件夹管理 通常在主目录中，不同工艺库建立相应的文件夹，便于管理。本实验采用SMIC40nm工艺，所以在主目录新建SMIC40文件夹。 在xterm中，输入mkdir SMIC40 然后进入新建的SMIC40文件夹， 在xterm中，输入cd SMIC40.
CMOS反相器电路版图设计与仿真 姓名：邓翔 学号：1007010033 导师：马奎 本组成员：邓翔石贵超王大鹏
CMOS反相器电路版图设计与仿真 摘要：本文是基于老师的指导下，对cadence软件的熟悉与使用，进行CMOS反相器的电路设计和电路的仿真以及版图设计与版图验证仿真。 关键字：CMOS反相器；版图设计。 Abstract:This article is based on the teacher's guidance, familiar with cadence software and use, for CMOS inverter circuit design and circuit simulation and landscape and the landscape design of the simulation. Key word:CMOS inverter;Landscape design. 一引言 20世纪70年代后期以来，一个以计算机辅助设计技术为代表的新的技术改革浪潮席卷了全世界，它不仅促进了计算机本身性能的进步和更新换代，而且几乎影响到全部技术领域，冲击着传统的工作模式。以计算机辅助设计这种高技术为代表的先进技术已经、并将进一步给人类带来巨大的影响和利益。计算机辅助设计技术的水平成了衡量一个国家产业技术水平的重要标志。 计算机辅助设计（Computer Aided Design，CAD）是利用计算机强有力的计算功能和高效率的图形处理能力，辅助知识劳动者进行工程和产品的设计与分析，以达到理想的目的或取得创新成果的一种技术。它是综合了计算机科学与工程设计方法的最新发展而形成的一门新兴学科。计算机辅助设计技术的发展是与计算机软件、硬件技术的发展和完善，与工程设计方法的革新紧密相关的。采用计算机辅助设计已是现代工程设计的迫切需要。 电子技术的发展使计算机辅助设计(CAD)技术成为电路设计不可或缺的有力工具。国内外电子线路CAD软件的相继推出与版本更新，是CAD技术的应用渗透到电子线路与系统设计的各个领域，如电路图和版图的绘制、模拟电路仿
实验3 触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此 种情况发生，表5－8－1为基本RS触发器的功能表。 基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表5－8－1 图5—8—1 基本RS触发器 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5－8－2所示。 JK触发器的状态方程为 Q n+1＝J Q n＋K Q n J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组
成“与”的关系。Q与Q为两个互补输出端。通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。 图5－8－2 74LS112双JK触发器引脚排列及逻辑符号 下降沿触发JK触发器的功能如表5－8－2 表 注：×—任意态↓—高到低电平跳变↑—低到高电平跳变 Q n（Q n）—现态Q n+1（Q n+1 ）—次态φ—不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器， 触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双 D 74LS74、四D 74LS175、六D 74LS174等。 图5－8－3 为双D 74LS74的引脚排列及逻辑符号。功能如表5－8－3。
1.实验目的 1.1了解Schematic设计环境 1.2掌握反相器电路原理图输入方法 1.3掌握逻辑符号创建方法 2实验原理 在Schematic设计环境中本实验所用的主要菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。其中常用菜单有： Tool菜单提供设计工具以及辅助命令。比如，lab4、lab5所使用的仿真工具ADE，就在Tool下拉菜单中。 Window菜单中的各选项有调整窗口的辅助功能。比如，Zoom选项对窗口放大（Zoom in）与缩小（Zoom out），fit选项将窗口调整为居中，redraw选项为刷新。 Edit菜单实现具体的编辑功能，主要有取消操作（Undo）、重复操作（Redo）、拉伸（Stretch）、拷贝（copy）、移动（Move）、删除（Delete）、旋转（Rotate）、属性（Properties）、选择（Select）、查找（Search）等子菜单，在以下实验中将大量应用。 Add菜单用于添加编辑所需要的各种素材，比如元件（Instance）或输入输出端点（pin）等。 3实验步骤 3.1在ic5141中设计的管理以库的方式进行。库管理器中包含有设计使用的工艺库和ic5141软件提供的一些元件库。无论画电路图还是设计版图，都和建库有关，所以首先建立一个库文件，方法如下： CIW界面点击File菜单，出现下拉菜单，选命令File→New→Library，出现“New Library”对话框，填入合适的信息，如图1所示。
新建库后面还将用于版图绘制，选第二个选项，即“Attach to an existing techfile”,单击“OK”按钮，完成新库的建立。 3.2电路原理图输入 设计库建好后，就可以开始画电路原理图，具体过程如下。 建立设计原理图：在CIW中选菜单单项File→New→Cellview，出现“Create new File”对话框，如图所示填写、选择相应的选项，点击OK按钮，进入原理如编辑器。
0.18umCMOS反相器的设计与仿真 2016311030103 吴昊 一.实验目的 在SMIC 0.18um CMOS mix-signal环境下设计一个反相器， 使其tpHL二tpLH,并且tp越小越好。利用这个反相器驱动2pf电容, 观察tp。以这个反相器为最小单元，驱动6pf电容，总延迟越小越好。制作版图，后仿真，提取参数。 二.实验原理 1?反相器特性 1、输出高低电平为VDD和GND电压摆幅等于电源电压； 2、逻辑电平与器件尺寸无关； 3、稳态是总存在输出到电源或者地通路； 4、输入阻抗高； 5、稳态时电源和地没通路； 2?开关阈值电压Vm和噪声容限 Vm的值取决于kp/kn L " W k = - 所以P管和N管的宽长比值不同，Vm的值不同。增加P管宽度使Vm移向Vdd，增加N管宽度使Vm移向GNB 当Vm=1/2Vdd时, 得到最大噪声容限。
要使得噪声容限最大，PMOS部分的尺寸要比NMOS大，计算结果是3.5倍，实际设计中一般是2~2.5倍。 3?反向器传播延迟优化 1、使电容最小（负载电容、自载电容、连线电容） 漏端扩散区的面积应尽可能小 输入电容要考虑：（1）Cgs随栅压而变化 （2）密勒效应 （3）自举电路 2、使晶体管的等效导通电阻（输出电阻）较小： 加大晶体管的尺寸（驱动能力） 但这同时加大自载电容和负载电容（下一级晶体管的输入电容） 3、提咼电源电压 提高电源电压可以降低延时，即可用功耗换取性能。但超过一定程度后改善有限。电压过高会引起可靠性问题?当电源电压超过2Vt 以后作用不明显. 4、对称性设计要求 令Wp/Wn二卩p/卩u可得到相等的上升延时和下降延时，即tpHL 二tpLH。仿真结果表明：当P, N管尺寸比为1.9时，延时最小，在2.4时为上升和下降延时相等。 4?反相器驱动能力考虑 1?单个反相器驱动固定负载
课程设计实验报告 -----物联网实验 学院：电子工程学院班级：2011211204 指导老师：赵同刚
一．物联网概念 物联网是新一代信息技术的重要组成部分。物联网的英文名称叫“The Internet of things”。顾名思义，物联网就是“物物相连的互联网”。这有两层意思：第一，物联网的核心和基础仍然是互联网，是在互联网的基础上延伸和扩展的网络；第二，其用户端延伸和扩展到了任何物体与物体之间，进行信息交换和通信。因此，物联网的定义是：通过射频识别（RFID）、红外感应器、全球定位系统、激光扫描器等信息传感设备，按约定的协议，把任何物体与互联网相连接，进行信息交换和通信，以实现对物体的智能化识别、定位、跟踪、监控和管理的一种网络。 二．物联网作用 现有成熟的主要应用包括： —检测、捕捉和识别人脸，感知人的身份； —分析运动目标（人和物）的行为，防范周界入侵； —感知人的流动，用于客流统计和分析、娱乐场所等公共场合逗留人数预警； —感知人或者物的消失、出现，用于财产保全、可疑遗留物识别等； —感知和捕捉运动中的车牌，用于非法占用公交车道的车辆车牌捕捉； —感知人群聚集状态、驾驶疲劳状态、烟雾现象等各类信息。 三．物联网无线传感（ZigBee）感知系统 ZigBee是一种新兴的短距离、低功耗、低数据速率、低成本、低复杂度的无线网络技术。ZigBee在整个协议栈中处于网络层的位置，其下是由IEEE 802.15.4规范实现PHY（物理层）和MAC（媒体访问控制层），对上ZigBee提供了应用层接口。 ZigBee可以组成星形、网状、树形的网络拓扑，可用于无线传感器网络（WSN）的组网以及其他无线应用。ZigBee工作于2.4 GHz的免执照频段，可以容纳高达65 000个节点。这些节点的功耗很低，单靠2节5号电池就可以维持工作6～24个月。除此之外，它还具有很高的可靠性和安全性。这些优点使基于ZigBee的WSN广泛应用于工业控制、消费性电子设备、汽车自动化、家庭和楼宇自动化、医用设备控制等。 ZigBee的基础是IEEE802.15.4，这是IEEE无线个人区域网工作组的一项标准，被称作IEEE802.15.4(ZigBee)技术标准。ZigBee不仅只是802.15.4的名字。IEEE仅处理低级MAC
北京邮电大学 实验报告 实验题目：cmos模拟集成电路实验 姓名：何明枢 班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可 日期：2016 年 1 月16 日星期六
目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)
实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、实验电路图
实验一：CMOS反相器的版图设计 一、实验目的 1、创建CMOS反相器的电路原理图(Schematic)、电气符号(symbol)以及版图(layout); 2、利用’gpdk090’工艺库实例化MOS管； 3、运行设计规则验证(Design Rule Check,DRC)确保版图没有设计规则错误。 二、实验要求 1、打印出完整的CMOS反相器的电路原理图以及版图； 2、打印CMOS反相器的DRC报告。 三、实验工具 Virtuoso 四、实验内容 1、创建CMOS反相器的电路原理图； 2、创建CMOS反相器的电气符号； 3、创建CMOS反相器的版图； 4、对版图进行DRC验证。
1、创建CMOS反相器的电路原理图及电气符号图 首先创建自己的工作目录并将/home/iccad/复制到自己的工作目录下（我的工作目录为/home/iccad/iclab），在工作目录内打开终端并打开virtuoso(命令为icfb &). 在打开的icfb –log中选择tools->Library Manager,再创建自己的库，在当前的对话框上选择File->New->Library,创建自己的库并为自己的库命名（我的命名为lab1），点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择的库，此时Library manager的窗口应如图1所示： 图1 创建好的自己的库以及inv 创建好自己的库之后，就可以开始绘制电路原理图，在Library manager窗口中选中lab1,点击File->New->Cell view,将这个视图命名为inv(CMOS反相器)。需要注意的是Library Name一定是自己的库，View Name是schematic,具体如图2所示： 图2 inv电路原理图的创建窗口 点击OK后弹出schematic editing的对话框，就可以开始绘制反相器的电路原理图(schematic view)。其中nmos(宽为120nm,长为100nm.)与pmos(宽为240nm,长为100nm.)从这个库中添加，vdd与gnd在analogLib这个库中添加，将各个原件用wire连接起来，连接好的反相器电路原理图如图3所示：
题目：反相器分析与设计 姓名：白进宝 学院：微电子与固体电子学院 学号：201722030523 签名：教师签名：
摘要 CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间看，要么PMOS导通，要么NMOS导通，要么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。本次设计的是反相器，通过电路搭建前仿真，实现其功能。然后进行版图设计，提取寄生参数后进项后仿真。 关键词：CMOS、反相器、低功耗、集成电路版图 1、技术指标要求 面积：100um2 速度：大于1GHz 功耗：功耗与电源电压、工作速度、负载等诸多因素有关。 2、电路搭建 工艺库：smic18mmrf 器件参数： 设置NMOS与PMOS宽长比。 电路结构：
如图，电路结构。有两级反相器组成，第二级为负载，因为在实际电路中电路都是带载的。
分别作NMOS和PMOS的直流输出特性曲线，NMOS的阈值电压大约为0.5V左右，PMOS的阈值电压大约为0.6V左右。 3、仿真 （1）进行直流传输特性仿真分析
图一电源电压为5V，图二电源电压为2V。可以看到图二的特性比图一好，这是由于降低的电压，从而使特性变好。继续降低电源电压为1V后，特性更好。但是当降到200mV时，特性反而变差。这是由于当电压降到接近于阈值电压或更低时，管子无法导通，性能变差。 （2）瞬态特性分析 瞬态特性分析，反相器实现非门的功能。
将时间轴拉长，可以看到当输出反向时，存在一个过冲现象，这是由于栅漏电容造成。 （3）工作频率分析 上图为反相器没有带负载的情况下测出的下降时间，下图为带一个反相器测出的下降时间。从而我们可以得出电路的扇出越多，性能越差，所以在数字电路中，我们尽量将扇出控制在4以内。更多的扇出将通过组合电路多级实现。 由图可得上升时间为23.85ps，下降时间为29.25ps。 工作频率＝1/（2×max（上升时间，下降时间））＝17GHz （4）功耗分析
详细讲解cmos反相器的原理及特点 CMOS(cornplementary MOS)由成对的互补p沟道与n沟道MOSFET所组成．CMoS逻辑成为目前集成电路设计最常用技术的缘由，在于其有低功率损耗以及较佳的噪声抑止才干．事实上，由于低功率损耗的需求，目前仅有CMOS技术被运用于ULSI 的制造． CMOS反相器 如图6. 28所示，CMOS反相器为CMOS逻辑电路的基本单元．在CMOS反相器中，p 与n沟道晶体管的栅极衔接在一同，并作为此反相器的输入端，而此二晶体管的漏极也连接在一同，并作为反相器的输出端.n沟道MOSFET的源极与衬底接点均接地，而p沟道MOSFET的源极与衬底则衔接至电源供应端(VDD)，需留意的是p沟道与n沟道MOSFET 均为增强型晶体管，当输入电压为低电压时（即vin=O，VGsn=o｜VTp｜（VGSp与VTp 为负值），所以p沟道MOSFET．为导通态， 因此，输出端经过p沟道MOSFET充电至VDD，当输入电压逐渐升高，使栅极电压等于VDD时，由于VGSn＝VDD>VTn，所以n沟道MOSFET将被导通，而由于｜VGSp ｜≈O 欲更深化天文解CMOS反相器的工作，可先画出晶体管的输出特性，如图6.29所示，其中显现Ip以及In为输出电压（V out）函数．Ip为p沟道MOSFET由源极（衔接至VDD）流向漏极（输出端）的电流；In为n沟道MOSFET由漏极（输出端）流向源极（衔接至接地端） 的电流．需留意的是在固定V out下，增加输入电压(vin)将会增加In而减少Ip，但是在稳态时，In应与Ip相同，关于给定一个Vin可由In(Vin)与Ip(Vin)的截距，计算出相对应的V out如图6. 29所示．如图6.30所示的Vin-V out曲线称为CMOS反相器的传输曲线． CMOS反相器的一个重要的特性是，当输出处于逻辑稳态（即V out=或VDD）时，仅有一个晶体管导通，因此由电源供应处流到地端的电流非常小，且相当于器件关闭时的漏电流．事实上，只需在两个器件暂时导通时的极短暂态时间内才会有大电流流过，因此与
模拟CMOS集成电路设计课程设计报告 --------二级运算放大器的设计信息科学技术学院电子与科学技术系
一、概述： 运算放大器是一个能将两个输入电压之差放大并输出的集成电路。运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。它是许多模拟系统和混合信号系统中的重要组成部分。 它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。 二、设计任务： 设计一个二级运算放大器，使其满足下列设计指标： 工艺Smic40nm 电源电压 1.1v 负载100fF电容 增益20dB 至少40dB 3dB带宽20MHz 输入小信号幅度5uV 共模电平自己选取 输出共模电平自己选取 电路结构两级放大器 相位裕度60~70度 功耗无要求 三、电路分析： 1.电路结构：
最基本的二级运算放大器如下图所示，主要包括四部分：第一级放大电路、第二级放大电路、偏置电路和相位补偿电路。 2.电路描述： 输入级放大电路由PM2、PM0、PM1和NM0、NM1组成。PM0和PM1构成差分输入对，使用差分对可以有效地抑制共模信号干扰；NM0和NM1构成电流镜作为有源负载；PM2作为恒流源为放大器第一级提供恒定的偏置电流。 第二级放大电路由NM2和PM3构成。NM2为共源放大器；
PM3为恒流源作负载。 相位补偿电路由电阻R0和电容C0构成，跨接在第二级输入输出之间，构成RC米勒补偿。 此外从电流电压转换角度来看，PM0和PM1为第一级差分跨导级，将差分输入电压转换为差分电流。NM0和NM1为第一级负载，将差模电流恢复为差模电压。NM2为第二级跨导级，将差分电压信号转换为电流，而PM3再次将电流信号转换成电压信号输出。 偏置电压由V0和V2给出。 3.静态特性 对第一级放大电路： 构成差分对的PM0和PM1完全对称，故有 G m1=g mp0=g mp1 (1) 第一级输出电阻 R out1=r op1||r on1 (2) 则第一级电压增益 A1=G m1Rout1=g mp0,1(r op1||r on1) (3) 对第二级放大电路： 电压增益 A2=G m2R out2= -g mn2(r on2||r op3) (4) 故总的直流开环电压增益 A0=A1A2= -g mp0,1g mn2(r op1||r on1)(r on2||r op3) (5)
课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. *
*
* * WARNING: Layers with Unassigned FRINGE Capacitance. * * * CMOS反相器 由本书模拟部分已知,MOSFET有P沟道与N沟道两种,每种中又有耗尽型与增强型两类。由N沟道与P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。 下图表示CMOS反相器电路,由两只增强型MOSFET组成,其中一个为N沟道结构,另一个为P沟道结构。为了电路能正常工作,要求电源电压V DD 大于两个管子的开启电压的绝对值之与,即 V DD＞(V TN＋|V TP|) 。 1、工作原理 首先考虑两种极限情况:当v I处于逻辑0时,相应的电压近似为0V;而当v I处于逻辑1时,相应的电压近似为V DD。假设在两种情况下N沟道管T N 为工作管P沟道管T P为负载管。但就是,由于电路就是互补对称的,这种假设可以就是任意的,相反的情况亦将导致相同的结果。 下图分析了当v I=V DD时的工作情况。在TN的输出特性i D—v DS(v GSN＝V DD)(注意v DSN=v O)上,叠加一条负载线,它就是负载管T P在v SGP=0V时的输出特性i D－v SD。由于v SGP＜V T(V TN=|V TP|=V T),负载曲线几乎就是一条与横轴重合的水平线。两条曲线的交点即工作点。显然,这时的输出电压 v OL≈0V(典型值＜10mV ,而通过两管的电流接近于零。这就就是说,电路的功耗很小(微瓦量级) 下图分析了另一种极限情况,此时对应于v I＝0V。此时工作管T N在v GSN ＝0的情况下运用,其输出特性i D－v DS几乎与横轴重合,负载曲线就是负载管T P在v sGP＝V DD时的输出特性i D－v DS。由图可知,工作点决定了V O＝ V OH≈V DD;通过两器件的电流接近零值。可见上述两种极限情况下的功耗都很低。 由此可知,基本CMOS反相器近似于一理想的逻辑单元,其输出电压接近于零或+V DD,而功耗几乎为零。 2、传输特性 下图为CMOS反相器的传输特性图。图中V DD=10V,V TN=|V TP|=V T= 2V。由于V DD＞(V TN＋|V TP|),因此,当V DD-|V TP|>vI>V TN时,T N与T P两管同时导通。考虑到电路就是互补对称的,一器件可将另一器件视为它的漏极负载。还应注意到,器件在放大区(饱与区)呈现恒流特性,两器件之一可当作高阻值的负载。因此,在过渡区域,传输特性变化比较急剧。两管在V I=V DD/2处转换状态。 3、工作速度 CMOS反相器在电容负载情况下,它的开通时间与关闭时间就是相等的,这就是因为电路具有互补对称的性质。下图表示当v I=0V时,T N截止,T P导 CMOS数字集成电路设计课程设计报告 学院：****** 专业：****** 班级：****** 姓名：Wang Ke qin 指导老师：****** 学号：****** 日期：2012-5-30 目录 一、设计要求 (1) 二、设计思路 (1) 三、电路设计与验证 (2) (一)1位全加器的电路设计与验证 (2) 1)原理图设计 (2) 2)生成符号图 (2) 3)建立测试激励源 (2) 4)测试电路 (3) 5)波形仿真 (4) (二)4位全加器的电路设计与验证 (4) 1)原理图设计 (4) 2)生成符号图 (5) 3)建立测试激励源 (5) 4)测试电路 (6) 5)波形仿真 (6) (三)8位全加器的电路设计与验证 (7) 1)原理图设计 (7) 2)生成符号图 (7) 3)测试激励源 (8) 4)测试电路 (8) 5)波形仿真 (9) 6)电路参数 (11) 四、版图设计与验证 (13) (一)1位全加器的版图设计与验证 (13) 1)1位全加器的版图设计 (13) 2)1位全加器的DRC规则验证 (14) 3)1位全加器的LVS验证 (14) 4)错误及解决办法 (14) (二)4位全加器的版图设计与验证 (15) 1)4位全加器的版图设计 (15) 2)4位全加器的DRC规则验证 (16) 3)4位全加器的LVS验证 (16) 4)错误及解决办法 (16) (三)8位全加器的版图设计与验证 (17) 1)8位全加器的版图设计 (17) 2)8位全加器的DRC规则验证 (17) 3)8位全加器的LVS验证 (18) 4)错误及解决办法 (18) 五、设计总结 (18) 集成电路版图设计 实验报告 学院：电气与控制工程学院班级: XXXXＸXXXXX 学号：ＸXＸXＸＸXX 姓名：XXXX 完成日期：２015年1月22日 一、实验要求 1、掌握Lｉnux常用命令（cd、lｓ、ｐwｄ等)。 （1)ｃd命令。用于切换子目录。输入cd并在后面跟一个路径名,就可以直接进入到另一个子目录中；cｄ..返回根目录;cd返回主目录。（2）ｌｓ命令。用于列出当前子目录下所有内容清单。 (3)pwｄ命令。用于显示当前所在位置。 2、掌握集成电路设计流程。 模拟集成电路设计的一般过程： (1)电路设计。依据电路功能完成电路的设计。 （２)前仿真。电路功能的仿真，包括功耗,电流，电压，温度,压摆幅,输入输出特性等参数的仿真。 （3)版图设计(Ｌａｙｏut)。依据所设计的电路画版图。一般使用Cadencｅ软件。 （4)后仿真。对所画的版图进行仿真,并与前仿真比较，若达不到要求需修改或重新设计版图。 （5）后续处理。将版图文件生成GDＳIＩ文件交予Fｏundry流片。 3、掌握Caｄence软件的使用 （1）使用Ｃadence SchemａｔicＥdiｔoｒ绘制原理图。 （2）由Schematｉc产生symboｌ。 （3）在测试电路中使用AnａloｇEnｖirｏnｍent工具进行功能测试。 （4）使用Cａｄence Ｌａyout Editoｒ根据原理图绘制相应版图,以 0.6umCＭOS设计规则为准。 （5）对所设计的版图进行DRC验证，查错并修改。 以PMOS为例，部分设计规则如下:(uｍ) Ｎ-Wｅｌl包含P+Actｉｖe的宽度:１.8 MOＳ管沟道最小宽度:０．７5最小长度：0.6 Ａctivｅ区伸出栅极Pｌoｙ的最小延伸长度:0．5 Conｔaｃｔ最小尺寸：0．6＊０.６ Coｎｔact与Contａｃｔ之间的最小间距:０.7 Ａctｉve包最小尺寸Cｏntact的最小宽度：0.4 非最小尺寸Cｏntac ｔ的最小宽度：0．6 Actｉve上的Contａｃｔ距栅极Poly1的最小距离:0.6 Metal1包最小尺寸的Contact:０.3 Mｅｔal１与Metａl１之间的最小间距:0.8 模拟CMOS集成电路实验报告 专业： 班级： 姓名： 学号： 实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验要求 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、原理图 2、幅频特性曲线 3、相频特性曲线 四、实验结果分析 器件参数： NMOS管的宽长比为10，栅源之间所接电容1pF，Rd=10K。 实验结果： 输入交流电源电压为1V，所得增益为12dB。 由仿真结果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB 可见，实际增益大于理论增益。 补充：电阻改为1k后 实验二:差分放大器设计 一、实验目的 1.掌握差分放大器的设计方法； 2.掌握差分放大器的调试与性能指标的测试方法。 二、实验要求 1. 确定放大电路；2.确定静态工作点Q ； 3.确定电路其他参数。 4.电压放大倍数大于20dB ，尽量增大GBW ，设计差分放大器； 5.对所设计电路调试； 6.对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。 三、实验原理 平衡态下的小信号差动电压增益A V 为： β1= β2= β=μn C OX (W/L) 四、实验结果 W/L R 5 10 20 30 20K 14.3dB 15.6dB 16.8dB 17.3dB 30K 16.8dB 19dB 20.2dB 20.8dB 40K 20.1dB 20.9dB 21.7dB 22.4dB R 的增加，增益也增加。但从仿真特性曲线我们可以知道，这会限制带宽的特性，W/L 增大时，带宽会下降。为保证带宽， 选取W/L=5，R=40K 的情况下的数值，带宽约为1.18G ，可以符合系统的功能特性，实验结果见下图。 SS V SS D D I A =βI R =2β()R 2 实验二 CMOS 、TTL 逻辑门电路测试 一、实验目的 1、掌握CMOS 、TTL 逻辑门电路特性测试的方法。 2、掌握CMOS 、TTL 逻辑门电路的主要技术指标。 3、比较CMOS 门和TTL 门的特点。 二、实验仪器及器件 1、双踪示波器、数字万用表、实验箱 2、实验用元器件：① 74LS00 1片 ② CD4001B 1片 三、实验内容及结果分析 1．CD4069逻辑电平测试及功能测试 本实验采用CD4069芯片，分别选择电源电压V dd = 5V 和V dd = 12V 验证其逻辑功能。根据CMOS 芯片的特性参数，在输入端A 加不同的逻辑电平V A ．用电压表测出相应输出端的逻辑电平Vo ．记录测试结果，并根据测试结果列成真值表，写出逻辑表达式，验证其逻辑功能。 表 1.1A 表1.1B 表1.1 输入 输出 V DD =5V V DD =12V 输入 输出 A O V A /V V O /V V A /V V O /V A O 0 1 0.000 5.053 0.000 11.94 0 1 1 5，067 0.020 11.99 0.101 1 逻辑表达式：L A = 2． CD4069电压传输特性 按图3.1所示接线。令芯片的电源电压V dd = 10V 。调节电位器Rw 的阻值．使V I 在+0～+10V 变化，观察输出电压的变化，指出ViL 、ViH 、VoL 、VoH 、转折点输入电平Vth 、抗干扰容限。 表1.2 V I /V 0.006 0.375 1.115 2.022 3.105 4.021 5.001 5.251 5.439 5.63 V O /V 9.96 9.96 9.96 9.93 9.66 9.20 8.20 7.70 7.03 5.387 V I /V 5.808 6.08 6.69 7.24 7.64 8.13 8.64 9.00 9.27 9.97 V O /V 2.729 1.751 1.1011 0.647 0.460 0.293 0.167 0.110 0.083 0.066 V IL =2.022V V OL =0.066V V IH =8.13V V OH =9.96V V th =5.63V 输入高电平的噪声容限 (min)(min)9.968.13 1.83NH OH IH V V V V V V =-=-= 输出低电平的噪声容限 (max)(max) 2.0220.066 1.956NL IL OL V V V V V V =-=-= 3．74LS00逻辑电平测试及功能测试 TTL 集成电路电源电压V cc = 5V 。本实验采用TTL 逻辑门电路74LS00芯片，根据TTL 芯片的特性参数，在输入端A 、B 加不同的逻辑电平V A 、V B ．用电压表测出相应输出端的逻辑电平Vo ．记录测试结果，并根据测试结果列成真值表，写出逻辑表达式，验证其逻辑功能。 表1.3A 表1.3B 表1.3 A B O V A /V V B /V V O /V A B O CMOS模拟集成电路设计导论实验报告 PB05203094 2系赵占祥 一．实验题目 请设计一个运放，参数要求为： 增益：60-80dB 0dB带宽：200Mhz 相位裕度：60 负载：1p 功耗：15mw 二．实验目的 学习使用Cadence电路设计工具Virtuoso，从电路图的绘制及仿真，到版图绘制及仿真、验证。 三．实验步骤 1.原理 我先设计了一个标准两级运放，电路图为 1 该运放包括三部分： a)差分输入增益级 包括差分输入对管NM0，NM1和有源电流镜负载PM1，PM4。 2 差分结构对环境噪声有很强的抗干扰能力，另外增大了可得到的的最大输出电压摆幅。还有其他一些优势。 使用电流镜做有缘负载有三个好处： 1）在相对的、比较小的面积中，有缘负载可以得到比较大的输出阻 抗。 2）电流镜将差分输入信号转换为单端输出信号。 3）有助于共模抑制比CMRR的提高。 b)源跟随器 为PM3和NM4。 从NM0漏极输出的信号输入到这一级，并通过PM3放大，NM4是PM3的有源器件负载。 源跟随器有较大的输入阻抗，可以显著提高第一级放大的增益，减小信号电平损失，起到电压缓冲器的作用。 c)偏置电路 包括PM2，PM0，NM2，NM3。 几个管子构成了几何比例电流源，通过其宽长比来得到合适的电流值。 NM3漏极电流为差分对提供电流源。 电容C0是为了保证电路有足够的相位裕度，保证闭环负反馈系统的稳定而采用的密勒补偿结构。 2.仿真过程 1）设计并绘制电路图和测试电路图 在Virtuoso Schematic Editing中绘制电路图如下（先未加电容）： 3 模拟CMOS集成电路报告 实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验要求 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、电路图 1K电路图 10k电路图 2、幅频特性曲线1k 10k 四、实验结果分析 1k 器件参数：NMOS管的宽长比为10，栅源之间所接电容1pF，Rd=1K。 实验结果：输入交流电源电压为1.2V，所得增益为12dB。 由仿真结果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB 可见，实际增益大于理论增益 2k 器件参数：NMOS管的宽长比为10，栅源之间所接电容1pF，Rd=10K。 实验结果：输入交流电源电压为1V，所得增益为12dB。 由仿真结果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB 可见，实际增益大于理论增益 实验二:差分放大器设计 一、实验目的 1.掌握差分放大器的设计方法； 2.掌握差分放大器的调试与性能指标的测试方法。 二、实验要求 1.确定放大电路； 2.确定静态工作点Q； 3.确定电路其他参数。 4.电压放大倍数大于20dB，尽量增大GBW，设计差分放大器； 5.对所设计电路调试； 6.对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。 三、设计原理CMOS反相器
CMOS数字集成电路设计_八位加法器实验报告
集成电路版图设计-反相器-传输门
北邮模拟CMOS集成电路实验报告
CMOS、TTL逻辑门电路测试 实验报告(有数据)
CMOS模拟集成电路设计导论实验报告
CMOS实验报告
相关主题
文本预览