《计算机组成原理与汇编语言》课后习题及作业答案
王建东2006年9月
第一章习题参考答案
1、什么是存储程序工作方式？
（P.2.）
答：(1) 事先编制程序
(2) 实现存储程序
(3) 自动、连续地执行程序
2、采用数字化方法表示信息有哪些优点？
（P.5.）
答：(1) 抗干扰能力强，可靠性高
(2) 在表示数值时，可以获得很宽的表示范围以及很高的精度。
(3) 数字化的信息可以存储，信息传送也比较容易实现。
(4) 可表示的信息类型与范围及其广泛，几乎没有限制。
(5) 能用逻辑代数等数字逻辑技术进行信息处理，着就形成了计算机硬件设计的基础。
3、如果有7X9点阵显示出字符A的图像，请用9个七位二进制代码表示A的点阵信息。
0000000
0001000
0010100
0100010
0111110
0100010
0100010
0100010
0000000
4、数字计算机的主要特点是什么？（P.16.）
答：(1) 能在程序控制下自动连续地工作
(2) 运算速度快
(3) 运算精度高
(4) 具有很强的信息存储能力
(5) 通用性强,应用领域极其广泛
5、衡量计算机的基本指标有哪些？（P.17.）
答：（1）基本字长
（2）数据通路宽度
（3）运算速度
(4) 主存储器容量
(5) 外存容量
(6) 配置的外围设备及其性能
(7) 系统软件配置
6、举出一种实际计算机，列举出各部件、设备的技术性能及常配置的软件？
略
7、软件系统一般包含哪些部分？列举你熟悉的三种系统软件。
（P.9.）
答：系统软件是一组使计算机良好运行而编制的基础软件。它包括：
（1）操作系统如：Windows 2000，Linux，Unix
（2）编译程序、解释程序如：C++编译程序，Peal解释程序
（3）各种软件平台如：数据库管理系统
8、对源程序的处理有哪两种基本方式？
（P.11.）
答：对源程序的处理有解释和编译两种类型。
解释方式是边解释边执行。如：BASIC 它的优点是支持人机对话方式的程序设计，可以边执行边修改；所需要的主存空间较小。但这种方式执行速度较慢，不能解释那些前后关联较多，较难理解的程序设计语言。
编译方式是将源程序全部翻译成机器语言的指令序列，称为目标程序（目标代码）。执行时，计算机将直接执行目标程序，不再需要源程序与翻译程序。在执行程序时，所需主存小，执行速度也较快。
第二章习题参考答案
1、将二进制数 ( 101010.01 )2 转换为十进制数及BCD码
（P.25.）
答：( 101010.01 )2 = 1x25+1x23+1x21+1x2-2 = ( 42.25 )10
= ( 01000010.00100101 ) BCD
2、将八进制数 ( 37.2 )8 转换为十进制数及BCD码
（P.25.）
答：( 37.2 )8 = 3x81+7x80+2x8-1 = ( 31.25 )10
= ( 00110001.00100101 ) BCD
3、将十六进制数 ( AC.E )16 转换为十进制数及BCD码
（P.25.）
答：( AC.E )16 = 10x161+12x160+14x16-1 = ( 172.875 )10
= (000101110010.100001110101 ) BCD
4、将十进制数 (75.34 )10 转换为二进制数及八进制数、十六进制数
（P.25.）
答：( 73.34)10 = (1001001.010101011)2
= (111.253 ) 8
= (49. 55) 16
5、将十进制数 ( 13/128 )10 转换为二进制数
（P.25.）
答：( 13/128 )10 = ( 1101/10000000 )2 = ( 1101/27 )2
= (0.0001101 ) 2
6、分别写出下列各二进制数的原码、补码、字长（含一位数符）为8位
（P30.）
答：（1）0 原码=00000000 补码=00000000
（2）-0 原码=10000000 补码= 无
（3）0.1010 原码=01010000 补码= 01010000
（4）-0.1010 原码=11010000 补码= 10110000
（5）1010 原码=00001010 补码= 00001010
（6）-1010 原码=10001010 补码= 11110110
7、若X补= 0.1010，则X原、真值等于什么？
（P.33.）
答：X补= 0.1010 ，X原= 0.1010，真值= +0.1010
8、若X补= 1.1010，则X原、真值等于什么？
（P.33.）
答：X补= 1.1010 ，X原= 1.0110，真值= -0.0110
9、某定点小数字长16位，含1位符号，原码表示，分别写出下列典型值的二进制代码与十进制真值。
（P.35.）
答：真值代码
非零最小正数 +2-15 0000000000000001
最大正数 1-2-15 0111111111111111
绝对值最小负数 -2-15 1000000000000001
绝对值最大负数 -(1-2-15 ) 1111111111111111
10、某定点小数字长16位，含1位符号，补码表示，分别写出下列典型值的二进制代码与十进制真值。
（P.35.）
答：真值代码
非零最小正数 +2-15 0000000000000001
最大正数 1-2-15 0111111111111111
绝对值最小负数 -2-15 1111111111111111
绝对值最大负数 -1 1000000000000000
11、某浮点数字长16位，其中阶码6位，含1位阶符，补码表示，以2为底；尾数10位（含1位数符），补码表示，规格化。分别写出下列各典型值的二进制代码与十进制真值。
（P.37. m=5, n=9）
答：代码真值
非零最小正数 100000,0.100000000 略
最大正数 011111,0.111111111 略
绝对值最小负数 100000,1.100000000 略
绝对值最大负数 011111,1.000000000 略
12、若采用图2-2IEEE754短浮点数格式，请将十进制数37.25写成浮点数，列出其二进制代码序列。
（P.37. ）
答： (37.25)10=(100101.01)2 = (0.10010101 x 2110)2
00000011010010101000000000000000
13、简化地址结构的基本途径是什么？
（P.42. ）
答：采用隐地址（隐含约定）可以简化指令地址结构，即减少指令中的显地址数。
14、减少指令中一个地址码位数的方法是什么？
（P.46. ）
答：采用寄存器寻址方式、寄存器间址方式可以使指令中为给出一个地址所需的位数减少。
15、某主存部分单元的地址码与存储内容对应关系如下：
地址码存储内容
1000H A307H
1001H 0B3FH
1002H 1200H
1003H F03CH
1004H D024H
（1）若采用寄存器间址方式读取操作数，指定R0的内容为1002H则操作数是多少？
（2）若采用自增型寄存器间址方式（R0）+，R0内容为1000H，则操作数是多少，指令执行完后，R0内容是什么？
（3）若采用自增减型寄存器间址方式 -（R1），R1内容为1003H，则操作数是多少，指令执行完后，R1内容是什么？
（4）若采用变址寻址方式，X（R2），指令中给出形式地址d=3H，变址寄存器R2内容为1000H，则操作数是多少？
（P.47. ）
答：（1）操作数为1200H
（2）操作数为A307H,R0=1001H
（3）操作数为1200H,R1=1002H
（4）操作数为F03CH
16、对I/O设备的编址方法有哪几种？请稍作解释。
（P.52. ）
答：I/O设备的编址方法有两类
（1）外围设备单独编址
为每台设备分配一个设备码。或为I/O接口中的有关寄存器分配I/O端口地址，。（2）外围设备统一编址
将I/O接口中的有关寄存器与主存单元统一编址，为它们分配统一的总线地址。
17、对I/O指令的设置方法有哪几种？请稍作解释。
（P.52. ）
答：常见I/O指令的设置方法：
（1）设置专用的I/O指令
（2）用通用的数据传送指令实现I/O操作
（3）通过I/O处理器或处理机控制I/O操作
第三章习题参考答案
1、试说明串行进位和并行进位方式的不同之处。
（P.61.）
答：
串行进位中进位是逐级形成的，每一级的进位直接依赖于前一级的进位，延迟时间较长，但节省器件，成本低。
并行进位中，各位进位信号都有独自的进位形成逻辑，每位进位信号的产生时间都相同，与低位进位无关，可有效地减少进位延迟时间。但这是以增加逻辑线路为代价的。
2、用74181和74182芯片构成一个64位的ALU，采用分级分组并行进位链。画出逻辑框图，并注明输入、输出等。
参考（P.63. 图3-6）
答：P.63. 图3-6 画出了一个16位的并行进位ALU结构（每个74181芯片处理4位，16位需要4片74181芯片，组间用1片74182芯片产生组间并行进位。）
64位ALU，可采用4组图3-6 的结构，每组处理16位，再用1片74182，处理组间进位。
3、用变形补码计算[X]补+[Y]补，并指出是否溢出，说明是正溢还是负溢。
（P.66.）
答：
（1）[X]补=00,110011 [Y]补=00,101101
[X]补+[Y]补= 01,100000，正溢出
（2）[X]补=00,010110 [Y]补=00,100101
[X]补+[Y]补= 00,111011 无溢出
（3）[X]补=00,1110011 [Y]补=11,101101
[X]补+[Y]补= 11,100000，无溢出
（4）[X]补=11,001101 [Y]补=11,010011
[X]补+[Y]补= 10,100000，负溢出
4、用变形补码计算[X]补-[Y]补，并指出是否溢出。
（P.64. P.66. ）
答：
（1）[X]补=00,110011 [Y]补=00,101101 [-Y]补=11,010011
[X]补- [Y]补= [X]补+[-Y]补= 00,000110
（2）[X]补=00,110011 [Y]补=11,010011 [-Y]补=00,101101
[X]补- [Y]补= [X]补+[-Y]补= 01,100000
（3）[X]补=00,100011 [Y]补=00,110100 [-Y]补=11,001100
[X]补- [Y]补= [X]补+[-Y]补= 11,101111
（4）[X]补=11,101010 [Y]补=11,110111 [-Y]补=00,110111
[X]补- [Y]补= [X]补+[-Y]补= 11,110011
5、设两个浮点数X=2-011x 0.1101112，Y=2-010x （-0.101001）2，其浮点格式为：阶码4位，尾数8位，且均用双符号位补码表示。试按浮点加减运算规则计算[X]补+[Y]补和[X]补-[Y]补
（P.70.）
答：按照浮点格式：阶码4位，尾数8位，且均用双符号位补码表示
阶码尾数
[X]浮= 1101 ; 00.110111
[Y]浮= 1110 ; 11.010111
执行[X]补+[Y]补的过程：
（1）对阶
求阶差 [Ex]补= 1101 [Ey]补=1110 [-Ey]补=0010
[△E] = [Ex]补- [Ey]补 = [Ex]补+ [-Ey]补=1101 + 0010 = 1111
[△E] = -1 表明X 的阶码较小，按对阶规则，将X 尾数右移一位，其阶码加1，得：[X]浮= 1110 ; 00. 0110111 按舍0入1的原则
[X]浮= 1110 ; 00. 011100
（2）尾数求和
00.011100+11.010111=11.110011
3 规格化及判溢出
尾数不是规格化的数，需要左移2位，规格化，11.110011 -> 11.001100
阶码减2 : 1100
[X]补+[Y]补=1100; 11.001100
溢出问题: -4≤ E ≤3 而Ex+y=-4未溢出
4 不用舍入
由于是左规，结果不需要舍入。 [X]补+[Y]补=1100；11.001100
=2-100 x （0.110111）2
执行[X]补-[Y]补的过程：
（1）对阶
求阶差 [Ex]补= 1101 [Ey]补=1110 [-Ey]补=0010
[△E] = [E x]补- [Ey]补 = [Ex]补+ [-Ey]补=1101 + 0010 = 1111
[△E] = -1 表明X 的阶码较小，按对阶规则，将X 尾数右移一位，其阶码加1，得： [X]浮= 1110 ; 00. 0110111 按舍0入1的原则
[X]浮= 1110 ; 00. 011100
（2）尾数相减
[Mx]补= 00.011100 [My]补=11.010111 [-My]补=00.101001
[Mx]补- [My]补 = [Mx]补+ [-My]补=00.011100 + 00.101001 = 01.000101
3 规格化及判溢出
溢出问题: 尾数数符为01，发生正溢出，结果不正确。
6、用无符号数一位乘法计算X * Y，写出规范的运算过程。
（P.74. ）（绿色数字代表部分积，紫色代表部分积进位，红色是被乘数，褐色是乘数）
答：
（1）X=1001 Y=1101
B（被乘数）1001
C a A （部分积）C（乘数）
0 0000 1101
0 00001101
+B 1001
C0= 0 1001
0100 1110
+0 0000
C0= 0 0100
0010 0111
+B 1001
C0= 0 1011
0101 1011
+B 1001
C0= 0 1110
0111 0101
X * Y =01110101
（2）X=1101 Y=1111
B（被乘数）1101
C a A （部分积）C（乘数）
0 0000 1111
0 00001111
+B 1101
C0= 0 1101
0110 1111
+B 1101
C0= 1 0011
1001 1111
+B 1101
C0= 1 0110
1011 0111
+B 1101
C0= 1 1000
11000011 X * Y =11000011
（3）X=1010 Y=1001
B（被乘数）1010
C a A （部分积）C（乘数）
0 0000 1001
0 00001001
+B 1010
C0= 0 1010
0101 0100
+0 0000
C0= 0 0101
0010 1010
+0 0000
C0= 0 0010
0001 0101
+B 1010
C0= 0 1011
0101 1010
X * Y =01011010
7、用无符号数不恢复余数法求X÷Y，写出运算过程，分别给出求得的尚和余数。（P.76. ）
答：（红色是被除数，褐色是除数）
（1）X=00101001 Y=1011
B（除数） 01011 [-B]补=10101
A （被除数高位） C（被除数低位）
000101001初始状态
<- 00101 0010 A、C左移一位
+） -B 10101 减除数
A<0 11010 0010 A<0,商0,下步左移后+B <- 10100 0100A、C左移一位
+） +B 01011 加除数
A<0 11111 0100 A<0,商0,下步左移后+B
<- 11110 1000A、C左移一位
+） +B 01011 加除数
A>0 01001 1001 A>0,商1,下步左移后-B
<- 100110010A、C左移一位
+） -B 10101 减除数
A>0 01000 0011 A>0,商1
余数商
X÷Y=0011 余1000
（2）X=00110110 Y=1111
B（除数） 01111 [-B]补=10001
A （被除数高位） C（被除数低位）
000110110初始状态
<- 00110 1100 A、C左移一位
+） -B 10001 减除数
A<0 10111 1100 A<0,商0,下步左移后+B <- 01111 1000A、C左移一位
+） +B 01111 加除数
A<0 11110 1000 A<0,商0,下步左移后+B
<- 11101 0000A、C左移一位
+） +B 01111 加除数
A>0 01100 0001 A>0,商1,下步左移后-B
<- 110000010A、C左移一位
+） -B 10001 减除数
A>0 01001 0011 A>0,商1
余数商
X÷Y=0011 余1001
（3）X=01011010 Y=1001
B（除数） 01001 [-B]补=10111
A （被除数高位） C（被除数低位）
001011010初始状态
<- 01011 0100 A、C左移一位
+） -B 10111 减除数
A>0 00010 0101 A>0,商1,下步左移后-B
<- 00100 1010A、C左移一位
+） -B 10111 减除数
A<0 11011 1010 A<0,商0,下步左移后+B
<- 10111 0100A、C左移一位
+） +B 01001 加除数
A>0 00000 0101 A>0,商1, 下步左移
<- 00000 1010 A、C左移一位，
余数商（因为余数为0，商补0）
X÷Y=1010 余0000
8、简要解释下列名词术语：
答：
微命令：（p.81.）微操作命令是最基本的控制信号，通常是指直接作用于部件或控制门电路的控制信号，简称微命令。
同步控制方式：（p.84.）同步控制方式是指各项操作由统一的时序信号进行同步控制，，各个微操作必须在规定时间内完成，到达规定时间就自动执行后继的微操作。
指令周期：（p.85.）指令周期是指从取指令、分析指令到执行完该指令所需的时间。不同的指令，其指令周期的长短也可以不同。
机器周期：（p.85.）在组合逻辑控制器中，通常将指令周期划分为几个不同的阶段，每个阶段所需的时间，称为机器周期，又称CPU工作周期或基本周期。（如取指周期、存储器读周期、存储器写周期、等）
时钟周期：（p.86.）将一个机器周期划分为若干相等的时间段，每个时间段内完成一步基本操作。这个时间段用一个电平信号宽度对应，称为节拍或时钟周期。一个机器周期由若干个节拍组成，不同的机器周期，或不同指令中的同一机器周期，包含的节拍数可能不同。
时钟脉冲：（p.86.）在时序系统中由时钟发生器产生时钟脉冲信号，作为时序系统的基本定时信号。
指令流程：（p.94.）指令流程是指令序列的读取与执行过程，即讨论CPU的工作机制。
微指令：（p.105.）若干个微命令的组合，以编码形式存放在控制存储器的一个单元中，控制实现一步操作。
微程序：（p.105.）一系列微指令的有序集合
微周期：（p.105.）通常指从控制存储器中读取一条微指令并执行相应的微操作所需的时间。
直接控制编码：（p.105.）直接控制编码是指微指令的微命令字段中每一位都代表一个微命令。设计微指令时，选用或不选用某个微命令，只要将该微命令的对应位设置成1或0就可以了。因此微命令的产生不需译码。
分段直接编译法：（p.106.）分段直接编译法是在直接编译法基础上，进一步缩短微指令字长的一种编码方法。在这种编译法中，一个字段的含义不仅决定于本字段编码，还兼由其它字段来解释，以便使用较少的信息位表示更多的微命令。
增量方式：（p.108.）在微程序控制器中，可设置一个微程序计数器（μPC），在顺序执行微指令时，后继指令地址由现行微地址（即μPC内容）加上一个增量（通常为1）来形成，遇到转移时，由微指令给出转移微地址，使微程序按新的顺序执行。
断定方式：（p.108.）断定型微地址是指后继微地址可由程序设计者指定，或者根据微指令所规定的测试结果直接决定后继微地址的全部或部分值。
垂直型微指令：（p.109.）微指令较短，微指令的并行操作能力有限，一般一条微指令只能控制数据通路的一二种信息传送操作。
水平型微指令：（p.109.）微指令较长，微指令中的微操作具有高度并行性。特点：执行效率高，灵活性好，微程序条数少，因此广泛应用于速度较快的机器中，但其微指令字较长，复杂程度高，难以实现微程序设计自动化。
9、试说明模型机中下列寄存器的作用：
（P.78.）
答：
通用寄存器：R0、R1、R2、R3 这是一组可编程访问，具有多种功能的寄存器。在指令系统中为这些寄存器分配了编号即寄存器地址，因此可编程指定使用某个寄存器。通用寄存器本身在逻辑上只具有接收信息、存储信息和发送信息的功能。但通过编程与运算部件的配合就可以实现多种功能。
暂存器：暂存器有3个，C，D，Z。可以用来暂存从主存储器读出的数据，这个数据是不能存放在通用寄存器中，否则会破坏其原有的内容。指令系统中没有为暂存器分配编号，因此
程序员不能编程访问它们，因而是透明的。
IR：指令寄存器IR，用来存放当前正在执行的一条指令。当执行一条指令时，应先将指令从主存中读出到IR中。
PC：程序计数器又称为指令计数器或指令指针IP，它的作用是提供指令的地址。PC具有加1计数功能，并可以编程访问。
PS：程序状态字寄存器又称为标志寄存器，用来存放现行程序的运行状态和工作方式，其内容称为程序状态字PWS。
MAR：地址寄存器MAR，用于存放CPU访问主存或I/O接口的地址。
MDR：数据寄存器MDR，用于存放CPU访问主存或I/O接口之间传送的数据。
10、模型机中的脉冲型微命令有哪些？
（P.81）
答：模型机中，各寄存器均采用同步打入脉冲将ALU总线上的数据打入其中。脉冲型微命令有：CP10，CP R1, CP pc, CP IR，CP SP, CP MAR, CP MDR,…
11、何谓组合逻辑控制器？何谓微程序控制器？试比较它们的优缺点。
（P.87. P.102. P.103.）
答：
组合逻辑控制器是用逻辑门电路产生微命令的。每个微命令都需要一组逻辑门电路，根据相应的逻辑条件（如指令的操作码、寻址方式、时序信号等）产生该微命令。组合逻辑控制器一旦制造完成，这些逻辑电路之间的连接关系就固定了，不易改动，所以又称为硬连逻辑控制器。
微程序控制器是采用微程序控制方式来产生微命令。基本思想：（1）将机器指令分解为基本的微命令序列，用二进制代码表示这些微命令，并编成微指令，多条微指令再形成微程序。（2）一条微指令包含的微命令，控制实现一步（一个节拍）操作；若干条微指令组成的一小段微程序解释执行一条机器指令。
组合逻辑控制器其速度主要取决于电路延迟，因此在高速计算机如RISC处理器和巨型机中，常采用这种速度较快的硬连控制方式，但组合逻辑控制器的逻辑形态不规则，设计效率低，检查调试难，一旦制造完成，这些逻辑电路之间的连接关系就固定了，不易改动。
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
计算机组成原理期中测试题参考答案 公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]
五邑大学期中试卷参考答案 学期： 2014 至 2015 学年度 第 1 学期 课程： 计算机组成原理 课程代号： 0800200 使用班级：130801~120802、130803 一、 单项选择题 1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以 D 为中心。 A ．控制器 B ．运算器 C ．存储器 D ．CPU 2. 下列不同进位计数制的数中，最大的数是 B 。 A ．2 B ．8 C ．10 D ．16 3. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本 原理。他就是 D 。 A ．牛顿 B ．爱因斯坦 C ．爱迪生 D ．冯·诺依曼 4. 一个含符号16位的补码机器数的表示范围是（ B ）。 A ．-215-1 ~ +215-1 B ．-215 ~ +215 -1 C ．-216-1 ~ +216-1 D ．-216 ~ +216-1 5. 采用单符号法判定补码加减运算溢出的法则是 C A ．进位是1溢出 B ．进位是0无溢出 C ．符号位与次高位进位状态相同无溢出 D ．符号位与次高位进位状态相异无溢出 6. ___D_____。 A ．未出现错误 B ．最低位出错 C ．出现奇数位错 D ．未出现错误或出现偶数位错 7. 寻址512K ×8 存储器所需最少的地址线（ C ） A ．9 B ．11 C ．19 D ．21 8. 静态RAM 的特点是____C____。 A ．工作时存储内容不变 B ．断电后存储内容不变 C ．不需刷新 D ．不需电源提供电流 9. 主存到cache 的映射不需要替换策略的是（ A ）。
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
一、填空题(每空1 分，共30 分) 1．计算机系统是由一个硬件和软件组成的多层次结构。 2. 随大规模集成电路技术的发展和软件硬化的趋势，现在已经可以将许多复杂、常用的程序制作成固件，从功能上说是软件，从形态上说是硬件。 3．在计算机系统中，数的真值变成机器代码时有原码表示法、 表示法、补码表示法和移码表示法。其中浮点数的阶码主要用采用移码表示，以利于比较两个指数的大小和对阶操作。 4．在计算机系统中，存储器通常采用由高速缓冲存储器、 主存储器、外存储器构成的多级存储器体系结构，CPU能直接访问高速缓冲存储器、 主存储器但不能直接访问外存储器。5．机器字长是指计算机能直接处理的二进制数据的位数，它决定了计算 机的运算精度。 6．形成指令地址的方式，称为A.___指令寻址___方式，有B. __顺序____寻址和C. ___跳跃___寻址。 7．一个较完善的指令系统应当包括数据处理、数据存储、 数据传送、程序控制四大类指令。 8. 对存储器的要求是A. ___容量大___，B. _速度快_____，C. _成本低____。为了解决这三方面的矛盾,计算机采用多级存储体系结构。 9.一台计算机中所有机器指令的集合，称为这台计算机的指令系统，指令格式中通常由操作码字段和地址码字段字段组成。其中__操作码____字段表征指令的特性与功能。 二、单项选择题(在每小题的四个备选答案中，选出一个正确答案，并将正确答案的序号填在题干的括号内) 1.某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是
（ B ）。 A. 64K B. 32K C. 64KB D. 32 KB 2.. 双端口存储器在__B____情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同 3. 寄存器间接寻址方式中，操作数处在__B____。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 4.程序控制类指令的功能是___D___。 A进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序 5.指令系统采用不同寻址方式的目的是___B___。 A 实现存贮程序和程序控制； B 缩短指令长度，扩大寻址空间，提高编程灵活性；。 C 可直接访问外存； D 提供扩展操作码的可能并降低指令译码的难度； 6.如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数__C____。 A 1.11000 B 0.01110 C 1.00010 D0.01010 7.在定点运算器中，无论采用双符号位还是单符号位，必须有_C_____，它一般用______来实现。 A.译码电路与非门 B.编码电路或非门 C.溢出判断电路异或门 D.移位电路与或非门 8.[X]补=1.X1X2X3X4，当满足__A____时，X > -1/2成立。 A.X1=1，X2~X4至少有一个为1 B.X1=1，X2~X4任意 C.X1=0，X2~X4至少有一个为1 D.X1=0，X2~X4任意 9．在定点计算机中，两个原码表示的数相乘，乘积符号的运算规则是( C ) A.用原码表示乘数与被乘数，直接相乘 B.符号位连同绝对值一起相乘 C. 同号相乘为正，异号相乘为负 D.取操作数绝对值相乘，乘积符号与乘数符号相同
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
广东外语外贸大学信息学院计算机系 2004—2005学年第2学期 《计算机组成原理》期末考试试卷A 考卷适用班级：计算机专业03级考试时间：120分钟 班级_______ 学号_____________姓名_________成绩_______ 一、填空题（每空1分，共20分） 1．8位二进制补码表示整数的最小值为__-128____，最大值为__127___。 2．计算机常用的校验码有奇偶校验码、海明校验码、____CRC码_____。 3．一个浮点数，当其补码尾数右移1位时，为使其值不变，阶码应该__加1____。4．ALU的基本逻辑结构是__快速进位__加法器，它比行波进位加法器优越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑运算。 5．采用双符号位的方法进行溢出检测时，若运算结果中两个符号位__不相同__，则表明发生了溢出。 6．要组成容量为4M×8位的存储器，需要__8__片4M×1位的存储器芯片并联，或者需要__4____片1M×8位的存储器芯片串联。 7．一台计算机所具有的各种机器指令的集合称为该计算机的__指令系统__。 8．指令编码中，操作码用来指定__操作的类型__，n位操作码最多可以表示___2n____条指令。 9．CPU中，保存当前正在执行的指令的寄存器为__指令寄存器IR_，保存下一条指令地址的寄存器为_程序计数器PC__，保存CPU访存地址的寄存器为__内存地址寄存器AR__。10．控制器在生成各种控制信号时，必须按照一定的__时序__进行，以便对各种操作实施时间上的控制。 11．微程序控制器的核心部件是存储微程序的__控制存储器____，它一般用_只读存储器_构成。 12．任何指令周期的第一步必定是__取指__周期。 13．异步方式下，总线操作周期时间不固定，通过_握手(就绪/应答)_信号相互联络。14．输入输出操作实现的CPU与I/O设备的数据传输实际上是CPU与__IO设备接口寄存器__之间的数据传输。 二、选择题（每小题1分，共20分） 1．冯·诺曼机工作方式的基本特点是___________。 A．多指令流单数据流B．按地址访问并顺序执行指令 C．堆栈操作D．存储器按内容选择地址 2．主机中能对指令进行译码的器件是_________。 A．ALU B．运算器 C．控制器D．存储器 3．运算器的主要功能是进行_______。 A．逻辑运算B．算术运算
考试班级： 2012级信管1、2、3、4班 # 2012-2013学年第二学期《计算机组成原理》期中试卷 （时间 120分钟） 1. 在机器数_______________中，零的表示形式中惟一的。 A. 原码 B. 补码 C. 补码和移码 D. 原码和反码 2． 某主存地址线有11根，数据线有8根，则该主存的存储空间大小为___________。 A ．8位 B ．88位 C ．8192位 D ．16384位 3． Intel2114为1K 4位的存储器，要组成64KB 的主存储器，需要_______个RAM 芯片。 A ．128 B ．48 C ．32 D ．16 4． 原码加减法是指_________。 A ．操作数用原码表示，连同符号位直接相加减 B ．操作数取绝对值，直接相加减，符号位单独处理 C ．操作数用原码表示，尾数直接相加减，符号位单独处理 D ．操作数用原码表示，根据两数符号决定实际操作，符号位单独处理 5． 设某浮点数共12位。其中阶码含1位阶符共4位，以2为底，补码表示; 尾数含1位 数符共8位，补码表示,规格化，则该浮点数所能表示的最大正数为_____。 A ．27 B ．28 C ．27 -1 D ．28 -1 6． 通用寄存器组属于______的组成部件。 A ．运算器 B ．控制器 C ．存储器 D ．适配器 7．如果X 为负数，由[X]补求[－X]补是将________。 A ．[X]补各值保持不变 B ．[X]补符号位变反，其他各位不变 C ．[X]补除符号位外，各位变反，末位加1 一、单项选择题（每小题1分，共22分，请将正确答案标号写在各题中的空白处）
一、选择题 １、完整得计算机系统应包括运算器、存储器、控制器。 一个完整得计算系统应该就是：硬件系统与软件系统,硬件系统应该包括运算器，控制器,存储器,输入设备与输出设备，软件系统包括系统软件与应用软件、而您给得答案中B与D就是可以排除得，也就就是不能选，A与C两个中A得可能性最大,答案只能选A、 3、冯、诺依曼计算机工作方式得基本特点就是按地址访问并顺序执行指令. 4、移码表示法主要用于表示浮点数中得阶码。 5、动态RAM得刷新就是以行为单位得。 8、在定点运算器中产生溢出得原因就是运算得结果得超出了机器得表示范围。 10、在指令得地址字段中，直接指出操作数本身得寻址方式，称为立即寻址. １1、目前得计算机,从原理上讲指令与数据都以二进制形式存放. 13、计算机问世至今，新型机器不断推陈出新,不管怎样更新，依然保有“存储程序”得概念，最早提出这种概念得就是冯、诺依曼。 1６、在CＰU中,跟踪后继指令地址得寄存器就是程序计数器。 20、系统总线中地址总线得作用就是用于选择指定得存储单元或外设。 ２1、计算机中得主机包含运算器、控制器、存储器。 23、原码一位乘运算，乘积得符号位由两个操作数得符号进行异或运算. ２4、对于真值“0”表示形式唯一得机器数就是移码与补码。 25、若［X］补=0、01０0１10,则［Ｘ]反= 0、0１00110。－-ｘ为正数 26、在CPU中，存放当前执行指令得寄存器就是指令寄存器。 保存当前正在执行得指令得寄存器称为（指令寄存器)。 指示当前正在执行得指令地址得寄存器称为（程序计数器或指令计数器）。 27、下列编码中通常用作字符编码得就是ASCII码。 ASCIＩ ASCIＩ(Ａｍeｒｉcan Ｓtaｎdａrd CodｅfoｒＩnｆorｍaｔiｏｎInteｒchange,美国信息互换标准代码）就是基于拉丁字母得一套电脑编码系统.它主要用于显示现代英语与其她西欧语言。它就是现今最通用得单字节编码系统，并等同于国际标准ＩSO/ＩＥC646。２8、在下列存储器中，半导体存储器可以作为主存储器. 3０、在CPU中跟踪指令后继地址得寄存器就是PＣ。 ３１、EＰＲOM就是指光擦除可编程得只读存储器。