电子技术课程设计
指导书
前言
《EDA设计与应用》课程综合实验是在该课程基础实验上的扩充实验，实验对象为高年级本科生。《EDA设计与应用》课程和该课程的实验安排在同一学期内，使用的是EDA综合实验室新增加的实验开发板和开发软件。但由于学时有限，不可能对该课程涉及到的所有内容都开出相应实验。为了充分利用现有设备并使学生更好地掌握EDA设计技术，提高学生应用系统的设计能力，所以在早期开出的较老的实验基础上，优化一些基础性的实验，同时结合学生所学专业课的知识点和新实验平台的资源，新增加一系列比较有特色的验证性和设计性实验。使学生在EDA实验时，结合本专业，充分掌握电子系统设计辅助工具的使用和EDA 设计地关键技术。本实验指导书包含每个实验的内容说明，实验原理及实验详细步骤，同时在每章中提供参考设计的完整代码或者PCB版图。
1、实验系统简介
本综合实验的硬件系统由PC机和新购置的Altium NB1实验箱构成，软件包括Altium设计平台以及第三方设计工具（包括Altera的QuartusII或Xilinx的ISE，以及仿真软件Modelsim）。Altium集成开发环境Designer 6.0是比较有特色的一个电子系统开发工具，集成了包括电路系统顶层功能设计，原理图设计，PCB 布线及信号分析；兼容多种语言和输入方式的FPGA/CPLD逻辑设计与仿真，嵌入式系统硬、软核设计及汇编或C代码开发；独立IP Core设计等一系列模块。基本整合了完整电路系统设计所需要的工具。同时，能够与第三方开发工具良好的接口匹配，实现更深层次的联合开发与优化。Altium自身提供了很多经过了验证的逻辑功能模块，且完全免费，可以大大减轻开发者的工作量，提高工程设计效率。Altium针对实验教学提供的Nanoboard 开发板，含有大量的硬件资源，可以根据这些资源，设计很多有特及一定难度的实验，使学生充分掌握EDA设计技术。同时，开发者也可以利用该开发板进行一些设计的验证工作。
2、实验目的和内容
实验目的：让学生了解和掌握《EDA设计与应用》课程教学中的知识点，提高学生的实际动手能力和工程设计能力。针对一定应用场合，培养学生进行需求
分析，功能划分及系统规划的能力。
实验内容：
1．汽车尾灯控制设计；
2．可变频率加减计数器的逻辑设计与LCD显示验证；
3．霓虹灯控制器设计；
4. 密码锁设计。
3、课程要求
A.提前预习
1.阅读实验内容。
2.查阅参考资料。
B.认真实验
1.仔细阅读实验步骤。
2.确定使用到的硬件电路及其连接完好。
3.依据流程完成实验。
4.记录实验结果。
C.写好报告
报告内容：目的、原理、逻辑结构、仿真测试结果及实验分步操作结果。
注意：
1，A ltium Designer 软件开发平台是由Protel DXP发展而来，操作上很大部分与Protel DXP相同，故课程设计过程中可以参考Protel DXP的相关资料。
2，A ltium Designer的安装目录下Help文件夹中提供全面的帮助文档，另外，Altium Designer 本身提供了强大的帮助系统（选择Help菜单或者F1键）。3，A ltium Designer支持中文版菜单。在英文菜单的界面下选择：DXP〉Preferences 在弹出的对话框中Localization下面勾选Use localized resources，然后重新启动Altium Designer。
设计课题一：
汽车尾灯控制器设计
一课程设计的目的：
1、能够全面巩固和应用“数字逻辑”课程中所学的基本理论和方法，并初步掌握小型数字系统设计的基本方法；
2、掌握VHDL语言编制小型模块的方法，并采用层次化设计；
3、培养电路设计能力，懂得理论设计与实物实现的有效结合。
二设计课题的要求:
汽车尾部左右侧各4个灯，实现以下四个状态：
A：正常运行，指示灯全灭；
B：左拐弯，左侧4个灯按左循环依次点亮；
C：右拐弯，右侧4个灯按右循环依次点亮；
D：刹车时，8个灯随1HZ脉冲同步闪烁。
三实验原理和原理图：
根据课题汽车尾灯控制器的具体设计要求，可以得出四种状态下对应的输入输出关系，如下表所示：
2位输入控制信号经过解码后产生4种可能的输出，对应汽车尾灯的4种状态。其中在“正常”状态下，左右尾灯均灭，即无输出；“右拐”状态时，启动对应的计数器对输入CLK计数，计数器输出经解码后控制右尾灯按D4-D5-D6-D7方向点亮；“左拐”状态类似于“右拐”状态；“刹车”状态时，通过一个与门允许CLK通过而控制所有灯闪烁。原理图如下：
四具体开发过程：
一．画电路图
1，创建工程。文件〉新〉项目〉
FPGA项目（File〉New〉Project〉
FPGA Project）。在工程栏中将会显
示新建的FPGA 工程名，然后可选
在文件预览中选中改项目后单击鼠
标右键后，在弹出菜单上选择：保
存为。在对话框中为项目重新命名，
其他文件如原理图和VHDL文件
的重新命名操作类似。建议对新建的文件重新命名并保存（系统自动生成文件除外），以便于对项目文件进行管理和操作。在工程栏中选择：文件预览（File View），在工程中将会列出所有属于当前工程的文件。
2，添加原理图。选择：文件〉新〉
原理图（File\New\Schematic），重
命名并保存。左键点中原理图，键
盘上PageUp，PageDown可调整视
图大小。选择：设计〉文档选项〉
标准样式（Design〉Document
Options〉Sheet Options）可调整图纸尺寸大小。
3，放置元件。
（1）首先，打开右侧的器件库
(Library)，选择FPGA Generic.IntLib,
然后在器件列表中选择器件（可参照
附录），例如反向器：找到inv，选中
inv按place inv或双击inv，把鼠标移
到原理图上，单击左键，放置反向器，再单击右键结束放置。照此操作程序放置其他元件。
（2）调整元件放置方向可双击元件，打开元件属性(或者右键选中元件拖动时的候，按Tab键打开元件属性)，在图形（Graphical）区域中进行调整。也可以使用快捷键，选中元件拖动时按X或者Y键选择镜像，按空格键（Space）旋转。
注意课程设计用到的器件基本上可以在FPGA Generic.IntLib中找到，具体请参见指导书附录里的元件库。
本例中用到的元件有：
译码器：D2_4ES，D4_16EB ，计数器：CB4CES，CB4CEB，
总线连接器：J16B_16S ，反向器，与门，或门。
4. 连接元件。
（1）单引脚之间，导线之间可点击Wire按钮，进行连接。
（2）总线端口之间可点击Bus按钮进行连接，注意总线两边端口数应相同。如果两边端口数不相同可以使用连接。
（3）利用总线连接器连接总线（Bus Joiner）。
（4）总线导线之间连接可点击Bus Entry按钮，将放置到总线上，再连接导线，最后对总线和支线命名。本例中总线命名为N[3..0]，支线要连到U14的Q2口上，Q2是与总线的N2对接的，因此，支线命名为N2。
（5）添加输入输出端口,电源及地线。
用导线连接的电源，地线可点击VCC和GND。
用总线连接的电源，地线可点击VCCBus和GNDBus。
系统仿真时需要为原理图添加输入输出端口。点击Port按钮，在原理图上添加输入输出端，并双击打开属性，修改名称和类型。
注意：
1，在为文件，元件，端口和网络等自定义名称时注意不要占用系统已用名称。2，输入口不得悬空，输出口可以悬空，需加上标志忽略语法检查。
3，本例中两个椭圆内的电路可采用同样的方式实现，现选用两种不同的方式仅为做示范讲解。
二．系统仿真
1．从原理图创建
VHDL程序。电路图画好
后保存，选择：设计〉项
目的网表〉VHDL文件，
然后在弹出的对话框中，
钩选“生成多VHDL文件”
和“转换参数为属性”两
项。产生的VHDL文件保
存在系统自动建立的项目
中子文件夹“Generated”
中。
2．创建VHDL测试平台。将上述创建的VHDL文件打开，使其处于当前窗口，选择：设计〉创建VHDL 测试平台。系统自动创建一个VHDTST类型的测试平台文件。
3．填写有关的程序。上述系统自动创建的测试平台文件是一个不完整的文件，需要在STIMULUS0：process中添加输入信号，然后保存。
注意：测试平台程序属于VHDL文件，语法规则完全符合VHDL语言，测试平台的运行方式与VHDL文件一样，多个process之间是并行执行的，各个process内部的语句是顺序执行的。下图所示程序中STIMULUS0：process里面的语句执行到最后“wait；”时候进入无限期等待状态，所以STIMULUS0：process 里面的语句只执行了一次；在CLK：process里面的语句循环执行，产生连续的方波。修改完的测试平台程序如下：
4．进行仿真。在测试平台的当前窗口下选择：仿真〉模拟（Simulator\Simulate）编译文件并进入仿真面板和“编辑仿真信号”（Edit
Simulation Signal）对话框中选择需要观察的管脚信号。然后单击步进运行（Run Simulation For A Time Step）按钮，设定单位步进时间，建议设置为STIMULUS0：process里“wait；”前面所有语句的执行时间，如本例中设为400ns。单击按钮继续往后执行。
通常需要对多种输入组合进行仿真，如本例中有4种状态。可以一次性在仿真测试平台中添加（用wait for语句分段），一次性仿真。也可以每次只仿真一种状态，多次修改测试平台文件，多次仿真。
注意：创建VHDL测试平台需要VHDL语言基础，不可出现语法错误。每次对原理图进行修改保存后，建议重新从原理图创建VHDL程序和创建VHDL 测试平台。
三．下载实验。
在仿真结果正确以后，可以准备下载到实验开发板NanoBoard上运行。下载之前需要了解NanoBoard，可以参考NanoBoard附带的说明书和相关资料。
本例需要的NanoBoard的板上资源有：
1），时钟硬件资源如下图：使用到的是20Mhz的固定参考时钟CLK_REF，或者使用CLK_BRD，可以通过配置CLOCK0~CLOCK2接头得到多种频率。
2），拨动开关输入部分硬件资源：SW开关拨到ON位置为低电平。
3），LED指示灯输出部分硬件资源：NanoBoard板提供8个LED指示灯用于显示输出状态，高电平点亮。
1．修改原理图。系统仿真结果正确后进行下载，需要将原理图上用于仿真的输入输出端口换成NanoBoard板上适合的硬件资源。NanoBoard板上提供的所有可用的硬件资源均可在元件库FPGA NanoBoard Port-Plugin.IntLib中找到。
本例中，将拨动开关DIPSWITCH的前两位作为输入ctrl0和ctrl1；将8个LED指示灯作为输出D0~D7；将CLK_BRD设置为10MHz经过分频后作为输入脉冲clk0，其中分频电路如下：
其中注意U3 和U7区别，后缀“DC50”表示分频后输出是占空比为50%
的方波而非U3和U2 输出的脉冲序列，用户可以根据实际情况进行选择（该分频电路选用“DC50”仅为做示范讲解）。CLK_BRD设置为10MHz，分频后产生10Hz的方波，作为输入脉冲clk0。
2．添加约束文件。选择：项目〉配置管理（Project\Configuration Manager），弹出对话框。选择：“增加”配置后并命名；然后选择：“增加”约束文件后选择约束文件Fpga/NB1 Constraint Files/Xilinx FPGA/ NB1_6_XC3S1000-FG456. Constraint。记得勾选右上角的小方框，并确定。系统将自动在项目中生成子文件夹“Settings”，并将选择的约束文件包含在其中。
3．下载文件。连好开发板，插入Xilinx公司芯片XC3S1000的子板（注意不要错用Altera公司芯片的子板），打开电源开关，然后单击新原理图界面的
打开器件阅览叶（Open the Device View Page）按钮，弹出如下界面：
记得勾选左上角“活动（Live）”旁边方框，检查NanoBoard板是否连接正常。如果前面所述的配置管理设置正确的话，会出现中间扁平椭圆内的4个下载操作栏。若未出现，则需重新进行配置管理。然后依次点击圈中的四个按钮，逐步进行下载操作，当指示灯都变为绿色表示该部操作顺利完成，黄色表示尚未执行，蓝色表示正在执行，绿色表示执行正常，橘红色表示文件有错误，须返回修改调整。当下载成功后，子板上的绿灯LOADED点亮，即可进行操作验证。
设计课题二：
可变频率加减计数器设计及其LCD显示
实验目的
A.掌握AltiumDesigner开发环境的使用与开发流程。
B.学习时钟分频器原理与实现方法。
C.掌握8421BCD加减计数器原理与实现。
D.了解仿真文件Testbench的编写与仿真操作。
E.掌握BCD向ASCII译码原理与实现。
F.了解LCD显示器及控制器工作原理。
G.了解本实验所用到的Nano实验板上的硬件资源及相关电路。
实验内容及要求
设计一个3位宽度的十进制加减计数器（0～999），计数跳变的频率和加减模式可实时变化，通过Nano实验板上的LCD显示器显示。计数频率、加减选择和初始化操作通过板上的拨动开关和Reset按钮实现。
内容：
1.分析本实验的功能需求，进行整体逻辑结构划分。
2.编写各个模块的逻辑，进行分层仿真。
3.整合各个子模块，完成整个逻辑的综合与下载。
4.验证LCD显示的正确性，分析分频步长与计数跳变频率的关系。
5.完成试验报告。
要求：
1.分频步长及加减控制使用开发板上的8位拨动开关作为输入。分频
计数器精度为24bit（高7位可控）。系统工作时钟使用20Mhz
Ref_clock，分频频率步长及加减模式可实时控制。
2.计数器为3位宽度十进制数。
3.8421BCD向ASCII译码选择组合电路实现。
4.LCD右下角相邻位置显示百、十、个位数码，同时打开LCD背景
灯。
预习要求
实验前首先预习参考资料《Altium . Designer－An Introduction》（实验室提供）、《Altium . NanoBoard－Technical Reference Manual》（实验室提供）。根据本章实验，查找相关章节，大致了解Altium软件开发平台的使用方法以及本章实验中需要使用到的NanoBoard实验板上的硬件资源及其工作原理（包括NanoBoard板上时钟源电路、FPGA（Cyclone）子板及其IO口连接电路、8位拨动开关、LCD显示器及其相关电路、Reset按钮开关等）。根据本实验指导书实验内容和要求，了解时钟分频原理、计数器工作原理、0～9数字ASCII码的码值以及LCD工作原理。
实验前预习，目的是在实验时对实验内容，使用的工具以及本次实验的原理有充分的了解，保证实验的顺利进行。学生的收益也最大。
实验原理与参考设计
本实验目的是设计一个3位十进制加减计数器，然后使用LCD显示，加减频率和加减模式可实时控制。所以，系统的框架大致可设计如下图：
分为4个部分，时钟分频部分负责接受外部拨动开关的输入，实现将系统时钟以一定倍数分频后输出给BCD计数部分作为计数触发，改变时钟分频的倍数值，即可实时改变BCD计数的快慢。计数后的3位4bitBCD码要使用NanoBoard 的LCD显示模块显示，需要转译为ASCII码。并通过LCD显示控制器输出给LCD显示。
根据上面的大致逻辑框图，查阅NanoBoard－Technical Reference Manual的电路图，结合本次实验的输入输出要求，可得出使用到的硬件资源和电路连接。时钟硬件资源如下图：
使用到的是20Mhz的固
定参考时钟。
时钟电路图如下：
拨动开关输入部分硬件资源：
SW开关拨到ON位置为低电平。最高第8为分配给FPGA输入口作为加减控制，低1～7位作为分频倍数控制输入。
SW电路如下：
LCD显示器硬件资源如下图：
LCD显示器
内部自带CPU和
ASCII点阵字库，
在FPGA内部需
要一个LCD控制
器来与LCD通
讯，其设计比较复
杂，所以，Altium开发
平台提供了经过验证的
LCD控制器通讯模块
LCD16X2A，其工作原理
和接口时序下文中会详细说明。LCD电路如下图：
时钟分频，3位BCD计数器，BCD－>ASCII译码，LCD显示控制都属于
FPGA内部逻辑，FPGA（Cyclone）子板本实验中使用到的电路及管脚连接如下：
FPGA_Cyclone的连接电路以端口分组方式给出。
外部时钟端口连接使用的是REF_CLK（20Mhz），所以，对应管脚编号为P152。直接输入内部逻辑作为时钟分频主时钟以及LCD工作时钟。其它时钟端口未使用。
分频参数输入以及加减模式选择使用的SW拨动开关与Cyclone的连接端口为上图BANK4（Cyclone的4个边之一）中的P84～P95（SW7～SW0）。LCD 的DB总线与Cyclone连接端口为P98～P107（RAM0_DATA0～RAM0_DATA7）。LCD背光控制使用P114（LCD_BCKL）。另外几个控制信号的连接在后面实验操作指导的端口约束文件中详细给出。
下面给出参考设计的逻辑结构，各个模块的代码以及工作原理说明。
参考设计内包括时钟分频、3位BCD计数、3个相同的BCD－>ASCII译码
例化模块以及数码扫描LCD接口模块。LCD控制器IP使用Altium提供的逻辑核。
时钟分频模块：
外部输入的时钟为固定20Mhz，分频后触发计数器计数，但是计数频率如果太快会使LCD显示模糊不清，所以分频器内部使用24bit的累加器，DIN 7bit 作为高位。计数器低位全部设为1时，分频出来的加减触发信号频率为：（20Mhz / X”FFFFFF”）/ 2 ～（20Mhz / X”01FFFF”）/ 2 =
0.596 Hz ～76.294 Hz
公式中需要除以2是因为累加器溢出时，输出信号电平翻转依次，而要构成一个完整时钟周期需要电平翻转两次。由此累加器得出的触发时钟频率在0.5Hz到76Hz之间，很好地满足计数与LCD显示的要求。逻辑代码如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity clk_gen is
port( clk_in : in std_logic; --20Mhz时钟输入rstn : in std_logic; --复位信号
din : in std_logic_vector(6 downto 0); --分频控制输入
clk_out : out std_logic --分频后输出
);
end clk_gen;
architecture art of clk_gen is
signal clk : std_logic;
signal counter_reg : std_logic_vector(23 downto 0);
signal counter : std_logic_vector(23 downto 0);
begin
clk_out <= clk;
process(clk_in)
begin
if (clk_in'event and clk_in='1') then
counter_reg(23 downto 17) <= din;
counter_reg(16 downto 0) <= "11111111111111111"; --仿真时设为2
end if;
end process;
process(clk_in)
begin
if (clk_in'event and clk_in='1') then
if (rstn = '0') then
counter <= X"000000";
clk <= '0';
else
if (counter = counter_reg) then
counter <= X"000000";
clk <= not clk;
else
counter <= counter + 1;
end if;
end if;
end if;
end process;
end art;
3位BCD计数器模块：
由ADD_SUB输入实时控制加减模式，同时需要保持原来的数值不变。RSTN 作为初始化控制，数字归0。
BCD计数实现方式有很多种，比如以低位进位信号作为行波时钟来驱动高位累加。或者使用全局同步时钟采样低位进位信号来实现累加。两种实现方式的逻辑结构如下图：
本参考设计使用后者，可以避免行波时钟导致的性能变差及运行不稳定的问题。代码如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity counter is
port( a dd_sub: in std_logic; --加减控制
clk_in : in std_logic; --计数时钟
rstn : in std_logic; --归零信号
bcd_l_out: out std_logic_vector(3 downto 0); --个位BCD输出
bcd_m_out: out std_logic_vector(3 downto 0); --十位BCD输出
bcd_h_out: out std_logic_vector(3 downto 0) --百位BCD输出
);
end counter;
architecture art of counter is
signal bcd_l_out_reg: std_logic_vector(3 downto 0);
signal bcd_m_out_reg: std_logic_vector(3 downto 0);
signal bcd_h_out_reg: std_logic_vector(3 downto 0);
signal rstn_reg: std_logic;
signal add_sub_reg: std_logic;
begin
bcd_l_out <= bcd_l_out_reg;
bcd_m_out <= bcd_m_out_reg;
bcd_h_out <= bcd_h_out_reg;
process(clk_in)
begin
if (clk_in'event and clk_in='0') then
add_sub_reg <= add_sub;
rstn_reg <= rstn;
end if;
end process;
process(clk_in)
begin
if (clk_in'event and clk_in='0') then
if (rstn_reg = '0') then
bcd_l_out_reg <= "0000";
else
if (add_sub_reg = '1') then
if (bcd_l_out_reg = "1001") then
bcd_l_out_reg <= "0000";
else
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：
指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日
目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般
摘要 在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。 数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74LS90。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED 七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。整体清零电路是根据74LS90计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的 关键词分频计数译码报时清零校时校分触发逻辑
目录 引言 1 设计目的............................................................ . (5) 2 设计任务 (5) 2.1设计指标 (5) 2.2设计要求 (5) 2.3方案的对比 (6) 3数字电子钟的组成 (6) 3.1数字钟的基本逻辑功能框图 (6) 3.2秒信号发生器（振荡器及分频电路） (7) 3.3时、分、秒计数器电路 (8) 3.4译码显示电路 (8) 3.4校时电路 (8) 3.6正点报时电路 (8) 3.7清零电路 (8) 4．数字钟的电路设计 (8) 4.1 秒信号发生器的设计 (8) 4.2计数电路的设计 (10) 4.2.1六十进制计数器 (10) 4.2.2 二十四进制计数器 (11) 4.2.3计数器的组间级联问题 (12) 4.3译码显示电路 (13) 4.4校时电路的设计 (13) 4.5正点报时电路的设计 (13) 4.6清零电路的设计 (15) 4.7数字电子钟的整体电路 (15) 4.7设计、调试要点 (15) 5元器件 (16) 5.1实验元器件清单 (16)
学号20103010342 毕业设计说明书 设计题目多功能数字电子钟的设计 系部机械电子系 专业机电一体化 班级机电103 班 姓名关付玲 指导教师肖玉玲 2012年 10月 13日
摘要 摘要：数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时，整点报时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！ 关键词：计数器；译码显示器；校时电路；
Abstract Abstract:Digital clock is a "time", "Sub", "second" displays the organ in human visual mechanism. Its time for a period of 24 hours, show full scale 23:59 for 59 seconds. A basic digital clock circuits consists of second signal generator, "hours, minutes, seconds," counters, decoders and display components. Because of its pure digital hardware design, compared with the traditional mechanical watch, it has left, presents an intuitive, non-mechanical transmission device and so on. This digital clock used in the design of digital circuits on the "time" and "min", "second" display and adjustment. Through the use of integrated digital chip circuit structures to achieve appropriate functionality. Specific use of 555 oscillator, 74LS90 and non-, exclusive-or gate integrated circuits and so on. The circuits with timing, the whole point of time and error correction capabilities. In the analysis of the entire module and overall circuit diagram is painted, simulation to emulation and modules record the observed results. Experimental proof of the design circuit can basically meet the design requirement! Key words：Counter ,ten decoding display , citcuit Shool
课程设计(综合实验)报告 题目：第四个实验数字电子钟院系：计算机科学系 班级：计算计科学与技术1班学号： 学生姓名： 队员姓名： 指导教师：
《数字逻辑》综合实验 任务书 一、目的与要求 1 目的 1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。 1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。 1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。 1.4提高学生运用所学的理论知识和技能解决实际问题的能 及其基本工程素质。 2.要求 2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。 2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。 2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确
使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。 2.5学会撰写综合实验总结报告。 2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。 2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。 二、主要内容 数字电子钟 设计一台能显示时﹑分、秒的数字电子钟，要求如下： 1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器； 2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。 元器件选择 74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱 导线若干 所需要器件的图片如下
《电子线路课程设计报告》 系别：自动化 专业班级：自动化0803 学生姓名：冯刚 指导教师：朱定华 （课程设计时间：2010年05月31日——2010年06月12日） 华中科技大学武昌分校
目录 1．课程设计目的 (3) 2．课程设计题目描述和要求 (3) 3．课程设计报告内容.....................................................................3-9 3.1实验名称 (3) 3.2实验目的 (3) 3.3实验器材及主要器件 (3) 3.4数字电子钟基本原理 (4) 3.5数字电子钟单元电路设计、参数计算和器件选择..............................4-8 3.6数字电子钟电路图 (8) 3.7数字电子钟的组装与调试............................................................8-9 4．总结 (9) 参考文献 (10)
1．课程设计目的 ※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； ※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；※提高电路布局﹑布线及检查和排除故障的能力； ※培养书写综合实验报告的能力。 2．课程设计题目描述和要求 （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟； （2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试； （3）画出框图和逻辑电路图，写出设计、实验总结报告； （4）选做：整点报时。在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。 3．课程设计报告内容 3.1实验名称 数字电子钟 3.2实验目的 ·掌握数字电子钟的设计、组装与调试方法； ·熟悉集成电路的使用方法。 3.3实验器材及主要器件 （1）74LS48（6片）（2）74LS90（5片）（3）74LS191（1片）（4）74LS00（5片）（5）74LS04（3片）（6）74LS74（1片）（7）74LS2O（2片） （8）555集成芯片（1片） （9）共阴七段显示器（6片）（10）电阻、电容、导线等（若干）
华南农业大学 电子线路综合设计 数字电子钟 班级：14电气类8班组别：4 指导教师： 2016年月
电子数字钟是一种用数字电路技术实现时、分、秒计时的装置，比机械式时钟具有更高的精确性。本次课程设计的电子数字钟，具有以下功能：用24进制，从00开始到23后再回到00，各用2位数码管显示时、分、秒（如23：52：45）；可实现手动或自动的对时、分进行校正；计时过程具有报时功能，当时间到达整点前10秒进行报时，蜂鸣器响1秒停1秒地响5次。整个电路设计主要包括秒信号产生电路、时分秒计数电路、译码显示电路、时分的校正电路以及整点报时电路。 秒信号产生电路由石英晶体振荡器和分频器实现，将此信号接到秒计数器的信号输入端，在秒信号的驱动下，秒计数器向分计数器进位，分计数器向时计数器进位，最后通过译码器将计数器中的状态以时间的形式显示在数码管。整点报时电路由计时电路的输出状态产生脉冲信号送至蜂鸣器实现报时。校时电路加上一个脉冲送到时分计时器电路从而实现时和分的校整。 为了更好的完成本次课程设计，我们对题目进行了分析讨论，参考了很多相关的资料，同时考虑到实验室能提供的设备仪器及元件，确定了初步的设计方案；经过多次软件仿真，确定并完善了最终的设计方案。根据设计方案进行焊接、电子仪表检查、调试并测量电路的工作状态，排除电路故障，调整元件参数，改进电路性能，使之达到设计的指标和要求，做出成品。 关键词：晶体振荡器CD4060 CD4511 74LS90
1系统概述 (1) 1.1 设计任务和目的 (1) 1.2系统设计思路与总体方案 (1) 1.3设计方案选择 (1) 1.4总体工作过程 (2) 1.5各功能模块的划分和组成 (2) 2电路系统设计与分析 (4) 2.1秒信号的发生电路 (4) 2.2时、分、秒计数电路 (5) 2.3译码显示电路 (6) 2.4时、分校正电路 (7) 2.5整点报时电路 (8) 3电路的安装与调试 (9) 3.1安装调试的步骤 (9) 3.2电路软件仿真调式 (9) 3.3电路焊接及实物调式 (10) 3.4实验过程可能存在的问题 (10) 4实验数据和误差分析 (11) 5实验结论及分析 (11) 6实验收获、体会和建议 (12) 参考文献 (13) 附录1元器件清单明细表 (14) 附录2总原理接线图 (15) 附录3 电路焊接实物图 (16) 致 (17)
武汉理工大学《数字电子技术》课程设计说明书 目录 1绪论-----------------------------------------------------------------------------------------1 2设计方案概述-------------------------------------------------------------------------2 2.1系统设计思路与总体方案---------------------------------------------------------------2 2.2总体工作过程------------------------------------------------------------------------------2 2.3各功能块的划分和组成------------------------------------------------------------------3 3单元电路设计与分析--------------------------------------------------------------3 3.1秒信号的发生电路------------------------------------------------------------------------3 3.2时、分、秒计数电路---------------------------------------------------------------------4 3.2.1秒部分-----------------------------------------------------------------------------------5 3.2.2分部分-----------------------------------------------------------------------------------5 3.2.3时部分-----------------------------------------------------------------------------------6 3.3校正时、分电路---------------------------------------------------------------------------7 3.3.1校分电路--------------------------------------------------------------------------------7 3.3.2校时电路--------------------------------------------------------------------------------8 3.4整点报时电路------------------------------------------------------------------------------8 3.5闹钟功能电路------------------------------------------------------------------------------9 5电路的调试与仿真-----------------------------------------------------------------9 4总体电路原理图---------------------------------------------------------------------11 6元器件清单-----------------------------------------------------------------------------12 7设计体会及心得---------------------------------------------------------------------12 参考文献------------------------------------------------------------------------------------14
华东交通大学理工学院课程设计报告书所属课程名称数字电子技术课程设计题目数字电子钟课程设计分院电信分院 专业班级10电信2班 学号20100210410201 学生姓名陈晓娟 指导教师徐涢基 20 12 年12 月18 日
目录 第1章课程设计内容及要求 (3) 第2章元器件清单及主要器件介绍 (5) 第3章原理设计和功能描述 (10) 第4章数字电子钟的实现 (15) 第5章实验心得 (17) 第6章参考文献 (18)
第1章课程设计内容及要求 1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。 因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。 1.2 设计目的 1. 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；
2. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3. 提高电路布局，布线及检查和排除故障的能力。 1.3 设计要求 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在实验箱上进行组 装、调试。 3. 画出框图和逻辑电路图、写出设计、实验总结报告。 4. 整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。
数字电子技术电路课程设计题目：数字钟课程设计 学院：XXXXX 专业：XXXXX 班级：XXXX 姓名：XXXX 学号：XXXXX 指导老师：XXXXX
一、设计目的 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 二、设计要求 1.显示时，分，秒，用24小时制 2.能够进行校时，可以对数字钟进行调时间 3.能够正点报时（用555产生断续音频信号）； 三、设计方案比较 方案一、采用中小规模集成电路实现 采用集成逻辑电路设计具有能实现，时、分、秒计时功能和定点报时功能，计时模块采用时钟信号触发，不需要程序控制。 方案二：EDA技术实现 采用EDA作为主控制器外围电路进行电压，时钟控制、键盘和LED控制。但此方案逻辑电路复杂，外围设备多，灵活性较低，不利于扩展 方案三、单片机编程实现 此方案采用单片机编程来设计和控制。 综上，根据自身的知识和方案比较，采用方案一，因为方案一简便灵活，扩展性好，同时符合此次数子电子知识设计的要求。 四、设计过程和说明 1.数字电子钟计时和显示功能的实现 （1）采用两片十进制计数器74LS160N扩展连接，设计60进制的计数器，显示0到59，在59时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到59。（图）
（2）24进制亦采用两片十进制计数器74LS160N扩展连接，设计24进制的计数器，显示0到23，在23时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到23（图）
数字电子技术基础课程设计报告 班级：姓名: 学号： 一、设计目的 1掌握专业基础知识的综合能力。 2完成设计电路的原理设计、故障排除。 3逐步建立电子系统的研发、设计能力，为毕业设计打好基础。 4让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。 5进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。 6培养书写综合实验报告的能力。 二、设计仪器 1 LM555CH 2 74LS161N 74LS160N 74LS290 3 74LS00 74LS08 4 电源电阻电容二极管接地等 三数字电子钟的基本功能及用途 现在数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性
能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。 多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。 四设计原理及方框图 数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数
中国……….. 电子技术课程设计总结报告题目：数字电子钟 学生姓名： 系别： 专业年级： 指导教师： 年月日
一、设计任务与要求 1、用单片机设计一个数字电子钟，采用LED数码管来显示时间。 2、显示格式为：XX：XX：XX，即：时：分：秒。 3、时间采用24小时制显示， 4、设置一个按键用于时间显示方式的切换,能进行时间的调整，可暂停时间的变动。.. 二、方案设计与论证 图1 系统整体框图 1、单片机芯片选择方案 方案一：AT89S52是一个低功耗，高性能CMOS 8位单片机，片内含4k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器。主要性能有：与MCS-51单片机产品兼容、全静态操作：0Hz～33Hz、三级加密程序存储器、32个可编程I/O口线、三个16位定时器/计数器、八个中断源、全双工UART串行通道、掉电后中断可唤醒、看门狗定时器、双数据指针、掉电标识符、易编程。 方案二：AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes 的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM）。主要性能有：兼容MCS51指令系统、32个双向I/O口、256x8bit内部RAM、3个16位可编程定时/计数器中断、时钟频率0-24MHz、2个串行中断、可编程UART串行通道、2个外部中断源、6个中断源、2个读写中断口线、3级加密位、低功耗空闲和掉电模式、软件设置睡眠和唤醒功能。 从单片机芯片主要性能角度出发，本数字电子钟单片机芯片选择设计采用方案一。 2、数码管显示选择方案 方案一：静态显示。静态显示，即当显示器显示某一字符时，相应的发光二极管恒定导通或截止。该方式每一位都需要一个8 位输出口控制。静态显示时
数字电路课程设计报告 目录 一、………设计课题 二、………设计任务 三、………设计要求 四、………分析及设计过程 五、………组装及调试过程 六、………参考文献（各芯片功能） 七、………设计心得及总结
一、设计课题 多功能数字钟电路设计. 二、设计任务 1给定的主要器件： 芯片数量芯片数量555 1 74ls191 1 74ls90 2 74ls74 1 74ls92 1 74ls00 2 74ls47 4 2实验原理图：
三、数字钟的功能要求 ①基本功能 以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位可以用发光二极管指示，小时的十位亦可以用发光二极管指示，灯亮为“1”，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。②扩展功能定时控制，其时间自定；仿广播电台整点报时；触摸报整点时数或自动报整点时数。 2、设计步骤与要求：①拟定数字钟电路的组成框图，要求设计优化，电路功能多，器件少，成本低。②设计并安装各单元电路，要求布线整齐、美观，便于级联与调试。③测试数字钟系统的逻辑功能，使满足设计功能的要求。④画出数字钟系统的整机逻辑电路图。⑤写出课程设计实验报告。 四、设计分析于过程 本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。 1、数字钟的功能要求（1）基本功能：①准确计时，以数字形式显示时、分、秒的时间；②小时的计时要求为“12翻1”，分和秒的计时要求为60进位；③校正时间。（2）扩展功能①定时控制；②仿广播电台整点报时； ③报整点时数；④触摸报整点时数。 2、数字钟电路系统的组成框图
课程设计(综合实验)报告题目：第四个实验数字电子钟院系：计算机科学系 班级：计算计科学与技术1班 学号： 学生姓名： 队员姓名： 指导教师：
《数字逻辑》综合实验 任务书 一、目的与要求 1 目的 综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。 注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。 培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。 提高学生运用所学的理论知识和技能解决实际问题的能 及其基本工程素质。 2.要求 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。 根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。 进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 学会电子电路的安装与调试技能，掌握常用仪器设备的正确使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。
学会撰写综合实验总结报告。 通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。 在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。 二、主要内容 数字电子钟 设计一台能显示时﹑分、秒的数字电子钟，要求如下： 1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器； 2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。 元器件选择 74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱 导线若干 所需要器件的图片如下 1同步十进制计数器74LS162 3输入正与非门74LS00
电子时钟课程设计_数电课程设计数字电子 时钟的实现 课程设计报告设计题目：数字电子时钟的设计与实现班级： 学号： 姓名： 指导教师： 设计时间： 摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。通过仿真过程也进一步学会了Multisim 7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输 出方式灵活，如可以随意设置时、分、秒的输出，定点报时。由于集 成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、 性能稳定、维护方便等优点。 关键词：数字钟，组合逻辑电路，时序电路，集成电路目 录摘要 (1) 第1章概述 (3) 第2章课程设计任务及要求 (4) 2.1设计任务 (4) 2.2设计要求 (4) 第3章系统设计 (6) 3.1方案论证 (6) 3.2系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1 单元电路工作原理 (8) 3.3.2 元件参数选择···································14 第 4章软件仿真 (15) 4.1仿真电路图 (15) 4.2仿真过程 (16)
电子课程设计题目：数字时钟
数字时钟设计实验报告 设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 电路框图： 图一 数字时钟电路框图 电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 译码器 译码器 译码器 时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校 时 电 路 秒信号发生器
图二秒脉冲信号发生器 （二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路 60进制——分计数电路 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位
信息与电气工程学院 课程设计说明书（2014 /2015 学年第二学期） 课程名称：单片机课程设计 题目：简易数字钟设计 专业班级： 学生姓名： 学号： 指导教师： 设计周数：2周 设计成绩： 2015年6 月25 日
1、课程设计目的 （1）综合利用所学单片机知识完成一个单片机应用系统设计并在实验室实现，从而加深对单片机软硬知识的理解，获得初步的应用经验。 （2）学习A T89C51定时/计数器的原理及基本应用。 （3）掌握多为数码管动态显示方法。 （4）掌握Keil uVision2 IDE的使用方法。【包括项目文件的建立，给项目添加程序件， 编译、连接项目，形成目标文件，运行调试观察结果，多文件的处理，仿真环境的设置。】 （5）掌握Keil C51的调试技巧。【包括如何设置和删除断点，如何查看和修改寄存器的内容，如何观察和修改变量，如何观察存储器区域，并行口的使用，定时器/计数器的使用，串行口的使用，外中断的使用。】 （6）掌握PROTEUS软件使用过程。 2、简易数字钟的要求及软硬件的分析 2.1简易数字钟的设计要求 利用电子电路构成一个简易数字钟，该数字钟电路主要由C51单片机、4位共阳极数码管、时计数、分计数器、蜂鸣器、LED灯、NPN型和PNP型三极管、按键、若干电阻和导线组成。其中电路系统的分计数器采用60进制，时计数器采用24进制，。译码器显示电路将时、分计数器的输出状态通过三个两位共阳数码管显示出来。整点报时电路根据计时系统的输出状态产生一个脉冲信号，用蜂鸣器输出。相对机械钟而言，数字钟能达到准确计时，并显示小时、分钟，同时通过不同按键的不同功能对该数字钟进行小时和分钟调整，也可通过按键来接她通蜂鸣器来发出响声。 2.2数字钟的软件分析 2.1.1数字钟软件的系统分析 系统的软件设计也是工具系统功能的设计。单片机软件的设计主要包括执行软件（完成各种实质性功能）的设计和监控软件的设计。单片机的软件设计通常要考虑以下几个方面的问题：（1）根据软件功能要求，将系统软件划分为若干个相对独立的部分，设计出合理的总体结构，使软件开发清晰、简洁和流程合理； （2）培养良好的编程风格，如考虑结构化程序设计、实行模块化、子程序化。既便于调试、链接，又便于移植和修改； （3）建立正确的数学模型，通过仿真提高系统的性能，并选取合适的参数；
大学大数据与信息工程学院 基于Multisim的数字电子时钟设计报告 学院：大数据与信息工程学院 专业：电子科学与技术 班级：151 学号：1500890151 学生：宋磊 指导教师：郭祥 2017年7月20日
目录 一、设计目的与要求 (1) 1.1设计目的 (1) 1.2设计要求 (1) 二、基本元器件的选择与原理 (1) 2.1 555定时器 (1) 2.2 74LS390D计数器 (2) 2.2.1 分、秒位实现六十进制 (3) 2.2.2 小时位实现二十四进制 (3) 2.2.3 星期位实现七进制 (4) 2.3 显示器 (5) 2.4 其他元器件 (6) 三、虚拟实验平台与仿真 (6) 3.1 手动校准功能的实现 (6) 3.2 整点报时功能的实现 (6) 3.3 设计从设计从220V交流～6V直流 (7) 3.4 数字电子时钟功能的实现 (7) 附录设计总结与心得体会 (9)
一、设计目的与要求 1.1设计目的 用中、小规模集成电路设计日、时、分、秒的电子钟。 1.2设计要求 1）用555定时器产生1Hz秒信号； 2）秒、分为00～59六十进制； 3）时为00～23二十四进制； 4）星期为1～7七进制； 5）日、时、分可手动校准； 6）具有整点报时功能； 7）设计从220V交流～6V直流。 二、基本元器件的选择与原理 2.1 555定时器 单稳态触发器和施密特触发器主要用于脉冲的整形，多谐振荡器则用于产生脉冲信号。而利用555集成定时器，可以方便地构成施密特触发器、单稳态触发器和多谐振荡器，并且带负载能力较强。
此次数字电子钟的计数脉冲则由多谐振荡器提供。脉冲频率取决于555定时器电路。 在Multisim13下构建多谐振荡器，如图2.1： 图2.1 振荡频率：f=1.43/[(R9+2R10)C1] 振荡周期：T=1/f 2.2 74LS390D计数器 计数器——用于统计输入脉冲CP个数的电路。 本次设计统一采用74LS390D计数芯片，74LS390D是一种双四位十进制计数器。其功能表如表2.1所示。 表2.1 BCD计数顺序
数字电子钟课程设计 一、设计任务与要求 (1)设计一个能显示时、分、秒的数字电子钟，显示时间从00: 00: 00到23: 59: 59; (2)设计的电路包括产生时钟信号，时、分、秒的计时电路和显示电路(3)电 路能实现校正 (5)整点报时 二、单元电路设计与参数计算 1. 振荡器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有 了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 2. 分频器 由于振荡器产生的频率很高，要得到秒脉冲需要分频，本实验采用一片74LS90 和两片74LS160实现，得到需要的秒脉冲信号。
3. 计数器 秒脉冲信号经过计数器，分别得到“秒”个位、十位、“分”个位、十位以及 “时”个位、十位的计时。“秒” “分”计数器为六十进制，小时为二十四进制。 （1）六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完 成一分钟之内秒数目的累加，并达到 60秒时产生一个进位信号。本作品选用一 片74LS161和一片74LS160采取同步置数的方式组成六十进制的计数器。 （2）二十四进制计数 “24翻1”小时计数器按照“ 00— 01—02,, 22—23— 00—01”规律计数。与生 活中计数规律相同。二十四进制计数同样选用74LS161和74LS160计数芯片。但 清零方式采用的是异步清零方式。 MMgM 加 EHagij Z 1 进位信号 脉冲