软件测试体系建设 1、概述 体系的建设可以从软件测试的管理体系和技术体系两方面上进行作手，从团队组织、环境建设、标准制定、人员培养、、流程等方面进行建设。公司里有一个规范的软件测试体系，能有效提高软件质量和软件过程能力，能极大提高员工工作效率和降低员工工作强度。 2、测试团队组织 软件测试团队的组织根据公司规模，可以是一个部门也可以是一个测试组，其主要职责是负责整个公司软件项目的测试工作，团队内设一名负责人，负责测试人员的组织和管理工作。测试团队对测试工具，文档等进行管理，团队中设试人员若干名，每个测试人员有自己的发展和研究方向，有的发展方向是基于需求的测试，有的是基于安全的测试，有的是基于接口的测试，有的基于界面的测试等等，各测试人员必须精通自己测试发展方向，并要求熟悉人的测试技术。 3、环境建设 硬件环境 在环境建设上，主要从软硬件环境两方面着手。在硬件方面，保证了每个工作人员有自己的PC 机，PC机硬件配置能保证软件，测试工具，管理工具等安装运行的最低要求。 软件环境 在基于PC 机上的环境，根据项目软件对运行环境的需求，保证测试人员有单独的测试PC 机环境，如等，服务器环境等。 同时，测试相关文档的管理（如需求分析，测试计划，CHECKLIST，，测试报告，分析报告等）是一个复杂和繁琐的工作，通过测试管理系统对计划、用例、过程、缺陷、过程等文档进行有效的管理。对于测试团队来说，利用测试工具可以大幅提高测试质量，根据公司产品特点和经济条件，可以使用免费工具和自己书写自动化工具，如对于代码审查和或以通过开发平台或用一些常用的测试工具如C++ TEST进行测试；对于回归测试、压力测试通常使用自己书写的工具或一些免费的测试工具进行测试，对于比较复杂环境的或利用一些收费测试软件测试如LR或外包给专门的测试公司来做，以便减少测试成本和保证测试质量。
Latch up：即闩锁效应，又称自锁效应、闸流效应，它是由寄生晶体管引起的，属于CMOS电路的缺点。通常在电路设计和工艺制作中加以防止和限制。该效应会在低电压下导致大电流，这不仅能造成电路功能的混乱，而且还会使电源和地线间短路，引起芯片的永久性损坏。防止：在集成电路工艺中采用足够多的衬底接触。 Latch up 的定义 Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔 发生在内部电路 Latch up 是指cmos晶片中, 在电源power VDD和地线 GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互 影响而产生的一低阻抗通路, 它的存在会使VDD和 GND之间产生大电流 随着IC制造工艺的发展, 封装密度和集成度越来越高, 产生Latch up的可能性会越来越大 Latch up 产生的过度电流量可能会使芯片产生永久性的 破坏, Latch up 的防范是IC Layout 的最重要措施之一 Latch up 的原理图分析 Latch up 的原理分析Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍；Q2是一侧面式的 NPN BJT，基极为P substrate，到集电极的增益可达数 十倍；Rwell是nwell的寄生电阻；Rsub是substrate电 阻。 以上四元件构成可控硅（SCR）电路，当无外界干 扰未引起触发时，两个BJT处于截止状态，集电极电流 是C-B的反向漏电流构成，电流增益非常小，此时 Latch up不会产生。当其中一个BJT的集电极电流受外 部干扰突然增加到一定值时，会反馈至另一个BJT，从 而使两个BJT因触发而导通，VDD至GND（VSS）间 形成低抗通路，Latch up由此而产生。 CMOS电路中的寄生双极型晶体管部分出现闩锁，必须满足以下几个条件：(1) 电路要能进行开关转换,其相关的PNPN结构的回路增益必须大于1 即βnpn*βpnp >1，在最近的研究中,把闩锁产生的条件用寄生双极晶体管的有效注入效率和小信号电流增益来表达。即 (2) 必须存在一种偏置条件，使两只双极型晶体管导通的时间足够长，以使通过阻塞结的电流能达到定义的开关转换电流的水平。一般来说，双极管的导通都是由流过一个或两个发射极/基极旁路电阻的外部激发电流所引起的。(3) 偏置电源和有关的电路，必须能够提供至少等于PNPN结构脱离阻塞态所需开关转换电流和必须能提供至少等于使其达到闩锁态的保持电流。 闩锁的触发方式： (1) 输入或输出节点的上冲或下冲的触发，使第一个双极型晶体管导通，然后再使第二个双极型晶体管导通。当流入寄生PNPN结构的总电流达到开关转换电流时，闩锁就发生。 (2) 当流过阱-衬底结的雪崩电流，光电流及位移电流，，同时通过两个旁路
1.目的: 1.1编拟本静电防护外围环境设施检测办法是要以一有系统之管制方式,以求 达到本厂静电防护设备之完善管理检测系统. 1.2避免经过长时间使用,防护设备或材料由于自然或人为之破坏以致丧失其 ESD作用. 2.范围: 适用于XX电子有限公司,保护ESD敏感性电子组件及产品所使用的所有相关材料. 3.权责: 3.1工程部:负责制订静电防护外围设施材料检测规范. 3.2各相关部门:依循静电防护外围设施材料检测办法实施,及相关资料归档. 4.参考文件: 4.1 ANSI/EIA-625 4.2 ANSI/ESD S20.20-1999 5.定义及相关朮语: 5.1 ESD(Electrostatic Discharge):静电放电 5.2 EOS(Electrical Over Stress):电压过应力 5.3CGP(Common Ground Point)共同接地点 5.4 EPA(ESD Protected Area)静电防护区 6 流程图:
6.1 无. 7 内容 7.1.导电地板测试 Floor Materials test spec: Resistance to Ground point : 104Ω~ 106Ω Resistance top to top :104Ω~ 106Ω 测试仪器:数显式双锤表面阻抗测试器(测试电压:10V) 7.1.1测试方法 7.1.1.1将表面阻抗测试仪拨至10伏檔位. 7.1.1.2用潮湿的抹布将地面和双锤擦拭干凈. 7.1.1.3连接表面阻抗测试仪,分别将双锤放在地板上或一端放在地板上 另一端接接地测试点.(注意两测试点的距离不可超过90cm) 7.1.1.4按住测试键(约3秒)后,读取仪器上所显示的数值. 7.1.2作业规范 7.1.2.1平均每1000平方英尺必须有壹个测试点. 7.1.2.2地板检测及清洗周期为每30天1次. 7.1.2.3地板清洗时需先用洗地机将地板澈底洗干净,再进行打腊将地板
人才测评体系说明 随着管理学、心理学的不断发展，人力资源管理应运而生，人才测评是其中的重要组成部分,已得到国内外很多大型企业的认可。 以下是对本套测评体系相关事项的说明。 一、人才测评体系的设计程序、结构与内容如下： 1、根据企业与学界现有管理知识与经验，收集通用胜任素质要素，进行适当整理与选择； 2、以问卷调查（问卷的填写样本见附件）为主，结合行为事件访谈法，汇集公司员工认可的胜任素质要素和行为，通过分析，整理成本公司的岗位胜任素质模型（包括通用类胜任素质模型和岗位胜任素质模型；目前公司划分的岗位类有：管理、工程技术、职能、文职、营销/投资、物业、酒店/会所）； 3、选择测评体系的方法。方法主要有四种，即智商测验、心理测验、知识测验、评价中心。每种测验方法的测评重点和角度都不同，在应用中根据实际需要进行选 评价中心技术0.74 智商测验0.53 同事评价0.49 以往工作绩效评价0.49 专业知识测验0.48 个人简历0.37 背景调查0.26 面试0.14 学术成果0.11 受教育程度0.10 性格、兴趣0.10 上表可作为选择人才测评方法的参考。
4、以胜任素质要素为线，把每种测评方法与手段汇集起来。即，把测评某项素质要素的方法与手段都汇集在一起； 5、以岗位任职要求为线，把测评某岗位胜任素质的方法与手段都汇集起来。即，编制出测评某岗位应聘者的整套流程与工具。 人才测评体系结构如下图： 整个结构中，胜任素质模型是最关键的，因为下面的测评方法、岗位测评都是围绕胜任素质展开的。 二、胜任素质模型结构与内容说明： 1、胜任素质模型包括四部分，即1、素质要素， 2、素质要素定义， 3、要素的等级描述（一般为4级）， 4、各等级的行为描述（不同岗位的工作内容不一样，所以行为描述都不一样）。 如下图所示：
LATCH UP 测试 LATCH UP 测试。但是，以前我没做过类似的工作，因为以前的公司的芯片LATCH UP测试都是找宜硕这样的公司进行测试。LATCH UP测试主要分为VSUPPLY OVER VOLTAGE TEST ，I TEST。I test又分为PIT（POSITIVE I TEST)和NIT(NEGATIVE I TEST)。不过我们公司还增加了PVT(positive voltage test）和NVT（negative voltage test）。在JESD78D 规范（这个可以从JEDEC 网站上下到）上提到latch up 的测试流程。首先待测试的IC 需要经过ATE测试，保证功能是正常的。然后首先进行I-TEST，如果I-TEST FAIL，那这颗芯片就没PASS，如果通过了I-TEST，然后再进行OVER VOLTAGE TEST; 如果此时IC FAIL，那么这颗芯片就没有通过LATCH UP TEST, 这些通过I-TEST 和OVER VOLTAGE TEST的芯片还要再进行ATE测试来确认芯片的功能是否正常。但是好多公司最后的ATE测试都省了。VSUPPLY OVER VOLTAGE TEST，主要是对芯片的电源引脚进行过压测试，如果芯片有多个电源引脚，每个电源引脚都要进行测试。测试条件：一般是对电压引脚进行一个 1.5X MAX VSUPPLY的TRIGGER 测试，1）其他引脚接LOGIC HIGH, 2）其他引脚接LOGIC LOW。这两种情况都要进行测试。 PIT 测试是对除电源和地外的其他I/O引脚进行测试。电源接VCC，1）所有引脚接LOGIC HIGH, 然后给待测试引脚来一个POSITIVE TRIGGER CURRENT PULSE。2）所有引脚接LOGIC LOW,然后给待测试引脚来一个POSITIVE TRIGGER CURRENT PULSE。 NIT 测试是对除电源和地外的其他I/O引脚进行测试。电源接VCC，1）所有引脚接LOGIC HIGH, 然后给待测试引脚来一个Negative TRIGGER CURRENT PULSE。2）所有引脚接LOGIC LOW,然后给待测试引脚来一个Negative TRIGGER CURRENT PULSE。 LATCH UP 失效判定标准： 如果INOM<=25mA, 经过LATCH UP 测试之后，发现电流>INOM+10,则该芯片没有PASS LATCH
ESD防护原理及措施总结
— 此总结主要针对传音近期项目在ESD不良方面的问题
进行的硬件设计总结，为后续硬件设计前期静电考量 和后续ESD改善提供参考。提升防静电能力，提高生 产效率，以期从设计前端提升品牌机的质量来满足客 户日益提高的品质要求。
一、静电问题
— — — — — —
1.静电产生机理简介 2.ESD标准及常见不良现象 3.常见ESD Fail的结构位置 4.常见ESD 控制的基本原则 5.ESD主要防止措施 6.部分案例分析
1.1.静电产生机理简介 ★任何物质都是由原子组合而成，而原子的基本结构为质子、中子及电子。科学家们将质子定 义为正电，中子不带电，电子带负电。在正常状况下，一个原子的质子数与电子数量相同，正 负电平衡，所以对外表现出不带电的现象。但是由于外界作用如摩擦或以各种能量如动能、位 能、热能、化学能等的形式作用会使原子的正负电不平衡，任何两个不同材质的物体接触后再 分离，即可产生静电。 ★静电放电(Electrostatic Discharge)是指具有不同静电电位的物体互相靠近或直接接触引起的 电荷转移。ESD是一种常见的近场危害源，可形成高电压，强电场，瞬时大电流，并伴有强电 磁辐射，形成静电放电电磁脉冲。电流 >1A上升时间0～15ns，衰减时间0～150ns ★静电的产生在电子工业生产中是不可避免的，其造成的危害主要可归结为以下两种机理： 其一：静电放电（ESD）造成的危害： （1）引起电子设备的故障或误动作，造成电磁干扰。 （2）击穿集成电路和精密的电子元件，或者促使元件老化，降低生产成品率。 （3）高压静电放电造成电击，危及人身安全。 （4）在多易燃易爆品或粉尘、油雾的生产场所极易引起爆炸和火灾。 **其二，静电引力（ESA）造成的危害(不作介绍)： （1）电子工业：吸附灰尘，造成集成电路和半导体元件的污染，大大降低成品率。 （2）胶片和塑料工业：使胶片或薄膜收卷不齐；胶片、CD塑盘沾染灰尘，影响品质。 （3）造纸印刷工业：纸张收卷不齐，套印不准，吸污严重，甚至纸张黏结，影响生产。 （4）纺织工业：造成根丝飘动、缠花断头、纱线纠结等危害
闩锁效应（latch up） 闩锁效应（latch up）是CMOS必须注意的现象，latch我认为解释为回路更合适，大家以后看到latch up就联想到在NMOS与PMOS里面的回路，其实你就懂了一半了. 为什么它这么重要？因为它会导致整个芯片的失效，所以latch up是QUAL测试的一种，并且与ESD（静电防护）紧密相关。 第一部分 latch up的原理 我用一句最简单的话来概括，大家只要记住这句话就行了：latch－up是PNPN的连接，本质是两个寄生双载子transisitor的连接，每一个transistor的基极（base）与集极（collector）相连，也可以反过来说，每一个transistor的集极（collector）与另一个transistor的基极（base）相连，形成positive feedback loop（正回馈回路）, 下面我分别解释。 我们先复习什么是npn，如图1，在n端加正偏压，np之间的势垒就会降低，n端电子为主要载流子，于是电子就很开心地跑到p,其中有一部分电子跑得太开心了，中间的p又不够厚，于是就到pn的交界处，这时右边的n端是逆偏压，于是就很容易就过去了。所以，左边的n为射极（emmiter，发射电子），中间P为基极（base），右边n为集极(collector,收集电子嘛）
理解了npn，那么pnp就好办，如图2。 图2清楚的表示了latch up的回路。左边是npn，右边是pnp， 图3是电路示意图。 大家可以看出，P－sub既是npn的基极，又是pnp的集极；n－well既是既是pnp的基极，又是npn的集极，所以说，每一个transistor的集极（collector）与另一个transistor的基极（base）相连。 那么电流怎么走呢？
《软件测试技术》课程考核标准 （理论课程） 一、课程的性质和目的 课程性质 软件测试是软件质量保证的关键因素，也是计算机软件工程方法和技术的一个主要组成部分，对于从事软件开发的学生来说，本门课程非常重要。 课程目的 本课程详细介绍了软件测试的各个方面，包括软件测试技术、测试管理理念、质量保证体系，以及先进的软件测试工具等等，通过本课程的学习，可以基本掌握软件测试的技术、方法，了解组织计划、流程管理以及文档的建立和规范化管理知识，具有独立承担实施测试项目的能力，全面了解测试相关技术、工具、方法，并掌握关键实施技巧。 二、教学目标和基本要求 理论方面 1、熟练掌握软件测试的基本概念及基本原理。 2、熟练掌握软件测试的基本方法（黑盒测试和白盒测试，集成测试和系统测试，验证测试和确认测试）。 3、掌握测试计划、文档的编写方法。 4、掌握面向对象测试的基本理论。 实践方面 1、掌握软件的各种测试方法和原理。 2、掌握软件质量度量和测试评估的规则和方法。 3、掌握用软件自动化测试工具对开发软件的性能和功能进行快速测试。 基本要求 1、讲授与实验相结合，围绕基本概念、编程技术与软件测试的基本方法进行教学。 2、本课程应保证学生有充分的实践时间，使他们在实践中不断地发现问题并解决问题，达到教学大纲规定的要求。 3、要注意培养学生的自学能力，在教学中注意引导学生自己提出问题，分析问题，培养他们独立解决问题的能力。 三、课程考核方法 考核方法 本课程是软件技术专业的一门核心课程，是学生开发大型软件的基础，掌握好了有利学生的就业和提高编程能力，故采用笔试闭卷考试。除此之外，还可采用开发项目的形式
Latch Up的起因，经过，结果（转载&& 节选） 在CMOS制程里，这种情况就是由于npn或pnp结构形成的放大电路造成的。所以要了解latch up现象，就必然首先了解放大电路是如何构成的，而最根本的就归结到npn或pnp 晶体管是如何工作的。了解晶体管的工作原理是研究latch up的重点。而解决这一问题的关键又在于了解放大电路是如何构成的，这是两个方面，以下着重讨论。 一、晶体管的工作原理 半导体工艺中，由高纯度的本征半导体进行掺杂，从而形成不同的形态。如果掺杂5价原子因电子数大于空穴数即称为n型半导体，若掺杂3价原子因电子数小于空穴数即称为p型半导体。空穴和电子都能搬运电荷，因而称载流子。 将两种形态的半导体相邻结合到一起，由于彼此所含电子和空穴数浓度不同，因而相互扩散，由浓度高的向浓度低的地方移动，电子和空穴会在一定时间内相互结合而消失，以保持中性，这样形成一段没有载流子的空间，称为耗尽层。耗尽层存在电位差，有电场的存在，称之为内电场。在电场的作用下载流子发生定向移动，称之为漂移。扩散使电场增加，空间电荷范围加大，而漂移则在减弱空间电荷范围。这种将pn相邻结合到一起制成的晶体结构，称之为pn结。pn结在没有外力的情况下，处于热平衡状态，这种平衡状态是处于动态之中的，即扩散运动与漂移运行达成的平衡状态。 pn结的外加电压，如果p端的电位高于n端的电位，这样的外电电场削弱了内电场，有利于多数载流子的扩散，形成从p流向n的电流，称为正向偏置，反之，载流子则几乎不发生移动，称为反向偏置。反向电压大于某一值时，会有导致pn结击穿，称为齐纳击穿或隧道击穿。另一种情况，是pn结两侧的杂质浓度过小，在高的反向电压作用下，引起价键的断裂，从而使电流成倍增加，称为电子雪崩现象或雪崩击穿。pn结制作成元器件使用就是二极管。pn结，p区空穴向n区扩散，n区电子向p区扩散，在相遇处复合。p区空穴扩散后留下负离子，而n区电子扩散后留下正离子，形成由n指向p的内电场。正向偏置时，p 区不断提供复合留下的负离子，n区则复合留下的正离子，使得内电场范围缩小，扩散运动大于漂移运动，平衡状态发生破坏，因而有电流的产生。反向偏置，少数载流子的漂移处于优势，但因少数载流子浓度太低，引起的反向电流远小于正向电流。所以问题关键在于扩散与漂移运动是否平衡。 半导体三极管，存在两个pn结，了解半导体三极管的工作原理就是要了解这两个pn结的平衡状态，在发生什么变化。这是三极管的符号，B(base)代表基电极，C(collector)代表集电极，E(emitter)代表发射极。 晶体管的制作要求，从浓度大小来看，发射区最大，集电区最小。从尺寸看，集电区最大，基区最小。如果条件不能满足，晶体管将无法工作。 以下以基极接地(共基极)为例进行分析： 如上图所示，在E-B之间加正向偏置，在B-C之间加反向偏置。
测绘技术质量保证体系运行情况 我院根据《新疆维吾尔自治区测绘质量保证体系考核办法》的要求，结合我院实际修订和完善测绘产品质量保证体系，认真贯彻“质量第一、注重实效”的方针，以保证质量为中心，满足需求为目标，防检结合为手段，全员参与为基础，走质量效益型的发展道路。促进院达到“创优质工程、树企业形象”的质量管理目标。 1、成立机构，建立制度。院为了加强质量管理，设立测绘成果质量检查室,全面负责测绘成果质量管理和检查，验收工作。建立了《测绘成果质量检查验收制度》，可随时调用院测绘仪器用于测绘成果质量检查，达到每个项目都经过院质检后才交用户使用。 2、坚持合同评审和技术设计制度。在承接测绘任务时，进行了合同评审，保证具有满足任务要求的实施能力和符合测绘资质规定的业务范围。合同评审结果作为技术设计的一项重要依据。测绘任务实施前对需进行技术设计的项目进行技术设计，技术设计书经过委托方审核批准后，才进行实施。确实不需进行技术设计的，编制了作业指导书。 3、严格执行测绘生产、技术和质量管理制度。在测绘任务实施前，由院技术负责人组织作业人员进行技术培训，学习技术设计书、作业指导书及有关的技术标准、操作规程。
作业人员必须严格执行操作规程，按照技术设计书或作业指导书进行作业，对其所完成的测绘成果的作业质量负责。加强工序管理，制定完整可行的工序管理流程表，有效控制影响成果质量的各种因素；明确各工序的工作内容、方法及质量标准。生产作业中的工序成果必须达到规定的质量要求，经作业人员自查、互校，如实填写质量记录，达到合格标准，方可转入下工序。对检查发现的不合格成果，及时进行了跟踪处理，作好质量记录，采取纠正措施。不合格成果经返工修正后，重新进行质量检查；不能进行返工修正的，应予降低等级或报废并履行相关手续。 4、严格执行内部质量审核制度。对测绘成果实施自查互校、两级检查。作业小组实施自查互校后方可提交过程检查；经过过程检查的测绘成果必须通过单位质量检查机构或质量检查人员的最终检查，评定质量等级，编写最终检查报告。 5、严格执行测绘仪器管理制度。院使用的GPS、全站仪、水准仪每年送自治区测绘计量检定站检定一次，保证使用的测绘计量器具在检定有效期内；坚持对测绘仪器进行日常维护和保养。 6、严格执行职工培训和奖惩制度。对院职工实行有计划、分层次的组织岗位技术培训，实行岗位管理。对先进个人和集体进行表彰和奖励；对违章、违纪人员进行处罚。
LATCH UP测试 LATCH UP测试。但是，以前我没做过类似的工作，因为以前的公司的芯片LATCH UF W试 都是找宜硕这样的公司进行测试。LATCH UR M试主要分为VSUPPLY OVER VOLTAGE TEST I TEST o I test 又分为PIT( POSITIVE I TEST) 和NIT(NEGATIVE I TEST)。不过我们公司还增加了PVT(positive voltage test )和NVT( negative voltage test )。在JESD78D 规范(这个可以从JEDEC网站上下到)上提到latch up的测试流程。首先待测试的IC需要经过ATE测试，保证功能是正常的。然后首先进行I-TEST，如果I-TEST FAIL,那这颗芯片就没PASS如果通过了I-TEST，然后再进行OVER VOLTAGE TES如果此时IC FAIL，那么这颗芯片就没有通过LATCH UP TEST这些通过I-TEST和OVER VOLTAGE TES芯片还要再进行ATE测试来确认芯片的功能是否正常。但是好多公司最后的ATE测试都省了。VSUPPLY OVER VOLTAGE TE主要是对芯片的电源引脚进行过压测试，如果芯片有多个电源引脚，每个电源引脚都要进行测试。测试条件：一般是对电压引脚进行一个 1.5X MAX VSUPPLY勺TRIGGER S试，1)其他引脚接LOGIC HIGH, 2)其他引脚接LOGIC LO W这两种情况都要进行测试。 PIT测试是对除电源和地外的其他I/O引脚进行测试。电源接VCC 1)所有引脚接LOGIC HIGH,然后给待测试弓I脚来一个POSITIVE TRIGGER CURRENT PULS)所有弓I脚接LOGIC LOW然后给待测试弓I脚来一个POSITIVE TRIGGER CURRENT PULSE NIT 测试是对除电源和地外的其他I/O 引脚进行测试。电源接VCC，1)所有引脚接LOGIC HIGH,然后给待测试弓I脚来一个Negative TRIGGER CURRENT PULSE)所有弓I脚接LOGIC LOW然后给待测试弓I脚来一个Negative TRIGGER CURRENT PULSE LATCH UP失效判定标准： 如果INOM<=25mA经过LATCHJP测试之后，发现电流>INOM+1O则该芯片没有PASS.ATCH
计量工作和测量管理体系的讲座之一 （2013年6月20日） ? 测量管理体系在企业推行的目的和作用 ? 怎样才能把测量管理体系的运行与日常的管理有机结合 ? 测量管理体系与日常计量器具管理的区别 ? 测量管理体系的质量目标应如何制定 ? 计量要求的概念和导出方法/ ? 计量确认实施的作用和方法 ? 测量过程的策划、设计和控制 ? 测量管理体系的监视 1 测量管理体系在企业推行的目的和作用。 近30 年来，我国工业企业的计量工作主要经历了计量定升级、推行计量检测体系、推广应用测量管理体系等时期。从国家计量主管部门的相关资料上看，在工业企业推行这些计量管理体系是根据现代工业发展的特征和国际计量管理的经验所做的部署。 国家的计量体系主要包括三个方面：计量行政管理、计量技术管理和计量法制管理。企业的计量工作主要体现为：应用计量科技成果（如：先进的测量设备和检测方法），贯彻落实计量法制管理的要求（如：量值传递和溯源）。 在现代工业企业中，许多工作离不开检测、离不开数据。无论决策或控制，包括质量、安全、环保、节能、经营核算等。信息技术的高速发展，数字在企业的地位越来越显着。计量工作首先是保证数字准确、数字安全的。所以，计量是企业技术管理、生产经营管理的重要基石；完善的计量管理为各个管理体系和方法提供重要技术支撑；完善的计量管理可以使企业减少或避免许多风险；完善的计量管理是数字领域的精细化管理。 计量检测结果准确是多种因素合力的作用，包括：测量设备的性能、人员的能力、检测依据的方法文件、环境条件等。认识计量工作不能只看到测量设备。 （1）测量管理体系的目的和核心内容 按照GB/T19022－2003/ ISO10012 ：2003标准的要求建立的测量
Electric Vehicle Tester EVT Series Simulates Load Pro ? les Typical for Electric and Hybrid Electric Vehicles EVT Series either with SCR or IGBT Technology Current Range: up to 600 A Voltage Range: up to 800 V Power Range: up to 240 kW Energy Feedback while Discharging Full Sine Wave Energy Feedback with IGBT High Dynamic Regulation with IGBT Data Logger Systems via CAN Bus Optionally: External Control via CAN-Bus or Analog Input Controlled by BTS-600 PC Software
High Speed Data Acquisition and Control Additional Voltage, Temperature, Analog Inputs I/O for Auxiliary Devices, RS-232, CAN Interface Cabinets Options General Data Control Interface:BTS or MBT PC Software: BTS-600 Accuracy I/U for EVT THY: ±1% (20-100%) Set Value ± 0.2 % (1-20% ) Full Scale Accuracy I/U for EVT IGBT: I/U (10-100%) ± 0.25% Full Scale Resolution:± 15 Bit Input Power Supply:3-phase, 50/60 Hz Rise Time (10-90% Load): < 10 ms (IGBT) Model Designation Current [A]Voltage [V]DC Power [kW]Cabinet Size EVT 300-180 THY 0.3 - 30020 -18054 E 1 EVT 300-360 THY 0.3 -30040 - 360108 E 2 EVT 600-180 THY 0.6 - 60020 180108 E 2EVT 600-360 THY 0.6 - 60040 - 360216 E 2EVT 300-500 IGBT 0.3 - 3000 - 50080I 2EVT 400-500 IGBT 0.4 - 4000 - 500160I 4EVT 400-500 IGBT 0.4 - 4000 - 500240I 5EVT 600-500 IGBT 0.6 - 6000 - 500160I 4EVT 600-800 IGBT 0.6 - 600 0 - 800 240 I 5 Series Size Dimensions (H x W x D) [mm]EVT THY E 12200 x 1000 x 1000 (86.7’’ x 39.4” x 39.4”)EVT THY E 22200 x 1600 x 1000 (86.7’’ x 63” x 39.4”) EVT IGBT I 22200 x 1000 x 1000 (86.7’’ x 39.4” x 39.4”) EVT IGBT I 42200 x 2000 x 1000 (86.7” x 78.8” x 39.4”)EVT IGBT I 5 2200 x 3000 x 1000 (86.7” x 118.2” x 39.4”) Individual Technical Data Aachen, Germany +49 241 168 090 +49 241 166 465 info@digatron.de www.digatron.de Qingdao, China +86 532 8870 5292 +86 532 8870 5259 info@https://www.doczj.com/doc/8c12181684.html, https://www.doczj.com/doc/8c12181684.html,/cn Shelton, (CT), USA +1 203 446 8000 +1 203 446 8015 info@? https://www.doczj.com/doc/8c12181684.html, www.? https://www.doczj.com/doc/8c12181684.html, Other current and voltage ranges available on request.
静电放电测试规范 1.测试目的：为使静电干扰耐受性测试时,能有一统一之规范及流程可供依循,特订定本程 序书,本试验的目的是仿真静电对电子产品所造成的干扰,并判别其耐受性。 2.适用范围：执行静电干扰耐受性测试时,适用之。 3. 4. 4.2 场地维护。 4.3 提供相关信息于测试服务上。
5.办法： 5.1 试验等级：试验等级如下
5.3 实验室之测试场地配置：实验室之地面应有一铜或铝制的金属GRP,其厚度至少0.25mm。 如果使用别种金属材料，其厚度至少应有0.65mm。GRP尺寸至少1m×1m，依EUT大小而定。其每一面应超出EUT或HCP、VCP至少0.5m并连接至接地系统。EUT依使用状态架设及连接。EUT与实验室墙面及其他金属结构的距离至少1m。EUT除了所规定接地系统外，不可再有其他之接地。ESD产生器的放电回路电缆长度为2m，需连接至GRP，测试时放电回路电缆距离其他导电部分至少0.2m。HCP、VCP之材质与厚度应与GRP相同且使用两端接有470KΩ之接地线连接至GRP。其他规定如下： 5.3.1 EUT为桌上型设备之场地配置：使用高0.8m之木桌立于RGP作测试，并使用一长1.6m ×宽0.8m之HCP置于桌面，EUT及电缆以0.5mm绝缘垫与HCP隔离。EUT距离HCP各边至少0.1m。若EUT过大可使用相同之HCP以较短边相距0.3m连接，可用较大尺寸之桌面或两组桌子，此两组HCP不可搭在一起，并由两端各接470KΩ电阻之接地线个别接至RGP。如下图所示。
5.3.2 EUT属于没有接地系统之设备的测试方法：EUT 是属于设备或设备的一部份、其装设 规格或设计是不可连接至任何接地系统设备、包括可携式、电池操作双重绝缘设备 (class II equipment)。其一般性配置与5.3.1相同，但为了模凝单一静电放电，在每次放电前必须将EUT的电荷消去，EUT的金属部分，例如连接器的外壳、电池充电点、金属天线等，在实施放电前必须将电荷消除。因此需使用具有470KΩ的泄放电阻器之电缆，类似HCP、VCP所用之接地电缆。其中一颗电阻需尽量靠近EUT的测试点，最好小于20mm的距离连接，第二颗电阻需连接在电缆靠近HCP的末端(桌上型)或RGP 的末端(落地型)。使用具有泄放电阻器之电缆，会影响某些EUT的测试结果。有争议时，在测试中如果电荷在连续放电之间有足够的衰减，则优先考虑以电缆不连接的状况作测试。可以使用下列的替换方法： -在连续放电间的时间间隔，必须延长到容许从待测物的电荷自然衰减所需的时间。 -在接地电缆中有碳纤维刷的泄放电阻器(例如2×470KΩ)。 -使用空气离子器以加速待测物在其环境的自然放电过程(使用空气放电作测试时，空气离子器必须关闭)。
l a t c h_u p分析(总11页) -CAL-FENGHAI.-(YICAI)-Company One1 -CAL-本页仅作为文档封面，使用请直接删除
闩锁效应（latch up） 闩锁效应（latch up）是CMOS必须注意的现象，latch我认为解释为回路更合适，大家以后看到latch up就联想到在NMOS与PMOS里面的回路，其实你就懂了一半了. 为什么它这么重要？因为它会导致整个芯片的失效，所以latch up是QUAL测试的一种，并且与ESD（静电防护）紧密相关。 第一部分 latch up的原理 我用一句最简单的话来概括，大家只要记住这句话就行了：latch－up是PNPN 的连接，本质是两个寄生双载子transisitor的连接，每一个transistor的基极（base）与集极（collector）相连，也可以反过来说，每一个transistor 的集极（collector）与另一个transistor的基极（base）相连，形成positive feedback loop（正回馈回路）, 下面我分别解释。 我们先复习什么是npn，如图1，在n端加正偏压，np之间的势垒就会降低，n 端电子为主要载流子，于是电子就很开心地跑到p,其中有一部分电子跑得太开心了，中间的p又不够厚，于是就到pn的交界处，这时右边的n端是逆偏压，于是就很容易就过去了。所以，左边的n为射极（emmiter，发射电子），中间P为基极（base），右边n为集极(collector,收集电子嘛）
理解了npn，那么pnp就好办，如图2。 图2清楚的表示了latch up的回路。左边是npn，右边是pnp 图3是电路示意图。
测试技术体系介绍 测试成绩：100.0分。恭喜您顺利通过考试！ 单选题 1. 系统测试分为几类？√ A 4类 B 3类 C 5类 D 2类 正确答案： B 2. 以下对于单元测试解释正确的是？√ A 软件基本组成单元进行的测试 B 也叫组装测试 C 联合测试 D 对软件系统进行的测试 正确答案： A 3. 集成测试是在什么测试的基础上进行的？√ A 安装测试 B 可用性测试 C 单元测试 D 备份测试 正确答案： C 4. 测试方法分为几种√ A 4种 B 3种
C 9种 D 12种 正确答案： B 5. 以下哪种不属于系统测试分类？√ A 单元测试 B 容量测试 C 压力测试 D 性能测试 正确答案： A 6. 健壮性测试的别称是什么？√ A 备份测试 B 异常测试 C GUI测试 D 容错性测试 正确答案： D 7. 对集成测试解释正确的是√ A 是对软件基本组成单元进行的测试，如函数。这里的单元就是软件设计的最小单位。 B 是调查系统在其资源超负荷的情况下的表现 C 也叫组装测试、联合测试、子系统测试或部件测试。集成测试是在单元测试的基础上。讲所有模块按照高腰设计要求组装成为子系统或系统进行集成测试。 D 是调查系统在其资源超负荷的情况下的表现 正确答案： C 8. 以下哪些不属于安全性测试内容√ A 没有口令是否可以登录到系统中？ B 防火墙是否能被激活和取消激活？ C 系统性能是否稳定？
D 各级用户权限划分是否正确？ 正确答案： C 9. 测试体系中，测试覆盖率分为几种？√ A 三种 B 两种 C 六种 D 九种 正确答案： B 10. 以下有几种属于系统测试范围？异常测试备份测试网络测试单元测试√ A 一种 B 两种 C 三种 D 五种 正确答案： B
国内目视检测标准体系介绍 2007年我国国家质检总局发布的GB/T20967-2007 《无损检测目视检测总则》该标准规定了目视检测确定产品是否符合规定的要求时（例如：工件的表面状况、配合面的对准、工件的形状)，直接目视检测和间接目视检测的一般原则。本标准不适用于使用其他任何破坏性检测或无损检测方法进行的检测活动。 同年国家质检总局还颁布了GB/T20698-2007《无损检测.目视检测辅助工具低倍放大镜的选用》该标准规定了下列类型低倍放大镜的特性，并推荐选择用于表面检测：①单片镜放大镜,典型放大率达4倍（A型）；②多片镜放大镜,典型放大率达10倍（B型）；③双系统件放大镜,典型放大率达15倍（C型）)，有如下两类：a）双筒镜,通常有长工作距离（C1）型)：b）双目镜，装有细调或其他附件，用于立体观察（C2型）；④凹透镜放大镜，装有前表面反射镜，典型放大率达6倍（D型）。该标准不涉及: ①钟表匠套在眼窝上的小型放大镜和眼镜；②透镜或透镜架可以放在被检物体表面上的单片镜放大镜、球面或圆柱面透镜放大镜（包括装有用于测量的各种分度标尺的放大镜）；③充有液体的塑料透镜液囊；④用于内表面检查的放大镜。 我国目视检测标谁还有行业标准如航天标准QJ2859-1996《工业内窥镜操作使用方法与判定规则》该标准规定了工业内窥镜操作的一般要求、内窥镜的选择原则、具体操作要求与检查判定的规则。 国外目视检测标准体系介绍 国外对目视检测技术及相关标准的研究制订工作进行得比较全面,应用也比较广泛。尤其在欧美等科技发达国家对目视检测标准研究与制定己达到较高的水平。目前国际标准化ISO标准、美国ASME标准、英国BSEN标准、欧洲标准学会标准等都有目视检测方面的具体内容,并形成不同的标准化体系。下面简要介绍近年来国外目视标准的情况。 美国ASME规范第五卷第9章对目视检测的适用范围、检测规程、检测方法、检测报告等方面给出了具体的要求。该章还对不同类型、不同等级的产品和部件提供了不同要求的验收标准如焊缝检测验收标准、设备支承的结构完整性验收标准、螺栓检测验收标准、热交换管用传热管在制造安装中的标准。 法国RCC-M标准是法国压水核反应堆核岛机械部件制造规则，该标准第III卷MC7000是针对目视检测方法提出应满足的要求。包括：检测对象、文件、检测装置、对比试块、检测区域、检测条件和检测报告等。
Human Body Model (人体模式) 一种ESD测试方法，其中ESD发生器由一个100pF电容及一个1.5kΩ的串联电阻组成。 machine model机器模型 charged device model充电器件模型 ESD/Latch up测试 Component ESD Test 人体模型(HBM-Human Body Model) A charged Person discharges to a device or discharges to the ground through a device The ESD Stress is developed with a 100pF capacitor discharging through a 1500Ω resistor to the device. --The use of 1500Ω resistor implies that the human body model approximates a current source. 机器模型(MM-Machine Model) A charged Machine discharges to a device or discharges to the ground through a device MM ESD Stress is developed with a 200pF capacitor discharging through a 0Ωresistor / 500nhenry inductor. --The absence of a resistor implies that the machine model approximates a voltage source. 器件充电模型(CDM - Charged Device Model) A Device (or Circuit) becomes charged and discharges to the ground
机器视觉检测技术简介及其特点 中国纸板商城https://www.doczj.com/doc/8c12181684.html,2012年3月2日机器视觉印刷质量检测是一种模拟人工检测方法和判断逻辑，但同时又具有更高检测精度和更好一致性的自动化检测方法。 一、机器视觉检测的特点 1、机器视觉检测技术简介 机器视觉，简而言之就是利用机器代替人工进行目标识别、判断与测量。它是现代光学、电子学、软件工程、信号处理与系统控制技术等多学科的交叉与融合。 光学采集设备：由工业摄像机、光源及配套图像采集卡等硬件组成。主要作用是获取通过采集位置的标签的数字图像，为后续的分析与处理提供素材，相当于人工检测的眼睛。 判断识别：由工业控制计算机及植入的图像处理与分析软件、控制软件构成。是视觉检测的核心部分，最终形成缺陷的判断并能向后续执行机构发出指令。 自动控制：最终将检测系统的结果变换成具体操作的硬件，比如常见的声光报警器、废品剔除装置或作标记的装置(如喷墨机、贴标机等)。 除此之外，印刷检测设备还必须有一套稳定的机械传输控制平台，对于安装在印刷机上的在线检测系统而言，传输平台就是印刷机;而对于离线检测系统，则需要单独配置传输平台，如复卷机、单张传输平台等。 2、印刷缺陷检测原理 印刷缺陷检测主要依靠图像比对的方法进行。如图2所示，上部图像是通过相机采集到的实时图像，而下部图像为事先采集并存储下来的标准图像。检测时，首先将两幅图像通过定位等方法使其重合，然后进行逐点(逐像素)对比颜色(或亮度差异)。当他们之间的差异超出事先设定的范围时即判为缺陷。 3、机器视觉检测特点 一套高品质的机器视觉检测系统，必须具备以下几个必备条件： 1)高品质的成像系统 成像系统被称为视觉检测设备的“眼睛”，因此“眼睛”识别能力的好坏是评价成像系统的最关键指标。通常，成像系统的评价指标主要体现在三个方面： 能否发现存在的缺陷 基于图像方法进行的检测，所能够依据的最原始也是唯一的资料即是所采到的图像上的颜色(或者亮度)变化，除此之外，没有其他资料可供参考。所以，一个高品质的成像系统首先应该是一个能充分表现被检