第一章
1、控制器、运算器和存储器合起来一般称为（D）：
A、I/O部件
B、内存储器才
C、外存储器
D、主机
2、冯?诺依曼机工作方式的基本特点是（A）：
A按地址访问并顺序执行指令B精确结果处理
C存储器按内部地址访问D自动工作
3、输入、输出设备以及辅助存储器一般统称为（B）：
A I/O系统B外围设备C外存储器D执行部件
4、计算机硬件能直接识别和执行的语言是（C）：
A高级语言B汇编语言C机器语言D符号语言
判断题
5、若某计算机字代表一条指令或指令的一部分，则称数据字。（F ）
6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字。（）
7、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（）
8、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（）填空题
9、系统软件包括：服务程序、语言程序、、数据库管理系统。
10、计算机的硬件基本组成包括、、、
和五个部分。
11、计算机的软件一般分为和两大部分。
12、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由、
、、和等组成，在每一级上都可以进行。
13、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是
、、、和。
简答题
14、什么是适配器？简述其功能。
15、15、什么是CPU？简述其功能。
16、什么是存储容量？什么是单元地址？
17、什么是外存？简述其功能。
18、什么是内存？简述其功能。
19、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？
20、冯诺依曼体系结构要点
答案：1. D 2. A 3. B 4. C 5. × 6. ×7. √8. √9. 操作系统10. 控制器运算器存储器输入设备输出设备11. 系统软件应用软件12. 微程序级一般机器级操作系统级汇编语言级高级语言级程序设计13. 电子管晶体管集成电路大规模集成电路巨大规模集成电路14. 适配器：连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作15. CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。16. 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。17. 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。18. 解：内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。19. 一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。20. 二进制；存储程序顺序执行；硬件由运算器、控制器、存储器、输入设备、输出设备组成。
第二章
1、float型数据通常用IEEE754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!中,且x=-8.25, 则FR1的内容是( )
A、C1040000H
B、C2420000H
C、C1840000H
D、C1C20000H
2、不属于ALU的部件有( )
A加法器或乘法器B移位器C逻辑运算部件D指令寄存器
3、当且仅当( )发生时, 称为浮点数溢出(上溢)
A阶码上溢B尾数上溢C尾数与阶码同时上溢D尾数或阶码上溢
4、处理器中的ALU采用( )来实现
A时序电路B组合逻辑电路C控制电路D模拟电路
5、在C程序中,int类型的变量x的值为-1088。程序执行时，x先被存放在16位的寄存器R1中，然后被算术右移4位。则此时R1 中的内容以16进制表示是（
）
A、FBC0H
B、FFBCH
C、0FBCH
D、87BCH
6、下列数中最大的是( )
A、10000000B
B、125O
C、10000110(BCD码)
D、55H
7、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（）：
A、-127
B、-32
C、-125
D、-3
8、某数在计算机中用8421BCD码表示为0111 1000 1001，其真值是：
A、789D
B、789H
C、1887D
D、11110001001B
9、若浮点数尾数用补码表示，则判断运算结果是否为规格化数的方法是：
A阶符与数符相同为规格化数
B阶符与数符相异为规格化数
C数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
10、算术/ 逻辑运算单元74181ALU可完成：
A、16种算术运算功能
B、16种逻辑运算功能
C、16种算术运算功能和16种逻辑运算功能
D、4位乘法运算和除法运算功能
11、某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为：
A、+（1 -2-32 ）
B、+（1 -2-31 ）
C、2-32
D、2-31
12、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码：
A原B补C反D移
13、下列数中最小的数为（）：
A、101001B
B、52Q
C、29D
D、233H
14、补码表示的8位二进制定点小数所能表示数值的范围是( )
A、-0.1111111B~0.1111111B
B、-1.0000000B~0.1111111B
C、-0.1111111B~1.0000000B
D、-1.0000000B~1.0000000B
15、某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是( ) (注:选项中[ ]内的值为上标)
A、-1.125*2[10]
B、-1.125*2[11]
C、-0.125*2[10]
D、
-0.125*2[11]
判断题
16、ASCII码即美国国家信息交换标准代码。标准ASCII码占9位二进制位，共表示512种字符。（）
17、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。（）
18、机器码是信息在计算机中的二进制表示形式。（）
填空题
19、移码表示法主要用于表示数的阶码E，以利于比较两个数指数的大小和
操作。
20、（26H或63H）异或135O的值为。
21、设机器数字长为8位(含1符号位)，若机器数为81H(十六进制)，当它分别代表原码、补码、反码和移码时，等价的十进制整数分别为、、
和
。
22、两个BCD码相加，当结果大于9时，修正的方法是将结果，并产生进位输出。
23、现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有
、和三种形式。
24、对阶时，使阶向阶看齐，使阶的尾数向
移位，每移一位，其阶码加一，直到两数的阶码相等为止。
25、按IEEE754规范，一个浮点数由、、三个域组成，其中的值等于指数的加上一个固定。
26、在进行浮点加法运算时，需要完成为、、、
、和等步骤。
27、提高加法器运算速度的关键是。先行进位的含义是。
28、浮点运算器由和组成，它们都是运算器。
只要求能执行运算，而要求能进行运算。
29、设有七位二进制信息码0110101，则低位增设偶校验码后的代码为。
30、为了提高运算器的速度，可以采用进位、乘除法、流水线等并行措施。
计算题
31、X的补码为：10101101，用负权的概念计算X的真值。
32、写出十进制数-5的IEEE754编码。
33、已知X和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。(1) X=0.110 11 Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011 34、已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。（1）X=0.1 1011 Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0. 00001
35、设阶为5位(包括2位阶符), 尾数为8位(包括2位数符), 阶码、尾数均用补码表示, 完成下列取值的[X+Y]，[X-Y]运算：（1）X=2-011×0.100101 Y=2-010×(-0.011110)
36、已知A=2[-101]×(-0.1010000)，B=2[-100]×0.1110110，按浮点运算方法计算A+B. (方括号内是阶码)
37、设浮点数字长16位，其中阶码4位（含1位阶符），尾数12位（含1位数符），将5 1/128转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。并给出此浮点数格式的规格数表示范围。
简答题
38、某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1）串行进位方式（2）并行进位方式
39、什么是奇偶校验码？
40、简述计算机中采用二进制代码的优点。
答案：1. A 2. D 3. A 4. B 5. B 6. A 7. C 8. A 9. C 10. C 11. B 12. B 13.
C 14. B 15. B 16. ×17. √18. √19. 浮点数对阶20. 58
D 21. -1 -127 -126 1 22. 加6 23. 单总线结构双总线结构三总线结构24. 小大小右右25. 符号位S 阶码
E 尾数M 阶码E 真值e 偏移值26. 零操作数检查对阶尾数求和结果规格化舍入处理溢出处理27. 降低进位信号的传播时间低有效位的进位信号可以直接向最高位传递28. 阶码运算器尾数运算器定点阶码运算器加法和减法尾数运算器加、减、乘、除29. 01101010 30. 先行阵列
31.解：X=1×+1×+1×+1×+1×+=-83
32. 解：-5D=-101B 在IEEE754规范中规格化表示应该为1.01×22，e=127+2= 129 则IEEE754规范编码为：11000000101000000000000000000000
33. 解：（1）先写出x和y的变形补码，再计算它们的差[x]补=00.11011[y]补=11.00001[-y]补=00.11111 [x-y]补=[x]补+[-y]补=00.11011+00.11 111=01.11010 ∵运算结果双符号不相等∴为正溢出X-Y=+1.1101B （2）先写出x和y的变形补码，再计算它们的差[x]补=00.10111[y]补= 00.11011[-y]补=11.00101 [x-y]补=00.10111+11.00101=11.11100
∴x-y=-0.001B无溢出（3）先写出x和y的变形补码，再计算它们的差[x]补=00.11011[y]补=11.01101[-y]补=00.10011 [x-y]补=[x]补+[-y]补=00.11011+00.10011=01.01110 ∵运算结
果双符号不相等∴为正溢出X-Y=+1.0111B
34. 解：（1）先写出x和y的变形补码再计算它们的和[x]补=00.11011[y]补= 00.00011 [x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110 ∴x+y =0.1111B无溢出。（2）先写出x和y的变形补码再计算它们的和[x]补=00.11011[y]补=11.01011 [x+y]补=[x]补+[y]补=00.11011+ 11.01011=00.00110 ∴x+y=0.0011B无溢出。（3）先写出x和y的变形补码再计算它们的和[x]补=11.01010[y]补=11.11111 [x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001 ∴x
+y=-0.10111B无溢出
35. 解：（1）将y规格化得：y=×(-0.111100) [x]浮=1101，00.100101 [y]浮=1101，11.000100[-y]浮=1101，00.111100 ①对阶[ΔE]补=[Ex]补+[-Ey]补=1101+0011=0000 ∴Ex=Ey ②尾数相加相加相减00.100101
00.100101 +11.000100
+00.111100 --------------------------
11.10100101.100001 [x+y]浮= 1101,11.101001左规[x+y]浮=1100,11.010010 ∴x+y=×(-0.101 110) [x-y]浮=1101,01.100001右规[x-y]浮=1110,00.1100001
舍入处理得[x-y]浮=1110,00.110001 ∴x-y=×0.110001
36. 11,100；00.1001110
37. 0，111；0.11001100000
正数2[-9]~2[7]*（1-2[-11]）
负数-2[7]~-2[-8]*（2[-1]+2[-11]）
注：[ ]中为指数
38.解：（1）串行进位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1 C2=G2+P2C1G2=A2B2，P2=A2⊕B2 C3=G3+P3 C2G3=A3B3，P3=A3⊕B3 C4=G4+P4C3G4=A4B4，P4 =A4⊕B4 (2)并行进位方式：C1=G1+P1C0 C2=G2+P 2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4 +P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 其中G1-G4，P1-P4表达式与串行进位方式相同。
39.奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误。奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误。
40. （1）技术上容易实现；（2）运算规则简单；（3）可借助于逻辑代数来分析、研究；（4）与其它进制的转换容易。
第三章
1、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：
A、64，16
B、16，64
C、64，8
D、16，16
2、计算机系统中的存贮器系统是指：
A、RAM存贮器
B、ROM存贮器
C、主存贮器
D、内存贮器和外存贮器
3、相联存储器是按( )进行寻址的存储器
A地址指定方式 B堆栈存取方式
C内容指定方式 D地址指定与堆栈存取方式结合
4、交叉存储器实质上是一种（）存储器，它能执行独立的读写操作
A多模块，并行 B多模块，串行 C整体式，并行 D整体式，串行
5、采用虚拟存储器的主要目的是
A提高主存储器的存取速度 B扩大存储器空间，并能进行自动管理
C提高外存储器的存取速度 D扩大外存储器的存储空间
6、存储周期是指
A存储器的读出时间 B存储器进行连续读和写操作所允许的最短时间间隔C存储器的写入时间 D存储器进行连续写操作所允许的最短时间间隔
7、在主存和CPU之间增加cache的目的是
A增加内存容量 B提高内存的可靠性
C解决CPU与内存之间的速度匹配问题 D增加内存容量，同时加快存取速度
8、存储单元是指：
A存放一个二进制信息位的存储元 B存放一个机器字的所有存储元集合C存放一个字节的所有存储元集合 D存放两个字节的所有存储元集合
9、下面说法正确的是
A、半导体RAM信息可读可写，且断电后仍能保持记忆
B、半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的
C、静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失
D、ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失
判断题
10、存储元存储八位二进制信息，是计算机存储信息的最小单位。（）
11、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。（）
12、外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。（）
13、计算机存储器功能是记忆以二进制形式表示的数据和程序。（）
14、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。常用单位有：位/秒或字节/秒。（）
填空题
15、 DRAM存储器的刷新一般有、和三种方式，之所以刷新是因为。
16、存储器的技术指标主要有、、和。
17、对存储器的要求是，，，为了解决这三方面的矛盾，计算机采用和体系结构。
18、 CPU能直接访问由和，但不能直接访问。
19、虚拟存储器只是一个容量非常大的存储器模型，不是任何实际的
存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有式、
式和式三类。
20、虚拟存储器指的是层次，它给用户提供了一个比实际空间大得多的空间。
21、双端口存储器和多模块交叉存储器属于存储器结构，前者采用
技术，后者采用技术。
22、主存与CACHE的地址映射有、、三种方式。
计算题
23、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？
24、有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16）构成，设读/写周期为0.1ms，问： 1) 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？ 2) 如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率多少？
25、CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为20
0次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。
26、设某RAM芯片，其存储容量为16K×8位，问： 1) 该芯片引出线的最小数目应该是多少？ 2) 存储器芯片的地址范围是多少
27、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12 288B，最小磁道直径为2 30毫米，共有275道，磁盘转速为3000转/分。
（1）最低位密度是多少？
（2）数据传输率是多少？
（3）平均等待时间是多少？
28、已知cache/主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。
29、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600bit/cm，道密度为80道/cm，转速为3600转/分。
（1）计算每条磁道的容量；
（2）计算磁盘的数据传输率；
（3）计算平均等待时间。
简答题
30、说出至少三种加速CPU和存储器之间有效传输的措施。
31、存储保护主要包括哪几个方面？
32、计算机存储系统分为哪几个层次？
应用题
33、CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
34、下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器，ROM位8 K*16位的只读存储器。仔细分析该图，并按要求答题。（1）该存储器最大空间有多少？已经构成的空间有多少？（2）图中构成的地址空间分布是怎样的？画出地址空间分布图。
35、某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。要求：
（1）画出存储器空间分布图，???确定需要的RAM以及RAM芯片数量；
（2）画出此存储器组成结构图及与CPU的连接图。
36、主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？
37、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM 芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有/CS和/WE 信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W (读/写)，/MREQ (访存)。
要求：（1）画出地址译码方案。（2）将ROM与RAM同CPU连接。
38、用16K×8位的DRAM芯片组成64K×32位存储器，画出该存储器的组成逻辑框图。
39、某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为1 6K字的存储器，其中RAM为高8K字，ROM为低2K字，最低地址为0。
（1）地址线和数据线各为多少根？
（2）各种芯片的数量是多少？
（3）请画出存储器结构图及与CPU的连接图。
答案：1. B 2. D 3. C 4. A 5. B 6. B 7. C 8. B 9. C 10. × 11. × 12 .× 13. √ 14. √ 15. 集中式分散式异步式有电荷泄露、需要定期补充 16. 存储容量存取时间存储周期存储器带宽 17. 容量大速度快成本低多级存储 18. CACHE 内存外存 19. 逻辑物理段页段页 20. 主存-外存主存虚拟地址 21. 并行空间并行时间并行 22. 全相联直接组相联
23.顺序存储器和交叉存储器连续读出m=4字的信息总量都是：q=64位×4=256位顺序存储器和交叉存储器连续读出4个字所需的时间分别是：T1=mT=4×200ns=800ns T2=T +(m-1)t=200ns+3×50=350ns 顺序存储器和交叉存储器的平均存取时间分别是： T1a= T=200ns T2a=350ns/4=87.5ns 顺序存储器带宽w1=q/t1=256b/800ns=32×107(b/s)
交叉存储器带宽w2=q/t2=256b/350ns=73×107(b/s)
24. 由题： 1)刷新信号间隔为2ms/64=31.25ms，此即刷新信号周期 2)设T为读/写周期，且列向16组同时进行刷新，则所需刷新时间为64T，已知T=0.1ms，则死时间率=64 T/2000×100%=0.32%
25. 由题：H=Nc/(Nc+Nm)=5000/5200≈0.96 Ta=Tc+(1-H)×Tm=40ns+(1-0.96)×160ns =46.4ns E=Tc/Ta=40ns/46.4ns×100%=86.2%
26. 由题： 1)16K=214，所以地址线为14根，字长8位，所以数据线为8根，加上芯片片选信号CS，读信号RD，写信号WR，电源线、地线，其引出线最小数目为27根。 2)存储器芯片的地址范围为：0000H～3FFFH。
27. （1）11.5B/mm；（2）614400B/s；（3）10ms。
28. 主存的存取周期是204ns；cache命中率是94%。
29. 1）每条磁道的容量是110528B；（2）6631680B/s；（3）8.33ms。
30. 主要有：加长存储器的字长；采用双端口存储器；加入CACHE；采用多体交叉存储器。
31. 存储保护一般涉及存储区域保护和访问方式保护两大方面。前者主要有页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、执行三种方式的保护。 32. 计算机存储系统一般指：CPU内的寄存器、CACHE、主存、外存、后备存储器等五个层次。
33. 解：先求命中率h h=nc/(nc+nm)＝2420÷(2420＋80)＝0.968
则平均访问时间为ta ta＝0.968×40＋(1-0.968)×240＝46.4(ns)
r＝240÷40＝6 cache/主存系统的效率为e
e＝1/[r＋(1－r)×0.968]＝86.2％
34. （1）存储器最大存储空间是64K字，已经构成的空间有24K字；
（2）两个ROM芯片构成存储器的低16K字空间，一个RAM芯片构成存储器的最大地址的8K字空间。分布图略。 35. 1）图略；需要3片RAM，2片ROM；（2）图略。 36. 解：已知主存容量为4MB，虚存容量为1GB ∵222＝4M∴物理地址为22位又∵230＝1G∴虚拟地址为30位页表长度为1GB÷4KB＝230÷212=218=256K
37. 1）依题意，主存地址空间分布如右图所示，可选用2片16K×8位的EPROM作为ROM 区；10片的8K×8位RAM片组成40K×16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,图略
38.解：
组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片）
每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15，A14经2：4译码器产生片选信号，逻辑框图略
39. （1）地址线14根，数据线8根；2）2片RAM，1片ROM；
（3）图略。
第四章
1、指令系统中采用不寻址方式的目的主要是( )
A实现存储程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C可以直接访问外存D提供扩展操作码的可能并降低指令译码难度
2、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采( )
A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式
3、寄存器间接寻址方式中，操作数处在( )
A通用寄存器B堆栈C主存储器D程序计数器
4、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP所指示的栈顶单元，如果进栈的操作是：(A)-〉MSP, (SP)-1-〉SP, 那么出栈的操作应为：
A、(MSP)－〉A, (SP)+1－〉SP
B、(SP)+1－〉SP, (MSP)－〉A
C、(SP)-1－〉SP, (MSP)－〉A
D、(MSP)－〉A, (SP)-1－〉SP
5、用某个寄存器的值做操作数地址的寻址方式称为（）寻址。
A直接B间接C寄存器D寄存器间接
6、指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现( )
A堆栈寻址B程序的条件转移
C程序的无条件转移D程序的条件转移或无条件转移
7、变址寻址方式中，操作数的有效地址等于：
A基值寄存器内容加上形式地址（位移量）
B堆栈指示器内容加上形式地址（位移量）
C变址寄存器内容加上形式地址（位移量）
D程序记数器内容加上形式地址（位移量）
8、从以下有关RISC的描述中，选择最合适的答案。
A、采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。
B为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。
C、RISC的主要目标是减少指令数，提高指令执行效率。
D、RISC设有乘、除法指令和浮点运算指令。
判断题
9、引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提高编程灵活性等（）
10、指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。（）填空题
11、地址码表示。以其数量为依据，可以将指令分为、和
等几种。
12、形成操作数地址的方式，称为方式。操作数可以放在寄存器、
寄存器、和中。
13、堆栈是一种特殊的寻址方式，它采用原理。按结构不同分为
堆栈和堆栈。
14、二地址指令中，操作数的物理位置有三种型式，分别是型、型和型。
15、形成指令地址的方式，称为方式，有寻址和寻址两种。
16、指令格式是指令用和表示的结构形式，指令格式由字段和
两字段组成。
17、一个较完善的指令系统应包含：类指令，类指令，类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令等。
18、从计算机指令系统的角度看当前的计算机指令系统结构分为两大类：、
。
19、指令寻址方式主要有（实现指令逐条顺序执行，PC+1->PC）和
（实现程序转移）。
20、根据操作数所在位置，指出其寻址方式（填空）：（1）操作数在寄存器中，为
寻址方式。（2）操作数地址在寄存器，为寻址方式。（3）操作数在指令中，为寻址方式。（4）操作数地址（主存）在指令中，为寻址方式（5）操作数的地址，为某一寄存器内容与位移量之和可以是、
、寻址方式。
21、指令系统是表征一台计算机的重要因素，它的和不仅直接影响到机器的硬件结构，也影响到。
22、指令字长度分为、、三种形式。
计算题
23、设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存
的20H单元中，指令给出的位移量D=00010101B，该指令占用2个字节，试计算：1）取该指令时PC的内容；2）该指令执行结束时PC的内容。
简答题
24、指令格式结构如下所示，试分析指令格式及寻址方式特点。
31 25 24 23…
20
19
OP I 目标寄存器20位地址
25、说明RISC指令系统的主要特点。
26、一个比较完善的指令系统应该包括哪几类指令？
答案：1. B 2. C 3. C 4. B 5. D 6. D 7. C 8. C 9. √10. √11.操作数的地址零地址指令一地址指令二地址指令三地址指令. 12. 数据寻址专用通用内存指令13. 数据先进后出寄存器存储器14. 寄存器-寄存器（RR）寄存器-存储器（RS）存储器-存储器（SS）15. 指令寻址顺序跳跃16. 二进制代码操作码地址码17. 数据传送算术运算逻辑运算18. 复杂指令集计算机（CISC）精简指令集计算机（RISC）19. 顺序寻址方式跳跃寻址方式20. 寄存器直接寄存器间接立即直接相对基值变址21. 性能格式功能系统软件22. 单字长半字长双字长
23. 1）PC=20H；2）PC=PC+D+2=20H+2+00010101B=37H
24. 1)单字长二地址指令
2)OP有7位,最多可以指定128条指令
3)RS型指令,目标寄存器4位(可指定16寄存器),源操作数由20位地址指定,根据I的取值可以是直接寻址或是间接寻址
25.指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数/存数指令访问存储器。
26. 数据传送指令，算术运算指令，逻辑运算指令，程序控制指令，输入/输出指令，堆栈指令，字符串指令，特权指令。
第五章
1、一般机器周期的时间是根据（）来规定的。
A主存中读取一个指令字的时间B主存中读取一个数据字的时间
C主存中写入一个数据字的时间D主存中读取一个数据字的时间
2、存放微程序的控制存储器称为：
A高速缓冲存储器B控制存储器C虚拟存储器D主存储器
3、计算机操作的最小时间单位是：
Ａ、时钟周期Ｂ、指令周期Ｃ、CPU周期Ｄ、微指令周期
4、以下叙述中正确描述的句子是：
A同一个CPU周期中，可以并行执行的微操作叫相容性微操作
B同一个CPU周期中，可以并行执行的微操作叫相交性微操作
C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作
D同一个CPU周期中，可以并行执行的微操作叫排他性微操作
5、在CPU中跟踪指令后继地址的寄存器是：
A、MAR
B、PC
C、IR
D、PSW
6、同步控制是:
A只适用于CPU控制的方式B只适用于外围设备控制的方式
C由统一时序信号控制的方式D所有指令执行时间都相同的方式
7、下列部件中不属于控制器的是：
Ａ、IR Ｂ、操作控制器C、PC D、PSW
判断题
8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。（）
9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。（）
10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。（）
11、程序计数器用于存放CPU正在执行的指令的地址。（）
12、地址寄存器用于存放当前执行的指令码，供进行指令译码。（）
13、时钟周期是CPU处理操作的最大时间单位。（）
14、并发性指两个或两个以上事件在同一时间间隔内发生。（）
15、微程序控制器的优点：规整性、灵活性、可维护性强。（）
16、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作。（）
17、微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。（）
18、硬布线控制器的缺点：增加了到控存中读取微指令的时间，执行速度慢。（）填空题
19、请在括号内填入适当答案。在CPU中：(1) 保存当前正在执行的指令的寄存器是；(2) 保存当前正要执行的指令地址的寄存器是；(3) 算术逻辑运算结果通常放在和。
20、微程序控制器由、、三大部分组成，其中是R OM存储器，用来存放。
21、并行处理技术主要有三种形式：并行、并行和并行。
22、微指令格式中，微指令的编码通常采用以下三种方式：、和
。
23、在程序执行过程中，控制器控制计算机的运行总是处于、分析指令和
的循环当中。
24、CPU的四个主要功能是、、和。
25、目前的CPU包括、和CACHE。
26、CPU从主存取出一条指令并执行该指令的时间叫，它常用若干个
来表示，而后者又包含若干个。
27、由于数据通路之间的结构关系，微操作可分为和两种。
28、微程序设计技术是利用方法设计的一门技术，具有规整性、
、可维护性等一系列优点。
29、流水CPU中的主要问题是：相关、相关和相关。
30、硬布线器的设计方法是：先画出流程图，再利用写出综合逻辑表达式，然后用等器件实现。
计算题
31、在流水线浮点加法器中，假设有取指、译码、执行和回写四个过程段，每个过程段所需要的时间分别为：T1=60ns，T2=50ns，T3=90ns，T4=80ns，试计算该加法器的加速比是多少。
简答题
32、解释机器指令和微指令的关系。
33、计算机内有哪两股信息在流动？如何区分它们？
34、简述CPU基本功能
35、简述什么是微指令？
36、简述什么是微命令？
37、简述什么是指令周期？
38、简述什么是微程序控制器？
应用题
39、流水线中有写后读、读后写和写后写三种数据相关冲突，试判断下面指令存在哪种类型的数据相关。
I1：ADD R1，R2，R3 ；R2+R3 -> R1
I2：SUB R4，R1，R5 ；R1-R5 -> R4
40、流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。
(1) I1 LAD R1，A ；M（A）→R1，M（A）是存储器单元
I2 ADD R2，R1 ；（R2）+（R1）→R2
(2) I3 ADD R3，R4 ；（R3）+（R4）→R3
I4 MUL R4，R5 ；（R4）×（R5）→R4
(3) I5 LAD R6，B ；M（B）→R6，M（B）是存储器单元
I6 MUL R6，R7 ；（R6）×（R7）→R6
41、今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。
请问：
（1）流水线的操作周期应设计为多少？
（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。
（3）如果在硬件设计上加以改进，至少需推迟多少时间？
42、已知某机采用微程序控制方式，其控制存储器容量为：512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。
请问:
（1）微指令中的三个字段分别应为多少位？
（2）画出围绕这种微指令格式的微程序控制器逻辑框图。
43、假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。
答案：1. A 2. B 3. A 4. A 5. B 6. C 7. D 8. √9. √10. ×11. ×12. ×13. ×14 √15. √16. √17. √18. ×19. 指令寄存器IR 程序计数器PC 通用寄存器数据缓冲寄存器DR 20. 控制存储器微指令寄存器地址转移逻辑控制存储器微程序21. 时间空间时间及空间22. 直接表示法编码表示法混合表示法23. 取指令执行指令24. 指令控制操作控制时间控制数据加工25. 控制器运算器26. 指令周期机器周期时钟周期27. 相容性相斥性28. 软件控制器灵活性29. 资源数据控制30. 指令（周期）布尔（逻辑）代数门电路和触发器3 1. 该流水线时钟周期至少为T=90ns，若采用非流水方式进行，则其所需要的时间为T1+T2+T3+T4=60+50+90+80=280ns，因此加速比=280/90≈3.1。32. 机器指令是控制计算机完成一个基本操作的命令；微指令则是控制部件中一组实现一定操作功能的微命令的组合。在微程序控制器中，一条机器指令需要由一组微指令组成的微程序来完成，即微程序完成对机器指令的解释执行。因此，一条机器指令对应多条微指令。33. 一股是控制信息，即操作命令，其发源地是控制器，流向各个部件，形成指令流；一股是数据信息，它受控制信息的控制，从一个部件流向另一个部件，形成数据流。一般地，取指周期从内存读出的信息流是指令流，流向控制器；而执行周期从内存读出或向内存写入的信息流是数据流，在内存和运算器之间交互。
34. 解：(1)指令控制：程序的顺序控制，称为指令控制。
(2)操作控制：管理并产生每条指令的操作控制信号，并把操作控制信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
(3)时间控制：对各种操作实施时间上的定时，称为时间控制。
(4)数据加工：对数据进行算术运算和逻辑运算处理。
35. 解：每个微周期的操作所需的控制命令构成一条微指令。微指令包含了若干微命令信息。
36.解：微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。
37.解：指令周期是指取出并执行一条指令的时间。它由若干个CPU周期组成。
38. 解：微程序控制器是采用微程序方式构成的控制器，以若干有序微指令组成的微程序解释执行一条机器指令。它由控制存储器、微指令寄存器、地址转移逻辑等构成。
39. 解：在I2指令进入流水线时，可能出现在I1指令写入R1前就读出R1内容，发生了写后读相关。
40.解：1）写后读（RAW）相关；
（2）读后写（WAR）相关，但不会引起相关冲突；
（3）写后读（RAW）相关、写后写（WAW）相关
41.解：(1)流水线的操作时钟周期t应按四步操作中最长时间来考虑,所以t=100ns；
(2)两条指令发生数据相关冲突情况：:
ADDR1,R2,R3;R2+R3→R1
SUBR4,R1,R5;R1-R5→R4
两条指令在流水线中执行情况如下表所示: 略
ADD指令在时钟4时才将结果写入寄存器R1中,但SUB指令在时钟3时就需读寄存器R 1了，显然发生数据相关，不能读到所需数据，只能等待。如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期，即t=2×100ns=200ns；
(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，即t=100ns。
42. 解：（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位。
微命令字段则是：（48－4－9）=35位。
（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。略
其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。
43. 解：微指令条数为：（4-1）×80+1=241条
取控存容量为：256×32位=1KB
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
一、选择题(共5 分，每题1 分) 1.设寄存器内容为80H，若它对应的真值是–127，则该机器数是______ A.原码; B.补码; C.反码; D.移码。 2.下列叙述中______ 是正确的。 A.程序中断方式中有中断请求，DMA 方式中没有中断请求; B.程序中断方式和DMA 方式中实现数据传送都需中断请求; C.程序中断方式和DMA 方式中都有中断请求，但目的不同; D.DMA 要等到指令周期结束时才进行周期窃取。 3.设机器数字长为32 位，一个容量为16MB 的存储器，CPU按半字寻址，其寻址范围是______ 。 A.2的24次方; B.2的23次方; C.2的22次方; D.2的21次方。 4.在中断接口电路中，向量地址可通过______ 送至CPU。 A.地址线; B.数据线; C.控制线; D.状态线。 5.在程序的执行过程中，Cache 与主存的地址映象是由______ 。 A.程序员调度的;
B.操作系统管理的; C.由程序员和操作系统共同协调完成的; D.硬件自动完成的。 6.总线复用方式可以______ 。 A.提高总线的传输带宽; B.增加总线的功能; C.减少总线中信号线的数量; D.提高CUP 利用率。 7.下列说法中正确的是______ 。 A.Cache 与主存统一编址，Cache 的地址空间是主存地址空间的一部分; B.主存储器只由易失性的随机读写存储器构成; C.单体多字存储器主要解决访存速度的问题; D.Cache 不与主存统一编址，Cache 的地址空间不是主存地址空间的一部分。 8.在采用增量计数器法的微指令中，下一条微指令的地址______。 A.在当前的微指令中; B.在微指令地址计数器中; C.在程序计数器; D.在CPU中。 9.由于CPU 内部操作的速度较快，而CPU 访问一次存储器的时间较长，因此机器周期通常由______来确定。 A.指令周期; B.存取周期; C.间址周期; D.执行周期。
中国自考人——700门自考课程永久免费、完整在线学习快快加入我们吧！ 全国2002年4月高等教育自学考试 计算机组成原理试题 课程代码：02318 一、单项选择题(本大题共15小题，每小题1分，共15分)在每小题列出的四个选项中只有一个选项是符 合题目要求的，请将正确选项前的字母填在题后的括号内。 1.若十进制数为，则相应的十六进制数为( )。 若x=1011,则[x]补=( )。 3.某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为( )。 4.设某浮点数共12位。其中阶码含1位阶符共4位，以2为底，初码表示；尾数含1位数符共8位，补码 表示，规格化。则该浮点数所能表示的最大正数是( )。 5.原码乘法是指( ) A.用原码表示乘数与被乘数，直接相乘 B.取操作数绝对值相乘，符号位单独处理 C.符号位连同绝对值一起相乘 D.取操作数绝对值相乘，乘积符号与乘数符号相同 6.一般来讲，直接映象常用在( ) A.小容量高速Cache B.大容量高速Cache C.小容量低速Cache D.大容量低速Cache 7.下列存储器中，( )速度最快。 A.硬盘 B.光盘 C.磁带 D.半导体存储器 8.采用直接寻址方式，则操作数在( )中。 A.主存 B.寄存器 C.直接存取存储器 D.光盘 9.零地址指令的操作数一般隐含在( )中。 A.磁盘 B.磁带 C.寄存器 D.光盘 10.微程序存放在( ) A.主存中 B.堆栈中 C.只读存储器中 D.磁盘中 11.在微程序控制方式中，机器指令和微指令的关系是( )。 A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段(或一个)微程序来解释执行 C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成 12.异步传送方式常用于( )中，作为主要控制方式。 A.微型机的CPU内部控制 B.硬连线控制器 C.微程序控制器 D.串行I/O总线 13.串行总线主要用于( )。 A.连接主机与外围设备 B.连接主存与CPU C.连接运算器与控制器 D.连接CPU内部各部件 14.在常用磁盘中，( )。 A.外圈磁道容量大于内圈磁道容量 B.各道容量不等 C.各磁道容量相同 D.内圈磁道容量大于外圈磁道容量 15.在下列存储器中，( )可以作为主存储器。 A.半导体存储器 B.硬盘 C.光盘 D.磁带 二、改错题(本大题共5小题，每小题2分，共10分)针对各小题的题意，改正其结论中的错误，或补充
华侨大学2012—2013学年第一学期期末考试 《计算机组成原理》考试试卷（A卷） 学院课程名称考试日期 姓名专业学号 一、选择题（本大题共15小题，每小题2分，共30分）） 1、完整的计算机系统应包括_______。 A．CPU和主存B．外部设备和主机 C．主机和实用程序D．配套的硬件系统和软件系统 2、有些计算机将一部分软件永恒地存于只读存储器中，称之为_______。 A．硬件B．软件C．固件D．辅助存储器 3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是_______。 A．指令操作码的译码结果B．指令和数据的寻址方式 C．指令周期的不同阶段D．指令和数据所在的存储单元 4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出判断等步骤。设浮点数的阶码和尾数都采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27*29/32、Y=25*5/8，则浮点加法计算X+Y的最终结果是_____。 A．00111 1100010 B．00101 0001000 C．01000 0010001 D．发生溢出 5、下列关于RISC的叙述中，错误的是_______。 A．RISC普遍采用微程序控制器 B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多 D．RISC的指令数、寻址方式和指令格式种类相对CISC少 6、在微机中，系统日期、硬盘参数与计算机配置信息等均存储在_______。 A．Cache B．ROM C．EPROM D．CMOS 7、相对于微程序控制器，硬布线控制器的特点是_______。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展困难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展困难 8、下列有关RAM和ROM的叙述中，正确的是_______。 ① RAM是易失性存储器，ROM是非易失性存储器 ② RAM和ROM都是采用随机存取方式进行信息访问 ③ RAM和ROM都可用做Cache ④ RAM和ROM都需要进行刷新 A．仅①②B．仅②③C．仅①②③D．仅②③④
华中科技大学附属协和医院计算机组成原理历年考研真题汇编 集团标准化办公室：[VV986T-J682P28-JP266L8-68PNN]
目 录 说明：计算机组成原理科目代码更换频繁，2016年科目代码是961，本书以此为准。 华中科技大学附属协和医院 961计算机组成原理历年考研真题汇编 最新资料，WORD 格式，可编辑修改！
华中理工大学1999硕士入学计算机组成原理真题 一、填空（每空1分，共20分） 1．计算机中数值数据表示长采用的格式有______和______两种。 2．已知十进制数，则相应的二进制数X=______，[X]补=______。 3．若X=-0.X1X2……Xn，则[X]原=______，[-X]补=______。 4．主机与外部设备之间以软件方式控制信息交换的方式有______ 和______。 5．主存储器最小的存取单位是______，而磁盘存储器的最小存取单位是______。 6．一条机器指令的处理过程，宏观上可分作______和______过程。 7．I/O接口按数据传送的宽度可分为______和______两类。 8．总线的控制方式可分为两类，即______和______。 9．多级中断常分为______和______多级中断。 10．DMA控制器含两种类型，一类是______，另一类是______。 二、计算（10分） 1．已知X=-0.01010，Y=0.10101，根据补码不恢复余数除法求[X]补÷[Y]补。（要求完整写出计算过程） 2．若存储芯片容量为128K×8位，求 （1）访问该芯片需要多少位地址 （2）假定该芯片在存储器中首地址为A0000H，求地址应为多少？ 三、判断下列各题正误，并说明理由（15分） 1．ALU就是运算器。 2．不使用74182芯片，仅使用16片74181芯片就能构成64位ALU。 3．设置高速缓冲存储器的主要目的是提高存储系统的速度。 4．时序产生器是产生控制信号的部件。 5．所谓记录方式就是磁表面存储器的记忆方式。 四、简答题（16分） 1．冯·诺依曼型计算机的设计思想是什么？ 2．CPU对主存进行读写操作，应该分别给出哪些信息？ 3．计算机硬件组织由哪几大功能部件组成？ 4．半导体只读存储器可分作哪几种类型？ 五、论述题（21分） 1．论述磁表面存储器的读写操作原理。 2．试述采用直接表示法微指令的特点。 3．试述微程序控制器设计所采用的技术及设计思想。 六、下图给出了补码加法器，图中A0，B0分别为两个操作数的符号位，A1，B1分别为操作数的最高有效，要求： 1．增加能实现减法运算的逻辑电路，并说明加，减法是任何被控制实现的。 2．增加以变形补码进行运算，并且具有溢出检测功能的逻辑电路。 图4 七、绘出CPU与存储系统的连接框图。并说明CPU访问内存的读写操作原理（注内存包含主存与Cache）
本科生期末试卷（九） 一、选择题（每小题2分，共30分） 1运算器的核心功能部件是（）。 A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器 2某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（）。 A 1M B 4MB C 4M D 1MB 3某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（）。 A 20 B 28 C 30 D 32 4双端口存储器所以能进行高速读/写操作，是因为采用（）。 A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 5单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 6为确定下一条微指令的地址，通常采用断定方式，其基本思想是（）。 A 用程序计数器PC来产生后继微指令地址 B 用微程序计数器μPC来产生后继微指令地址 C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D 通过指令中指定一个专门字段来控制产生后继微指令地址 7微程序控制器中，机器指令与微指令的关系是（）。 A 每一条机器指令由一条微指令来执行 B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成 8 CPU中跟踪指令后继地址的寄存器是（）。 A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器 9某寄存器中的数值为指令码，只有CPU的（）才能识别它。 A 指令译码器 B 判断程序 C 微指令 D 时序信号
《计算机组成原理》试题库 选择题 1.一张3.5英寸软盘的存储容量为______，每个扇区存储的固 定数据是______。 A．1.44MB,512B B．1MB,1024BC．2MB,256BD．1.44MB,512KB 2.机器数______中，零的表示形式是唯一的。 A.原码 B.补码 C.校验码 D.反码 3.在计算机中，普遍采用的字符编码是______。 A.BCD码 B.16进制 C.格雷码 D.ASCⅡ码 4.______表示法主要用于表示浮点数中的阶码。 A.原码 B.补码 C.反码 D.移码 5.程序控制类指令的功能是______。 A.改变程序执行的顺序 B.进行主存和CPU之间的数据传送 C.进行CPU和I/O设备之间的数据传送 D.进行算术运算和 逻辑运算 6.EPROM是指______。 A.读写存储器 B.只读存储器 C.光擦除可编程的只读存储器 D.可编程的只读存储器 7.Intel80486是32位微处理器，Pentium是______位微处理器。 A．16 B．32 C．48 D．64 8.CPU主要包括______。
A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 9.下列数中最大的数是______。 2B.（227）8 C.（98）16D.（152）10 10.以下四种类型指令中，执行时间最长的是______。 A.寄存器—存储器型 B.寄存器—寄存器型 C.存储器-存储器型 D.程序控制指令 11.下列______属于应用软件。 A.操作系统 B.编译系统 C.连接程序 D.文本处理 12.在主存和CPU之间增加cache存储器的目的是______。 A.增加内存容量 B.解决CPU和主存之间的速度匹配问题 C.提高内存可靠性 D.增加内存容量，同时加快存取速度 13.信息只用一条传输线，且采用脉冲传输的方式称为 ______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 14.扩展操作码是_____。 A、操作码字段外辅助操作字段的代码 B、指令格式中不同字段设置的操作码 C、操作码的长度随地址数的减少而增加 D、指令系统新增加的操作码 15.下述I/O控制方式中，主要由程序实现的是______。 A.PPU(外围处理机)方式 B.中断方式 C.DMA方式 D.通道方式
一、单项选择题 1、下列说法中，错误的是（ B ） A.固件功能类似软件，形态类似硬件 B.寄存器的数据位对微程序级用户透明 C.软件与硬件具有逻辑功能的等效性 D.计算机系统层次结构中，微程序属于硬件级 2、完整的计算机系统通常包括（ A ） A.硬件系统与软件系统 B.运算器、控制器、存储器 C.主机、外部设备 D.主机和应用软件 3、CPU地址线数量与下列哪项指标密切相关（ B ） A.运算精确度 B.内存容量 C.存储数据位 D.运算速度 4、下列属于冯?诺依曼计算机的核心思想是（ C ） A.采用补码 B.采用总线 C.存储程序和程序控制 D.存储器按地址访问 5、计算机中表示地址时使用（ A ）
A.无符号数 B.反码 C.补码 D.原码 6、当-1 < x < 0 时，[x] 补=（C ） A. x B.1-x C.2+x D.2-x 7、假设寄存器为8 位，用补码形式存储机器数，包括一位符号位， 那么十进制数一25 在寄存器中的十六进制形式表示为（ C ） A.99H B.67H C.E7H D.E6H 8、如果某系统15*4=112 成立，则系统采用的进制是（ C ） A.9 B.8 C.6 D.7 9、某十六进制浮点数A3D00000中最高8 位是阶码（含 1 位阶符），尾数是最低24 位（含1 位数符），若阶码和尾数均采用补码，则该浮
点数的十进制真值是（ A ） A.-0.375 ×2^(-93) B.-0.375 ×2^(-35) C. -0.625 ×2^(-93) D.0.625 ×2^(-35) 10、存储器中地址号分别为1000#、1001#、1002#、1003 的4 个连续存储单元，分别保存的字节数据是1A、2B、3C、4D，如果数据字长为32 位, 存储器采用的是小端对齐模式，则这4 个存储单元存储的数据值应被解析为（ A ） A.4D3C2B1A B.A1B2C3D4 C.D4C3B2A1 D.1A2B2C3D 11、字长8 位的某二进制补码整数为11011010，则该数的标准移码是（B ） A.11011010 B.01011010 C.00111010 D.10111010 12、对于IEEE754格式的浮点数，下列描述正确的是（ D ） A.阶码和尾数都用补码表示 B.阶码用移码表示，尾数用补码表示
1. 用ASCII码(七位)表示字符5和7是(1) ；按对应的ASCII码值来比较(2) ；二进制的十进制编码是(3) 。 (1) A. 1100101和1100111 B. 10100011和01110111 C. 1000101和1100011 D. 0110101和0110111 (2) A.“a”比“b”大 B.“f”比“Q”大 C. 空格比逗号大 D.“H”比“R”大 (3) A. BCD码 B. ASCII码 C. 机内码 D. 二进制编码 2. 运算器由许多部件组成，但核心部件应该是________。 A. 数据总线 B. 数据选择器 C. 算术逻辑运算单元 D 累加寄存器。 3. 对用户来说，CPU 内部有3个最重要的寄存器，它们是。 A. IR，A，B B. IP，A，F C. IR，IP，B D. IP，ALU，BUS 4. 存储器是计算机系统中的记忆设备，它主要用来。 A. 存放程序 B. 存放数据 C. 存放微程序 D. 存放程序和数据 5. 完整的计算机系统由组成。 A. 主机和外部设备 B. 运算器、存储器和控制器 C. 硬件系统和软件系统 D. 系统程序和应用程序 6．计算机操作系统是一种(1) ，用于(2) ，是(3) 的接口。 (1) A. 系统程序 B. 应用程序 C. 用户程序 D. 中间程序 (2) A.编码转换 B. 操作计算机 C. 控制和管理计算机系统的资源 D. 把高级语言程序翻译成机器语言程序 (3) A. 软件和硬件 B. 主机和外设 C. 用户和计算机 D. 高级语言和机器语言机 7．磁盘上的磁道是 (1) ，在磁盘存储器中查找时间是 (2) ，活动头磁盘存储器的平均存取时间是指 (3) ，磁道长短不同，其所存储的数据量 (4) 。 (1) A. 记录密度不同的同心圆 B. 记录密度相同的同心圆 C. 阿基米德螺线 D. 随机同心圆 (2) A. 磁头移动到要找的磁道时间 B. 在磁道上找到扇区的时间 C. 在扇区中找到数据块的时间 D. 以上都不对 (3) A. 平均找道时间 B. 平均找道时间+平均等待时间 C. 平均等待时间 D. 以上都不对 (4) A. 相同 B.长的容量大 C. 短的容量大 D.计算机随机决定 8. 中断向量地址是。 A.子程序入口地址 B.中断服务子程序入口地址
一、单项选择题 1．CPU包括（）两部分。 A．ALU和累加器 B．ALU和控制器 C．运算器和控制器 D．ALU 和主存储器 2.CPU与主存合称为（）。 A、中央处理器 B、微机 C、主机 D、接口 3．下列数值中与二进制数10000相等的是（）。 A．10 B． 10BCD C．0FH D．10Q 4、在8421码表示的二一十进制数中，代码1001表示（）。 A、3 B、6 C、9 D、1 5．若某数的二进制编码为0010101，采用奇校验后，该数的校验码为（）。 A．10010101 B． 00010101 C．00110101 D．00101001 6．用8位二进制数补码整数的表示范围，其所能表示的数据个数分别为（）。 A．-128~127 B．-127~127 C．-127~128 D．-128~128 7、定点数作加减运算时，其符号位与数位一起参与运算的编码是（）。 A、原码与补码 B、补码与反码 C、反码与原码 D、原码8．定点数作加减运算时，其符号位与数位一起参与运算的编码是（）。 A．原码与补码 B．补码与反码 C．反码与原码 D．原码 9、在浮点数表示中，为保持真值不变，尾数向右移2位，阶码要（）。 A、加1 B、减1 C、加2 D、减2 10．浮点数的尾数右移2位，为了保证其值不变，阶码要（）。 A．左移1位 B．右移1位 C．左移2位 D．右移2位11．若某数的二进制编码为0010101，采用奇校验后，该数的校验码为（）。 A．10010101 B． 00010101 C．00110101 D．00101001 12．用于表示下一条将要执行的指令的地址寄存器为（）。 A．AC B．IR C．DR D．PC 13．设[X]补=10000000，则X的真值为（）。
二．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. B. C. D。 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 3． A.补码运算的二进制加法器 B. 补码运算的二进制减法器 4．C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 5．下列关于虚拟存储器的说法，正确的是_B___。 A.提高了主存储器的存取速度 B.扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 6．下列说法正确的是__B__。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方 式 7．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用__C__寻址方式。 A. 堆栈 B. 立即 C.隐含 D. 间接 8．指令系统中采用不同寻址方式的目的主要是___D___ 。 9．A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度10．C．可以直接访问外存 D。缩短指令长度，扩大寻址空间，提高编程灵活性 11．下列说法中，不符合RISC指令系统特点的是__B__。 A.指令长度固定，指令种类少 B.寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
试卷
1．衡量计算机基本性能的指标有（D ）。 A、基本字长； B、主存容量； C、运算速度； D、以上都是。 2. 指令地址码字段表示的地址称为（ A ）。 A、形式地址； B、物理地址； C、逻辑地址； D、有效地址。 3．一个I/0接口，一边与系统总线相连，采用（）方式实现数据传输；另一边与外围设备相连，采用并行或串行方式实现数据传输。 A、并行； B、串行； C、并串行； D、分时。 4．寄存器间接寻址方式中，操作数在（ B ）。 A、通用寄存器； B、主存单元； C、程序计数器； D、堆栈。 5．运算性指令与转移性指令的寻址不同点在于（ A ）。 A、前者取操作数，后者决定转移地址； B、后者取操作数，前者决定转移地址； C、前者是短指令，后者是长指令； D、后者是短指令，前者是长指令。 6．运算器由许多器件组成，但核心器件是（ B ）。 A、数据总线； B、算术逻辑运算单元； C、多路开关； D、通用寄存器。 7．存储周期是指（B ）。 A、存储器的读出时间； B、存储器连续读/写操作所允许的最短时间间隔； C、存储器的写入时间； D、存储器连续写操作所允许的最短时间间隔； 8．微程序控制器中，机器指令执行阶段与微指令的关系是（ D ）。 A、每一条机器指令由一条微指令来执行； B、一条微指令由若干条机器指令组成； C、一段机器指令组成的程序可由一条微指令来执行； D、每一条机器指令执行阶段由一段用微指令编成的微程序来解释执行。 三、简答题(每小题5分，共25分)。 得分评阅人 人人人 1. 写出浮点数的尾数在规格化后的形式（含原码和补码）。 00.1XXX 或者 11.0XXX （1）原码规格化后, 正数是0.1××……×，负数是1.1××……×。 （2）补码规格化后, 正数是0.1××……×，负数是1.0××……×。
注意事项： 1.考生将姓名、学号等信息写在试卷相应位置； 2.必须使用蓝(黑)色钢笔或签字笔在规定位置答题； 3.注意字迹清楚，保持卷面整洁。 B－2 共4 页 7. 微程序存放在计算机系统的（）中。 A.主存储器 B. 外存储器 C. 控制存储器 D.CACHE 8. 采用周期挪用DMA方式传递数据时，需要挪用一个或几个（）时间。 A．指令周期 B．时钟周期 C．机器周期 D．存储周期 9. CACHE的块替换全部由（）实现。 A. 操作系统 B. 系统软件 C.硬件 D.固件 10.寄存器寻址方式中，操作数处在（）。 A．通用寄存器 B．堆栈 C．主存储器 D．程序计数器 二、判断题【每小题1分，共10分】 （将正确“T”或者错误“F”填入下表） 1.设置高速缓冲存储器的目的是为了取代主存达到高速存取。 2.微程序控制方式中一条机器指令由一条微指令解释。 3.存储器字扩展是指存储器的存储单元数不变，而存储单元长度是 存储芯片数据位数的整数倍。 4.CPU中保存当前正在执行的指令的寄存器是程序计数器。 5.虚拟存储器分为页式、段式、段页式三种。 6.操作数地址在指令中的寻址方式为直接寻址。 7.传统CPU由控制器和存储器两部分组成。 8.半导体存储器都是易失性存储器。 9.从控制存储器取出一条微指令并执行它的时间称为指令周期。 10.独立请求方式是集中式总线仲裁中响应速度最快的。
B －3 共 4 页 三、计算题【每小题10分，共30分】 1、某计算机系统中内存由CACHE 和主存构成，CPU 执行一段程序时，cache 完成存取的次数为2700次，主存完成存取的次数为300次，已 知CACHE 的存取周期为50ns,主存的访问周期为240ns,请计算CACHE/主存层次的：(1)平均访问时间；（2）效率。 2、有一个五级浮点加法运算流水线分别完成求阶差、对阶、尾数运算、规格化、舍入处理五步操作，每个过程段所需要的时间分别为：T1=60ns ，T2=50ns ，T3=100ns ，T4=80ns ，T5=50ns ，若忽略级间缓存时间，并每个过程段的时间都相同，则当该流水线连续执行20次浮点运算时，请计算下列指标： （1） 该流水线加速比；（2）该流水线的吞吐率。 3、某磁盘组有4个记录面， 每面有250个磁道，磁盘转速为4800转/分， 数据传输率为184000B/s 。请计算该磁盘组的： （1）总容量；（2）平均等待时间。 四、简答题【每小题5分，共15分】 1、 【5分】冯·诺依曼计算机由哪几个基本功能部件构成？各功能部件的主要功能是什么？ 2、【5分】什么是BCD 码？试举出至少三种BCD 码。 3、【5分】简述浮点加法运算的一般步骤。 五、综合应用题【共25分】 1、【10分】下图为某8位机的主存空间构成示意图，其中RAM 为8K*8的随机存储器，ROM 位8K*8位的只读存储器。仔细分析该图，并按要求答题。 （1）地址寄存器AR 中低n 位中的n 是多少？ （2）该存储器最大空间有多少？已经构成的空间有多少？
组成原理试题 名词解释题： 1．主机：由CPU、存储器与I/O接口合在一起构成的处理系统称为主机。 2．CPU：中央处理器，是计算机的核心部件，由运算器和控制器构成。 3．运算器：计算机中完成运算功能的部件，由ALU和寄存器构成。 4．ALU：算术逻辑运算单元，负责执行各种算术运算和逻辑运算。 14．存储器：计算机中存储程序和数据的部件，分为内存和外存。 15．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线．地址总线和控制总线。 23．主存：一般采用半导体存储器件实现，速度较高．成本高且当电源断开时存储器的内容会丢失。 24．辅存：一般通过输入输出部件连接到主存储器的外围设备，成本低，存储时间长。 1．RAM：随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。 2．ROM：只读存储器，一种只能读取数据不能写入数据的存储器。 3．SRAM：静态随机访问存储器，采用双稳态电路存储信息。 4．DRAM：动态随机访问存储器，利用电容电荷存储信息。 6．PROM：可编程的ROM，可以被用户编程一次。 7．EPROM：可擦写可编程的ROM，可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。 8．EEPROM：电可擦写可编程的ROM，能够用电子的方法擦除其中的内容。 9．SDRAM：同步型动态随机访问存储器，在系统时钟控制下进行数据的读写。 10．快闪存储器：一种非挥发性存储器，与EEPROM类似，能够用电子的方法擦除其中的内容。 21．RISC：精简指令系统计算机，即指令系统中的指令数量少，且指令功能相对简单。 22．CISC：复杂指令系统计算机，即指令系统中的指令数量多，且指令功能相对较强。 23．堆栈：数据的写入写出不需要地址，按先进后出的顺序读取数据的存储区。 1．指令周期：从一条指令的启动到下一条指令的启动的间隔时间。 2．机器周期：指令执行中每一步操作所需的时间。 8．微操作：在微程序控制器中，执行部件接受微指令后所进行的操作。 9．微地址：微每时令在控制存储器中的存储地址。 12、总线周期：是主设备占用总线的时间。 21、串行传输：是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输） 22、并行传输：每个数据位都需要单独一条传输线，所有的数据位同时进行传输。（在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号） 25、总线：一组可由多个部件分时共享的信息传输线。 二、填空题： 18．构成中央处理器的两大部件是运算器和控制器。 2.一般说，由于各指令功能的不同，它们的指令周期有长有短，不一定相同。 19．在微程序控制器中，控制存储器由只读存储器构成，用于存放微程序。 三、选择题： 1.采用直接寻址方式，则操作数在（A）中。 A．主存B．寄存器C．直接存取存储器D．光盘 9．有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择动态RAM。 高速缓冲存储器 Cache 一般采取（A）。 A．随机存取方式B．顺序存取方式C．半顺序存取方式D．只读不写方式 2.存储器的随机访问方式是指（D）。 A．可随意访问存储器 B．按随机文件访问存储器 C．可对存储器进行读出与写入 D．可按地址访问存储器任一编址单元，其访问时间相同且与地址无关
计算机组成原理试题及 答案 集团文件版本号：（M928-T898-M248-WU2669-I2896-DQ586-M1988）
计算机组成原理试题一 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自__C____。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．__C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是__B____。 A．128K； B．64K；
C．64KB； D．128KB。 5．主机与设备传送数据时，采用____A__，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示 -1，补码可以表示 -1； B．三种机器数均可表示 -1； C．三种机器数均可表示 -1，且三种机器数的表示范围相同； D．三种机器数均不可表示 -1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地
2014-2015学年第1学期 答案：2013级《计算机组成原理》期末考试试题 考试时间：2015年1月9日 一、【共10分，每题1分】选择填空： 1、主存储器一般是由（）组成 A.ROM B.FLASH C.EPROM D.DRAM 2、处理器能够理解的二进制语言是（） A.高级语言 B.JAVA C.汇编语言 D.机器语言 3、中央处理机是（） A.ALU B.CPU C.MEM D.I/O 4、多核处理器的正确描述是（） A.多个处理器芯片 B.一个芯片中有多个处理器 C.多台计算机的处理器 D.图像处理器 5、处理器能够理解的命令是（） A. 自然语言 B.高级语言 C.汇编语言 D.指令 6、机器指令的符号表示是（） A. 汇编语言 B.高级语言 C.操作系统 D.应用软件 7、存储器的易失性是指（） A.该存储器容易丢失 B. 存储器中的数据在电源正常供电时容易丢失 C.存储器中的数据在掉电时丢失 D.存储器中的数据容易丢失 8、价格、容量、速度是评价存储体系性能的三个主要方面，速度最快的存储 器是（） A.硬盘 B.光盘 C.主存 https://www.doczj.com/doc/8a1985705.html,B FLASH 9、完成一条指令所需的时钟周期数的描述是（） A.CPI B.IPC C.MIPS D.MFLOAT 10、CPU把数据写入CACHE的同时，也写入memory，这种方式是（） A. 写直达法 B.写回法 C.写缓冲 D.写硬盘 答案： 1.D 2.D 3.B 4.B 5.D 6.A 7.C 8.C 9.A 10.A 二、【15分，每题3分】简答： 计算机的数据表示中，位、字节、字的含义是什么？ 解答： 1、位（bit）：计算机中的数据是二进制表示的，其中一位二进制数称为“位”； 字节(Byte)：是用于计量存储容量和传输容量的一种计量单位，1个字节等于8 位二进制。 字（word）：在计算机中，码作为一个整体来处理或运算的基本单位，称为一个 计算机字，简称“字”。“字”通常由字节的整数倍构成。在MIPS中一 个“字”是32位的，或者说是4个字节组成。 2、给出机器指令中寻找操作数的三种寻址方法。