Computer Architecture
Lecture 5:
Tomasulo Algorithm and Dynamic
Branch Prediction
Spring 2010
Super Computing Lab.
Review
?Instruction Level Parallelism (ILP) in SW or HW
?Loop level parallelism is the easiest one to see/exploit ?SW parallelism dependencies defined for program, hazards if HW cannot resolve
?SW dependencies/compiler sophistication determine if compiler can unroll loops
–Memory dependencies hardest to determine
?HW exploiting ILP
–Works when cannot know dependence at run time
–Code for one machine runs well on another
?Key idea of Scoreboard: Allow instructions behind stall to proceed (Decode => Issue instr & read operands)
–Enables out-of-order execution => out-of-order completion
–ID stage checked both for structural & data dependencies
Review: Three Parts of Scoreboard
1.Instruction status: which of 4 steps the instruction is in
2. Functional unit status: indicates the state of the functional unit (FU) & 9 fields for each functional unit
Busy: indicates whether the unit is busy or not
Op: operation to perform in the unit (e.g., + or -)
Fi: destination register
Fj, Fk : source-register numbers
Qj, Qk : functional units producing source registers Fj, Fk
Rj, Rk: flags indicating when Fj, Fk are ready
3. Register result status: Indicates which functional unit will write each register, if one exists. Blank when no pending instructions will write that register
Review: Scoreboard Example Cycle 3 Instruction status Read Execution Write
Instruction j k Issue operands c omplete Result
LD F634+R2123
LD F245+R3
MULTD F0F2F4
SUBD F8F6F2
DIVD F10F0F6
ADDDF6F8F2
Functional unit status dest S1S2FU for j FU for k Fj?Fk?
Time Name Busy Op Fi Fj Fk Qj Qk Rj Rk
Integer Yes Load F6R2Yes
Mult1No
Mult2No
Add No
Divide No
Register result status
Clock F0F2F4F6F8F10F12...F30 3FU Integer
? Issue MULT? No, stall on structural hazard
Review: Scoreboard Example Cycle 9 Instruction status Read Execution Write
Instruction j k Issue operands c omplete Result
LD F634+R21234
LD F245+R35678
MULTD F0F2F469
SUBD F8F6F279
DIVD F10F0F68
ADDDF6F8F2
Functional unit status dest S1S2FU for j FU for k Fj?Fk?
Time Name Busy Op Fi Fj Fk Qj Qk Rj Rk
Integer No
10Mult1Yes Mult F0F2F4Yes Yes Mult2No
2Add Yes Sub F8F6F2Yes Yes
Divide Yes Div F10F0F6Mult1No Yes
Register result status
Clock F0F2F4F6F8F10F12...F30 9FU Mult1Add Divide
? Read operands for MULT & SUBD & Issue ADDD?
Review: Scoreboard Example Cycle 17 Instruction status Read Execution Write
Instruction j k Issue operands c omplete Result
LD F634+R21234
LD F245+R35678
MULTD F0F2F469
SUBD F8F6F2791112
DIVD F10F0F68
ADDDF6F8F2131416
Functional unit status dest S1S2FU for j FU for k Fj?Fk?
Time Name Busy Op Fi Fj Fk Qj Qk Rj Rk
Integer No
2Mult1Yes Mult F0F2F4Yes Yes
Mult2No
Add Yes Add F6F8F2Yes Yes
Divide Yes Div F10F0F6Mult1No Yes Register result status
Clock F0F2F4F6F8F10F12...F30
17FU Mult1Add Divide
? Write result of ADDD? No, WAR hazard
Review: Scoreboard Example Cycle 62 Instruction status Read Execution Write
Instruction j k Issue operands c omplete Result
LD F634+R21234
LD F245+R35678
MULTD F0F2F4691920
SUBD F8F6F2791112
DIVD F10F0F68216162
ADDDF6F8F213141622
Functional unit status dest S1S2FU for j FU for k Fj?Fk?
Time Name Busy Op Fi Fj Fk Qj Qk Rj Rk
Integer No
Mult1No
Mult2No
Add No
0Divide No
Register result status
Clock F0F2F4F6F8F10F12...F30
62FU
?In-order issue; out-of-order execute & commit
Review: Scoreboard Summary
?Limitations of 6600 scoreboard
–No forwarding (First write register then read it)
–Limited to instructions in basic block
(small window)
–Number of functional units (structural hazards)
–Wait for WAR hazards
–Prevent WAW hazards
Another Dynamic Algorithm:
Tomasulo Algorithm
?For IBM 360/91
?Goal: High Performance without special compilers ?Differences between IBM 360 & CDC 6600 ISA –IBM has only 2 register specifiers/instr vs. 3 in CDC 6600
–IBM has 4 FP registers vs. 8 in CDC 6600
?Why Study => lead to Alpha 21264, HP 8000, MIPS 10000, Pentium II, PowerPC 604
Tomasulo Algorithm vs. Scoreboard
?Control & buffers distributed with Function Units (FU) vs. centralized in scoreboard;
–FU buffers called, reservation stations, have pending operands
?Registers in instructions replaced by values or pointers to reservation stations(RS); called register renaming ;
–avoids WAR, WAW hazards
–More reservation stations than registers, so can do optimizations compilers
cannot
?Results to FU from RS, not through registers, over Common Data Bus that broadcasts results to all FUs
?Load and Store units treated as FUs with RSs as well
?Integer instructions can go past branches, allowing
FP ops beyond basic block in FP queue
FP adders Add1 Add2 Add3
FP multipliers Mult1 Mult2
From Mem
FP Registers
To Mem
FP Op Queue
Load Buffers
Store Buffers
Load1 Load2 Load3 Load4 Load5 Load6
Tomasulo Organization
Common data bus (CDB)
FP Adder
Reservation Stations
FP multiplier
Reservation Stations
Reservation Station Components
Op: Operation to perform in the unit (e.g., + or -)
Vj, Vk: Value of Source operands
–Store buffers has V field, result to be stored
Qj, Qk: Reservation stations producing source registers (value to be written)
–Note: No ready flags as in Scoreboard; Qj,Qk=0 => ready
–Store buffers only have Qi for RS producing result
Busy: Indicates reservation station or FU is busy
Register result status: Indicates which functional unit will write each register, if one exists. Blank when no pending instructions that will write that register.
Three Stages of Tomasulo Algorithm 1. Issue: Get instruction from FP Op Queue
If reservation station free (no structural hazard),
control issues instr & sends operands (renames registers)
2. Execution: Operate on operands (EX)
When both operands ready then execute;
if not ready, watch Common Data Bus for result
3. Write result: Finish execution (WB)
Write on Common Data Bus to all awaiting units;
mark reservation station available
?Normal data bus: data + destination (go to bus)
?Common data bus: data + source (come from bus)
–64 bits of data + 4 bits of Functional Unit source address
–Write if matches expected Functional Unit (produces result)
–Does the broadcast
Instruction status Execution Write
Instruction j k Issue complete Result Busy Address
LD F634+R2Load1No
LD F245+R3Load2No
MULTD F0F2F4Load3No
SUBD F8F6F2
DIVD F10F0F6
ADDD F6F8F2
Reservation Stations S1S2RS for j RS for k
Time Name Busy Op Vj Vk Qj Qk
0Add1No
0Add2No
0Add3No
0Mult1No
0Mult2No
Register result status
Clock F0F2F4F6F8F10F12...F30 0FU
Instruction status Execution Write
Instruction j k Issue complete Result Busy Address
LD F634+R21Load1Yes34+R2
LD F245+R3Load2No
MULTD F0F2F4Load3No
SUBD F8F6F2
DIVD F10F0F6
ADDD F6F8F2
Reservation Stations S1S2RS for j RS for k
Time Name Busy Op Vj Vk Qj Qk
0Add1No
0Add2No
Add3No
0Mult1No
0Mult2No
Register result status
Clock F0F2F4F6F8F10F12...F30 1FU Load1
Instruction status Execution Write
Instruction j k Issue complete Result Busy Address
LD F634+R21Load1Yes34+R2
LD F245+R32Load2Yes45+R3 F0F2F4Load3No
MULTD
SUBD F8F6F2
DIVDF10F0F6
ADDD F6F8F2
Reservation Stations S1S2RS for j RS for k
TimeNameBusy Op Vj Vk Qj Qk
0Add1No
0Add2No
Add3No
0Mult1No
0Mult2No
Register result status
Clock F0F2F4F6F8F10F12...F30 2FU Load2Load1
Note: Unlike 6600, can have multiple loads outstanding
Instruction status Execution Write
Instruction j k Issue complete Result Busy Address
LD F634+R213Load1Yes34+R2
LD F245+R32Load2Yes45+R3 F0F2F43Load3No
MULTD
SUBD F8F6F2
DIVDF10F0F6
ADDD F6F8F2
Reservation Stations S1S2RS for j RS for k
TimeNameBusy Op Vj Vk Qj Qk
0Add1No
0Add2No
Add3No
0Mult1Yes MULTD R(F4)Load2
0Mult2No
Register result status
Clock F0F2F4F6F8F10F12...F30 3FU Mult1Load2Load1
?Note: registers names are removed (renamed in Reservation Stations); MULT issued vs. scoreboard ?Load1 completing; what is waiting for Load1?
Instruction status Execution Write
Instruction j k Issue complete Result Busy Address
LD F634+R2134Load1No
LD F245+R324Load2Yes45+R3
MULTD F0F2F43Load3No
SUBD F8F6F24
DIVD F10F0F6
ADDDF6F8F2
Reservation Stations S1S2RS for j RS for k
Time Name Busy Op Vj Vk Qj Qk
0Add1Yes SUBD M(34+R2)Load2
0Add2No
Add3No
0Mult1Yes MULTD R(F4)Load2
0Mult2No
Register result status
Clock F0F2F4F6F8F10F12...F30 4FU Mult1Load2M(34+R2)Add1
? Load2 completing; what is waiting for it?
Instruction status Execution Write
Instruction j k Issue complete Result Busy Address
LD F634+R2134Load1No
LD F245+R3245Load2No
F0F2F43Load3No
MULTD
SUBD F8F6F24
DIVDF10F0F65
ADDD F6F8F2
Reservation Stations S1S2RS for j RS for k
TimeNameBusy Op Vj Vk Qj Qk
2Add1Yes SUBD M(34+R2)M(45+R3)
0Add2No
Add3No
10Mult1Yes MULTD M(45+R3)R(F4)
0Mult2Yes DIVD M(34+R2)Mult1
Register result status
Clock F0F2F4F6F8F10F12...F30 5FU Mult1M(45+R3)M(34+R2)Add1Mult2
Instruction status Execution Write
Instruction j k Issue complete Result Busy Address
LD F634+R2134Load1No
LD F245+R3245Load2No
F0F2F43Load3No
MULTD
SUBD F8F6F24
DIVDF10F0F65
ADDD F6F8F26
Reservation Stations S1S2RS for j RS for k
TimeNameBusy Op Vj Vk Qj Qk
1Add1Yes SUBD M(34+R2)M(45+R3)
0Add2Yes ADDD M(45+R3)Add1
Add3No
9Mult1Yes MULTD M(45+R3)R(F4)
0Mult2Yes DIVD M(34+R2)Mult1
Register result status
Clock F0F2F4F6F8F10F12...F30 6FU Mult1M(45+R3)Add2Add1Mult2
? Issue ADDD here vs. scoreboard?
第二章计算机指令集结构 知识点汇总： 指令集设计、堆栈型机器、累加器型机器、通用寄存器型机器、CISC、RISC、寻址方式、数据表示 简答题 1.增强CISC机器的指令功能主要从哪几方面着手？（CISC） (1) 面向目标程序增强指令功能。 (2) 面向高级语言和编译程序改进指令系统。 (3) 面向操作系统的优化实现改进指令系统。 2.简述CISC存在的主要问题。（知识点：CISC） 答：（1）CISC结构的指令系统中，各种指令的使用频率相差悬殊。 （2）CISC结构指令系统的复杂性带来了计算机系统结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。 （3）CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。 （4）CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。 （5）在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机系统结构技术来提高系统的性能。 3.简述RISC的优缺点及设计RISC机器的一般原则。（知识点：RISC） 答：（1）选取使用频率最高的指令，并补充一些最有用的指令。 （2）每条指令的功能应尽可能简单，并在一个机器周期内完成。 （3）所有指令长度均相同。 （4）只有load和store操作指令才访问存储器，其它指令操作均在寄存器之间进行。 （5）以简单、有效的方式支持高级语言。 4.根据CPU内部存储单元类型，可将指令集结构分为哪几类？（知识点：堆栈型机器、累加器型机器、通用寄存器型机器） 答：堆栈型指令集结构、累加器型指令集结构、通用寄存器型指令集结构。 5.常见的三种通用寄存器型指令集结构是什么？（知识点：通用寄存器型机器） 答：（1）寄存器－寄存器型。 (2)寄存器－存储器型。 (3)存储器－存储器型。
第3 章习题答案 2（4）高级语言中的运算和机器语言（即指令）中的运算是什么关系？假定某一个高级语言源程序P中有乘、除运算，但机器M中不提供乘、除运算指令，则程序P能否在机器M上运行？为什么？ 参考答案：（略） 3．考虑以下C语言程序代码： int func1(unsigned word) { return (int) (( word <<24) >> 24); } int func2(unsigned word) { return ( (int) word <<24 ) >> 24; } 假设在一个32位机器上执行这些函数，该机器使用二进制补码表示带符号整数。无符号数采用逻辑移位，带符号整数采用算术移位。请填写下表，并说明函数func1和func2的功能。 函数func1的功能是把无符号数高24位清零（左移24位再逻辑右移24位），结果一定是正的有符号数；而函数func2的功能是把无符号数的高24位都变成和第25位一样，因为左移24位后进行算术右移，高24位补符号位（即第25位）。
4．填写下表，注意对比无符号数和带符号整数的乘法结果，以及截断操作前、后的结果。 5．以下是两段C语言代码，函数arith( )是直接用C语言写的，而optarith( )是对arith( )函数以某个确定的M和N编译生成的机器代码反编译生成的。根据optarith( )，可以推断函数arith( ) 中M和N 的值各是多少？ #define M #define N int arith (int x, int y) { int result = 0 ; result = x*M + y/N; return result; } int optarith ( int x, int y) { i nt t = x; x << = 4; x - = t; i f ( y < 0 ) y += 3; y>>2; r eturn x+y; 参考答案： 可以看出x*M和“int t = x; x << = 4; x-=t;”三句对应，这些语句实现了x乘15的功能（左
第 1 章计算机系统结构的基本概念 1.1 解释下列术语 层次结构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每 一层以一种不同的语言为特征。这些层次依次为：微程序机器级，传统机器语言机器级， 汇编语言机器级，高级语言机器级，应用语言机器级等。 虚拟机：用软件实现的机器。 然后再在这低翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序， 一级机器上运行，实现程序的功能。 解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效 程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复， 直到解释执行完整个程序。 计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。 在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透 明性。 计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻 辑设计等。 计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。 系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。 Amdahl 定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高， 受限于该部件的执行时间占总执行时间的百分比。 而是相对地簇聚。包程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的， 括时间局部性和空间局部性。 CPI：每条指令执行的平均时钟周期数。 测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的 处理性能。
计算机系统结构发展历程及未来展望 一、计算机体系结构 什么是体系结构 经典的关于“计算机体系结构（computer Architecture）”的定义是1964年C.M.Amdahl在介绍IBM360系统时提出的，其具体描述为“计算机体系结构是程序员所看到的计算机的属性，即概念性结构与功能特性” 。 按照计算机系统的多级层次结构，不同级程序员所看到的计算机具有不同的属性。一般来说，低级机器的属性对于高层机器程序员基本是透明的，通常所说的计算机体系结构主要指机器语言级机器的系统结构。计算机体系结构就是适当地组织在一起的一系列系统元素的集合，这些系统元素互相配合、相互协作，通过对信息的处理而完成预先定义的目标。通常包含的系统元素有：计算机软件、计算机硬件、人员、数据库、文档和过程。其中，软件是程序、数据库和相关文档的集合，用于实现所需要的逻辑方法、过程或控制；硬件是提供计算能力的电子设备和提供外部世界功能的电子机械设备(例如传感器、马达、水泵等)；人员是硬件和软件的用户和操作者；数据库是通过软件访问的大型的、有组织的信息集合；文档是描述系统使用方法的手册、表格、图形及其他描述性信息；过程是一系列步骤，它们定义了每个系统元素的特定使用方法或系统驻留的过程性语境。 体系结构原理 计算机体系结构解决的是计算机系统在总体上、功能上需要解决的问题，它和计算机组成、计算机实现是不同的概念。一种体系结构可能有多种组成，一种组成也可能有多种物理实现。 计算机系统结构的逻辑实现，包括机器内部数据流和控制流的组成以及逻辑设计等。其目标是合理地把各种部件、设备组成计算机，以实现特定的系统结构，同时满足所希望达到的性能价格比。一般而言，计算机组成研究的范围包括：确定数据通路的宽度、确定各种操作对功能部件的共享程度、确定专用的功能部件、确定功能部件的并行度、设计缓冲和排队策略、设计控制机构和确定采用何种可靠技术等。计算机组成的物理实现。包括处理机、主存等部件的物理结构，器件的集成度和速度，器件、模块、插件、底板的划分与连接，专用器件的设计，信号传输技术，电源、冷却及装配等技术以及相关的制造工艺和技术。 主要研究内容 1·机内数据表示：硬件能直接辨识和操作的数据类型和格式 2·寻址方式：最小可寻址单位、寻址方式的种类、地址运算 3·寄存器组织：操作寄存器、变址寄存器、控制寄存器及专用寄存器的定义、数量和使用规则 4·指令系统：机器指令的操作类型、格式、指令间排序和控制机构 5·存储系统：最小编址单位、编址方式、主存容量、最大可编址空间 6·中断机构：中断类型、中断级别，以及中断响应方式等
第二章 2.13 在一台单流水线多操作部件的处理机上执行下面的程序，每条指令的取指令、指令译码需要一个时钟周期，MOVE、ADD和MUL操作分别需要2个、3个和4个时钟周期，每个操作都在第一个时钟周期从通用寄存器中读操作数，在最后一个时钟周期把运算结果写到通用寄存器中。 k： MOVE R1，R0 ；R1← (R0) k+1： MUL R0，R2，R1 ；R0← (R2)×(R1) k+2： ADD R0，R2，R3 ；R0← (R2)+(R3) (1)就程序本身而言，可能有哪几种数据相关? (2)在程序实际执行过程中，哪几种数据相关会引起流水线停顿? (3)画出指令执行过程的流水线时空图，并计算完成这3条指令共需要多少个时钟周期？ 解：（1）就程序本身而言，可能有三种数据相关。若3条指令顺序流动，则k指令对R1寄存器的写与k+1指令对R1寄存器的读形成的“先写后读”相关。若3条指令异步流动，则k指令对R0寄存器的读与k+1指令对R0寄存器的写形成的“先读后写”相关，k+2指令对R0寄存器的写与k+1指令对R0寄存器的写形成的“写—写”相关。 （2）在程序实际执行过程中，二种数据相关会引起流水线停顿。一是“先写后读”相关，k指令对R1的写在程序执行开始后的第四个时钟；k+1指令对R1的读对指令本身是第三个时钟，但k+1指令比k指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟要读R1。不能在同一时钟周期内读写同一寄存器，因此k+1指令应推迟一个时钟进入流水线，产生了流水线停顿。二是“写—写”相关，k+1指令对R0的写对指令本身是第六个时钟，而要求该指令进入流水线应在程序执行开始后的第三个时钟，所以对R0的写是在程序执行开始后的第八个时钟。k+2指令对R0的写对指令本身是第五个时钟，而k+2指令比k+1指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟，所以对R0的写是在程序执行开始后的第八个时钟。不能在同一时钟周期内写写同一寄存器，因此k+2指令应推迟一个时钟进入流水线，产生了流水线停顿。另外，可分析“先读后写”相关不会产生流水线的停顿。 （3）由题意可认位该指令流水线由六个功能段取指、译码、取数、运一、运二和存数等组成，则程序指令执行过程的流水线时空图如下图所示。若3条指令顺序流动，共需要9个 空间 存数 K存数 K+1存数 K+2存数 运二 K+1运二 运一 K+1运一 K+2运一 取数 K取数 K+1取数 K+2取数 译码 K译码 K+1译码 K+2译码 取指 K取指 K+1取指 K+2取指时间 0 1 2 3 4 5 6 7 8 9
1. 多级层次结构 从计算机语言的角度，把计算机系统按功能划分成多级层次结构。 2. 透明性： 在计算机技术中，对本来存在的事物或属性，但从某种角度看又好象不存在的概念称为透明性。 3. 对于通用寄存器型机器，这些属性主要是指：（选择题） (1) 数据表示 （硬件能直接辩认和处理的数据类型） (2) 寻址规则 （包括最小寻址单元、寻址方式及其表示） (3) 寄存器定义 （包括各种寄存器的定义、数量和使用方式） (4) 指令集 （包括机器指令的操作类型和格式、指令间的排序和控制机构等） (5) 中断系统 （中断的类型和中断响应硬件的功能等） (6) 机器工作状态的定义和切换 （如管态和目态等） (7) 存储系统 （主存容量、程序员可用的最大存储容量等） (8) 信息保护 （包括信息保护方式和硬件对信息保护的支持） (9) I/O 结构（包括I/O 连接方式、处理机/存储器与I/O 设备间数据传送的方式和格式以及I/O 操作的状态等） 4. 计算机组成 计算机系统的逻辑实现。 5. 计算机实现 计算机系统的物理实现。 (两者的区别 第5页) 6. 系列机 在一个厂家内生产的具有相同的体系结构，但具有不同组成和实现的一系列 不同型号的机器。 7. 冯氏分类法 用系统的最大并行度对计算机进行分类。 最大并行度：计算机系统在单位时间内能够处理 8. Flynn 分类法 按照指令流和数据流的多倍性进行分类。 9. 4个定量原理：（有理解，有简答） 第6级 第5级 第4级 第3级 第2级 第1级
以经常性事件为重点=大概率事件优先规则 10.CPU性能公式： CPU时间= 执行程序所需的时钟周期数×时钟周期时间= IC ×CPI ×时钟周期时间 其中，时钟周期时间是系统时钟频率的倒数。 每条指令执行的平均时钟周期数CPI CPI = 执行程序所需的时钟周期数／IC IC：所执行的指令条数 11.程序的局部性原理（构成存储层次的理论依据） 包括程序的时间局部性，程序的空间局部性 12.冯·诺依曼结构的主要特点 以运算器为中心。 在存储器中，指令和数据同等对待。 存储器是按地址访问、按顺序线性编址的一维结构，每个单元的位数是固定的。 指令的执行是顺序的。 指令由操作码和地址码组成。 指令和数据均以二进制编码表示，采用二进制运算。 13.实现可移植性的常用方法 采用系列机，模拟与仿真，统一高级语言。 14.软件兼容方式： 向前（后）兼容,向上（下）兼容四种。 向后兼容一定要保证，他是系列机的根本特征（填空） 15.模拟：用软件的方法在一台现有的机器（称为宿主机）上实现另一台机器（称为虚拟机） 的指令集。 16.仿真：用一台现有机器（宿主机）上的微程序去解释实现另一台机器（目标机）的指令 集。 17.并行性：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。 同时性和并发性（填空） 18.从执行程序的角度来看，并行性等级从低到高可分为： 指令内部并行 指令级并行 线程级并行 任务级或过程级并行 作业或程序级并行 19.提高并行性的技术途径： 时间重叠，资源重复，资源共享 20.耦合度分为：（了解区别） 紧密耦合系统（直接耦合系统）：在这种系统中，计算机之间的物理连接的频带较高，一般是通过总线或高速开关互连，可以共享主存。 松散耦合系统（间接耦合系统）：一般是通过通道或通信线路实现计算机之间的互连，可以共享外存设备（磁盘、磁带等）。机器之间的相互作用是在文件或数据集一级上进行的。 21.CISC指令集结构存在的问题： 各种指令的使用频度相差悬殊 指令集庞大，指令条数很多，许多指令的功能又很复杂， 许多指令由于操作繁杂，其CPI值比较大，执行速度慢。
计算机体系结构论文 论文题目：计算机系统结构中多处理机技术姓名：XXX 班级：XXX 学号：XXXX
摘要：多处理机是指能同时执行多个进程的计算机系统.多处理机通过共享的主存或输入/输出子系统或高速通信网络进行通信。利用多台处理机进行多任务处理，协同求解一个大而复杂的问题来提高速度，或者依靠冗余的处理机及其重组能力来提高系统的可靠性、适应性和可用行。该文介绍了微处理器的发展、多处理机的总线以及处理机系统中通信和存储技术的发展和两种特殊的多处理机系统结构，以及现今几种典型的并行计算机体系结构及处理机分配与调度策略。而本篇论文主要根据所阅读的文章进行扩展延伸，主要介绍了多处理机技术，它的总线以及分配调度方面。 关键字：多处理机；体系结构；总线；调度 引言： 微电子技术和封装技术的进步，使得高性能的VLSI微处理器得以大批量生产，性能价格比不断合理，这为并行多处理机的发展奠定了重要的物质基础。计算机系统性能增长的根本因素有两个：一个是微电子技术，另一个是计算机体系结构技术。五十年代以来，人们先后采用了先行控制技术、流水线技术、增加功能部件甚至多机技术、存储寻址和管理能力的扩充、功能分布的强化、各种互联网络的拓扑结构以及支持多道、多任务的软件技术等_系列并行处理技术，提高计算机处理速度，增强系统性能。多处理机体系结构是计算机体系结构发展中的一个重要内容，已成为并行计算机发展中人们最关注的结构。 多处理机的介绍： 多处理机是指能同时执行多个进程的计算机系统。 由于超大规模集成电路(VLSI)技术迅速发展的结果，多处理技术能够充分地发挥高性能的32位微处理机的有效性，用大量低价格的部件配置高性能的计算机结构系统.以典型的
目录 第一章计算机系统结构基本概念 (2) (一) 概念 (2) (二) 定量分析技术 (3) (三) 计算机系统结构发展 (4) (四) 计算机的并行性 (5) 第二章计算机指令集结构 (7) 一. 指令集结构的分类 (7) 二. 寻址方式 (7) 三. 指令集结构的功能设计 (8) 四. 指令格式的设计 (10) 五. MIPS指令集结构 (10) 第三章流水线技术 (14) 一. 流水线的基本概念 (14) 二. 流水线的性能指标 (14) 三. 流水线的相关与冲突 (16) 四. 流水线的实现 (18) 第四章指令集并行 (18) 付志强
第一章计算机系统结构基本概念 (一)概念 什么是计算机系统结构:程序员所看到的计算机属性,即概念性结构与功能特性. 透明性:在计算机技术中,把本来存在的事物或属性,但从某种角度看又好像不存在的概念成为透明性. 常见计算机系统结构分类法 冯氏分类法(冯泽云):按最大并行度对计算机进行分类. Flynn分类法:按指令流和数据流多倍性进行分类 ①单指令流单数据流 ②单指令流多数据流 ③多指令流单数据流(不存在) ④多指令流多数据流 付志强
(二)定量分析技术 Amdahl定律:加快某部件执行速度所能获得的系统性能加速比,受限于该部件的执行时间占系统中总执行时间的百分比. 加速比=系统性能 改进后 系统性能 改进前 = 总执行时间 改进前 总执行时间 改进后 加速比依赖于以下两个因素 ①可改进比例 ②部件加速比 CPU性能公式 CPU时间 CPU时间=执行程序所需时间的时钟周期数x时钟周期时间(系统频率倒数) CPI(Cycles Per Instruction) CPI =执行程序所需时钟周期数/所执行指令条数 ∴CPU时间= IC x CPI x 时钟周期时间 可知CPU性能取决于一下三个方面 ①时钟周期时间:取决于硬件实现技术和计算机组成 付志强
计算机系统结构第二章自考练习题答案
第二章数据表示与指令系统 历年真题精选 1. 计算机中优先使用的操作码编码方法是（ C ）。 A. BCD码 B. ASCII码 C. 扩展操作码 D. 哈夫曼编码 2．浮点数尾数基值r m=16，除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值为（ D ）。 A. 1/2 B. 15/16 C. 1/256 D. 255/256 3. 自定义数据表示包括（标志符）数据表示和（数据描述符）两类。 4. 引入数据表示的两条基本原则是：一看系统 的效率是否有提高；二看数据表示的（通
用）性和（利用）率是否高。 5. 简述设计RISC的一般原则。 6. 简述程序的动态再定位的思想。 7. 浮点数表示,阶码用二进制表示,除阶符之外 的阶码位数p=3,尾数基值用十进制表示,除尾符外的尾数二进制位数m=8,计算非负阶、规格化、正尾数时， （1）可表示的最小尾数值；（2）可表示的最大值；（3）可表示的尾数个数。 8. (1)要将浮点数尾数下溢处理成K—1位结 果，则ROM表的单元数和字长各是多少? 并简述ROM表各单元所填的内容与其地址之间的规则。 (2)若3位数，其最低位为下溢处理前的附 加位，现将其下溢处理成2位结果，设
计使下溢处理平均误差接近于零的 ROM表，以表明地址单元与其内容的 关系。 同步强化练习 一．单项选择题。 1. 程序员编写程序时使用的地址是（ D ）。 A．主存地址B．有效地址C．辅存实地址D．逻辑地址 2. 在尾数下溢处理方法中，平均误差最大的是（ B ）。 A．舍入法B．截断法C．恒置“1”法D．ROM查表法 3. 数据表示指的是（ C ）。A．应用中要用到的数据元素之间的结构关系
1. 计算机系统的多级层次结构： 第6级 第5级 第4级 第3级 第2级 第1级 2. 系统结构的概念： 计算机系统结构指的是计算机系统的软、 硬件的界面， 即机器语言程 序员或编译程序设计者所能看到的传统机器级所具有的属性。 3. 在计算机技术中， 对本来存在的事物或属性， 但从某种角度看又好象不存在的概念称为 透明性。 4. 对于通用寄存器型机器，这些属性主要是指： （选择题） 1） 指令系统（包括机器指令的操作类型和格式、指令间的排序和控制机构等） 2） 数据表示 （硬件能直接辩认和处理的数据类型） 3） 寻址规则 （包括最小寻址单元、寻址方式及其表示） 4） 寄存器定义 （包括各种寄存器的定义、数量和使用方式） 5） 中断系统 （中断的类型和中断响应硬件的功能等） 6） 机器工作状态的定义和切换 （如管态和目态等） 7） 存储系统 （主存容量、程序员可用的最大存储容量等） 8） 信息保护 （包括信息保护方式和硬件对信息保护的支持） 9） I/O 结构（包括 I/O 连接方式、处理机 /存储器与 I/O 设备间数据传送的方式和 格式 以及 I/O 操作的状态等） 5. 计算机组成指的是计算机系统结构的逻辑实现， 包含物理机器级中的数据流和控制流的 组成以及逻辑设计。 6. 计算机实现指的是计算机组成的物理实现。 7. 数据表示是指计算机硬件能够直接识别、指令集可以直接调用的数据类型。 8. 数据类型、数据结构、数据表示之间的关系 名词解释 填空 选择 简答 计算 L1：微程序机器
9.系列机指由同一厂商生产的具有相同体系结构、但具有不同组成和实现的一系列不同型 号的机器。 10.常见的计算机系统结构分类法有两种：Flynn 分类法和冯氏分类法。冯氏分类法是用系 统的最大并行度对计算机进行分类；Flynn 分类法是指按照指令流和数据流的多倍性进行分类。 11.定量分析技术（简答题）： 1）以经常性事件为重点：在计算机系统设计中，经常需要在多种不同的方法之间进行折中，这时应按照对经常发生的情况采用优化方法的原则进行选择。 2）Amdahl 定律：加速某部件执行速度所能获得的系统性能加速比，受限于该部件的执行时间占系统中总执行时间的百分比。 3）CPU性能公式：执行一个程序所需的CPU 时间=执行程序所需的时钟周期数*时钟周期时间 4）程序的局部性原理：指程序执行时所访问的存储器地址分布不是随机的，而是相对簇聚的。分为时间局部性和空间局部性。 12.冯诺依曼结构的特点：以运算器为中心；在存储器中，指令和数据同等对待；存储器是 按地址访问、按顺序线性编址的一维结构，每个存储单元的位数是固定的；指令是按顺序执行的；指令由操作码和地址码组成；指令和数据均以二进制编码表示，采用二进制运算。 13.实现可移植性的常用方法有三种：采用系列机、模拟与仿真、统一高级语言。 14.系列机在兼容方面，向后兼容一定要保证，尽量保证向上兼容 15.模拟是指用软件的方法在一台现有的计算机上实现另一台计算机的指令集。（软件方法） 16.仿真是指用一台现有计算机上的微程序去解释实现另一台计算机的指令集。（硬件方法） 17.并行性包括同时性和并发性。 18.从执行程序的角度来看，并行性等级从低到高可分为：（简答） 1）指令内部并行：单条指令中各微操作之间的并行 2）指令级并行：并行执行两条或两条以上的指令 3）线程级并行：并行执行两个或两个以上的线程，通常是以一个进程内派生的多个线程为调度单位。 4）任务级或过程级并行：并行执行两个或两个以上的过程或任务，以子程序或进程为调度单位。 5）作业或程序级并行：并行执行两个或两个以上的作业或程序。 19.提高并行性的技术路径（12 字）：时间重叠、资源重复、资源共享 20.能够对紧密耦合系统和松散耦合系统进行区分：紧密耦合系统共享主存，松散耦合系统共 享外设 21.CISC 指令集结构存在的问题： 1)各种指令的使用频度相差悬殊
1. 数据类型、数据表示和数据结构之间是什么关系？在设计一个计算机系统 时，确定数据表示的原则主要有哪几个？ 答： 略 2. 假设有A 和B 两种不同类型的处理机，A 处理机中的数据不带标志位，其 指令字长和数据字长均为32位。B 处理机的数据带有标志位，每个数据的字长增加至36位，其中有4位是标志符，它的指令条数由最多256条减少至不到64条。如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。对于一个由1000条指令组成的程序，分别计算这个程序在A 处理机和B 处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？ 答： 我们可以计算出数据的总数量： ∵ 程序有1000条指令组成，且每条指令平均要访问两个操作数 ∴ 程序访问的数据总数为：1000×2＝2000个 ∵ 每个数据平均访问8次 ∴ 程序访问的不同数据个数为：2000÷8＝250 对于A 处理机，所用的存储空间的大小为： bit 4000032250321000Mem Mem Mem data n instructio A =?+?=+= 对于B 处理机，指令字长由32位变为了30位（条数由256减少到64），这样，所用的存储空间的大小为： bit 3900036250301000Mem Mem Mem data n instructio B =?+?=+=
由此我们可以看出，由于数据的平均访问次数要大于指令，所以，采用带标志符的数据表示不会增加总的存储空间大小。 3. 对于一个字长为64位的存储器，访问这个存储器的地址按字节编址。假设 存放在这个存储器中的数据中有20％是独立的字节数据（指与这个字节数据相邻的不是一个字节数据），有30％是独立的16位数据，有20％是独立的32位数据，另外30％是独立的64位数据；并且规定只能从一个存储字的起始位置开始存放数据。 ⑴计算这种存储器的存储空间利用率。 ⑵给出提高存储空间利用率的方法，画出新方法的逻辑框图，并计算这种方法 的存储空间利用率。 答： ⑴ 由于全是独立数据，有20%浪费56位（7/8）；30%浪费48位（6/8）；20%浪费32位（4/8）；30%浪费0位（0/8）。 总共浪费：0.2×7/8＋0.3×6/8＋0.2×4/8＋0.3×0/8＝0.5 即：存储器的存储空间利用率为50%，浪费率为50%。 ⑵ 方案为：数据从地址整数倍位置开始存储，即，双字地址000结尾，单字地址00结尾，半字地址0结尾，字节地址结尾任意。 可能出现的各种情况如下：
3.1 -3.3为术语解释等解答题。 3.4 设一条指令的执行过程分为取指令，分析指令和执行指令3个阶段，每个阶段所需时间分别为ΔT, ΔT, 2ΔT，分别求出下列各种情况下，连续执行N条指令所需的时间。 (1) 顺序执行方式 (2) 只有“取指令”与“执行指令”重叠 (3) “取指令”，“分析指令”与“执行指令”重叠 解： (1) 4NΔT (2) (3N+1) ΔT (3) 2(N+1) ΔT 3.6 解决流水线瓶颈问题有哪两种常用方法？ 解： (1) 细分瓶颈段 将瓶颈段细分为若干个子瓶颈段 (2) 重复设置瓶颈段 重复设置瓶颈段，使之并行工作，以此错开处理任务 3.9 列举下面循环中的所有相关，包括输出相关，反相关，真数据相关。 for(i = 2; i < 100; i=i+1) { a[i] = b[i] + a[i]; -----(1) c[i+1] = a[i] + d[i]; -----(2) a[i-1] = 2*b[i]; -----(3) b[i+1] = 2*b[i]; -----(4) } 解： 输出相关：第k次循环时(1)与第k+1轮时(3) 反相关：第k次循环时(1)和(2)与第k-1轮时(3) 真数据相关：每次循环(1)与(2)，第k次循环(4)与k+1次循环(1)，(3)，(4) 3.12 有一指令流水线如下所示 50ns 50ns 100ns 200ns (1)求连续如入10条指令的情况下，该流水线的实际吞吐率和效率 (2)该流水线的“瓶颈”在哪一段？请采用两种不同的措施消除此“瓶颈”。对于你所给出 的两种新的流水线连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1）（m表示流水线级数，n 表示任务数）
计算机体系结构试题及答案 1、计算机高性能发展受益于：(1) 电路技术的发展；(2) 计算机体系结构技术的发展。 2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。第六级：应用语言虚拟机-> 第五级：高级语言虚拟机-> 第四级：汇编语言虚拟机-> 第三级：操作系统虚拟机->第二级：机器语言(传统机器级) -> 第一级：微程序机器级。 3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。 4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。 5、Amdahl 提出的体系结构是指机器语言级程序员所看见的计算机属性。 6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。 7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。
8、计算机体系结构、计算机组织、计算机实现的区别和联系？ 答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。 9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。 10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的 各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。 11、兼容机：不同厂家生产的、具有相同体系结构的计算机。 12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。 13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。 14、摩尔定律：集成电路密度大约每两年翻一番。 15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。（b）流量：单位时间内所完成的工作量。（c ）假定两台计算机x 、y；x 比y 快意思为：对于给定任务，x 的响应时间比y少。x的性能是y的几倍是指：响应时间x / 响应时间y = n ，响应时间与性能成反比。
一、填空题（20每空2分） 1.计数制中使用的数据个数被称为。（基） 2.移码常用来表示浮点数的部分，移码和补码比较，它们除外，其他各位都相同。（阶码，符号位） 3.码值80H： 若表示真值0，则为；若表示-128，则为； 若表示-127，则为；若表示-0，则为。（移码补码反码原码） 4. 在浮点运算过程中，如果运算结果的尾数部分不是形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果时，需要进行右规操作；当运算结果时，需要进行左规操作。 （规格化溢出不是规格化数） 二、选择题（20每题2分） 1.以下给出的浮点数，______是规格化浮点数。（B） A．2^-10×0.010101 B．2^-11×0.101010 C．2^-100×1.010100 D．2^-1×0.0010101 2.常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是______。（C） A．提高运算速度 B. 提高运算精度 C. 节省加法器的位数 D. 便于控制 3.逻辑异运算10010011和01011101的结果是。（B） A.01001110 B.11001110
C.11011101 D.10001110 4.浮点数尾数基值rm=8,尾数数值部分长6位，可表示的规格化最小正尾数为。（C） 1.A.0.5 B.0.25 C.0.125 D.1/64 5.当浮点数尾数的基值rm=16,除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值是。（D） A.1/2 B.15/16 C.1/256 D.255/256 6.两个补码数相加，采用1位符号位，当时表示结果溢出。（D） A、符号位有进位 B、符号位进位和最高数位进位异或结果为0 C、符号位为1 D、符号位进位和最高数位进位异或结果为1 7.运算器的主要功能时进行。（C） A、逻辑运算 B、算术运算 C、逻辑运算和算术运算 D、只作加法 8.运算器虽有许多部件组成，但核心部件是。（B） A、数据总线 B、算术逻辑运算单元 C、多路开关 D、累加寄存器 9.在定点二进制运算中，减法运算一般通过来实现。（D） A、原码运算的二进制减法器 B、补码运算的二进制减法器 C、补码运算的的十进制加法器 D、补码运算的的二进制加法器 10.ALU属于部件。（A） A、运算器 B、控制器 C、存储器 D、寄存器 三、判断题（10每题2分） 1.计算机表示的数发生溢出的根本原因是计算机的字长有限。（错误）
第三章答案 三、流水线技术（80空） 1、对阶尾数相加 2、求阶差规格化 3、时间流水线的各段 4、尽量相等流水线的瓶颈 5、通过时间大量重复的时序输入端能连续地提供任务 6、静态动态 7、部件级处理机级 8、标量流水处理机向量流水处理机 9、线性流水线非线性流水线 10、执行/有效地址计算周期存储器访问/分支完成周期 11、译码读寄存器 12、ALUoutput←A op B ALUoutput←NPC + Imm 13、分支 STORE指令 14、ALU指令 LOAD指令 15、单周期多周期 16、重复设置指令执行功能部件流水 17、吞吐率等功能非流水线 18、通过时间排空时间 19、流水线寄存器的延迟时钟扭曲 20、数据相关控制相关 21、结构相关数据相关 22、结构数据 23、硬件开销功能单元的延迟 24、写后读读后写写后读 25、写后读读后写 26、PC值改变为分支转移的目标地址PC值保持正常（等于当前值加4） 27、目标地址分支转移条件不成立 28、8 存储器 29、多功能线性8 30、水平处理方式垂直处理方式 31、纵向处理方式纵横处理方式 32、存储器向量寄存器 33、访问存储器的次数对存储器带宽的要求 34、每秒执行多少指令（MIPS）每秒取得多少个浮点运算结果（MFLOPS） 35、512 8 36、链接技术向量循环或分段开采技术 37、源向量结果向量 38、向量功能部件标量寄存器向量寄存器块 39、向量寄存器向量功能部件 3.1流水线的基本概念 1、流水线：将一个重复的时序过程，分解为若干个子过程，而每一个子过程都可有效地在
其专用功能段上与其他子过程同时执行。 2、单功能流水线：只能完成一种固定功能的流水线。 3、多功能流水线：流水线的各段可以进行不同的连接，从而使流水线在不同的时间，或者在同一时间完成不同的功能。 4、静态流水线：同一时间内，流水线的各段只能按同一种功能的连接方式工作。 5、动态流水线：同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。 6、部件级流水线：（运算操作流水线）把处理机的算术逻辑部件分段，以便为各种数据类型进行流水操作。 7、处理机级流水线：（指令流水线）把解释指令的过程按照流水方式处理。 8、线性流水线：指流水线的各段串行连接，没有反馈回路。 9、非线性流水线：指流水线中除有串行连接的通路外，还有反馈回路。 10、标量流水处理机：处理机不具有向量数据表示，仅对标量数据进行流水处理。 11、向量流水处理机：处理机具有向量数据表示，并通过向量指令对向量的各元素进行处理。 3.2 DLX 的基本流水线 12、固定字段译码：在DLX指令多周期实现中，由于DLX指令格式中操作码在固定位置，且都是6位编码，在指令执行的第二个时钟周期，指令译码和读寄存器并行进行，这种技术称为固定字段译码。 13、吞吐率：吞吐率是指单位时间内流水线所完成的任务数或输出结果的数量。 14、最大吞吐率：最大吞吐率是指流水线在连续流动达到稳定状态后所得到的吞吐率。 15、流水线效率：由于流水线有通过时间和排空时间，所以流水线的各段并不是一直满负荷地工作。效率是指流水线的设备利用率。 3.3流水线中的相关 16、结构相关：某些指令组合在流水线中重叠执行时，发生资源冲突，则称该流水线有结构相关。 17、数据相关：当指令在流水线中重叠执行时，流水线有可能改变指令读/写操作的顺序，使得读/写操作顺序不同于它们非流水实现时的顺序，将导致数据相关。 18、定向：将计算结果从其产生的地方直接送到其他指令需要它的地方，或所有需要它的功能单元，避免暂停。 19、Load互锁：由Load指令引起的RAW相关，当检测到相关后，控制部件必须在流水线中插入暂停周期，并使IF和ID段中的指令停止前进。 20、写后读相关：两条指令i，j，i在j前进入流水线，j执行要用到i的结果，但当其在流水线中重叠执行时，j可能在i写入其结果之前就先行对保存该结果的寄存器进行读操作，得到错误值。 21、读后写相关：两条指令i，j，i在j前进入流水线，j可能在i读某个寄存器之前对该寄存器进行写操作，导致i读出数据错误。 22、写后写相关：两条指令i，j，i在j前进入流水线，j、i的操作数一样，在流水线中重叠执行时，j可能在i写入其结果之前就先行对保存该结果的寄存器进行写操作，导致写错误。 3.4MIPS R4000 流水线计算机 3.5向量处理机
计算机系统结构复习题和重点（附答案） 一、单项选择题 1．实现汇编语言源程序变换成机器语言目标程序是由（） A．编译程序解释B．编译程序翻译 C．汇编程序解释D．汇编程序翻译 2．系列机软件必须保证（） A．向前兼容，并向上兼容B．向前兼容，并向下兼容 C．向后兼容，力争向上兼容D．向后兼容，力争向下兼容 3．浮点数尾数基值r m=8，尾数数值部分长6位，可表示规格化正尾数的个数是（）A．56个B．63个 C．64个D．84个 4．在IBM370系统中，支持操作系统实现多进程共用公用区管理最有效的指令是（）A．“执行”指令B．“程序调用”指令 C．“比较与交换”指令D．“测试与置定”指令 5．关于非专用总线三种控制方式中，下列叙述错误 ．．的是（） A．集中式定时查询，所有部件共用同一条“总线忙”线 B．集中式定时查询，所有部件都用同一条“总线请求”线 C．集中式独立请求，所有部件都用同一条“总线请求”线 D．集中式串行链接，所有部件都用同一条“总线请求”线 6．磁盘外部设备适合于连接到（） A．字节多路通道B．数组多路通道或选择通道 C．选择通道或字节多路通道D．数组多路通道或字节多路通道 7．在Cache存储器中常用的地址映象方式是（） A．全相联映象B．页表法映象 C．组相联映象D．段页表映象 8．在指令级高度并行的超级处理机中，下列叙述正确的是（） A．超标量处理机利用资源重复，要求高速时钟机制 B．超流水线处理机利用资源重复，要求高速时钟机制 C．超标量处理着重开发时间并行性，要求高速时钟机制 D．超流水线处理机着重开发时间并行性，要求高速时钟机制 9．间接二进制n方体网络是一种（） A．多级立方体网络B．多级全排列网络
第一部分：计算机系统组成及说明 一、计算机系统组成 一个完整的计算机系统通常是由硬件系统和软件系统两大部分组成的。（一）硬件（hardware） 硬件是指计算机的物理设备，包括主机及其外部设备。具体地说，硬件系统由运算器、控制器、存储器、输入设备和输出设备五大部件组成。 ①存储器。存储器是计算机用来存放程序和原始数据及运算的中间结果和最后结果的记忆部件。 ②运算器。运算器对二进制数码进行算术或逻辑运算。 ③控制器。控制器是计算机的“神经中枢”。它指挥计算机各部件按照指令功能的要求自动协调地进行所需的各种操作。 ④输入/输出设备（简称I/O设备）。计算机和外界进行联系业务要通过输入输出设备才能实现。输入设备用来接受用户输入的原始数据和程序，并将它们转换成计算机所能识别的形式（二进制）存放到内存中。输出设备的主要功能是把计算机处理的结果转变为人们能接受的形式，如数字、字母、符号或图形。 （二）软件（software） 软件是指系统中的程序以及开发、使用和维护程序所需要的所有文档的集合。包括计算机本身运行所需的系统软件和用户完成特定任务所需的应用软件（三）硬件和软件的关系
硬件是计算机的基础，软件对硬件起辅助支持作用，二者相辅相成，缺一不可，只有有了软件的支持，硬件才能充分发挥自己的作用。 二、计算机工作原理 （一）冯·诺依曼设计思想 计算机问世５０年来，虽然现在的计算机系统从性能指标、运算速度、工作方式、应用领域和价格等方面与当时的计算机有很大的差别，但基本体系结构没有变，都属于冯·诺依曼计算机。 冯·诺依曼设计思想可以简要地概括为以下三点： ①计算机应包括运算器、存储器、控制器、输入和输出设备五大基本部件。 ②计算机内部应采用二进制来表示指令和数据。每条指令一般具有一个操作码和一个地址码。其中，操作码表示运算性质，地址码指出操作数在存储器的位置。 ③将编好的程序和原始数据送入内存储器中，然后启动计算机工作，计算机应在不需操作人员干预的情况下，自动逐条取出指令和执行任务。 冯·诺依曼设计思想最重要之处在于他明确地提出了“程序存储”的概念。他的全部设计思想，实际上是对“程序存储”要领的具体化。
第2章计算机体系结构习题与答案
第二章习题（P69-70） 一、复习题 1．简述冯?诺依曼原理，冯?诺依曼结构计算机包含哪几部分部件，其结构以何部件为中心？ 答：冯?诺依曼理论的要点包括：指令像数据那样存放在存储器中，并可以像数据那样进行处理；指令格式使用二进制机器码表示；用程序存储控制方式工作。这3条合称冯?诺依曼原理 冯?诺依曼计算机由五大部分组成：运算器、控制器、存储器、输入设备、输出设备，整个结构一般以运算器为中心，也可以以控制器为中心。 (P51-P54) 2．简述计算机体系结构与组成、实现之间的关系。 答：计算机体系结构通常是指程序设计人员所见到的计算机系统的属性，是硬件子系统的结构概念及其功能特性。计算机组成（computer organization）是依据计算机体系结构确定并且分配了硬件系统的概念结构和功能特性的基础上，设计计算机各部件的具体组成，它们之间的连接关系，实现机器指令级的各种功能和特性。同时，为实现指令的控制功能，还需要设计相应的软件系统来构成一个完整的运算系统。计算机实现，是计算机组成的物理实现, 就是把完成逻辑设计的计算机组成方案转换为真实的计算机。计算机体系结构、计算机组成和计算机实现是三个不同的概念，各自有不同的含义，但是又有着密切的联系，而且随着时间和技术的进步，这些含意也会有所改变。在某些情况下，有时也无须特意地去区分计算机体系结构和计算机组成的不同含义。 (P47-P48) 3．根据指令系统结构划分，现代计算机包含哪两种主要的体系结构？ 答：根据指令系统结构划分，现代计算机主要包含：CISC和RISC两种结构。(P55) 4．简述RISC技术的特点？ 答：从指令系统结构上看，RISC 体系结构一般具有如下特点： (1) 精简指令系统。可以通过对过去大量的机器语言程序进行指令使用频度的统计，来选取其中常用的基本指令，并根据对操作系统、高级语言和应用环境等的支持增设一些最常用的指令; (2) 减少指令系统可采用的寻址方式种类，一般限制在2或3种; (3) 在指令的功能、格式和编码设计上尽可能地简化和规整，让所有指令尽可能等长; (4) 单机器周期指令，即大多数的指令都可以在一个机器周期内完成，并且允许处理器在同一时间内执行一系列的指令。 (P57-58) 5．有人认为，RISC技术将全面替代CISC，这种观点是否正确，说明理由？答：不正确。与CISC 架构相比较，RISC计算机具备结构简单、易于设计和程序执行效率高的特点，但并不能认为RISC 架构就可以取代CISC 架构。事实上，RISC 和CISC 各有优势，CISC计算机功能丰富，指令执行更加灵活，这些时RISC计算机无法比拟的，当今时代，两者正在逐步融合，成为CPU设计的新趋势。 (P55-59)