封面
第 2章 8086微处理器
本章内容
Intel 8086微处理器的结构 微处理器的结构 Intel8086CPU的总线周期与 Intel8086CPU的总线周期与 时序
学习目的
掌握Intel 8086系统的构成和工作 掌握 系统的构成和工作 原理 重点掌握Intel 8086微处理器的结 重点掌握 微处理器的结 构 掌握时序的概念 掌握基本的总线周期时序
2.1 8086微处理器的结构 微处理器的结构
8086CPU是采用HMOS工艺Intel系列16位微处 理器，其基本特性如下： ﹡双列直插、40引脚 ﹡单一+ 5V电源、时钟频率：5MHz~10MHz ﹡16位外部数据总线、20位外部地址总线， 可寻址1MB地址空间 ﹡并行流水线处理结构 8086CPU支持多处理器系统，为提高系统的数 据处理能力或提高CPU的效率，可以与数值协处理 器8087或其他协处理器一起，方便地构成多处理器 系统。
2.1.1 8086的功能结构 的功能结构
通用寄存器 AH AL BH BL CH CL DH DL SP BP DI SI 16位 20位
∑
地址 加法器 16位
CS DS SS ES IP 内部暂存器
输入/输出 控制电路 外部总线
运算寄存器 执行部件 控制电路 1 2 3 4 5 6 8位 指令队列缓冲器 总线接口部件（BIU）
ALU
标志
执行部件 （EU）
8086CPU的结构框图
8086从功能结构来讲，分为两大部分，即 总线接口部件BIU(Bus Interface Unit )和执行 总线接口部件 执行 部件EU(Execution Unit)。 部件 。 1. BIU部件 部件 由段寄存器、指令指针 地址加法器 段寄存器 指令指针 地址加法器、 指令指针、地址加法器 指令队列缓冲器和控制电路 指令队列缓冲器 控制电路等部分组成。 控制电路
（1）4个16位段地址寄存器及一个20位物 理地址加法器
? 8086CPU有20位外部地址总线，对应的存储器地址空间 范围是1MB。 ? CPU寻找某个地址单元时，需要给出该单元的20位地 址，该地址称为存储器的物理地址。 ? 由于CPU内部的所有寄存器，包括段寄存器，都是16位 的，用它们作地址寄存器时，只能直接寻址到64KB地址 范围。故在8086CPU中采用了分段技术对存储空间进行 采用了分段技术对存储空间进行 管理。 管理。
? CPU将lMB的存储空间分成若干个逻辑段，每个 逻辑段对应一片连续的存储空间，其长度任 意，但最大不超过64KB。 ? 当要访问逻辑段内的某一单元时，只要给出逻 辑段的起始地址以及该单元与起始地址之间的 距离（又称偏移量，或偏移地址，以字节数计 量），即可确定其物理地址。
.
图2.2 逻辑段与段内寻址
? 逻辑段可在整个lMB存储空间内浮动，即可重定位在不同 的位置，但逻辑段的起始地址必须能被16整除，即段起始 地址必须是XXXX0H的形式。 ? 段起始地址的高16位称为段基址，它在访问存储器之前被 置于某个段地址寄存器中。 ? CPU访问存储器时，根据所执行的操作，选择某个段寄存 器，将其中的内容左移4位形成20位地址的高16位（低4位 自动添0），然后通过20位地址加法器再与16位偏移量相 加，形成对应的物理地址，如图2.3所示。
16 位
15 0 段寄存器值 15 偏移地址
4位
0000 0
Σ 19 0 20位物理地址
加法器
图2.3 8086物理地址的形成
? 按不同的用途，段地址寄存器可分为代码段寄存器 CS、数据段寄存器DS、附加段寄存器ES和堆栈段寄 存器SS，它们分别用于存放当前代码段、数据段、 附加段和堆栈段的段基址。 ? 存储器采用分段结构，方便了CPU对存储器的访问。 当所访问的存储器处于同一逻辑段时，可以不改变 段寄存器的值，只需改变段内的偏移地址，此即段 内寻址。当需要改变段寄存器的值寻找新的地址 时，称为段间寻址
（2）16位指令指针IP
? IP用于存放下一条要从内存中取出来的指令的有效地址 EA(即偏移地址)，在取出指令时通常进行IP+1→IP的操 作，但在执行转移指令、调用指令时，装入IP中的是相应 的转移目的地址。 ? 由段基址和偏移地址两部分构成了存储器的逻辑地址，如： 取指令时CS:IP=3000:2000H，CS:IP=3100:1000H等，这两 个不同的逻辑地址对应的物理地址都是32000H。
? 不同的逻辑地址可能对应同一个物理地址 不同的逻辑地址可能对应同一个物理地址。
（3）6字节的指令队列
用于按先后次序存放待执行的指令，供EU 按顺序取去执行。
（4）总线控制逻辑
总线控制逻辑负责产生并发出总线控制信 产生并发出总线控制信 号，实现对存储器和I/O端口的读／写操作。 读 写操作。
2.执行部件EU
EU的主要功能是执行指令，EU由以下几个部分组成： （1）算术逻辑单元ALU ALU用于完成16位或8位的二进制数的算术逻辑运算 （2）标志寄存器FR FR用来反映最近一次运算结果的状态以及存放控制标志 运算结果的状态以及存放控制标志 （3）通用寄存器组 包括4个数据寄存器AX、BX、CX、DX，4个专用寄存器SP、 BP、DI、SI。 （4）EU控制器 从BIU中的指令队列获取指令，经过指令译码电路形成 各种定时控制信号，向各功能部件发送相应的控制命令， 以完成每条指令所规定的操作。 完成每条指令所规定的操作。 完成每条指令所规定的操作
3. BIU和EU的协调动作
●
8086CPU中，BIU和EU是同时工作，但并不是完全同 步的。
? BIU负责从内存中取出指令，并送到指令队列供EU执 行；BIU必须保证指令队列始终有指令可供执行，当 指令队列有2个字节的空余时，BIU将自动取指令到指 令队列。 ? EU直接从指令队列中取指令执行，由于指令队列中 至少有一个以上的指令字节，EU就可以节省 节省因取指 节省 令而访问内存的等待时间 等待时间
8086与传统微处理器指令执行过程比较 与传统微处理器指令执行过程比较 传统微处理器的执行方式
取指1 执行1 取指2 执行2 取指3 执行3 取指4 L
传 统 微 处 理 器 取 指 与 执 行串行 进行 ， CPU的工作效率低。 的工作效率低。
8086的指令执行方式
BIU 取指1 取指2 取指3 取指4 取数据 取指5
? ? ?
EU
等待
执行1
执行2
执行3
执行4
?
?
?
8086CPU 取指与执行并行进行 ， 大大 取指与执行并行进行， 减少了等待取指令所需时间， 减少了等待取指令所需时间，提高了CPU的
工作效率。 工作效率。
2.1.2 8086CPU的寄存器结构 的寄存器结构
AH BH CH DH SP BP SI DI AL BL CL DL AX BX CX DX
数据寄存器
堆栈指针 基数指针 源变址 目的变址 指令指针 状态标志 代码段 数据段 堆栈段 附加段
指针寄存器 变址寄存器 控制寄存器
通用寄存器
IP FLAG
CS DS SS ES
段寄存器 8086CPU 内部寄存器
第4章 80x86指令系统 一、自测练习题 ㈠选择题 1．MOV AX，[BX＋SI]的源操作数的物理地址是( )。 A．(DS)×16＋(BX)＋(SI) B. (ES)×16＋(BX)＋(SI) C．(SS)×10H＋(BX)＋(SI) D．(CS)×10H＋(BX)＋(SI) 2．MOV AX，[BP＋Sl]的源操作数的物理地址是( )。 A．(DS)×10H＋(BP)＋(SI) A. (ES)×16＋(BP)＋(SI) C．(SS)×16＋(BP)＋(SI) D．(CS)×10H＋(BP)＋(SI) 3．MOV AX，ES：[BX＋SI]的源操作数的物理地址是( )。 A．(DS)×16＋(BX)＋SI) B．(ES)×10H＋(BX)＋(SI) C．(SS)×10H＋(BX)＋SI) D．(CS)×16＋(BX)＋(SI) 4．JMP WORD PTR[DI]是( )。 A．段内间接转移B．段间间接转移 C．段内直接转移D．段间直接转移 5．JMP FAR PTR BlOCK(BLOCK是符号地址)是( )。 A．段内间接转移B．段间间接转移 C．.段内直接转移D．段间直接转移 6．INC指令不影响( )标志。 A．OF B．CF C．SF D．ZF 7．条件转移指令JNE的测试条件是( )。 A．ZF＝1 B．CF＝0 C．ZF＝0 D．CF＝1 8．下列指令中，有语法错误的是( )。 A．MOV [SI]，[DI] B．IN AL，DX C．JMP WORD PTR[BX+8] D．PUSH WORD PTR 20[BX+S1] 9．假定(SS)＝2000H，(SP)＝0100H，(AX)＝2107H，执行指令PUSH AX后，存放数据21H的物理地址是（）。 A．20102H B．20101H C．200FEH D．200FFH 10．对于下列程序段： AGAIN：MOV AL，[SI] MOV ES:[DI]，AL INC SI INC DI LOOP AGAIN 也可用指令（）完成同样的功能。 A．REP MOVSB B．REP LODSB C．REP STOSB D．REPE SCASB 11．对于下列程序段： AGAIN：MOV ES:[DI]，AL INC DI LOOP AGAIN 可用指令（）完成。
微机原理及应用实验 实验一开发环境的使用 一、实验目的 掌握伟福开发环境的使用方法，包括源程序的输入、汇编、修改；工作寄存器内容的查看、修改；内部、外部RAM内容的查看、修改；PSW中个状态位的查看；机器码的查看；程序的各种运行方式，如单步执行、连续执行，断点的设置。二、实验内容 在伟福开发环境中编辑、汇编、执行一段汇编语言程序,把单片机片内的 30H～7FH 单元清零。 三、实验设备 PC机一台。 四、实验步骤 用连续或者单步的方式运行程序，检查30H-7FH 执行前后的内容变化。五、实验思考 1．如果需把30H-7FH 的内容改为55H，如何修改程序？ 2．如何把128B的用户RAM全部清零？ 六、程序清单 文件名称：CLEAR.ASM ORG 0000H CLEAR: MOV R0,#30H ;30H 送R0寄存器 MOV R6,#50H ;50H 送R6寄存器（用作计数器） CLR1: MOV A,#00H ;00 送累加器A MOV @R0,A ;00 送到30H-7FH 单元 INC R0 ;R0 加1 DJNZ R6,CLR1 ;不到50H个字节，继续 WAIT: LJMP WAIT END 实验二数据传送 一、实验目的 掌握MCS-51指令系统中的数据传送类指令的应用，通过实验，切实掌握数据传送类指令的各种不同的寻址方式的应用。 二、实验内容 1．编制一段程序，要求程序中包含7中不同寻址方式。 2．编制一段程序，将片内RAM30H～32H中的数据传送到片内RAM38H～3AH中。 3．编制一段程序，将片内RAM30H～32H中的数据传送到片外RAM1000H～1002H 中。 4．编制一段程序，将片内RAM40H～42H中的数据与片外RAM2000H～2002H中的数据互换。 三、实验设备 PC机一台。
CH02 8086／8088指令系统 习题与思考题 1．假定DS=2000H，ES=2100H，SS=1500H，SI=00A0H，BX=0100H，BP=0010H，数据变量VAL的偏移地址为0050H，请指出下列指令源操作数是什么寻址方式？源操作数在哪里？如在存储器中请写出其物理地址是多少？ （1）MOV AX，0ABH （2）MOV AX，[100H] （3）MOV AX，VAL （4）MOV BX，[SI] （5）MOV AL，VAL[BX] （6）MOV CL，[BX][SI] （7）MOV VAL[SI]，BX （8）MOV [BP][SI]，100 解答： （1）MOV AX，0ABH 寻址方式：立即寻址；源操作数在数据线上；物理地址：无 （2）MOV AX，[100H] 寻址方式：直接寻址；源操作数在存储器中；物理地址：DS＊16+100H＝2000H*16+100H＝20100H （3）MOV AX，VAL 寻址方式：直接寻址；源操作数在存储器中；物理地址：DS＊16+VAL＝2000H*16+0050H＝20050H （4）MOV BX，[SI] 寻址方式：寄存器间接寻址；源操作数在存储器中；物理地址：DS＊16+SI＝2000H*16+00A0H＝200A0H （5）MOV AL，VAL[BX] 寻址方式：变址寻址；源操作数在存储器中；物理地址：DS＊16+VAL+BX＝2000H*16+0050H+0100＝20150H （6）MOV CL，[BX][SI] 寻址方式：基址加变址寻址；源操作数在存储器中；物理地址：DS＊16+BX+SI＝ 2000H*16+0100H+00A0H ＝201A0H （7）MOV VAL[SI]，BX 寻址方式：寄存器寻址；源操作数在寄存器中；物理地址：无 （8）MOV [BP][SI]，100 寻址方式：立即寻址；源操作数在；物理地址：无 ．设有关寄存器及存储单元的内容如下：2． DS=2000H，BX=0100H，AX=1200H，SI=0002H，[20100H]=12H，[20101H]=34H，[20102H]=56H，[20103]=78H，[21200]=2AH，[21201H]=4CH，[21202H]=0B7H，[21203H]=65H。
微机原理第七章练习题及解 一：单项选择题 ●中断号16H 的中断向量表地址的首址为（）。 A：58H B：60H C：62H D：64H ●从8086RAM地址0002CH开始存放四个字节中断向量对应的中断号是（ B ）。 A：0AH B：0BH C：0CH D：0DH ●8086可屏蔽中断INTR输入（ B ）时获得中断请求。 A：L电平B：H电平C：上升沿触发D：下降沿触发 ●8086非屏蔽中断NMI输入（ C ）时获得中断请求。 A：L电平B：H电平C：上升沿触发D：下降沿触发 ●8086CPU中断优先级顺序为（ D ）。 A：NMI中断、INTR中断、软中断B：NMI中断、软中断、INTR中断 C：软中断、INTR中断、NMI中断D：软中断、NMI中断、INTR中断 ●8086CPU响应可屏蔽中断的条件是（ D ）。 A：IF = 0、TF = 0 B：IF = 1、TF = 1 C：IF = 0、与TF无关D：IF = 1、与TF无关 ●响应NMI请求的必要条件是（ C ）。 A：IF=1 B：IF=0 C：一条指令结束D：无INTR请求 ●CPU响应中断请求的时刻是在（ B ）。 A：执行完正在执行的程序以后B：执行完正在执行的指令以后 C：执行完正在执行的机器周期以后D：执行完本时钟周期以后 ●8086CPU响应两个硬中断INTR和NMI时，相同的必要条件是（ C ）。 A：允许中断B：当前I/O操作执行结束 C：总线空闲D：当前访问内存操作结束 ●在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置（ C ）。 A：是由程序指定的B：由DOS自动分配的 C：定在08H开始的4个字节中D：在中断矢量表的表首 ●IBM PC/XT机开机后，中断向量表将存放在（ D ）。 A：ROM地址高端B：ROM 地址低端 C：RAM地址高端D：RAM地址低端
第七章: 输入, 输出接口 §7.1 输入, 输出（I/O）接口 一: I/O接口的作用 1: 高速CPU与低速外设数据传送的同步及配合 2: 并行数据传送与串行数据传送之间的转换 二: I/O接口中的信息流 1: 数据信息 A: 方向CPU ←→I/O接口←→外设双向 B: 类型1): 数据量二进制形式的数据 例: CPU ←→磁盘 CPU ←→键盘 CPU ←→显示器 2): 开关量两种状态的物理量 例: 开关的通断, 水位的高低 3): 模拟量连续变化的物理量 例: 交流电, 温度, 气压 2: 状态信息 A: 方向CPU ←―I/O接口←―外设单向 B: 方式 1): 对输入接口, CPU是否准备好接收数据, READY 准备好吗. 2): 对输出接口, 外设是否准备好接收数据, BUSY 外设忙吗. 3: 控制信息 A: 方向CPU ―→I/O接口―→处设单向 B: 方式 1): CPU要求外设开始工作, 即启动外设 2): CPU要求外设终止工作, 即停止外设 注: 数据信息是CPU与外设经I/O接口传送的有用信息, 状态, 控制信息是CPU经I/O接与外设传送的配合信息, 为了CPU与外设间的数据传送, 加入握手信息(状态, 控制) 是必要的 三: I/O接口芯片的特点 I/O接口芯片是构成I/O接口电路的关键 1: 类型A: 并行接口芯片与串行接口芯片 B: 通用接口芯片与专用接口芯片 C: 不可编程接口芯片与可编程接口芯片
2: 可编程接口芯片对信息的处理 A: 可编程接口芯片有多个不同应用的寄存器 B: 控制寄存器用于存放CPU 写入的控制字 C: 数据寄存器用于存放CPU 与外设交换的有用信息 状态, 控制寄存器用于存放CPU 与外设间的配合信息 3: 可编程接口芯片寄存器的使用 A: 访问外设即访问对应的芯片寄存器 B: 不同的寄存器有不同的端口地址,即用地址访问,而非用名访问 C: 编程中使用 IN, OUT 指令访问寄存器 4: 接口与端口 A: 接口 — 接口芯片或完成一个外设的操作所用的接口电路 B: 端口 — 一个接口中不同信息流传送所需的地址通道 注: 一个接口中有多个端口 §7.2 CPU 与外设数据传送的控制方式 一: 程序控制方式 ? 无条件程控方式 — 无需状态,控制信息配合,仅有数据信息传送 ? 有条件程控方式 — 需状态, 控制信息配合, 三种信息均要传送 1: 无条件程控方式 A: 应用条件 1): 外设输入的物理量变化缓慢, 即无跳变信号输入 2): CPU 输出的数据外设可直接使用 B: 接口特点 1): CPU 的DB ―→ I/O 接口(输出锁存器) ―→ 外设 2): CPU 的DB ←― I/O 接口(输入缓冲器) ←― 外设 C: 例7.1 用DB 中的 D0, D1, D2 获得 A, B, C 三路波形 硬件: 电路: 数据输入 波形输出 A7 A0 口地址 = 8CH
《微机原理及应用》第一章习题答案 习题与思考题 1.1、在计算机中为什么都采用二进制数而不采用十进制数？二进制数有哪两种缩写形式？[解] 二进制数只有两个状态，而十进制数有十个状态，…… 有八进制和十六进制两种缩写形式：xxxxQ,xxxxH。 1.2、将下列十进制数转换为二进制数：50, 0.83, 24.31, 79.75, 199, 73.25 [解] 50→00110010B; 0.83→0.1101010001…B; 24.31→11000.01001111…B 79.75→01001111.11B; 199→11000111B; 73.25→1001001.01B 1.3、将下列十进制数转换为八进制和十六进制数：39，99.735，54.625，127，119 [解] 39→47Q→27H; 99.735→123.5702Q→63.BC28H; 54.625→66.5Q→36.AH 127→177Q→7FH; 119→167Q→77H 1.4、将下列二进制数转换为十进制数： 11 1101.101B, 10 0101.11B, 1001 1001.001B, 110 0110.011B 1101 1010.1101B [解] 11 1101.101B→61.625; 10 0101.11B→37.75; 1001 1001.001B→153.125 110 0110.011B→102.375; 1101 1010.1101B→218.8125 1.5、完成下列转换： （1）10 110.10 111B 转换为十六进制数； （2）34.97H转换为八进制数和十进制数； （3）0BA.7FH转换为二进制数和八进制数； （4）43.27Q转换为二进制数和十六进制数； [解] （1）10 110.10 111B→16.B8H; （2）34.97H→64.456Q→52.59 (3)0BA.7FH→10111010.01111111B→272.376Q （4）43.27Q→100011.010111B→23.5CH 1.6、设机器字长为8位，写出下列用真值表示的二进制数的原码、补码和反码： ＋0010101，＋1111111，＋1000000，－0010101，－1111111，－1000000 [解] ＋0010101的原码、补码和反码均为00010101B; ＋1111111的原码、补码和反码均为01111111B; ＋1000000的原码、补码和反码均为01000000B; －0010101的原码为10010101B, 补码为11101011B, 反码为11101010B; －1111111的原码为11111111B, 补码为10000001B, 反码为10000000B; －1000000的原码为11000000B, 补码为11000000B, 反码为10111111B。 1.7、设机器字长为8位，最高位为符号位，用二进制补码运算法则对下列各式进行运算： （1） 17＋7；（2）8＋18；（3）9＋（－7）；（4）－26＋6；（5）8－18； （6）19－（－17）；（7）－25－6；（8）87－15 [解] （1） 17＋7 （2）8＋18 （3）9＋（－7） [17]补→00010001B [ 8]补→00001000B [ 9]补→00001001B +) [ 7]补→00001111B +) [18]补→00010010B +) [-7]补→11111001B 00011000B→24 00011010B→26 00000010B→2
习题 一、选择题 1.在程序控制传送方式中，_______可提高系统的工作效率。 A.无条件传送 B.查询传送 C.中断传送 D.以上均可 答案：C 2.在8086的中断中，只有______需要硬件提供中断类型码。 A.外部中断 B.可屏蔽中断 C.不可屏蔽中断 D.内部中断 答案：B 3.在中断响应周期，CPU从数据总线上获取______。 A.中断向量的偏移地址 B.中断向量 C.中断向量的段地址 D.中断类型码 答案：D 4.执行INTn指令或响应中断时，CPU保护现场的次序是______。 A.FLAGS寄存器（FR）先入栈，其次是CS，最后是IP B.CS在先，其次是IP，最后FR入栈 C.FR在先，其后一次是IP，CS D.IP在先，其次是CS，最后FR 答案：A 5.在PC/XT中，NMI中断的中断向量在中断向量表中的位置_______。 A.是由程序指定的 B.是由DOS自动分配的 C.固定在0008H开始的4个字节中 D.固定在中断向量表的表首 答案：C 6.中断调用时，功能调用号码应该_______。 A.写在中断指令中 B.在执行中断指令前赋给AH C.在执行中断指令前赋给AX D.在执行中断指令前赋给DL 答案：B 7.若8259A的ICW2设置为28H，从IR3引入的中断请求的中断类型码是_____。 A.28H B.2BH C.2CH D.2DH 答案：B 8.8259A有3中EOI方式，其目的都是为了_____。 A.发出中断结束命令，使相应的ISR=1 B.发出中断结束命令，使相应的ISR=0 C.发出中断结束命令，使相应的IMR=1 D.发出中断结束命令，使相应的IMR=0 答案：B 9.8259A特殊全嵌套方式要解决的主要问题是______。 A.屏蔽所有中断 B.设置最低优先级 C.开发低级中断 D.响应同级中断 答案：D 10.8259A编程时，中断屏蔽可通过______设置。 A.ICW1 B.OCW1 C.OCW2 D.OCW3
CH04 存储系统 习题与思考题 1．存储器的哪一部分用来存储程序指令及像常数和查找表一类的固定不变的信息？哪一部分用来存储经常改变的数据？ 解答：只读存储器ROM；随机存储器RAM。 2．术语“非易失性存储器”是什么意思？PROM和EPROM分别代表什么意思？ 解答：“非易失性存储器”是指当停电后信息会丢失；PROM--可编程序的只读存储器PROM(Programmable ROM)，EPROM--可擦除的可编程的只读存储器EPROM(Erasible Programmable ROM)。 3．微型计算机中常用的存储器有哪些？它们各有何特点？分别适用于哪些场合？ 解答： 双极型半导体存储器 随机存储器(RAM) MOS存储器（静态、动态） 主存储器可编程只读存储器PROM 可擦除可编程只读存储器EPROM，EEPROM 只读存储器(ROM)掩膜型只读存储器MROM 快擦型存储器 存储器磁盘(软盘、硬盘、盘组)存储器 辅助存储器磁带存储器 光盘存储器 缓冲存储器 4．现代计算机中的存储器系统采用了哪三级分级结构，主要用于解决存储器中存在的哪些问题？ 解答：目前在计算机系统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而位成本则接近廉价慢速的辅存平均价格。三级结构主要用于解决速度、容量和成本的问题。 5．试比较静态RAM和动态RAM的优缺点，并说明有何种方法可解决掉电时动态RAM中信息的保护。 解答：静态RAM----存储一位信息的单元电路可以用双极型器件构成，也可用MOS器件构成。双极型器件构成的电路存取速度快，但工艺复杂，集成度低，功耗大，一般较少使用这种电路，而采用MOS器件构成的电路。静态RAM的单元电路通常是由6个MOS 管子组成的双稳态触发器电路，可以用来存储信息“0”或者“1”，只要不掉电，“0” 或“1”状态能一直保持，除非重新通过写操作写入新的数据。同样对存储器单元信息的读出过程也是非破坏性的，读出操作后，所保存的信息不变。使用静态RAM的优点是访问速度快，访问周期达20~40ns。静态RAM工作稳定，不需要进行刷新，外部电
《微机原理及应用》习题答案 教材：《80X86/Pentium 微型计算机原理及应用》答案第一章 计算机基础 1-3 （1）01101110 真值=110 （2）10001101 真值=-13 1-4 （1）＋010111 [+010111]原=[+010111]反=[+010111]补=00010111 (2) +101011 [+101011]原=[+101011]反=[+101011]补=00101011 (3) - 101000 [-101000]原=10101000 [-101000]反= 11010111 [-101000]补=11011000 (4) -111111 [-111111]原=10111111 [-111111]反= 11000000 [-111111]补=11000001 1- 6 (1) [x1+y1] 补=[x1]补+ [y1]补 =00010100+00100001=00110101 (2) [x2-y2]补=[x2]补+ [-y2]补 =11101100+00100001=00001101 1- 7 (1) 85+60 解：[-85] 补=10101011 [60] 补=00111100 [-85] 补+[60] 补=10101011+00111100=11100111 (11100111)补=10011001 真值=—25 CS= 0, CP=0, CS? CP= 0 无溢出 (4)-85-60 [-85] 补=10101011 [-60] 补=11000100 [-85] 补+[-60] 补=10101011+11000100=101101111 CS=1, CP=0 CS? CP=1 有溢出1- 8 (1) [x] 补+ [y] 补=01001010+01100001=10101011 CS=0, CP=1 CS? CP=1 有溢出⑵[X] 补-[y]补=[x]补+ [-y]补 =01001010- 01100001=01001010+10101010 =100010110 CS=1, CP=1 CS? CP=0 无溢出1- 9 (1) (127)10=(000100100111)BCD (2) (74)H=(116)10=(000100010110)BCD (1) 41H 代表 A (2) 72H 代表r (3) 65H 代表e (4) 20H 代表SP 1-14 (1) 69.57 (69.57)10=(1000101.100)B=0.1000101100 X 27 =0.1000101100 X 2+111 浮点规格数为011101000101 (2) -38.405 (-38.405)10=(-100110.011)B -100110.011= -0.100110011 x 26 = - 0.100110011 x 2110 浮点规格数为011011001100 (3) - 0.3125 (-0.3125)10=(-0.0101)2=(-0.101)2 x 2-001 浮点规格数为111111010000 1. +0.00834 2. (+0.00834)10=(0.000000100010001)2=(0.100010 001)2 x 2-110 3. 浮点规格数为101001000100 4. 1-15 5. (1) (69.57)10=(1000101.10010001111010111)2 6. =(1.00010110010001111010111)2 x 2110 7. p=6+127=133=(10000101)2 8. 单精度浮点数为 01000010100010110010001111010111 9. ( 2) (-38.405)10=(-100110.011001111010111000)2 10. = - (1.00110011001111010111000)2 x 2101 11. p=5+127=132=(10000100)2 12. 单精度浮点数为 11000010000110011001111010111000 13. (3) (-0.3125)10=(-0.0101)2=(-1.01)2 x 2-10 14. p=-2+127=125=(1111101)2 15. 单精度浮点数为 10111110101000000000000000000000 第二章80X86/Pentium 微处理器 2- 3 IO/M DT/R DEN RD WR 读存储器0 0 0 0 1 写存储器0 1 0 1 0 2- 17 PA=CS x 16+IP IP 的范围为OOOOH?FFFFH而CS 为 A000H 因此PA的范围即现行代码段可寻址的存储空间范围为 1-10
李伯成《微机原理》习题第一章 本章作业参考书目： ①薛钧义主编《微型计算机原理与应用——Intel 80X86系列》 机械工业出版社2002年2月第一版 ②陆一倩编《微型计算机原理及其应用（十六位微型机）》 哈尔滨工业大学出版社1994年8月第四版 ③王永山等编《微型计算机原理与应用》 西安电子科技大学出版社2000年9月 1.1将下列二进制数转换成十进制数： X=10010110B= 1*27+0*26+0*25+1*24+0*23+1*22+1*21 +0*21 =128D+0D+0D+16D+0D+0D+4D+2D=150D X=101101100B =1*28+0*27+1*26+1*25+0*24+1*23+1*22+0*21+0*20 =256D+0D+64D+32D+0D+16D+4D+0D=364D X=1101101B= 1*26+1*25+0*24+1*23+1*22+0*21 +1*20 =64D+32D+0D+8D+4D+0D+1D=109D 1.2 将下列二进制小数转换成十进制数： （1）X=0.00111B= 0*2-1+0*2-2+1*2-3+1*2-4+1*2-5= 0D+0D+0.125D+0.0625D+0.03125D=0.21875D (2) X=0.11011B= 1*2-1+1*2-2+0*2-3+1*2-4+1*2-5= 0.5D+0.25D+0D+0.0625D+0.03125D=0.84375D (3) X=0.101101B= 1*2-1+0*2-2+1*2-3+1*2-4+0*2-5+1*2-6= 0.5D+0D+0.125D+0.0625D+0D+0.015625D=0.703125D 1.3 将下列十进制整数转换成二进制数： （1）X=254D=11111110B （2）X=1039D=10000001111B （3）X=141D=10001101B 1.4 将下列十进制小数转换成二进制数： （1）X=0.75D=0.11B (2) X=0.102 D=0.0001101B (3) X=0.6667D=0.101010101B 1.5 将下列十进制数转换成二进制数 (1) 100.25D= 0110 0100.01H (2) 680.75D= 0010 1010 1000.11B 1.6 将下列二进制数转换成十进制数 (1) X=1001101.1011B =77.6875D
“微机系统原理与接口技术”第七章习题解答(部分) 1. 8086系统采用向量式中断，试简述 8086系统中中断类型码、中断向量、中断向量 表的含义及其之间的关系。 答： 中断类型码：用于区分不同的中断源，即系统中每个中断源都应该对应一个唯一的类型 码。8086系统中的中断类型码以 8位无符号数(00H ?0FFH )表示，一共可以区分 256个 不同的中断源。 中断向量：中断服务程序(ISR )的入口地址，也就是 ISR 的第一条指令在存储器中的 位置。8086系统中的中断向量由两个字(4个字节)组成，低位字表示入口的偏移地址，高 位字表示入口的段基址。显然，每个中断类型码对应一个中断向量，则 8086系统中共应有 256个中断向量。 中断向量表：中断向量的存放地。 8086系统将最低的 1KB (00000H ?003FFH ) RAM 空间用于存放这256个中断向量。 三者之间的关系是：利用中断类型码 n 可以很容易地从中断向量表中找到该中断源所对 应的中断向量，即：中断向量存放的起始地址 m = nX 4,从中断向量表的 m 地址单元开始 连续取出的四个字节就是 n 号中断的ISR 入口地址。8086CPU 正是用这种方法完成中断索 引的。 系统将广义中断分为异常和狭义中断两大类。 (5)对。 4. 8086系统的RAM 存储单元中，从 0000H:002CH 开始依次存放 23H 、0FFH 、00H 和 0F0H 4个字节的 中断向量，该向量对应的中断类型码是多少？而中断类型码为 14H 的中断 向量应存放在哪些存储单元中？ 答：中断向量0F000:0FF23存放在0002CH 双字单元中，说明其对应的中断类型码 N = 2CH - 4= 0BH 。 14H 号中断向量的起始存放地址为 4X 14H = 00050H ，即该中断向量的偏移量部分存放 2.判断下列说法是否正确，如有错，指出错误原因并改正: (1) (2) (3) (4) (5) 答： (1) 优先级别高的中断总是先响应、先处理。 8086系统中，中断向量表存放在 ROM 地址最高端。 PC 系统中的主机总是通过中断方式获得从键盘输入的信息。 80486系统和8086系统一样，将中断分为可屏蔽中断和不可屏蔽中断两种。 IBM PC/XT 中，RAM 奇偶校验错误会引起类型码为 2的NMI 中断。 可以算对。不过这个题说法本身就不太明确，应该是: 源同时 提出中断请求时， (2) 错。应该是： (3) 对。 (4) 错。应该是： 优先级别高的中断总是先响应、先处理。 “ 8086系统中，中断向量表存放在 RAM “一个系统中有多个中断 地址最低端。” “8086系统将中断分为内(软)中断和外(硬)中断两大类，而80486
微机原理与接口技术(楼顺天第二版)第二章习题解答 -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
微机原理与接口技术（楼顺天第二版）习题解答 第2章 8086CPU的结构与功能 2.1 答：微处理器内部结构由四部分组成： （1）算术逻辑运算单元ALU：完成所有的运算操作； （2）工作寄存器：暂存寻址信息和计算过程中的中间结果； （3）控制器：完成指令的读入、寄存和译码，并产生控制信号序列使ALU完成指定操作； （4）I/O控制逻辑：处理I/O操作。 2.2 答：微处理器级总线有三类：（1）数据总线：传送信息；（2）地址总线：传送地址码；（3）控制总线传送控制信号。 2.3 答：地址码只能由CPU生成。而数据需要在CPU和存储器之间传输。 2.4 答：8086CPU对存储器按20位地址编址，从00000H~FFFFFH；IO端口按16位编址，从0000H~FFFFH。为独立编址方式。 统一编址优点为存储器与I/O端口访问指令一致，寻址方式多，缺点是I/O 端口地址占用了一定范围的存储器地址；独立编址的优点是存储器与I/O端口有各自的地址，缺点是需要有专门的指令，使得指令系统复杂。 2.5 8086CPU按内部功能可分为BIU和EU两部分。BIU主要完成取指令、存储数据操作；EU的功能是执行指令规定的操作。 EU和BIU可以独立、并行执行，但相互之间会有协作。当指令队列中还没有指令时，EU处于等待状态，当EU执行指令需要访问存储器或I/O端口时，BIU应尽快完成存取数据的操作。
2.6 答：8086CPU内部有14个16位寄存器，其中8个通用寄存器（4数据寄存 器AX、BX、CX、DX，4地址指针/变址寄存器SI、DI、SP、BP），4个段寄存器（CS、DS、ES、SS），2个控制寄存器（指令指针IP，微处理器状态字PSW）。 应该注意的是：可以在指令中用作为地址指针的寄存器有：SI、DI、BP和BX；在微处理器状态字PSW中，一共设定了9个标志位，其中6个标志位用于反映ALU前一次操作的结果状态（CF，PF，AF，ZF，SF，OF），另3个标志位用于控制CPU操作（DF，IF，TF）。 2.7 答：IBM PC有段地址寄存器(CS, DS, ES,SS)和基址、变址寄存器(BX, BP, SI, DI)来指示存储器地址。 2.8 答：（1）若为有符号数，则0FEH为负数，02H为正数，相加无溢出；（2）若为无符号数，则相加有溢出； （3）有符号数相加根据OF标志，无符号数相加，根据CF标志判断。 2.9 答：（1）存储器地址空间为：20 = 21MB （2）有符号数范围为：1515 --，即－32768～32767 2~21 2.10 答：字型数据低位字节存低地址，高位字节存高地址；由于8086有16为 数据总线，一次可以读写16位数据，即2个字节，8086的存储器组织分奇地址存储体和偶地址存储体，若在存储器访问中，一次读写一个字（2个字节），且存储器的地址为偶地址，则认为是对准的，否则，是为对准的。8086对对准的字操作通过一个总线周期完成，对未对准的字操作需要通过两个总线周期完成。 2.11 答：
第一章测试 1 【单选题】(2分) 在CPU的框架中，主要包括哪三个组成部分 A. 运算器、控制器、处理器 B. 运算器、执行器、寄存器 C. 存储器、执行器、寄存器 D. 运算器、控制器、寄存器 2 【多选题】(2分) 微型计算机包括 A. 存储器 B. 输入输出接口电路 C. CPU D. 存储器接口电路
3 【多选题】(2分) 微型计算机从设计的复杂程度和应用领域可以分为哪两大类 A. 专用微型计算机 B. 通用微型计算机 C. 超级计算机 D. 高速计算机 4 【单选题】(2分) 单片微型计算机是以()为核心的 A. 输入输出接口电路 B. CPU C. 存储器接口电路 D. 存储器
5 【单选题】(2分) 单片微型计算机具有微型计算机的全部功能和特征，是微型计算机的（）存在形式。 A. 集成 B. 缩小 C. 放大 D. 特殊 6 【单选题】(2分) 1956年8月5日，我国第一个计算机技术研究机构，中国科学院计算机技术研究所筹备委员会成立，著名数学家（）任主任。 A. 陈景润 B. 华罗庚 C. 陈省身 D. 苏步青
第二章测试 1 【单选题】(2分) 我们选择的研究范例ATMEGA16是（）位的单片微型计算机 A. 16位 B. 8位 C. 32位 D. 4位 2 【单选题】(2分) ATMEGA16单片微型计算机有（）个引脚 A. 40 B. 24 C.
48 D. 64 3 【单选题】(2分) ATMEGA16的内部CPU执行指令过程中，算数运算和逻辑运算由（）执行。 A. 程序存储器 B. 数据存储器 C. 通用寄存器 D. 算数逻辑运算单元（ALU） 4 【多选题】(2分) ATMEGA16的内部CPU执行完毕一条指令后，其结果可能送到（） A.
微机原理与应用作业 答案
1. 若二进制数为 010111.101，则该数的十进制表示为（ B ：23.625 ）。 2. 11000110为二进制补码，该数的真值为（ C +58 ）。 3. 01000110为二进制补码, 该数的真值为（ A +70 ）。 4. 8位二进制数的原码表示范围为（ C -127 ～ +127 ）。 5. n 位二进制数的原码表示范围为（ C 12~1211-++---n n ）。 6. 8位二进制数的反码表值范围为（ C -127～ +127 ）。 7. n 位二进制数的反码表示范围为（ C 12~1211-++---n n ）。 8. 8位二进制数的补码表值范围为（ B -128 ～ +127 ）。 9. n 位二进制数的补码表示范围为（ B 12~211-+---n n ）。 10. 8位二进制数的无符号数表值范围为（ A 0 ～ 255 ）。 11. 决定计算机主要性能的是（ A 中央处理器 ）。 12. M I P S 用来描述计算机的运算速度，含义是（ C 每秒执行百万条指令 ）。 13. 完整的计算机系统应包括（ D 硬件设备和软件系统）。 14. 计算机硬件主要由C P U 、内存、I /O 设备和（ B 三总线 ）组成。 15. 包含在8086C P U 芯片内部的是（ A 算术逻辑单元）。 16. 在机器数（ B 补码）中，零的表示形式是惟一的。 17. 程序计数器P C 的作用是（ A 保存将要执行的下一条指令的地址）。 18. 8086当前被执行的指令存放在（ D CS ：IP ）。 19. 运算器执行两个补码表示的整数加法时，产生溢出的正确叙述为（ D 相加结果的符号位与两 同号加数的符号位相反则产生溢出）。 20. 8086中，存储器物理地址形成算法是（ B 段地址左移4位/16/10H+偏移地址 ）。 21. 下列逻辑地址中对应不同的物理地址的是（ 03E0H ：0740H ）。 A ：0400H ：0340H B ：0420H ：0140H D ：03C0H ：0740H 22. 存储字长是指（ B 存储单元中二进制代码个数）。 23. 8086系统中，每个逻辑段的最多存储单元数为（ C 64KB ）。
一： 单项选择题 中断号16H的中断向量表地址的首址为（）。 A：58HB：60HC：62HD：64H 从8086RAM地址0002CH开始存放四个字节中断向量对应的中断号是（B ）。 A：0AHB：0BHC：0CHD：0DH8086非屏蔽中断NMI输入（C ）时获得中断请求。 A： L电平B： H电平C： 上升沿触发D： 下降沿触发8086CPU中断优先级顺序为（D ）。 A： NMIxx、INTRxx、软xxB： NMIxx、软xx、INTRxxC： 软xx、INTRxx、NMIxxD： 软中断、NMI中断、INTR中断8086CPU响应可屏蔽中断的条件是 （D ）。 A： IF =
0、TF = 0B： IF = 1、TF = 1 C： IF = 0、与TF无关D： IF = 1、与TF无关 响应NMI请求的必要条件是（C ）。A： IF=1B： IF=0 C： 一条指令结束D： 无INTR请求 CPU响应中断请求的时刻是在（B ）。A： 执行完正在执行的程序以后B： 执行完正在执行的指令以后C： 执行完正在执行的机器周期以后D： 执行完本时钟周期以后
8086CPU响应两个硬中断INTR和NMI时，相同的必要条件是（C ）。A： 允许xxB： 当前I/O操作执行结束 C： 总线空闲D： 当前访问内存操作结束 在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置（C ）。A： 是由程序指定的B： 由DOS自动分配的 C： 定在08H开始的4个字节xxD： 在xx矢量表的表首 IBM PC/XT机开机后，中断向量表将存放在（D ）。 A： ROM地址高端B： ROM 地址低端 C： RAM地址高端D： RAM地址低端
第一章 1-1.微处理器、微型计算机和微型计算机系统三者之间有什么不同？ 【解】微处理器（CPU），由运算器和控制器组成。运算器完成算术运算和逻辑运算，控制器分析命令并指挥协调各部件统一行动完成命令规定的各种动作或操作。 微型计算机由运算器、控制器、存储器、输入设备、输出设备五大部分组成。 微型计算机系统包括微型计算机硬件和软件。 1-4.说明位、字节、字长的概念及它们之间的关系。 【解】(1) 位（bit）。位是计算机所能表示的最基本最小的数据单位。它只能有两种状态“0”和“1”，即二进制位。 (2) 字（Word）。计算机中作为一个整体参与运算、处理和传送的一串二进制数，是计算机中信息的基本单位。 (3) 字长(Word Length)。计算机中每个字所包含的二进制位数称为字长。 它们之间的关系：字由位构成，字长指每个字所包含的位的个数。 1-5.32位机和准32位机区别 32位机指该机的数据总线宽度为32位，准32位机为芯片内部数据总线宽度是32位，片外则为16位的cpu 第二章 2-1 微型计算机由哪几部分组成，各部分的功能是什么？ 【解】微型计算机由运算器、控制器、存储器、输入设备、输出设备五大部分组成。 运算器完成算术运算和逻辑运算；控制器分析命令并指挥协调各部件统一行动完成命令规定的各种动作或操作；存储器存放原始数据、中间结果和最终结果以及程序；输入设备、输出设备与外界交换信息。 2-2.CPU在内部结构上由哪几部分组成，CPU应具备什么功能？ 【解】微处理器（CPU）由运算器和控制器组成。 CPU应具备的功能：对数据进行处理并对处理过程进行控制。 2-3 4,6,8,1,9,7,2,5,10,3 2-7:第16字为70A0:DE05 末物理地址为70A00+DE05=7E805 2-8.①通用数据寄存器。四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。 AX（AH、AL）累加器。有些指令约定以AX（或AL）为源或目的寄存器。实际上大多数情况下，8086的所有通用寄存器均可充当累加器。 BX（BH、BL）基址寄存器。BX可用作间接寻址的地址寄存器和基地址寄存器，BH、BL 可用作8位通用数据寄存器。 CX（CH、CL）计数寄存器。CX在循环和串操作中充当计数器，指令执行后CX内容自动修改，因此称为计数寄存器。 DX（DH、DL）数据寄存器。除用作通用寄存器外，在I/O指令中可用作端口地址寄存器，乘除指令中用作辅助累加器。 BP、SP称为指针寄存器，用来指示相对于段起始地址的偏移量。BP和SP一般用于堆栈段。SI、DI称为变址寄存器，可用作间接寻址、变址寻址和基址变址寻址的寄存器。SI一般用于数据段，DI一般用于数据段或附加段。 2-10状态标志根据算术逻辑运算结果由硬件自动设定，它们反映运算结果的某些特征或状态，可作为后继操作（如条件转移）的判断依据。控制标志由用户通过指令来设定，它们可
CH028086／8088指令系统 习题与思考题 1．假定DS=2000H，ES=2100H，SS=1500H，SI=00A0H，BX=0100H，BP=0010H，数据变量VAL的偏移地址为0050H，请指出下列指令源操作数是什么寻址方式？源操作数在哪里？如在存储器中请写出其物理地址是多少？ （1）MOVAX，0ABH（2）MOVAX，[100H] （3）MOVAX，VAL（4）MOVBX，[SI] （5）MOVAL，VAL[BX]（6）MOVCL，[BX][SI] （7）MOVVAL[SI]，BX（8）MOV[BP][SI]，100 解答： （1）MOVAX，0ABH 寻址方式：立即寻址；源操作数在数据线上；物理地址：无 （2）MOVAX，[100H] 寻址方式：直接寻址；源操作数在存储器中；物理地址：DS＊16+100H＝2000H*16+100H＝20100H （3）MOVAX，VAL 寻址方式：直接寻址；源操作数在存储器中；物理地址：DS＊16+VAL＝2000H*16+0050H＝20050H （4）MOVBX，[SI] 寻址方式：寄存器间接寻址；源操作数在存储器中；物理地址：DS＊16+SI＝2000H*16+00A0H＝200A0H （5）MOVAL，VAL[BX] 寻址方式：变址寻址；源操作数在存储器中；物理地址：DS＊16+VAL+BX＝ 2000H*16+0050H+0100 ＝20150H （6）MOVCL，[BX][SI] 寻址方式：基址加变址寻址；源操作数在存储器中；物理地址：DS＊16+BX+SI＝2000H*16+0100H+00A0H ＝201A0H （7）MOVVAL[SI]，BX 寻址方式：寄存器寻址；源操作数在寄存器中；物理地址：无 （8）MOV[BP][SI]，100 寻址方式：立即寻址；源操作数在；物理地址：无 2．设有关寄存器及存储单元的内容如下：