目录
第一章绪论 (1)
1.1 简介 (1)
1.1.1 集成电路 (1)
1.1.2 版图设计 (1)
1.2 软件介绍 (2)
1.3 标准单元版图设计 (2)
1.3.1 标准单元版图设计的概念 (2)
1.3.2 标准单元版图设计的历史 (2)
1.3.3 标准单元的版图设计的优点 (3)
1.3.4 标准单元的版图设计的特点 (3)
第二章 D触发器的介绍 (4)
2.1 简介 (4)
2.2 维持阻塞式边沿D触发器 (4)
2.2.1 电路工作过程 (4)
2.2.2 状态转换图和时序图 (5)
2.3 同步D触发器 (5)
2.3.1 电路结构 (5)
2.3.2 逻辑功能 (6)
2.4 真单相时钟（TSPC）动态D触发器 (6)
第三章 0.35um工艺基于TSPC原理的D触发器设计 (8)
3.1 电路图的设计 (8)
3.1.1 创建库与视图 (8)
3.1.2 基于TSPC原理的D触发器电路原理图 (8)
3.2 创建 D触发器版图 (9)
3.2.1 设计步骤 (9)
3.2.2 器件规格 (11)
3.3 设计规则的验证及结果 (11)
第四章课程设计总结 (13)
参考文献 (14)
第一章绪论
1.1 简介
1.1.1 集成电路
集成电路（Integrated Circuit,简称IC）是20世纪60年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。是一种微型电子器件或部件，采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。集成电路发明者为杰克·基尔比（基于硅的集成电路）和罗伯特·诺伊思（基于锗的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。
1.1.2 版图设计
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能，Cadence 的Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。
对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：
（1）划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。（2）版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。（3）布线完成模块间的互连，并进一步优化布线结果。
（4）压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。
1.2 软件介绍
目前大部分IC 公司采用的是UNIX 系统，使用版本是SunSolaris。版图设计软件通常为Cadence ，它是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA设计和PCB 设计。软件操作界面人性化，使用方便，安全可靠，但价格较昂贵。
1.3 标准单元版图设计
1.3.1 标准单元版图设计的概念
标准单元,也叫宏单元。它先将电路设计中可能会遇到的所有基本逻辑单元的版图, 按照最佳设计的一定的外形尺寸要求, 精心绘制好并存入单元库中。实际设计ASIC电路时, 只需从单元库中调出所要的元件版图, 再按照一定的拼接规则拼接, 留出规则而宽度可调的布线通道, 即可顺利地完成整个版图的设计工作了。
基本逻辑单元的逻辑功能不同, 其版图面积也不可能是一样大小的。但这些单元版图的设计必须满足一个约束条件, 这就是在某一个方向上它们的尺寸必须是完全一致的, 比如说它们可以宽窄不一, 但它们的高度却必须是完全相等的,这就是所谓的“等高不等宽”原则。这一原则是标准单元设计法得以实施的根本保证。
1.3.2 标准单元版图设计的历史
随着集成电路产业迅猛的发展,工艺水平不断提高,集成电路特征尺寸循着摩尔定律不断缩小。设计芯片时需要考虑的因素越来越多,芯片设计的复杂程度也越来越高。因而尽可能复用一些已经通过工艺验证的IP核可以提高设计的效率,降低芯片设计的成本。
标准单元库是IP核中很基础也是很重要的一个组成部分。传统的标准单元库设计方案有一套很复杂的设计流程,不但耗时耗力,而且投入巨大,同时也会在一定程度上制约新工艺的推广。一种解决办法就是将工艺升级的相关参数通过一定的算法转换成比例因子,用该比例因子对旧工艺条件下设计成熟的标准单元库进行缩放,使工艺升级的效果体现到原来的IP核中,令其可以复用到新的工艺上,这样不但可以大幅度的提高设计效率还可以促进新工艺的推广。
1.3.3 标准单元的版图设计的优点
基于标准单元的设计风格是最流行的全定制设计风格中的一种，这种设计要求开发一套全定制掩膜。在这种设计中，我们把所有常用的逻辑单元都开发出来，明确其特性，并存储在一个标准单元库中。一个典型的存储库可能包含诸如反相器，与非门，或门，与或非门，或与非门，D闩锁和D触发器等几百种单元。每种们都可以通过多种方式来实现，以便于为不同扇出提供足够的驱动能力。例如，反相器可以有标准尺寸，双倍尺寸和四倍尺寸，可供芯片开发者选择合适的尺寸来实现较高的电路速度和版图密度。
1.3.4 标准单元的版图设计的特点
需要全套掩膜版，属于定制设计方法；
（1）门阵列方法：合适的母片，固定的单元数、压焊块数和通道间距；
（2）标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大；
（3）较高的芯片利用率和连线布通率；
（4）依赖于标准单元库，SC库建立需较长的周期和较高的成本，尤其工艺更新时。
第二章 D触发器的介绍
2.1 简介
锁存器是一种基本的记忆器件，它能够储存一位元的数据。由于它是一种时序性的电路，所存器是一种基本的记忆器件，它能够储存一位元的数据。由于它是一种时序性的电路，所以触发器不同于锁存器，它是一种时钟控制的记忆器件，触发器具有一个控制输入讯号(CLOCK)。CLOCK讯号使触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟CLOCK由L到H (H到L) 的转换时刻才接收输入，则称这种触发器是上升沿(下降沿) 触发的。
D触发器可用来储存一位的数据。通过将若干个触发器连接在一起可储存多位元的数据，它们可用来表示时序器的状态、计数器的值、电脑记忆体中的ASCII 码或其他资料。
D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q 只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候Q 则维持不变
2.2 维持阻塞式边沿D触发器
维持阻塞式边沿D触发器的逻辑图和逻辑符号如图2-3所示。该触发器由六个与非门组成，其中G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。和分别是直接置0和直接置1端，有效电平为低电平。分析工作原理时，设和均为高电平，不影响电路的工作。
2.2.1 电路工作过程
电路工作过程如图2-1所示。
（a）逻辑图（b）逻辑符号
图2-1 维持阻塞型D触发器
2.2.2 状态转换图和时序图
维持阻塞D触发器的状态转换图如图2-2所示，图(a)为状态转换图，图(b)为时序图。
图2-2 维持阻塞D触发器的状态转换图和时序图
2.3 同步D触发器
2.3.1 电路结构
为了避免同步RS触发器出现R=S=1的情况，可在R和S之间接入非门G5 ，如图2-3所示。
图2-3 同步D触发器
2.3.2 逻辑功能
表2-3-2同步D触发器的特性表
根据特性表可得到在CP＝1时的同步D触发器的驱动表。
2.4 真单相时钟（TSPC）动态D触发器
下图所示为一个用TSPC原理构成的上升沿D触发器的电路图。电路由11个晶体管构成，分为四级。当时钟信号为低电平时，第一级作为一个开启的锁存器接收输入信号，而第二级的输出节点被预充电。在此期间，第三级和第四级保持原来的输出状态。当时钟信号由低电平变换到高电平时，第一级不再开启而且第二级开始定值。同时，第三级变为开启而且将采样值传送到输出。注意，最末级(反相器)只用于获得不反相的输出电平。
图2-3基于TSPC原理构成的动态D触发器
此电路的掩模板图如图所示。nMOS 晶体管的器件尺寸的宽长比为（W/L）=(1.5um/350nm)，pMOS晶体管的器件尺寸的宽长比为（W/L）=(2.1um/350nm)。版图对应的工艺的寄生参数可通过电路的提取决定。而提取的电路文件用SPICE仿真来确定它的性能。仿真的TSPC DFF电路的输入，输出波形如图2-5所示。可见，电路可以工作在500MHz的时钟频率上。因为他们的设计相对简单，晶体管数目少喝运行速度快高，特别是在高性能设计中，对于传统CMOS电路来说基于TSPC电路时一种较好的选择。
第三章 0.35um工艺基于TSPC原理的D触发器设计
3.1 电路图的设计
3.1.1 创建库与视图
lab1 中创建的库与视图如果仍存在，则没有必要再行创建，直接调用即可。在CIW 中选择File→open，在弹出窗口中选择如下：
Library Name：ZF
Cell Name：D
View Name：Schematic
点击OK，打开Schematic Editing 的空白窗口。以下步骤为创建库与视图的过程。
①在命令解释窗口CIW 中，依次选择File→New→Library，打开New Library窗口。
②在New Library 窗口中，Name 栏输入库文件名ZF（可以自定义），右侧工艺文件（Technology File）栏中，选择最下方的Don’t need a techfile，点击窗口左上角的OK。
③在CIW 中，选择file→new→cellview，打开Create New File 窗口。
④在Create New File 窗口中，Library Name 选取为ZF（与刚才定义一致），
Cell Name 设置为D，View Name 选取为Schematic，Tool 栏选取为
Composer-Schematic，点击OK，弹出Schematic Editing 的空白窗口。
3.1.2 基于TSPC原理的D触发器电路原理图
电路如图3-1 所示
3-1 基于TSPC原理的D触发器电路原理图
3.2 创建 D触发器版图
3.2.1 设计步骤
①在CIW 中，选择File→Open，参数设置如下：
Library Name ZF
Cell Name D
View Name layout
点击OK，打开design 的空白窗口，以下编辑将实现 D 版图结构如图所示。
②在LSW 窗口中，选择poly drawing 作为当前编辑层。
③选择Create→Path 或按盲键[p]，来绘制多晶硅栅体。
④在design 窗口中，点击LMB，从坐标原点x＝0、y＝0 到x＝0、y＝4.8 连线poly，之后双击LMB 或按Return（Enter）键，完成栅体绘制。
⑤在LSW 窗口中，选择ndiff drawing 层为当前编辑层，选择Create→Rectangle或按盲键[r]，用以绘制扩散区。
⑥在design 窗口中，选择不在同一直线的任意两点，点击LMB 形成矩形扩散区，矩形形状可在后续操作中调整。
调整ndiff 与poly path
①选择Window→Create Ruler 或按盲键[k]，在设计窗口中加入Ruler，以便精
确控制版图尺寸。
②按Return 键或点击LMB 完成Ruler 的添加，可选择Window→Clear All37
Rulers 或按盲键[K]，删除添加的Ruler。
③选择Edit→Stretch 或按盲键[s]，在设计窗口中，使用LMB 选择需要调整
的目标或目标的一部分，选择后以高亮显示，拖动鼠标至合适位置后释放，完成目标大小的调整。
注意：调整path 时，确保只有path 的中线高亮显示，否则，有可能将path 的宽度也进行了调整。
绘制Source 与Drain
①在LSW 窗口中，选择matal1 作为当前编辑层，选择Create→Rectangle 或按盲键[r]，绘制一个矩形，用以源区金属连接。
②在LSW 窗口中，选择contact dg 作为当前编辑层，选择Create→Rectangle或按盲键[r]，绘制两个正方形，作为源区接触孔。
③按照设计规则，调整contacts 与metal1 的位置。
④同时选择contacts 与metal1（选择一个目标后按Shift 键，继续选择其它目
标，操作与Windows 系统相同），选择Edit→Copy 或按盲键[c]，因为mos 器件的对称性，可通过拷贝完成漏区的绘制。
⑤点击高亮显示的被选目标实现拷贝，在空白处点击LMB 实现粘贴。
⑥按照设计规则，利用Ruler 和Stretch 调整版图尺寸。
⑦选择Options→Display 或按盲键[e]，点亮Axes，选择Edit→Move 或按盲键[m]。
⑧选择所有D 版图的组件，点击选中并放置到合适位置。
⑨完成绘制后，选择Design→Save 并关闭窗口。
版图如下
3.2.2 器件规格
此电路的掩膜版图（用0.35um COMS技术设计规则）如图所示，nMOS晶体管的器件尺寸宽长比为（W/L）n=(1.5um/0.35um),p MOS晶体管的宽长比为（W/L）p=（2.1um/0.35um)。版图对应工艺的寄生参数可以通过电路提取决定。
3.3 设计规则的验证及结果
设计规则的验证是版图与具体工艺的接口，因此就显得尤为重要，可以进行设计规则验证（DRC）。
在进行验证操作过程中用到的库都应位于当前运行目录或由路径指定链接到该运行目录。打开要验证单元的版图界面，点击FILE下的DRACULA DRC，弹出在菜单栏上，在DRC菜单下的SETUP中，给出错误文件的路径，即可将错误报告与Virtuoso的图形界面结合起来，根据错误层的提示，在图中直接修改即可。根据错误报告的提示，修改版图的步骤为：
（1）将错误文件导入Virtuoso界面。
（2）找到错误层，根据错误提示进行修改。
（3）更新编译规则文件，进行DRC验证，重复上述（1），（2）操作，直至版图完全通过DRC验证。
验证结果除了面积所占的版图的百分数不符合设计0.35nm设计规则之外，其他设计规则全部达到设计要求。
第四章课程设计总结
此次课程设计在老师的悉心指导，同学们的热情帮助下，我已圆满完成了本次课程设计的要求。从课题选择到具体构思和内容以及数据的测试，我深刻体会到做事情不能急躁，要细心仔细的完成每个版图的设计。在这周时间所经历的学习和生活，我深刻感受到老师的精心指导和无私的关怀，让我受益匪浅。本次课程设计的名称为“基于0.35μm工艺的带复位D触发器版图设计”，让我在绘图的时候更加巩固了对D触发器的应用及原理。
参考文献
1.李伟华. VLSI 设计基础. 北京：电子工业出版社. 200
2.10 28-33
2.吴尘李亮陈伟元集成电路版图设计实战教程---基于Laker工具
3.林明祥. 集成电路制造工艺北京：机械工业出版社. 2005.9：2-3
4.王窦志COMS数字集成电路分析与设计电子工艺出版社2009.6
5.吴尘COMS数字集成电路---分析与设计
6.孙润.Tanner集成电路设计教程［M］北京希望电子出版社,2001
设计题目：智力竞赛电子抢答器 设计要求及技术指标: 1、抢答器电路分为抢答电路设计和必答电路设计。 2、抢答电路设计具体要求： （1）抢答组数分为四组，序号为1~4。 （2）优先判断与指示电路设计。 （3）主持人清除上次抢答结果的电路设计。 （4）主持人给选手打分电路与选手得分累计显示电路设计。 3、必答电路设计具体要求： （1）30秒必答倒计时电路设计。 （2）超时短暂报警。 第 1 章电路设计简介 1 原理电路设计： 1.1 电路总体工作框图 图1：课程设计的总体框图
整个电路框图如上图所示，主要可分为三个部分，第一部分为四路选手抢搭电路，这部分电路主要采用了四个74LS595来实现四位选手仅选可选通一路的功能实现，并结合使用多个四路与非门(即74LS10)来实现其对计时电路的控制。第二部分为计时电路，其通过两个级联的74LS161与555定时器来实现计时功能，并通过其对于声音警示电路控制。第三部分为选手计分电路，需用了可加可减的74LS192来实现对于选手的加减积分功能。整个电路在学校提供的开发板上，其中所需使用的LED灯、按钮按照开发板作相应的调整。 第 2 章硬件电路的组成 1电路工作原理 当第一位选手按下按钮，74LS373锁存器构成的选通电路就会将低电平传至二极管led的负极，此时若有其他选手再按下按钮，其会导致74LS373处于锁存数据状态，从而使已经亮的小灯不会受到其他选手按钮的影响，另一方面已经选通一路会通过锁存器阻止其他路数据的传入。另一方面四位按钮通过控制74LS161来实现对计时电路的控制，以使得当有选手按下按钮时计时才开始。 计时电路由两个异步清零的模十计数器构成，对其清零通过对于其清零端与使能端置低电平完成，而两位已内置好74LS48的数码管通过与74LS161的输出管脚来实现时间的显示。因为电路要求30秒计时，所以使用计时十位的74LS161的低两位作为是否到达30s的判断信号，当Q1、Q0均为1的时候就是到达30s，此时通过与非门输出来控制扬声器以及停止计时。 选手计分电路通过使用可加可减的74LS192来完成，当其5管脚为上升沿是，其数值加一；而当4管脚为上升沿时，其数值减一。而上升的产生则通过使用电源、地与一个按钮完成。选手分数的显示通过使74LS192的输出管脚与已内置好74LS48的数码管相连来完成。 总体电路的设计思路如上，后期搭建电路过程中依据实际情况做了小幅调整，当整体思路未变。 1.1总体电路原理图如下:
本科实验报告 课程名称：算法设计与分析 实验项目：递归与分治算法 实验地点：计算机系实验楼110 专业班级：物联网1601 学号： 05 学生姓名：俞梦真 指导教师：郝晓丽 2018年 05月 04 日 实验一递归与分治算法 实验目的与要求
1．进一步熟悉C/C++语言的集成开发环境； 2．通过本实验加深对递归与分治策略的理解和运用。 实验课时 2学时 实验原理 分治（Divide-and-Conquer）的思想：一个规模为n的复杂问题的求解，可以划分成若干个规模小于n的子问题，再将子问题的解合并成原问题的解。 需要注意的是，分治法使用递归的思想。划分后的每一个子问题与原问题的性质相同，可用相同的求解方法。最后，当子问题规模足够小时，可以直接求解，然后逆求原问题的解。 实验题目 1．上机题目：格雷码构造问题 Gray码是一个长度为2n的序列。序列无相同元素，每个元素都是长度为n的串，相邻元素恰好只有一位不同。试设计一个算法对任意n构造相应的Gray码（分治、减治、变治皆可）。 对于给定的正整数n，格雷码为满足如下条件的一个编码序列。 （1）序列由2n个编码组成，每个编码都是长度为n的二进制位串。 （2）序列中无相同的编码。 （3）序列中位置相邻的两个编码恰有一位不同。 2．设计思想： 根据格雷码的性质，找到他的规律，可发现，1位是0 1。两位是00 01 11 10。三位是000 001 011 010 110 111 101 100。n位是前n-1位的2倍个。N-1个位前面加0，N-2为倒转再前面再加1。 3．代码设计： 归式，就是如何将原问题划分成子问题。 2.递归出口，递归终止的条件，即最小子问题的求解，可以允许多个出口。 3.界函数，问题规模变化的函数，它保证递归的规模向出口条件靠拢（2）递归与非递归之间如何实现程序的转换？ （3）分析二分查找和快速排序中使用的分治思想。 答： 1．一般根据是否需要回朔可以把递归分成简单递归和复杂递归，简单递归一般就是根据递归式来找出递推公式（这也就引申出分治思想和动态规划）。 2．复杂递归一般就是模拟系统处理递归的机制，使用栈或队列等数据结构保存回朔点来求解。 （4）分析二次取中法和锦标赛算法中的分治思想。 二次取中法：使用快速排序法中所采用的分划方法，以主元为基准，将一个表划分为左右两个子表，左子表中的元素均小于主元，右子表中的元素均大于主元。主元的选择是将表划分为r
实验五 触发器实验报告 [实验目的] 1. 理解Oracle 触发器的种类和用途 2. 掌握行级触发器的编写 [预备知识] 1. PL/SQL 程序设计 [实验原理] 1. 建立触发器 CREA TE [OR REPLACE] TRIGGER <触发器名> BEFORE|AFTER INSERT|DELETE|UPDA TE OF <列名> ON <表名> [FOR EACH ROW] WHEN (<条件>)
实验3 触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此 种情况发生，表5－8－1为基本RS触发器的功能表。 基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表5－8－1 图5—8—1 基本RS触发器 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5－8－2所示。 JK触发器的状态方程为 Q n+1＝J Q n＋K Q n J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组
成“与”的关系。Q与Q为两个互补输出端。通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。 图5－8－2 74LS112双JK触发器引脚排列及逻辑符号 下降沿触发JK触发器的功能如表5－8－2 表 注：×—任意态↓—高到低电平跳变↑—低到高电平跳变 Q n（Q n）—现态Q n+1（Q n+1 ）—次态φ—不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器， 触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双 D 74LS74、四D 74LS175、六D 74LS174等。 图5－8－3 为双D 74LS74的引脚排列及逻辑符号。功能如表5－8－3。
数电课程设计——抢答器 1220223 16 左杉2014.6.25 设计目的 掌握四人智力竞赛抢答器电路的设计方法。 设计任务与要求 （1）4名选手编号为：1，2，3，4。各有一个抢答按钮S0 ~ S4表示。，按钮的编号与选手的编号对应。 （2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始控制开关S。 （3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 一．抢答器的基本功能 1.设计一个抢答器，可同时供四名选手或四个代表队参加比赛，编号为一，二，三，四，各用一个抢答按钮，分别用四个开关表示。 2.给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3.抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，并且给出出声响提示，封锁输入电路，实现优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清零为止。 二．使用元件 芯片：74ls75，74ls147，74ls48，74ls08，74ls04，74ls00 其他器件：5个单刀单掷开关，一个7段数码管，一个蜂鸣器，一个三极管，导线若干。 三．具体原理为 1）抢答器电路 该部分主要是由74LS75实现的，此元件是低端有效。当四个选手抢答时，输入的信号为“1”，用74LS20将这四个选手在75芯片对应的非输出端与主持人的主控开关相与非，接入75的使能端（E0/1和E2/3），这样就通过“0”，把75锁定，完成锁定功能。
实验设计与分析读书报告 [摘要]实验设计与分析是用于经济地、科学地安排试验的一项技术。《试验设计与分析》是实验设计与分析领域的名著，全书内容广泛，实例丰富。可作为自然科学研究人员、工程技术人员、管理人员进行科学实验设计与分析的参考书，是产品设计和开发、工序设计和改进等方面非常实用的工具。 本文首先讲述了实验设计分析的原理、方法、特点、步骤以及实验设计及统计分析的注意事项，然后介绍了几种常用的实验设计方法的原理、特点及用法，最后总结了学习《实验设计与分析》后的一些心得体会。 [关键词]：实验设计与分析；正交实验；稳健设计；统计设计；响应变量；统计设计
目录 1.引言 (1) 2.实验设计与分析简介 (1) 2.1 什么是实验设计 (1) 2.2 发展历史及分类 (2) 2.3. 实验设计的目的 (2) 2.4. 基本原理 (2) 2.5. 实验设计实施的方法与步骤 (3) 2.6. 实验设计的应用 (3) 2.7. 注意事项 (3) 3.实验设计方法介绍 (4) 3.1 全面实验 (4) 3.2 正交实验 (4) 3.2.1 正交实验的特点： (4) 3.2.2 正交实验的类型和分析方法 (4) 3.2.3 实施正交实验的基本步骤和方法 (5) 3.3 稳健设计 (5) 3.3.1 稳健设计的优点 (5) 3.3.2 稳健设计的实施步骤 (5) 结束语 (6) 参考文献 (6)
1.引言 现代科技的发展离不开实验分析，现代实验不单是通过观察现象和测试数据来验证假设，更重要的是现代科技创新和发明的重要手段。所有理论分析不能解决的问题均可利用实验的手段去摸索，特别是在工程领域内。科研是很注重实际应用效果，无论是对零件、部件和整机的结构、性能研究，还是对新配方、新工艺的探索，实验都是必须的手段。几乎没有一项应用研究成果是不需要实验分析和实验论证的。 如果要最有效地进行科学实验，必须用科学方法来设计。所谓实验的统计设计，就是设计实验的过程，使得收集的数据适合于用统计方法分析，得出有效的和客观的结论。如果想从数据作出有意义的结论，用统计方法作实验设计是必要的。当问题涉及到受实验误差影响的数据时，只有统计方法才是客观的分析方法。这样一来，任一实验问题就存在两个方面：实验的设计和数据的统计分析。这两个课题是紧密相连的，因为分析方法直接依赖于所用的设计。实验设计方法已在很多学科中得到广泛的应用。 《实验设计与分析》作为实验设计与分析领域的名著，是作者在亚利桑那州立大学、华盛顿大学和佐治亚理工学院三所大学近40年实验设计教学经验的基础上编写的。 全书内容广泛，包括实验设计与分析的基本原理、特点、方法、发展及应用等，而且实例丰富，简单比较实验、析因设计、分式析因设计、拟合回归模型、响应曲面方法和正交设计、稳健参数设计和过程稳健性研究、含随机因子的实验、嵌套设计和裂区设计等。 通过本书的学习让我对实验设计与分析有了更深入的了解，对设计实验与分析的有了科学和系统的认识，明确了设计思路、方向，学习了多种实验设计与分析方法，为以后科研实验提供了极大的参考及指导作用。 2.实验设计与分析简介 2.1 什么是实验设计 实验是研究者实际上在各个研究领域进行的，通常是发现关于一个特定过程或系统的某些事情。一个实验是一个试验，一个设计的实验是一个试验或一系列试验，它对一个过程或系统的输入变量(人、机、料、法、环)作一些有目的的改变，以使能够观察到和识别出引起输出响应变化的缘由。 通常形象地将过程看作是人，机，料，法，环的一种组合，它把一些输入转变为有一个或多个可观察的响应的一种输出，过程的一些变量x1,x2, ... Xn是可控制的，.过程的另一些变量z1,z2, ... Zn是不可控制的，响应是可以观察或测量的一个或多个的输出。
. . . . .. . 实验报告 课程名称：数字电子技术基础实验 指导老师： 周箭 成绩：__________________ 实验名称：集成触发器应用 实验类型： 同组学生姓名：__邓江毅_____ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 实验内容和原理 1、D →J-K 的转换实验 设计过程：J-K 触发器和D 触发器的次态方程如下： J-K 触发器：n n 1 +n Q Q J =Q K +， D 触发器：Qn+1=D 若将D 触发器转换为J-K 触发器，则有：n n Q Q J =D K +。 实验结果： J K Qn-1 Qn 功能 0 0 0 0 保持 1 1 0 1 0 0 置0 1 0 1 1 0 1 翻转 1 0 1 0 1 置1 1 1 （上：Qn ，下：CP ，J 为高电平时） 2、D 触发器转换为T ’触发器实验 设计过程：D 触发器和T ’触发器的次态方程如下： D 触发器：Q n+1= D ， T ’触发器：Q n+1=!Q n 若将D 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：D=!Qn 。 实验截图： 专业：电卓1501 姓名：卢倚平 学号：3150101215 日期：2017.6.01 地点：东三404
实验名称：集成触发器应用实验 姓名： 卢倚平 学号： 2 (上：Qn ，下：!Qn ）CP 为1024Hz 的脉冲。 3、J-K →D 的转换实验。 ①设计过程： J-K 触发器：n n 1 +n Q Q J =Q K +， D 触发器：Qn+1=D 若将J-K 触发器转换为D 触发器，则二者的次态方程须相等，因此有：J=D ，K=!D 。 实验截图： (上：Qn ，下：CP ） （上：Qn ，下：D ） 4、J-K →T ′的转换实验。 设计过程： J-K 触发器：n n 1 +n Q Q J =Q K +， T ’触发器：Qn+1=!Qn 若将J-K 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：J=K=1 实验截图：
课程设计任务书 学生姓名：专业班级： 指导教师：工作单位：信息工程学院 题目: 多路数字定时抢答器设计 初始条件： 本课程设计，要求用集成电路：74LSl48，74LS279，74LS48，74LSl92，NE555，74LS00，74LSl21和其它器件等，实现八路定时抢答功能。用蜂鸣器作声电器件，工作电源Vcc为+5V。 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周内完成对多路数字定时抢答器的设计、仿真、装配与调试。 2、技术要求： ①可同时供8名选手（或代表队）参赛，其编号分别是0到7，各用一个抢答按钮，按钮的 编号与选手的编号相对应。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 ②抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存， 并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。 优先抢答选手的编号一直保持到主持人将系统清零为止。 ③抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30秒)。当主持人启 动“开始”键后，要求定时器立即进行减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0．5秒左右。 ④参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号 和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示00。 ⑤确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出 总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全 文用A4纸打印，图纸应符合绘图规范。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
鞋店进销存管理系统 一.项目背景 随着计算机技术的不断发展, 它已经成为人们工作和生活中不可缺少的工具。早在1954年，银行、大公司和大企业纷纷采用计算机进行账户和账目管理、生产管理、库存管理、销售管理、统计报表等。从数据的收集、存储、整理到检索统计，应用的范围日益扩大，使计算机的应用很快超过科学计算，成为最大的计算机应用领域。 鞋店管理的特点是信息处理量比较大，所存的鞋种类多，而且由于进货单、销售单、需求单等单据发行量特别大，关联信息多，查询和统计的方式各不相同等原因,因此在管理上实现起来有一定困难。在管理的过程中经常会出现信息的重复传递，单据报表种类繁多，各个部门管理规格不统一等问题。 在本系统的设计过程中，为了克服这些困难，满足计算机管理的需要,我们采取了下面的一些原则： 1、统一各种原始单据的格式，统一账目和报表的格式。 2、删除不必要的管理冗余，实现管理规范化、科学化。 3、程序代码标准化，软件统一化，确保软件的可维护性和实用性。 4、界面尽量简单化，做到实用，方便，尽量满足书店中不同层次员工 的需要。 二.定义 “鞋店进销存管理系统”为用户提供添加、修改、查询、退货操作等服务。用户在登陆界面输入用户名，密码后系统核对正确进入系统内部。系统就要求用户选择事务类型（添加、修改、查询、退货等），直至用户选择退出应用服务，询问用户是否退出应用服务，如果用户选择结束，系统重回登陆界面。用户进入添加界面后，首先可以输入的数字必须大于等于100），否则系统显示输入有误。用户点击确认后，由系统查询，判断该取值是否超出库存量，如果没有，则系统会显示确认界面，用户单点击“确认”后，系统自动生成账单，并在后台进行工作，系统进行清
实验六触发器实验报告 触发器实验报告 [实验目的]1、理解Oracle触发器的种类和用途2、掌握行级触发器的编写 [预备知识]1、 PL/SQL程序设计 [实验原理]1、建立触发器 CREATE [OR REPLACE] TRIGGER <触发器名> BEFORE|AFTER INSERT|DELETE|UPDATE OF <列名> ON <表名> [FOR EACH ROW] WHEN (<条件>)
义，所有字段都是NULL引用示例：:new、 customer_name, :old、customer_name3、行级触发器中的谓词在一个多条件触发的触发器中，使用谓词可以区分当前触发的操作的类型：inserting,updating,deleting。 示例： IF Inserting THEN 语句 ; END IF; IF Updating THEN 语句 ; END IF; IF Deleting THEN 语句 ; END IF;4、触发器的限制 SELECT 语句必须是 SELECT INTO 语句或内部游标声明。 行级触发器不可以对触发表进行查询，包括其调用的子过程中。 不允许 DDL 声明和事务控制语句。 如果由触发器调用存储子过程，则存储子程序不能包括事务控制语句。 :old 和 :new 值的类型不能是 LONG 和 LONG RAW。 [实验内容]1、给Customer表增加一列Savings,类型为int，来存放每个顾客的存款总额。A LTER TABLE customer ADD (saving varchar2(30));select * from customer;2、更新Customer表，使得Savings字段的值正确。 3、在Account表上增加一个行级触发器，当对account的balance进行update和insert一个记录时同步修改Customer的Savings字段，保证数据的一致性。
数电实验触发器及其应用 数字电子技术实验报告 实验三: 触发器及其应用 一、实验目的: 1、熟悉基本RS触发器，D触发器的功能测试。 2、了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点 3、熟悉触发器的实际应用。 二、实验设备: 1 、数字电路实验箱; 2、数字双综示波器; 3、指示灯; 4、74LS00、74LS74。 三、实验原理: 1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序 电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“ 1 ”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路（主要是“与非门” ）组成的触发器。 按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。触发方式有电平触发和边沿触发两种。 2、基本RS触发器是最基本的触发器，可由两个与非门交叉耦合构成。 基本RS触发器具有置“ 0”、置“ 1”和“保持”三种功能。基本RS触发器
也可以用二个“或非门”组成，此时为高电平触发有效。 3、D触发器在CP的前沿发生翻转，触发器的次态取决于CP脉冲上升沿n+1来到之前D端的状态，即Q = D。因此，它具有置“ 0”和“T两种功能。由于在CP=1期间电路具有阻塞作用，在CP=1期间，D端数据结构变RS化，不会影响触发器的输出状态。和分别是置“ 0”端和置“ 1” DD 端，不需要强迫置“ 0”和置“ 1”时，都应是高电平。74LS74(CC4013, 74LS74(CC4042均为上升沿触发器。以下为74LS74的引脚图和逻辑图。 馬LD 1CP 1云IQ LQ GM) 四、实验原理图和实验结果： 设计实验： 1、一个水塔液位显示控制示意图，虚线表示水位。传感器A、B被水浸沿时
课程设计报告 题目数字抢答器设计 课程名称数字电子技术院部名称龙蟠学院 专业自动化 班级M11自动化学生姓名王栋明 学号1121112015指导教师赵国树 金陵科技学院教务处制
目录 第一章设计要求 (5) 第二章总体参考方案 2.1 总体参考方案框图 (5) 2.2 总体参考时序逻辑 (6) 第三章单元电路设计 3.1 定时电路 3.1.1 电路设计 (6) 3.1.2 元件说明 (7) 3.2 开关阵列电路 3.2.1 电路设计 (8) 3.3 门控电路 3.3.1 电路设计 (8) 3.2.2 元件说明 (9) 3.4 编码电路 3.4.1 电路设计 (11) 3.4.2 元件说明 (12) 3.5 报警电路 3.5.1 电路设计 (13) 3.5.2 元件说明 (13) 3.6 显示电路
3.6.1 电路设计 (13) 3.6.2 元件说明 (13) 第四章整体电路图 (15) 第五章各部分功能的实现 5.1 按下S1启动定时30S，开始抢答，LED灯亮 (15) 5.2 某位选手抢答有效 (16) 5.3 清零、灭灯、复位 (16) 第六章心得体会
第一章设计要求 1. 数字抢答器应具有数码锁存、显示功能，抢答组数分为八组，即序号0、1、 2、3、4、5、6、7，优先抢答者按动本组开关，组号立即锁存到LED显示器上，同时封锁其它组号。 2. 系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。 3. 数字抢答器定时为30秒，启动起始键后，要求：①30秒定时器开始工作； ②蜂鸣器要短暂报警；③发光二极管亮灯。 4. 抢答者在30秒内抢答，抢答有效，终止定时；30秒定时到，无抢答者本次抢答无效，系统短暂报警，发光二极管灭灯。 第二章总体参考方案 2.1、总体参考方案框图 2.2、总体参考时序逻辑 它包括定时电路、门控电路、译码显示电路、8线-3线优先编码器、RS锁存器和报警电路等六个部分组成。其中定时电路、门控电路、译码显示电路及8线-3线优先编码器三部分的时序配合尤为重要，当启动外部操作开关（起始键）时，定时器开始工作，同时打开门控电路，输出有效，8线-3线优先编码器等待
实验四触发器实验报告 徐旭东 11180243 物理112班 一、实验目的 1. 熟悉并掌握R-S、D、J－K触发器的特性和功能测试方法。 2. 学会正确使用触发器集成芯片。 3. 了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1. 实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件 74LS00 二输入端四与非门 1片 74LS74 双D触发器 1片 74LS76 双J-K触发器 1片 三、实验内容步骤及记录 1. 基本RS触发器功能测试： 两个TTL与非门首尾相接构成的基本RS触发器的电路。如图5.1所示。
（1）试按下面的顺序在S R 端加信号： d S =0 d R =1 d S =1 d R =1 d S =1 d R =0 d S =1 d R =1 观察并记录触发器的Q 、Q _ 端的状态，将结果填入 下表4.1中，并说明在上述各种输入状态下，RS 执行的是什么逻辑功能？ 表4.1 d S d R Q 逻辑功能 0 1 1 1 1 1 0 1 1 1 0 0 0 0 1 1 置1 保持 置0 保持 （2）当d S 、d R 都接低电平时，观察Q 、Q _ 端的状态，当d S 、d R 同时由低电平跳为高电平时，注意观察Q 、Q _ 端的状态，重复3～5次看Q 、Q _ 端的状态是否相同，以正确理解“不定” 状态的含义。 结论： 当d S 、d R 都接低电平时，Q 和Q _ 端的状态不定。 2. 维持- 阻塞型D 触发器功能测试 双D 型正边沿维持－阻塞型触发器74LS74的逻辑符号如图4.2所示。 图中d S 、d R 端为异步置1端，置0端（或称异步置位，复位端），CP 为时钟脉冲端。试按下面步骤做实验： （1）分别在d S 、d R 端加低电平，观察并记录Q 、Q _ 端的状态。 （2）令d S 、d R 端为高电平，D 端分别接高，低电平，用点动脉 冲作为CP ，观察并记录当CP 为0、 、1、 时Q 端状态的变化。 图4.1 基本RS 触发器电 图4.2D 逻辑符号
数字电路课程设计 数字抢答器 设计报告 姓名： 学号： 专业：电子信息工程系 指导教师： 2012年04 月18 日
八路数字抢答器 一、设计目的及任务 1．设计的目的 通过八路数字抢答器的设计实验，要求大家回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。 2.设计的任务及要求 （1）基本功能 ①设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参赛，他们的选号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号对应分别是S0、S1、S2、S3、S4、S5、S6、S7。 ②给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。 ③抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持主持人将系统清零为止。（2）扩展功能 ①抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。当节目支持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。 ②参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 ③如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 二、电路设计总方案及原理框图 1. 设计思路 （1）本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。
一、t检验与方差分析之间的联系与区别 t检验只能用于两本均数及样本均数与总体均数之间的比较；方差分析可以用于两样本及以上样本之间的比较。 联系： 1、两者都要求比较的资料服从正态分布； 2、而且两本均数的比较及方差分析均要求比较组有相同的总体方差； 3、配伍组比较的方差分析，是配对比较t检验的推广，成组设计多样本均数比较的方差分析是两样本均 数比较t检验的推广。 4、对于两样本之间的比较，方差分析和t检验效果是相同的。 区别： t检验只能用于两样本均数的比较，而方差分析可以用于多样本之间的比较。 二、总体回归函数也成为理论回归函数， 模型为 E（y | x）= a + b x 其中参数ab存在但未知，是一个期望值， 样本回归函数也成为经验回归函数 模型为 y^ = a^ + b^ x 其中a^ 、b^为根据样本数据估计出来的平均值，y^也是通过估计所得的方程预测出来的平均值。既然是平均值就存在方差σ2 非实际模型，知识用来拟合实际模型。 总体回归线是未知的，只有一条。样本回归线是根据样本数据拟合的，每抽取一组样本，便可以拟合一条样本回归线。 总体回归函数yi=β0+β1Xi中的β0和β1是未知的参数，表现为常数;yi是随机变量。而样本回归函数yi^ = a^ + b^ xi中的a^、b^、y^都是随机变量，其具体数值随所抽取的样本观测值不同而变动。 总体回归函数中的σi是yi与未知的总体回归线之间的纵向距离，它是不可直接观测的。而样本回归函数中的Si是Yi与样本回归线之间的纵向距离，当根据样本观测值拟合出样本回归线之后，可以计算出Si 的具体数值。 三、标准差与标准误有何区别和联系? 区别: ①概念不同； ②用途不同； ③它们与样本含量的关系不同: 当样本含量n 足够大时，标准差趋向稳定； 而标准误随n的增大而减小，甚至趋于0 。 联系: 标准差，标准误均为变异指标，当样本含量不变时，标准误与标准差成正比。 最优设计就是从实验误差方差为最小的基本目的出发得出的一种设计方法。
实验II、触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 如图1为两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1” 段，因为=0（=1）时触发器被置为“1”；为置“0”端，因为=0（=1）时触发器被置“0”，当==1时状态保持；==0时，触发器状态不定，应避免此种情况发生，表1为基本RS 触发器的状态表。 图1、基本RS触发器 表1、基本RS触发器功能表 输入输出 0 1 1 0 1 0 0 1 1 1 0 0 不定不定 基本RS 2、JK触发器
在输入信号为双端的情况下，JK触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降沿出发的边沿触发器。引脚功能及逻辑符号如图2所示。 图2、74LS112双JK触发器引脚排列及逻辑符号 JK触发器的状态方程为：=J+ J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或者两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0，=1的状态定为触发器“0” 状态；而把=1，=0定为“1”状态。下降沿触发JK触发器功能表如表2所示。 表2、JK触发器功能表 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为=D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。 下图为双D774LS74的引脚排列及逻辑符号。功能表如表3.
智力竞赛抢答器 一、本次课程设计目的 1．结合所学的数字电路的理论知识来完成数字电路课程设计。 2．在数字电路的课程设计中，熟悉数字电路的逻辑设计过程以及集成电路的使用。 3．学会利用一些没学过的来设计电路。 4。学会用软件方法仿真电路。 二、本次课程设计安排 1、时间安排 略。 2、地点安排 S2403实验室。 智力竞赛抢答器 1 设计目的 （1）熟悉集成电路的引脚安排及使用方法。 （2）掌握各芯片的逻辑功能及使用方法。 （3）了解面包板结构及其接线方法。 （4）了解数字抢答器的组成及工作原理。 （5）熟悉数字抢答器的设计与制作。 （6）学会用软件方法仿真电路。 2 设计思路 （1）设计抢答器电路。 （2）设计可预置时间的定时电路。 （3）设计报警电路。（选做） （4）设计时序控制电路。（选做） 3 设计过程 3.1方案论证
图 1 数字抢答器框图 数字抢答器总体方框图如图1所示。， 其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 3.2电路设计 抢答器电路如图2所示。 图2 数字抢答器电路 该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
《实验设计与数据处理》学习总结与评析《实验设计与数据处理》这门课程主要讨论实验工作的设计方法、分析数据的统计处理、分析化学质量控制方法等，并对误差进行介绍的一门课程。该课程具有公式多、计算多、图表多等特点。主要包括设计处理基础、实验设计、统计应用计算机程序简介等三大部分。我们主要学习了试验设计和数据处理的方法。实验设计与数据处理是培养学生独立设计化工实验并对结果进行分析处理的能力，可为将来进行化工生产和科学研究打下良好的基础。实验是科研工作的必要手段；是新产品、新工艺、新材料、新品种及其他科研成果产生流程；通过多次反复试验、试验数据分析和规律研究从而提高产量、提高产品性能和降低成本消耗。在学习的过程中，有很多专业的课程涉及到实验的设计和数据的处理：比如化工工艺实验、化工原理实验、有机化学实验、无机化学实验、物理化学实验、化工实训等这些与该课程密不可分。 老师让我们先熟悉试验设计方法，并掌握常规数据处理方法，使我较早地感受到应用试验设计方法指导实践的“收获”，从而激发我们的学习兴趣。这门课的安排很合理,由简单到复杂，老师首先给我们讲了数据处理的基础；包括试验数据误差的估计与检验、随机（偶然）误差的计算、系统误差的检验、过失误差的判断与取舍、误差传递基本公式和误差传递的应用等基础知识；循序渐进，让我们对该课程有了更深一步的了解；接着我们学习了试验数据的基本的处理方法，还学到了坐标系的选择和坐标比例尺的确定。简单介绍我所学到的几种方法：1.列表法 它是将实验数据按一定规律用列表方式表达出来是记录和处理实验数据最常用的方法。表格的设计要求对应关系清楚、简单明了、有利于发现相关量之间的物理关系；此外还要求在标题栏中注明物理量名称、符号、数量级和单位等；2.作图法 作图法可以最醒目地表达物理量间的变化关系。从图线上还可以简便求出实验需要的某些结果（如直线的斜率和截距值等），读出没有进行观测的对应点（内插法），或在一定条件下从图线的延伸部分读到测量范围以外的对应点（外推法）。此外，还可以把某些复杂的函数关系，通过一定的变换用直线图表示出来。例如
南昌航空大学实验报告 二0一七年 5 月 3 日 课程名称：数据库概论实验名称：存储器与触发器 班级：xxx 姓名：xxx 同组人： 指导教师评定：签名： 一、实验环境 1．Windows2000或以上版本； 2．SQLServer2000或2005。 二、实验目的 1．掌握存储过程的创建，修改，使用，删除； 2．掌握触发器的创建，修改，使用，删除。 三、实验步骤及参考源代码 1.创建过程代码： CREATE PROCEDURE C_P_Proc(@ccna varchar(10),@cno char(4)OUTPUT,@cna varchar(10)OUTPUT,@pna varchar(20)OUTPUT,@num int OUTPUT) AS SELECT @cna=cna,@cno=https://www.doczj.com/doc/7614383688.html,o,@pna=pna,@num=num FROM cp,customer,paper WHERE https://www.doczj.com/doc/7614383688.html,o=https://www.doczj.com/doc/7614383688.html,o AND paper.pno=cp.pno AND cna=@ccna;
6.执行存储过程C_P_Pro,实现对李涛，钱金浩等不同顾客的订阅信息查询execute C_P_Proc@name='李涛' execute C_P_Proc@name='钱金浩' 7，删除存储过程C_P_Prcc DROP PROCEDURE C_P_PROC （4）在DingBao数据库中针对PAPER创建插入触发器TR_PA PER_I、删除触发器TR_PAPER_D、修改触发器TR_PAPER_U。具体要求如下。
<1>对PAPER的插入触发器：插入报纸记录，单价为负值或为空时，设定为10元。 CREATE TRIGGER TR_PAPER_I ON paper FOR INSERT AS DECLARE @ippr FLOAT; declare @ipno int; SELECT @ippr=ppr,@ipno=pno from inserted begin if @ippr<0 or @ippr is NULL begin raiserror('报纸的单价为空或小于零！',16,1) update paper set ppr=10 where paper.pno=@ipno end
《数字电子技术》课程设计 题目八路抢答器 专业班级11级通信工程三班 院（系）信息工程学院 完成时间2013 年11月28日
目录 1课程设计的目的 (1) 2 课程设计的任务与要求 (1) 3 设计方案与论证 (1) 3.1方案选择与论证 (1) 3.2抢答器的原理方框图 (2) 4 设计原理与功能说明 (3) 4.1 元器件选用原理 (3) 4.2总体电路原理 (6) 5 单元电路设计 (9) 5.1NE555接成音多谐振荡器构成的报警电路 (9) 5.2复位键与抢答键的工作原理 (9) 6 仿真与电路的连接 (9) 6.1 电路的仿真 (9) 6.2电路的连接 (10) 7 实训报告 (10)
参考文献 (12) 附件一：元器件清单 (13) 附件二：实物图 (14)
1 课程设计的目的 通过这次课程设计,主要了解简单数字电路抢答器的基本工作原理，学会设计与分析优先编码电路、数码显示电路、报警电路，在巩固数电知识的基础上，提高自身逻辑思维能力，拓展实际操作能力，同时学会利用团队力量解决某些技术难关。从而正确设计出各个单元电路，并简单掌握电路仿真技术。 2 课程设计的任务与要求 设计一个八路抢答器，以CD4511集成芯片为核心原件来实现功能要求，在抢答过程中，可以更好的精确选手抢答的先后。此抢答器主要运用于竞赛活动中。 此抢答器可以容纳八个选手，每个选手都有一个抢答按钮。在主持人按下复位键宣布抢答开始的时候，选手就开始进行抢答，在指定时间内选手进行抢答，数码显示屏上会显示最先抢答选手的编号。如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的编号，扬声器持续发生。主持人可按复位键，新一轮抢答开始。[1] 3 设计方案与论证 3.1 方案选择与论证 八路抢答器的关键部分是数字优先编码电路、锁存/译码/驱动电路，由数码显示电路和报警电路组控制信号的产生。下面列出两种方案：方案一： 该方案采用了74LS148来实现抢答器的选号，采用了74LS279芯片实现对号码的锁存，采用了74LS192实现十进制的减法计数，555芯片产生秒脉冲信号来共同实现倒计时，采用了74LS121单稳态芯片来实现报警信号的输