习题答案
第一章数制和码制
1．数字信号和模拟信号各有什么特点?
答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?
答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：
0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5. B E
6.ABCD
7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。符号位为0表示正数；符号位为1表示负数。这种
表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。符号位为0表示正数；符号位为1表示负数。正数
的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。负数的补码即为它的反码在最低位加1形成。补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，
补码为10011.
14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2
的符号位为0，该数为正，故反码、补码与原码均相同：001010.
15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效
数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。+3的补码000011，+15的补码001111，和为010010；+9的补码01001，-12 的补码10100，和11101.
16.（100001000）BCD=（108）D=（6C）H=（01101100）B。
19.常见的十进制代码有8421码，2421码，5211码，余3码，余3循环码；前3种码从左
到右每一位的1分别用码的权值表示；余3码的权值为8、4、2、1；余3循环码相邻的两个代码之间仅有一位的状态不同。
习题答案
第二章逻辑代数基础
负逻辑与、或、非运算的真值表：
4. 连续异或1985个1的结果是1.
10. 逻辑函数1*)C B (A F +=的对偶函数D F =( A +BC )，反函数F '= (A B C '''+)。 11. 逻辑函数的表示方法有：真值表、逻辑函数式、逻辑电路图、时序图和卡诺图等五种 形式。
12. 用标准积之和表示，则F (A , B , C , D )=(ABC +ACD +ABD +BCD + ABCD )
=∑m (7, 11, 13, 14, 15)。
用标准和之积表示，则F (A , B , C , D )=∏M (0,1, 2, 3, 4, 5, 6, 8, 9, 10, 12) 。
13. n 个变量分别有2 n 个最小项和最大项。
18. C B AC BC A Y '++'=的最小项之和表达式为：
∑=+++=''++'+'=(1,3,5,7)1753m m m m m C B A ABC C B A BC A Y
19.
Y AB B A B
AB B A B
''=++'=+=+ Y ABD AB CD AC DE A
A
'''=+++=
()
()
Y AB CD ABD AC D
AD B C B C AD C C AD
''=++''=++'=+= ()()()()Y A C A B C A C D C D
A C
B
C C A
D D
A C
B
C A
D A C A B A C C D
A C D
''=+++''=+++'=+++'=+++=+
B
AC B AC AC C A B AC B A C B AC Y +='+='+'+='+'+=)()( ()1
Y AB C A B C AB C AB C '''
=+++'''=+=
20. 卡诺图的几何相邻性包括的三种情况：相接相邻、相对相邻、相重相邻。
21.
Y A B AC B C A B AC '''=++''=+ Y AB A C BC C D
AB C D
'''=+++'=++
D C A B A D D C C A B A Y +'+'=+'+'+'=
Y A B
C A B A
D C B
B C D
'''''=++++
'=++
AC
AD B A d m D C B A L ++''=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(
D B D C D C m D C B A L ''+'+'==∑)14,13,10,9,8,6,5,2,1,0(),,,(
D A d m D C B A F +'==∑∑)15,11,7,5,3,1()13,9,6,4,2,0(),,,(
习题答案
第三章 门电路
一、 填空
1. 用以实现 基本逻辑运算和复合逻辑运算 的单元电路称为门电路。
2. 常用的门电路在逻辑功能上有 与门、或门、非门、与非门、或非门、异或门 等几种。
3. 正逻辑是指 以高电平表示逻辑1，低电平表示逻辑0 。
4. 负逻辑是指 以低平表示逻辑1，高电平表示逻辑0 。
5. 反相器的输入特性是指 从反相器输入端看进去的输入电压与输入电流的关系 。
6. 反相器的输出特性是指 从反相器输出端看进去的输出电压与输出电流的关系 。
7. 两个OD 与非门线与后，实际的逻辑关系是 与或非 。 10. 三态门的输出是 高电平 、 低电平 和 高阻态 。
五、已知图中各门电路都是74系列门电路，指出各门电路的输出是什么状态。
答案：Y 1为高电平；Y 2为低电平；Y 3为低电平；Y 4为低电平。
习题答案
第四章 组合逻辑电路
一、填空
1. 数字电路分成两大类，一类是 组合逻辑电路 ，另一类是 时序逻辑电路 。
2. 组合逻辑电路在逻辑功能上的共同特点是 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 。
3. 组合逻辑电路的分析是指 由给定的逻辑电路，通过分析找出电路的逻辑功能来 。
4. 组合逻辑电路通常采用的设计方法分为 进行逻辑抽象 、 写出逻辑函数式 、 选定器件类型 、 将逻辑函数化简或变换成适当的形式 和 由化简或变换后的逻辑函数式，画出逻辑电路图 五个 步骤。
5. 逻辑状态赋值是指 以二值逻辑的0、1两种状态分别代表输入变量和输出变量的两种不同状态 。
6. 编码器的逻辑功能是 将输入的每一个高、低电平信号编成一个对应的二进制代码 。
7. 译码器的逻辑功能是 将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码 。 8. 用具有n 位地址输入的数据选择器，可以产生任何形式输入变量数不大于 n+1 的组合逻辑函数。 9. 竞争是指 门电路两输入信号同时向相反的逻辑电平跳变的现象 。 10.竞争-冒险是指 由于竞争而在电路输出端可能产生尖峰脉冲 的现象。
二、分析图示电路的逻辑功能。在保证逻辑功能不变的情况下，此电路可否用非门和与非门构成，试画出电路图。
答案：
根据逻辑电路图写出逻辑表达式：Y ABC A BC AB C '''=++ 列出真值表：
由真值表可见这是一个奇偶判别电路。 即当输入A 、B 、C 中有偶数个1时，输出
Y 等于1。而当输入A 、B 、C 中有奇数个1 或全为0时，输出Y 等于0。
若用非门和与非门构成电路，则逻辑表 达式应变换成与非式。
(()) = (()()())Y ABC A BC AB C ABC A BC AB C '''''
=++'''''''
三、试分析图示(a)和(b)两电路是否具有相同的逻
辑功能。如果相同，它们实现的是何逻辑功能。
答案：
根据逻辑电路图写出逻辑表达式：
(a) ((()()))()()Y A AB B AB A A B B A B AB A B ''''''''''=+=+++=+ (b) ()()Y A B A B AB A B ''''=++=+
可见，两电路具有相同的逻辑表达式，因此逻辑功能相同。电路实现的是异或逻辑功能。 四、试分析图示电路的逻辑功能。
答案：
根据逻辑电路图写出逻辑表达式：
(())()Y A C B AC B ABC A B C '''''''=+⊕+=+
列出真值表：
由真值表可见这是一个同或门电路。即当输入A 、 B 、C 相同时，输出Y 等于1。而当输入A 、B 、 C 不同时，输出Y 等于0。
七、分析图示电路的逻辑功能。各输出为1时，分别表示什么含义？
答案：
根据逻辑电路图写出逻辑表达式：
12133
()()()()()()Y A AB A A B AB Y Y Y AB A B A B AB Y B AB B A B A B ''''==+=??
''''''=+=+=+??''''==+=? 此电路的逻辑功能为1位数值比较器。当Y 1=1时，表示二进制数A >B ；当Y 2=1时，表示二进制数A =B ；当Y 3=1时，表示二进制数A < B 。
八、用四选一数据选择器实现三变量函数。
Z A B C AC A BC ''''=++
答案：
若采用卡诺图法，令A 1=B A 0=C
012301D A D A D D '====；；；
九、用3线-8线译码器74HC138和门电路产生如下函数。用8选1数据选择器74HC151实现函数Y 2。
123Y AC B C
Y A B C AB C BC Y B C AB C
'=+''''=++'''=+ 答案：
1751
214733405
Y AC B C ABC AB C A B C m m m Y A B C AB C BC A B C AB C ABC A BC m m m m Y B C AB C AB C A B C AB C m m m ''''=+=++=++'''''''''=++=+++=+++'''''''''=+=++=++ 令A 2=A A 1=B A 0=C 则 070
7~ ~Y Y m m ''''→
17511
5721473134734050
45()()()Y m m m m m m Y m m m m m m m m Y m m m m m m ''''=++=??'''''=+++=???''''=++=??
当用8选1数据选择器74HC151实现函数Y 2时，令A 2=A A 1=B A 0=C 则 D 1=D 3=D 4=D 7=1 D 0=D 2=D 5=D 6=0
十、用4线-16线译码器74LS154和门电路产生如下函数。
Y AC D A B CD BC BCD ''''=+++ 答案：
3679131415
3679131415 =()
Y AC D A B CD BC BCD m m m m m m m m m m m m m m ''''=+++=++++++''''''''??????
令A 3=A A 2=B A 1=C A 0=D 则 015
015~ ~Y Y m m ''''→
十一、某工厂有三个车间和一个自备电站，站内有两台发电机X 和Y 。Y 的发电能力是X 的两倍。如果一个车间开工，只起动X 即可；如果两个车间同时开工，只起动Y 即可；如果三个车间同时开工，则X 和Y 都要起动。试设计一个控制发电机X 、Y 起动和停止的逻辑电路。 （1）用全加器实现。 （2）用译码器实现。
（3）用门电路实现，门电路种类不限。 答案：
用E 、F 、G 三个变量作为输入变量分别对应三个车间，并设车间开工为1，不开工为0； X 、Y 两个变量作为输出变量分别对应两台发电机，并设电机启动为1，停止为0。 根据题意可列真值表：
由真值表写出逻辑表达式：
X E F G E FG EF G EFG ''''''=+++ Y E FG EF G EFG EFG '''=+++
（1）用全加器实现 令CI =E A =F B =G
则S =X CO =Y
（2）用译码器实现。
12471
247()X E F G E FG EF G EFG m m m m m m m m '''''''''''=+++=+++=??? 35673567()Y E FG EF G EFG EFG m m m m m m m m ''''''''=+++=+++=??? 令A 2=E A 1=F A 0=G 则 070
7~ ~Y Y m m ''''→
（3）用门电路实现，门电路种类不限。
()() ()() X E F G E FG EF G EFG G E F EF G E F EF G E F G E F E F G
''''''=+++'''''=+++''=⊕+⊕=⊕⊕ ()() ()Y E FG EF G EFG EFG
G E F EF EF G G G E F EF
'''=+++'''=+++=⊕+
习题答案 第五章 触发器
1. 触发器是能够记忆一位二值信号的基本逻辑单元。
2. 触发器有两个稳定的状态，可用来存储数码 0和 1 （只要电源不断电）。触发器按其
逻辑功能可分为 RS 触发器、 D 触发器、 JK 触发器、 T 触发器等四种类型。按触发方式可以分为： 电平触发 、 脉冲触发 、 边沿触发 。
3. 触发器有 两 个稳定状态，通常用 Q 端的输出状态来表示触发器的状态。
4. 或非门构成的SR 锁存器的输入为 S =1、R =0，当输入S 变为0时，触发器的输出将会
（ C ）。
（A ）置位 （B ）复位 （C ）不变
5. 与非门构成的SR 锁存器的输入为0 0==R S 、
，当两输入的0状态同时消失时，触发器的输出状态为（ D ）
（A ）1 0==Q Q 、
（B ）0 1==Q Q 、 （C ）1 1==Q Q 、 （D ）状态不确定 6. 触发器引入时钟脉冲的目的是（B ）
（A ）改变输出状态
（B ）改变输出状态的时刻受时钟脉冲的控制 （C ）保持输出状态的稳定性
7. 与非门构成的SR 锁存器的约束条件是（ B ）
（A ）0=+R S （B ）1=+R S （C ）0=?R S （D ）1=?R S 8. “空翻”是指（ A ）
（A ）在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转 （B ）触发器的输出状态取决于输入信号
（C ）触发器的输出状态取决于时钟信号和输入信号 （D ）总是使输出改变状态
9. J K 触发器处于翻转时，输入信号的条件是（ D ）
(A)J =0 , K =0 (B)J =0 , K =1 (C) J =1 , K =0 (D)J =1 , K =1 10. J =K =1时，JK 触发器的时钟输入频率为120Hz ，Q 输出为（C ）
（A ）保持为高电平 （B ）保持为低电平
（C ）频率为60Hz 的方波 （D ）频率为240Hz 的方波 11. JK 触发器在CP 的作用下，要使Q Q =*
，则输入信号为（A ）
（A ）J =K =0 （B ）J =1 , K =0 （C ）J=K =Q （D ）J =0 , K =1 12. 下列触发器中，没有约束条件的是（ B ）
（A ）SR 锁存器 （B ）主从JK 触发器 （C ）钟控RS 触发器
13. 某JK 触发器工作时，输出状态始终保持为1，则可能的原因有（ACD ） （A ）无时钟脉冲输入 （B ）J =K =1 （C ）J =K =0 （D ）J =1 , K =0
14. 归纳基本RS 触发器、同步触发器、主从触发器和边沿触发器触发翻转的特点。 答：
（1）基本的RS 触发器的动作特点是在输入信号S 和R 的全部作用时间内，都能直接改变输出端Q 状态。
（2）同步RS 触发器的动作特点是在CP =1的全部时间内，S 和R 的变化都将引起触发器状态的相应改变。
（3）主从触发器的动作特点是触发器的翻转分两步动作：第一步，在CP =1的期间主触发器接收输入端的信号被置成相应的状态，从触发器不动。第二步，在CP 的下降沿到来时从触发器按照主触发器的状态翻转。因为主触发器本身是一个同步RS 触发器，所以在CP =1的全部时间内输入信号都将对主触发器起控制作用。
（4）边沿触发器翻转特点是触发器的状态仅取决于CP 信号的上升沿或下降沿到达时输入端的逻辑状态，而在这之前或以后，输入信号的变化对触发器的状态没有影响。
16. 如图所示为边沿D 触发器构成的电路图，设触发器的初始状态Q 1Q 0=00，确定Q 0 及 Q 1在时钟脉冲作用下的波形。
答案：
因为011
0Q D Q D == 所以 0*11
*
0Q Q Q Q ==
即两个D 触发器的输入信号分别为另一个D 触发器的输出信号，故在确定它们输出端波形
时，应该分段交替画出其波形。
习题答案
第六章 时序逻辑电路
1. 时序逻辑电路是指 任一时刻得输出信号不仅取决于当时得输入信号，而且还取决于电路原来得状态 。时序逻辑电路具有 存储和记忆 功能，而组合逻辑电路没有这种功能。
2. 按照存储电路中触发器动作特点的不同，时序逻辑电路可分为 同步 时序逻辑电路和
异步 时序逻辑电路，而按照输出信号特点的不同，又可将时序逻辑电路划分为 米利
型 和 穆尔 型两种 。
3. 用4级触发器组成十进制计数器，其无效状态个数为（ D ）。
A. 不能确定
B. 10个
C. 8个
D. 6个 4. 某时序逻辑电路的波形如图所示，由此判定该电路是（ B ）。 A. 二进制计数器 B. 十进制计数器 C. 移位寄存器
5. 寄存器是用于 寄存一组二值代码的 ，移位寄存器除了具有寄存器的功能以外， 还具有移位功能，移位功能是指 在移位脉冲的作用下依次左移或右移 。
6. 由D 触发器组成的四位数码寄存器，清零后，输出端Q 3Q 2Q 1Q 0=_0000_ ，若输入端 D 3D 2D 1D 0=1001，当CP 有效沿出现时，输出端Q 3Q 2Q 1Q 0=_1001_ 。
7. 试分析下图所示时序逻辑电路的逻辑功能。
解：属同步时序电路，时钟方程省去。
输出方程： 驱动方程：
T 触发器的特性方程：
将各触发器的驱动方程代入特性方程，即得电路的状态方程：
列状态转换表
11Q X Q X Y +==??
?=⊕=1
00
1T Q X T Q
T Q ⊕=*?????=⊕=⊕=⊕⊕=⊕=0
000*01011*11Q Q Q T Q Q Q X Q T Q
画状态转换图和时序波形图
由状态图可以看出，当输入X＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：
00→01→10→11→00→…
当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：
00→11→10→01→00→…
可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。
8. 写出下图电路的驱动方程、特性方程和输出方程。
解：驱动方程
状态方程
输出方程
9. 试分析下图所示时序逻辑电路的逻辑功能。
解：该电路为异步时序逻辑电路。具体分析如下： （1）写出各逻辑方程式 ①时钟方程：
CP 0=CP （时钟脉冲源的上升沿触发）
CP 1=Q 0 （当FF 0的Q 0由0→1时，Q 1才可能改变状态） ②输出方程：
③各触发器的驱动方程：
（2）将各触发器的驱动方程代入D 触发器的特性方程，得各触发器的状态方程：
00*0Q D Q == （CP 由0→1时此式有效）
1
1*1Q D Q ==（Q 0由0→1时此式有效）
?????======11
32131212131K Q Q J Q K
Q J K Q J ???????=⊕=+==3
21*32
12121*
213*1 Q Q Q Q Q Q Q Q Q Q Q Q Q Q 3Q Y =1010 Q Q Q Q Z =+=1
10
0Q D Q D ==
（3）列状态转换表
（4）画状态转换图和时序波形图
Z
1
Q CP Q 0
（5）逻辑功能分析
由状态转换图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个异步4进制减法计数器，Z 是借位信号。
11. 试分析下图所示时序逻辑电路的逻辑功能。
解：属同步时序电路，时钟方程省去。
驱动方程：
将各触发器的驱动方程代入特性方程，即得电路的状态方程：
列状态转换表
?
??
??======23231212131
1 Q K Q J Q K
Q J K Q J ???????=+=⊕=+==2
3232*3212121*
213*1
Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q
画状态转换图
由状态转换图可知：该电路属同步五进制计数器，不具备自启动功能。15.下图所示计数器电路为几进制计数器？
图示计数器电路分别为八进制计数器和七进制进制的计数器。
17.试用74161构成九进制计数器。（可采用异步清零法或同步预置数法）
异步清零法
同步预置数法
18.试用集成计数器74160和与非门组成五进制计数器，要求直接利用芯片的进位输出端作为该计数器的进位输出。
19.试用集成计数器74191和与非门组成余3码十进制计数器。
22.试用计数器74161和数据选择器74151设计一个01100011的序列信号发生器。
解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。
23. 试用JK触发器设计一个同步五进制加法计数器，要求电路能够自启动。
解：本题是同步计数器的设计，分析步骤如下：
(1）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。
（2） 状态分配，列状态转换编码表。由题意要求M =5，故应取触发器位数n =3，
因为 22<5<23
（1） 画出电路的次态卡诺图，经化简得到电路的状态方程。
（4） 选择触发器 用JK 触发器，则可列出有关JK 触发器驱动方程和进位输出方程。
???????+==+==+=20120101*21
010*
10120102*0 Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q ?
??==01201 K Q Q J
电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分 一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101)2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C)只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’
； 数字电子技术基础试题 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。【 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 （ C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 " 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3 . A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 \ A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式
电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(
第1章习题答案 1-1．按照集成度分类，试分析以下集成器件属于哪种集成度器件：（1）触发器；（2）中央处理器；（3）大型存储器；（4）单片计算机；（5）多功能专用集成电路；（6）计数器；（7）可编程逻辑器件。 解：（1）小规模；（2）大规模；（3）超大规模；（4）超大规模；（5）甚大规模；（6）中规模；（7）甚大规模。 1-2．将下列十进制数转换为二进制数、八进制数和十六进制数。 （1）45（2）78（3）25.125 （4）34.25 （5）65 （6）126 解：（1）(45)10=(101101)2=(55)8=(2D)16（2） (78)10=(1111000)2=(170)8=(78)16（3） (25.125)10=(11001.001)2=(170.1)8=(78.2)16（4） (34.25)10=(100010.01)2=(42.2)8=(22.4)16（5） (65)10=(1100101)2=(145)8=(65)16（6） (126)10=(1111110)2=(176)8=(7E)16 1-3．将下列十六进制数转换为二进制数和十进制数。解：（1）(49)16=(1001001)2=(73)10（2）(68)16=(1101000)2=(104)10（3）(22.125)16=(1100101)2=(145)10（4）
(54.25)16=(1010100.00100101)2=(84.14453125)10（5）(35)16=(110101)2=(53)10（6）(124)16=(100100100)2=(292)10 1-4．将下列八进制数转换为二进制数和十进制数。 解：（1）(27)8=(010111)2=(23)10（2）(56)8=(101110)2=(46)10（3）(12.34)8=(1010.011100)2=(10.4375)10（4）(74.25)8=(111100.010101)2=(84.328125)10（5）(35)8=(11101)2=(29)10（6）(124)8=(1010100)2=(84)10 1-5．将下列二进制数转换为十六进制数、八进制和十进制数。 解：（1）(1110001)2=(71)16=(161)8=(113)10（2）(10101.001)2=(15.2)16=(25.1)8=(21.125)10（3）(10111.1101)2=(17.D)16=(27.64)8=(23.8125)10（4）(10001)2=(11)16=(21)8=(17)10（5）(1010101)2=(55)16=(125)8=(85)10 1-6．试求出下列8421BCD码对应的十进制数。 解：（1）(111001)8421BCD=(39)10（2）(1001.0010)8421BCD=(9.2)10（3）(10111.1000)8421BCD=(17.8)10（4）(100001)8421BCD=(21)10（5）(1010101.00100111)8421BCD=(55.27)10 1-7．试求出下列5421BCD码对应的十进制数。 解：（1）(111001)5421BCD=(36)10（2）(1000.0011)5421BCD=(5.3)10（3）(10100.1100)5421BCD=(14.9)10（4）
标准答案及评分标准 课程名称：数字电路 适用专业（班级）： 课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任： 出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分） 1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 【 C 】 A.4 B.2 C.3 D.16 5．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD 6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 8．组合逻辑电路通常由【 】组合而成。 【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器 9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0 12Y Y Y ??的值是 【 C 】 A.111 B.010 C.000 D.101 10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C
1、3线–8线译码器分析 【习题】分析图P4–5所示电路，写出F1、F2、F3的函数表达式。 图P4–5 （1）3线–8线译码器特性： Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A 0021044210 1121055210 2221066210 3321077210 ==== ==== ==== ====（2）利用3线–8线译码器特性写函数表达式： CBA D A B C D A B C D m m m m m m Y Y Y F + ? + ? ? ? = + + = ? ? = ? ? = 7 4 1 7 4 1 7 4 1 1 2、3线–8线译码器设计 【例4–9】用译码器实现一组多输出函数 F AB BC AC F AB BC ABC F AC BC AC 1 2 3 =++ =++ =++ ? ? ? ? ? （1）将输出函数写成最小项表达式，并进行变换： 7 5 4 1 7 5 4 1 7 5 4 1 1 ) ( ) ( ) ( Y Y Y Y m m m m m m m m ABC C B A C B A C B A C B B A C B A A C C B A AC C B B A F ? ? ? = ? ? ? = + + + = + + + = + + + + + = + + = （2）画实现电路：
3、触发器电路状态转移方程 【习题】 （1）A Q A AQ J n n =+=11 B Q B BQ K n n =+=11 ][][111111↓?+=+=+CP BQ Q A Q K Q J Q n n n n n （2）n Q A D 2⊕= ][][22212↑?+=⊕==+CP Q A Q A Q A D Q n n n n 4、小规模时序逻辑电路分析 【例6–1】参见教材。
诚信应考,考试作弊将带来严重后果！ 华南理工大学期末考试 《数字电子技术》试卷A 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上(或答题纸上)； 3．考试形式: 闭卷； 。 题号一二三四总分 得分 评卷人 一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案 10 题号 123456789 答案 1 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与 或表达式 3. 已知函数的反演式为，其 原函数为（）。 A． B ． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的： （A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器
C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8 8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输 出电流为I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： _______________________________________________________________; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5.组合逻辑电路是指电路的输出仅由当前的_____________决定。 6.5个地址输入端译码器，其译码输出信号最多应有_____________个。 7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8.基本RS触发器的约束条件是_____________。 三．电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输入到移位寄存器,试问: (1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? (2) 该电路的逻辑功能?（12分）
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，， （84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)
解；（1）AQ Q Q n +=- +1 ， （2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。（15）
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
思考题与习题思考题与习题 第一章 【1-1】（1）（1101）2= （13）10（2）（10111）2=（23）10 （3）（110011）2=（51）10 （4）（11.011）2=（3.375）10 【1-2】（1）（35）10=（100011）2 （2）（168）10 =（10101000）2 （3）（19.85）10=（10011.11011）2 （4）（199）10=（11000111）2 【1-3】（1）(1011011682)()55()AD ==（2）(1110011011682)1()715()CD == （3） (11000111011682 )36()1435()D == （4）(1010101111682)157()527()== 【1-4】答：数字逻辑变量能取“1”，“0”值。它们不代表数量关系，而是代表两种状态，高低电平. 【1-5】答：数字逻辑系统中有“与”，“或”，“非”三种基本运算，“与”指只有决定事件发生的所有的条件都成立，结果才会发生，只要其中有一个条件不成立，结果都不会发生. “与“指只要所有的条件中有一个条件成立，结果就会发生，除非所有的条件都不成立，结果才不会发生. ”非“指条件成立，结果不成立。条件不成立，结果反而成立。 【1-6】答：逻辑函数：指用与，或，非，等运算符号表示函数中各个变量之间逻辑关系的代数式子。 将由真值表写出逻辑函数表达式的方法： 1.在真值表中挑选出所有使函数值为1的变量的取值组合。 2.将每一个选出的变量取值组合对应写成一个由各变量相与的乘积项，在此过程中，如果某变量取值为1，该变量以原变量的形式出现在乘积项中，如果某变量取值为0，则该变量以反变量的形式出现在乘积项中。 3.将所有写出的乘积项相或，即可得到该函数的表达式。 【1-7】答：在n 输入量的逻辑函数中，若m 为包含n 个因式的乘积项，而且这n 个输入变量均以原变量或反变量的形式在m 中出现且仅出现一次，这m 称为该n 变量的一个最小项。 只由最小项组成的表达式称为最小项表达式。 【1-8】将n 个变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到的图形称为n 变量的卡诺图。
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器
五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程
（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程
1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?
数字电子技术练习题及答案 一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。
数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法
数字电子技术练习题及 答案 TPMK standardization office【 TPMK5AB- TPMK08- TPMK2C- TPMK18】
数 字电子技术练习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。
C. 000 D. 1 0 1 A. A+B B. A+C C. (A+B ) (A+C ) D. B+C 标准答案及评分标准 适用专业（班级）： 是否可携带（填写计算器、词典等）：计算器 学科部主任： 一 ?选择题（每小题2分，共20分） 1?一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【C 】 A. 4:6 B.1:10 C.4:10 D.2:4 2 ?若输入变量 A 、B 全为1时，输出F=1，则其输入与输出的关系是 【B 】 A.异或 B. 同或 C. 或非 D. 与或 3?在下列逻辑电路中，不是组合逻辑电路的是 【D 】 A.译码器 B. 加法器 C. 编码器 D. 寄存器 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7?—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6 B.1:10 C.4:10 D.2:4 8 ?组合逻辑电路通常由【 】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 A. 1 11 B. 010 10.逻辑表达式 A+BC= 课程名称：数字电路 课程归属：理工学科部 开卷、闭卷：闭卷 出卷人： 4 . 一个8选一的数据选择器，其地址输入 （选择控制输入）端的个数是 A. 4 B. 2 C. 3 5?最小项ABCD 的逻辑相邻最小项是 D. 1 6 【A 】 A. ABCD B . ABCD C. ABCD D. ABCD 9.8线一3线优先编码器的输入为 I0 —17，当优先级别最高的 I7有效时，其输出 的值是 【C 】
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1