第一章引言
1.一个存储单元有哪两个属性？寄存器与存储器有什么不同？
一个存储单元的两个属性是：地址与值。寄存器是特殊的存储器，读写寄存器可引发相关电路的动作。
2.由单片机构成的最小系统有哪几部分构成？
由单片机构成的最小系统包括电源和晶体振荡器。
3.DSP是哪三个英文词的缩写？中文意义是什么？
DSP是Digital Signal Processor的缩写，中文意义是数字信号处理器。
4.哈佛结构计算机与冯?诺伊曼结构计算机有什么差别？
哈佛结构计算机有独立的数据总线和程序总线，冯?诺伊曼结构计算机数据和程序共用一套总线。
5.微控制器与微处理器有什么不同？
微控制器内部可固化程序，而微处理器内部不含程序。
6.TMS320LF24xA系列单片机有几套总线？分别起什么作用？总线中数据线和地址线分别有多少条？最
大可以访问多少存储单元？每个存储单元由多少位组成？
TMS320LF24xA系列单片机有三套总线，分别是程序读总线、数据读总线和数据写总线。每套总线中各有16条数据线和16条地址线，最大可以访问64K个存储单元，每个存储单元由16位组成。
7.什么是操作码？什么是操作数？
操作码用于表示指令所要执行的动作，操作数表示指令所涉及的数据。
8.实现一条指令的功能要经过哪四个阶段？CPU为什么要采用流水线结构？
实现一条指令的功能要经过“取指”、“译码”、“取操作数”和“执行”四个阶段，CPU采用流水线结构可以同时使多条指令处于不同的处理阶段，实现并行处理，提高CPU的指令吞吐率。
第二章寻址方式与主要寄存器操作
1.有哪三种寻址方式？
三种寻址方式是：立即数寻址、直接寻址和间接寻址。
2.指令LACL #10与LACL 10有什么区别？各为什么寻址方式？含义是什么？
指令LACL #10将常数10装载到累加器，指令LACL 10将地址10（假设DP为0）处的值装载到累加器。前者是立即数寻值，操作数在指令中；后者是直接寻址，操作数的地址最低7位在指令中。
3.指令LACC #1234h和LACC #0ABCDh执行后累加器ACC中为何值？与SXM的状态有关吗？
指令LACC #1234h执行后累加器ACC中为0x00001234。
指令LACC #0ABCDh执行后，当SXM=0时，累加器ACC中为0x0000ABCD；当SXM=1时，累加器ACC中为0xFFFFABCD。
4.要用直接寻址将地址0x03F8处的值装入累加器，DP中应装入什么值？指令中包含这个地址的哪几
位？ DP中应装入0x07，指令中包含地址的低7位，即0x78。
5.下列程序执行后，ARP、ARB、AR2和AR3的值分别是什么？累加器装入的值来自哪个地址？
LAR AR2, #100h
LAR AR3, #200h
MAR *, AR2
LACL *+, AR3
ARP为3，ARB为2，AR2为0x101，AR3为0x200。累加器装入的值来自0x100。
6.累加器中0x12345678除了表示整数外还可以表示小数，如果是Q31格式表示什么？如果是Q16格式
呢？
Q31格式0x12345678表示0x12345678×2-31
Q16格式0x12345678表示0x12345678×2-16
7.16位数0x1234左移0至15位可以表示哪些整数？如果是Q31格式可以表示哪些小数？如果是Q16
格式呢？
整数0x1234, 0x2468, 0x48D0, ……, 0x091A0000
Q31小数0x1234×2-31, 0x1234×2-30, ……, 0x1234×2-16
Q16小数0x1234×2-16, 0x1234×2-15, ……, 0x1234×2-1
8.指令LACC #1234h, 2和指令LACC #0ABCDh, 2执行后累加器ACC中为何值？与SXM的状态有关吗？
指令LACC #1234h, 2执行后累加器ACC中为0x000048D0。
指令LACC #0ABCDh, 2执行后，当SXM=0时，累加器ACC中为0x0002AF34；当SXM=1时，累加器ACC 中为0xFFFEAF34。
9.累加器中是0x12345678，指令SACH *, 2和指令SACL *, 2分别保存的是什么值？指令执行后，累
加器中是什么值？
指令SACH *, 2保存的是0x48D1，指令SACL *, 2保存的是0x59E0。指令执行后，累加器中仍为0x12345678。
第三章算术逻辑运算
1.累加器中原为0x0000ABCD，与0x6789相加后，C和OV有什么变化？
C是0，OV不变。
2.累加器中原为0xFFFFABCD，与0x6789相加后，C和OV有什么变化？
C是1，OV不变。
3.累加器中原为0x7FFFABCD，与0x6789相加后，C和OV有什么变化？
C是0，OV是1。
4.累加器中原为0x7FFFFFFE，加2后，累加器中是什么值？与OVM有什么关系？
当OVM=0时，累加器中是0x80000000；当OVM=1时，累加器中是0x7FFFFFFF。
5.累加器中原为0x80000001，减2后，C和OV有什么变化？累加器中是什么值？与OVM有什么关系？
C是1，OV是1。
当OVM=0时，累加器中是0x7FFFFFFF；当OVM=1时，累加器中是0x80000000。
6.累加器中原为0xFFFFABCD，与0x8888相加后，再与0x1234相加，C和OV的值是什么？与我们所希
望的结果相同吗？
C是0，OV不变。我们所希望的结果是C为1，OV不变。
7.完成下列32位加法程序：
MAR *, AR2
LACL *+, AR3 ; xL
ADDS *+ ; yL
ADD *+, 16, AR2 ; yH
ADD *+, 16 ; xH
8.接着上题完成下列64位加法程序。
LAR AR2, #(x + 2)
LACL *+, AR3 ; xHL
ADDC *+ ; yHL
ADD *+, 16, AR2 ; yHH
ADD *+, 16 ; xHH
9.仿照上两题完成64位减法程序。
……
LACL *+, AR3 ; xL
SUBS *+ ; yL
SUB *+, 16, AR2 ; yH
ADD *+, 16 ; xH
……
LACL *+, AR3 ; xHL
SUBB *+ ; yHL
SUB *+, 16, AR2 ; yHH
ADD *+, 16 ; xHH
10.累加器中是0x00001234，写出下列程序执行完第一条指令和最后一条指令后的CPU状态（ACC，C和
OV），并解释结果：
SUBC #5 ; ACC = 0x00002468, C = 0, OV = x
RPT #14
SUBC #5 ; ACC = 0x000003A4, C = 0, OV = x
商3A4（=932），余0。
11.ABS和NEG指令是对哪里的数据进行操作？对C有影响吗？有什么影响？
对累加器中的数据进行操作。C清零，只有0的NEG，C为1。
12.什么值会引起执行ABS或NEG指令发生溢出？此时累加器中是什么？与OVM有关吗？
0x80000000会引起执行ABS或NEG指令发生溢出。
当OVM=0时，累加器中是0x80000000；当OVM=1时，累加器中是0x7FFFFFFF。
13.累加器中是0x3456789A，指令NORM *-执行后当前辅助寄存器的内容有什么变化？TC值是什么？再
执行一次这条指令之后呢？如果累加器中原为0xCDEF1234呢？
指令NORM *-执行后当前辅助寄存器的内容减1，TC为0。
再执行一次这条指令之后，当前辅助寄存器的内容不变，TC为1。
如果累加器中原为0xCDEF1234，结果相同。
14.为什么在NORM指令之后的两条指令不能改变当前辅助寄存器的值也不能改变对当前辅助寄存器的指
定？
因为NORM指令对当前辅助寄存器操作在第4阶段（执行阶段），而其它指令对辅助寄存器及对当前辅助寄存器的指定发生在第2阶段（译码阶段）。
15.SFR指令在什么情况下是算术右移，在什么情况下是逻辑右移？SFL指令为什么不需要分算术左移和
逻辑左移？ROL指令与SFL指令有什么不同？
SFR指令当SXM=1时是算术右移，当SXM=0时是逻辑右移。
SFL指令进行左移，累加器低位总是补0。
ROL指令将C的原值移入累加器低位，而SFL指令则对累加器低位补0。
16.分别将累加器中第0位、第3位清零、置1或反转，写出所需的三条指令，采用立即数寻址。
ADD #~9 ; 清0
OR #9 ; 置1
XOR #9 ; 反转
17.写出程序，将x中的第0位、第3位复制到y中，y的其它位保持不变。
LACL y
AND #~9 ; y中指定位清0
SACL y
LACL x
AND #9 ; 保留x中指定位
OR y ; 与y中其它位合并
SACL y
18.乘法指令为什么要区分有符号数和无符号数？
乘法的结果与是否有符号有关。
19.MPY指令的一个乘数由寻址方式得到，另一个乘数在哪里？两个乘数各为多少位？乘积放在哪里？乘
积是多少位？
另一个乘数在TREG中，两个乘数都是16位，乘积放在PREG中，乘积是32位。
20.为什么要对乘积移位？有哪几种选择？各有什么用途？
两个小数相乘后需要调整小数点的位置，乘加时要预留求和的空间。
不移位，用于整数或无符号Q16小数相乘。
左移1位，用于有符号Q15小数相乘。
左移4位，用于13位有符号Q12小数与Q15小数相乘。
右移6位，用于累加乘积。
21.采用间接寻址，写出保存与恢复TREG和PREG的程序。
保存：
SPM 0
SPH *+
SPL *+
MPY #1
SPL *+ ; TREG
恢复：
MAR *- ; SP指向栈顶
MAR *- ; 跳过TREG
LT *+ ; PREG低16位
MPY #1
LT *- ; TREG
MAR *-
LPH *- ; PREG高16位
22.要将乘积移到累加器用什么指令？其后累加器中的内容与PREG的内容相同吗？与什么有关？要将乘
积加到累加器或从累加器减掉各用什么指令？
用PAC指令将乘积移到累加器，其后累加器中的内容与PREG的内容不一定相同，取决于PM的值，PM=0时相同。
用APAC指令将乘积加到累加器，用SPAC指令从累加器减掉乘积。
23.MAC指令与MPYA指令有什么不同？MAC指令还有一个操作数是什么?
MAC指令可以指定两个操作数，而MPYA指令的一个操作数是TREG。
MAC指令还有一个操作数是程序存储器PMEM中的地址处的值。
第四章 I/O与存储器
1.通过指令能操作哪些地址？对这些地址的操作都有意义吗？
通过指令能操作64K字数据存储器地址、64K字程序存储器地址和64K字I/O地址。对这些地址的操作不全都有意义，因为有些地址可能没有对应实际的物理存储器或外设。
2.2407A中有哪些物理存储器，各在什么地址？哪些是可配置的，如何配置？
32K字Flash ROM，位于程序存储器地址0x0000~0x7FFF。
2K字SARAM，位于程序存储器地址0x8000~0x87FF和/或数据存储器地址0x0800~0x0FFF。
256字DARAM B0，位于程序存储器地址0xFF00~0xFFFF或数据存储器地址0x0200~0x02FF。
256字DARAM B1，位于数据存储器地址0x0300~0x03FF。
32字DARAM B2，位于数据存储器地址0x0060~0x007F。
内核寄存器位于数据存储器地址0x0000~0x005F。
外设寄存器位于数据存储器地址0x7000~0x7FFF。
Flash ROM由MP/MC引脚或SCSR2的MP/MC位配置。
SARAM由SCSR2的PON位和DON位配置。
DARAM B0由ST1的CNF位配置。
3.操作外设一定要使用I/O指令吗？
操作外设不一定要使用I/O指令，有许多外设采用了存储器映射I/O，可以使用数据读写指令操作。
4.用数组x[4]可以实现延迟0至3拍，写出所需程序。
MAR *, AR2
LAR AR2, #(x + 2)
RPT #2
DMOV *-
5.将SCSR2的PON位置1，DON位清零，用SPLK指令写出相应程序。
SCSR2 .set 7019h
PON .set 0
DON .set 1
SPLK #((1 << PON) | (0 << DON)), SCSR2
6.数组x[8]中的数据按正常顺序排列，将它们按二进制逆序（即0，4，2，6，1，5，3，7）排列存入
数组y[8]，用BLDD指令写出程序，并写出做相反的操作的程序。
MAR *, AR2
LAR AR0, #4
LAR AR2, #y
RPT #7
BLDD #x, *BR0+ 反之，则用BLDD *BR0+, #x
7.要将程序存储器中的一段数据复制到数据存储器，可以用什么指令？要做相反操作呢？
用BLPD指令或TBLR指令，反之则用TBLW指令。
8.从I/O端口1234h读一个数据，循环左移一位后，再写到这个I/O端口，写出程序。
IN *, 1234h
LACL *
ROL
SACL *
OUT *, 1234h
9.写出CMD文件，使.data中的数据分配到位于0x0200-0x03FF的DARAM B0和B1中，使.text中的程
序分配到位于0x8000-0x87FF的SARAM中。这个地址分配是在编译阶段还是链接阶段实现的？
MEMORY
{
PAGE 0:
SARAM: origin = 0x8000, length = 0x0800
PAGE 1:
RAMB0B1: origin = 0x0200, length = 0x0200
}
SECTIONS
{
.text: = SARAM PAGE 0
.data: = RAMB0B1 PAGE 1
}
这个地址分配是在链接阶段实现的。
第五章对程序的控制
1.状态与控制寄存器ST0和ST1中各位的含义：DP、ARP、ARB、C、OV、TC、SXM、OVM、PM、INTM、CNF、
XF？
DP直接寻址时的高9位地址，ARP指定当前AR，ARB保存ARP改变之前的值。
C进位，OV溢出，TC测试与控制。
SXM符号扩展方式，OVM溢出方式，PM乘积移位方式，INTM中断屏蔽。
CNF内存B0配置，XF引脚状态与控制。
2.LST指令对ARP和ARB的影响？SST指令直接寻址的特点？
LST装入ARP时不影响ARB，装入ARB时同时装入ARP。SST直接寻址时只对0页，与DP无关。
3.ST0和ST1中哪些位可以由SETC指令和CLRC指令设置和清除？
C、TC、SXM、OVM、INTM、CNF、XF
4.BIT指令和BITT指令中的位号是从高位开始吗？
是
5.硬件栈有几级？压入和弹出时有什么变化？
8级，压入和弹出时整体移动。
6.BCND指令有哪些条件码选项？
EQ/NEQ、LT/GEQ，LEQ/GT，NC/C，NOV/OV，NTC/TC，BIO，UNC
7.用BANZ指令写出循环程序。
MAR *, AR2
LAR AR2, #(n – 1)
L: ……
BANZ L, *-
8.CALL指令与B指令有什么相同？有什么不同？
控制转移到指定地址，CALL将返回点保存在硬件栈上。
9.中断号的范围？哪些是特殊的？
0-31，特殊0、1-6、17、18
10.RET指令如何实现返回？
将硬件栈中返回点地址弹出到PC。
第六章中断系统
1.中断向量表存储在什么位置，有多少项，每项可存放什么内容？其中哪些是硬件中断？
中断向量表存储在程序存储器的地址0处，有32项，每项可存放2个字，通常是跳转指令，也可以是开中断和返回指令。INT1至INT6是硬件中断。
2.INTM，IMR和IFR各是什么？有什么作用？
INTM是全局中断允许（屏蔽）位，为0时允许可屏蔽中断。IMR是内核中断屏蔽（允许）寄存器，其中低6位分别控制6个硬件中断，为1时允许相应的可屏蔽中断。IFR是内核中断标志寄存器，其中低6位分别对应6个硬件中断，为1时表示相应的中断正在待决。
3.简述硬件对中断的处理流程。
有中断请求时，IFR中相应的位置位，当INTM为0时，选择IFR和IMR中对应位都是1的中断中优先级最高的，清除IFR中对应位，发出中断应答，将INTM置为1，转向对应的中断向量。
4.简述PIE的中断请求过程和中断应答过程。
每组中断源中只要有至少一个发出请求，则向内核发出中断请求。当内核发出中断应答时，从程序地址总线得到中断向量。从对应的一组中找出发出请求的优先级最高的中断源，将中断号存入PIVR，向对应中断源发出中断应答。
5.中断服务过程如何确定是哪个中断源发出的中断？
读取PIVR。
6.为什么在中断服务过程中要保存和恢复运行环境？运行环境包括哪些内容？所有这些内容都要保存
吗？
中断服务过程不能改变运行环境，所以要在中断服务过程入口处保存运行环境，在出口处恢复运行环境。运行环境包括状态寄存器、累加器、辅助寄存器、临时寄存器、乘积寄存器和硬件栈。只需要保存和恢复在中断服务过程中要改变的内容。
第七章事件管理器与定时器
1.2407A有几个事件管理器？事件管理器的核心部件是什么？
2407A有两个事件管理器，事件管理器的核心部件是定时器。
2.简述定时器的工作原理。
定时器对输入时钟进行计数，当计数值达到周期值时再重新从0开始计数。
3.周期寄存器TxPR和比较寄存器TxCMPR为什么要采用双缓冲结构？
这两个寄存器在寄存器工作时由硬件使用，为了方便软件随时设置这两个寄存器，采用双缓冲结构。
软件写入影子寄存器，由硬件在适当的时机将影子寄存器中的值转入相应的工作寄存器。
4.定时器有哪几种计数方式？能产生哪些中断？
定时器有四种计数方式：启停方式，连续上计数方式，有方向上/下计数方式，连续上/下计数方式。
定时器能产生四种中断：周期、比较、上溢和下溢。
5.要在程序中使用定时中断，需要设置哪些寄存器？在ISR中必须做什么？
需要设置GPTCONA，TxCON和TxPR，在ISR中必须清除相应的中断标志。
第八章串行通信接口与数字IO
1.串行通信的一个数据帧由哪几部分组成？
由4部分组成：起始位、数据位、校验位和停止位。
2.什么是波特率（Baud Rate）？表示什么意思？每帧10位时，理想状况允许波特率有多大误差？
波特率是串行通信的速率，表示每秒收发多少位。每帧10位时，理想状况允许波特率有2.5%的误差，实际状况允许的误差略小。
3.异步通信中双方如何实现同步？
双方采用同样的波特率，并由停止位到起始位的边沿实现同步。
4.SCI初始化时需要设置哪几个寄存器？查询方式通信时，如何发送与接收一个字节？
SCI初始化时需要设置5个寄存器：SCICCR、SCICTL1、SCICTL2、SCILBAUD和SCIHBAUD。
查询方式发送时，查询SCICTL2中的位TXRDY。
查询方式接收时，查询SCIRXST中的位RXRDY。
5.SCI的RXD和TXD两个引脚分别与数字IO的哪两个引脚复用？如何复用？
SCI的RXD和TXD两个引脚分别与PA1和PA0复用，将MCRA的低2位置1。
6.数字IO线如何输出高低电平？如何输入高低电平？
PxDATDIR中方向位（高8位中）置1，数据位（低8位中）清0则输出低电平，置1则输出高电平。
PxDATDIR中方向位（高8位中）置0，读取PxDATDIR，数据位（低8位中）为0则输入为低电平，11则输入为高电平。
第九章模数转换器
1.常用的多路AD转换器由哪几部分组成？
多路复用器（多路开关）、采样保持器和AD转换器。
2.为什么要调整采样时间窗口的宽度？
为了适应不同的输入阻抗，输入阻抗大时所需要的时间窗口较宽。
3.2407A的ADC输出结果有几位有效数字？最小值和最大值分别是什么？共有多少种不同的结果？
输出结果有10位有效数字，最小值是0，最大值是0FFC0h，共有1024种不同的结果。
4.什么是校准？什么是自检？
校准时将输入接至参考电压或其中值，记录测量误差并自动用于校正输出。
自检时将输入接至参考电压，按正常方式进行AD转换。
5.为什么要使用定序器？如果希望对通道0，1和2连续采样5次，应如何设置？如果希望对通道0，1
和2连续采样2次，过1毫秒再对通道3，4和5连续采样2次，再过1毫秒又重复这个过程，应如何设置？
使用定序器可以自动完成一批AD转换。
将ADCTRL1的SEQ CASC位置1，将两个定序器级联成一个16位定序器。将MAXCONV置为14，表示共有15项，将CHSELSEQ1至CHSELSEQ4依次置为0210h、1021h、2102h、0210h。
将ADCTRL1的SEQ CASC位清0，使两个定序器独立。将MAXCONV置为0055h，表示各有6项，将CHSELSEQ1至CHSELSEQ4依次置为0210h、0021h、3543h、0054h。定时器的T1PR设置为39999产生1毫秒的定时中断，在ISR中用软件触发两个定序器。
数字信号处理习题及答案1 一、填空题（每空1分, 共10分） 1．序列()sin(3/5)x n n π=的周期为 。 2．线性时不变系统的性质有 律、 律、 律。 3．对4()()x n R n =的Z 变换为 ，其收敛域为 。 4．抽样序列的Z 变换与离散傅里叶变换DFT 的关系为 。 5．序列x(n)=(1，-2，0，3；n=0，1，2，3), 圆周左移2位得到的序列为 。 6．设LTI 系统输入为x(n) ，系统单位序列响应为h(n)，则系统零状态输出 y(n)= 。 7．因果序列x(n)，在Z →∞时，X(Z)= 。 二、单项选择题（每题2分, 共20分） 1．δ(n)的Z 变换是 （ ）A.1 B.δ(ω) C.2πδ(ω) D.2π 2．序列x 1（n ）的长度为4，序列x 2（n ） 的长度为3，则它们线性卷积的长度是 （ ）A. 3 B. 4 C. 6 D. 7 3．LTI 系统，输入x （n ）时，输出y （n ）；输入为3x （n-2），输出为 （ ） A. y （n-2） B.3y （n-2） C.3y （n ） D.y （n ） 4．下面描述中最适合离散傅立叶变换 DFT 的是 （ ） A.时域为离散序列，频域为连续信号 B.时域为离散周期序列，频域也为离散周期序列 C.时域为离散无限长序列，频域为连续周期信号 D.时域为离散有限长序列，频域也为离散有限长序列 5．若一模拟信号为带限，且对其抽样满足奈奎斯特条件，理想条件下将抽样信号通过 即 可完全不失真恢复原信号 （ ）A.理想低通滤波器 B.理想高通滤波器 C.理想带通滤波器 D.理 想带阻滤波器 6．下列哪一个系统是因果系统 （ ）A.y(n)=x (n+2) B. y(n)= cos(n+1)x (n) C. y(n)=x (2n) D.y(n)=x (- n)
1.2812芯片定点32位。 2.2000系列用于自动化的原因功能比较强。 2812 IO口供电电压3.3V，内核供电电压1.8V或1.9V 2812 编译时.CMD是什么文件，.out是什么文件.obj是什么文件? .CMD是链接命令文件，.out 是最终可执行文件，.obj是目标文件。 2812 3个通用定时器是多少位，DSP采用段的概念，各个段的都有什么意思?32位；已初始化的断：包含真实的指令跟数据，存放在程序存储空间；未初始化的段：包含变量的地址空间，存放在数据存储空间。 2812 时钟150M时，低速、高速外设时钟是多少M？低速37.5M，高速75M DSP总线结构是什么样子? 改进型哈弗结构 2812 CPU的中断有可屏蔽中断和不可屏蔽中断，分别是哪些? 可屏蔽中断：1~14 14个通用中断；DLOGINT数据标志中断；RTOSINT实时操作系统中断。不可屏蔽中断：软件中断（INTR指令和TRAP指令）；硬件中断，非法指令陷阱；硬件复位中断；用户自定义中断。 2812实际寻址空间是多少? 00000~3FFFF（4M） 2812 1个事件管理器能产生8路PWM波。注意老师多半出的2个事件管理器16路 DSP有3组数据总线，分别是什么？程序数据总线、数据读数据总线、数据写数据总线。ADC模块有多少组采样通道？8*2=16路 SCI和SPI口哪一个需要设置波特率？SCI 把目标文件下载到实验板怎么操作？File→load program CAN通讯的最大带宽是多少？1M 加上看门狗，2812cpu定时器一共有多少个？3个通用定时器，4个事件管理定时器，1个看门狗，总共8个。 2812DSP流水线深度为8。 TI公司生产的最牛dsp是667x有8个核，320G mac /s。注：mac是乘法累加G=109 2812AD满量程转换时，转换寄存器的值是多少？0xFFF0 2812CPU最小系统：主芯片，电源模块，时钟电路，复位电路，JTAG。 DSP生产厂家是TI公司，ADI公司，飞思卡尔公司。 TI公司的DSP芯片类型有C2000，C5000，C6000。系列 DSP工程开发，需要编写4个文件：头文件，库文件，源文件，CMD链接文件。 2812有2个事件管理器EVA、EVB，每一个事件管理器包含哪几个功能？通用定时器；比较单元；捕获单元；正交编码电路。 2812通用定时器计数周期怎么算？T=(TDDRH:TDDR+1)*(PRDH:PRD+1) /150 μs 2812在什么情况下工作于微处理器模式？MP/=1 2812中断系统有一部分挂在PIE上面，这些都属于可屏蔽中断，那么能够响应中断的条件是什么？INTM置0响应总中断，其他的置1响应。（INTM=0，IFR=1，IER=1，PIEIFR=1，PIEIER=1，PIEACR=1） 2812在进行引导时第一条程序在什么位置？0x3FFFC0 注：就是程序运行的起始地址，2^20byte=1M 2812AD转换器的输入电压0~3V。 2812片内flash有128k*16位。 2812的OTP模块是可编程模块可以多次擦写吗？不可以，是一次擦写。
DSP测试题及答案
————————————————————————————————作者：————————————————————————————————日期：
1、什么是哈佛结构和冯·诺伊曼（Von Neuman）结构？它们有什么区别？ 答：(1) 冯·诺伊曼（V on Neuman）结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。 （2）哈佛（Harvard）结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 两者区别： 哈佛（Harvard）结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 冯·诺伊曼（V on Neuman）结构：当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 2、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS？ 答：TMS320VC5416-160的指令周期16ns，它的运算速度是160MIPS。 3、TMS320C54x芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成 一条指令都需要哪些操作周期？ 答：（1）六个操作阶段。 （2）各个阶段执行的任务： ①预取指P：将PC中的内容加载到PAB ②取指F：将读取到的指令字加载到PB ③译码D：将PB的内容加载IR，对IR的内容译码 ④寻址A：CPU将数据1或数据2的读地址或同时将两个读地址分别加 载到数据地址总线DAB和CAB中，并对辅助寄存器或堆栈指针进行 修正。 ⑤读数R：将读出的数据1和数据2分别加载到数据总线DB和CB中。 若是并行操作指令，可同时将数据3的写地址加载到数据地址总线 EAB中。 ⑥执行X：执行指令，写数据加载EB。 （3）完成一条指令需要的周期： 需要：预取指周期、取指周期、译码周期、寻址周期和读数周期。 4、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI和RS属于哪一类中断 源？ 答：（1）TMS320VC5402 有13 个可屏蔽中断。 （2）TMS320VC5402 有的13 个可屏蔽中断分别是：（课本56页最下面）
1、什么是哈佛结构和冯·诺伊曼（V on Neuman）结构？它们有什么区别？ 答：(1)冯·诺伊曼（V on Neuman）结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数 据总线，取指令和取操作数都是通过一条总线分时进行。 （2）哈佛（Harvard）结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数 据总线，取指令和取操作数都是通过一条总线分时进行。当进行高速运算时，不但不能同 时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 两者区别： 哈佛（Harvard）结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各 自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输， 使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的 执行速度，非常适合于实时的数字信号处理。 冯·诺伊曼（V on Neuman）结构：当进行高速运算时，不但不能同时进行取指令和取 操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 2、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS？ 答：TMS320VC5416-160的指令周期16ns，它的运算速度是160MIPS。 3、TMS320C54x芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？ 答：（1）六个操作阶段。 （2）各个阶段执行的任务： ①预取指P：将PC中的内容加载到PAB ②取指F：将读取到的指令字加载到PB ③译码D：将PB的内容加载IR，对IR的内容译码 ④寻址A：CPU将数据1或数据2的读地址或同时将两个读地址分别加载到数 据地址总线DAB和CAB中，并对辅助寄存器或堆栈指针进行修正。 ⑤读数R：将读出的数据1和数据2分别加载到数据总线DB和CB中。若是并 行操作指令，可同时将数据3的写地址加载到数据地址总线EAB中。 ⑥执行X：执行指令，写数据加载EB。 （3）完成一条指令需要的周期： 需要：预取指周期、取指周期、译码周期、寻址周期和读数周期。 4、TMS320VC5402共有多少可屏蔽中断？它们分别是什么？NMI和RS属于哪一类中断源？ 答：（1）TMS320VC5402有13个可屏蔽中断。 （2）TMS320VC5402有的13个可屏蔽中断分别是：（课本56页最下面） 属于外部硬件中断。NMI和RS）3（．
DSP试卷1 一．填空题（本题总分12分，每空1分） 1．TMS320VC5402型DSP的内部采用条位的多总线结构。2．TMS329VC5402型DSP有个辅助工作寄存器。 3．在链接器命令文件中，PAGE １通常指________存储空间。 4．TI公司DSP处理器的软件开发环境是__________________。 5．直接寻址中从页指针的位置可以偏移寻址个单元。 6．TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址________单元开始工作。7．MS320C54X DSP主机接口HPI是________位并行口。 型DSP处理器的内核供电电压________伏。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚；；来决定的。 二．判断题（本题总分10分，每小题1分，正确打“√”，错误打“×”） 1．DSP 处理器TMS320VC5402的供电电压为5V。（）2．TMS320VC5402型DSP内部有8K字的ROM，用于存放自举引导程序、u律和A律扩展表、sin函数表以及中断向量表。（）3．MEMORY伪指令用来指定链接器将输入段组合成输出段方式，以及输出段在存储器中的位置。（） 4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。（）5．DSP和MCU属于软件可编程微处理器，用软件实现数据处理；而不带CPU软核的FPGA 属于硬件可编程器件，用硬件实现数据处理。（） 6. C54x系列DSP的CPU寄存器及片内外设寄存器映射在数据存储空间的0000h-0080h中。 （）7. TMS320C54X 系列DSP可以通过设置OVLY位实现数据存储空间和程序存储空间共享片内ROM。（） 8. TMS320VC5402型DSP汇编指令READA的寻址范围为64K字。（） 9. 在TMS320VC5402型DSP所有中断向量中，只有硬件复位向量不能被重定位，即硬件复位向量总是指向程序空间的0FF80H位置。（） 10. C54x系列DSP只有两个通用的I/O引脚。（）三．程序阅读题（本题总分30分，每小题10分） 1. 阅读下面的程序，回答问题。 .bss x, 8 LD #0001H,16,B STM #7,BRC STM #x,AR4 RPTB next-1 ADD *AR4,16,B,A STH A,*AR4+ next: LD #0,B 问题：（1）寄存器“BRC”的功能是什么？ （2）汇编语句“ADD *AR4,16,B,A”执行了多少次？ （3）执行语句“LD #0001H,16,B”后，累加器B的内容是多少？
1.4 习题与上机题解答 1. 用单位脉冲序列δ(n)及其加权和表示题1图所示的序列。 题1图 解：x(n)=δ(n+4)+2δ(n+2)－δ(n+1)+2δ(n)+δ(n －1)+2δ(n －2)+4δ(n －3)+0.5δ(n －4)+2δ(n －6) 2． 给定信号： ?? ? ??≤≤-≤≤-+=其它04 061 452)(n n n n x (1) 画出x(n)序列的波形， 标上各序列值； (2) 试用延迟的单位脉冲序列及其加权和表示x(n)序列； (3) 令x 1(n)=2x(n －2)，试画出x 1(n)波形； (4) 令x 2(n)=2x(n+2)，试画出x 2(n)波形； (5) 令x 3(n)=x(2－n)，试画出x 3(n)波形。 解：(1) x(n)序列的波形如题2解图（一）所示。 (2) x(n)=－3δ(n+4)－δ(n+3)+δ(n+2)+3δ(n+1)+6δ(n)+6δ(n －1)+6δ(n －2)+6δ(n －3)+6δ(n －4) （3）x 1(n)的波形是x(n)的波形右移2位，再乘以2，画出图形如题2解图（二）所示。 (4) x 2(n)的波形是x(n)的波形左移2位，再乘以2，画出图形如题2解图（三）所示。 (5) 画x 3(n)时，先画x(－n)的波形(即将x(n)的波形以纵轴为中心翻转180°)，然后再右移
2位， x 3(n)波形如题2解图（四）所示。 3．判断下面的序列是否是周期的; 若是周期的， 确定其周期。 (1)是常数 A n A n x 8π73 cos )(??? ??-=π (2))8 1 (j e )(π-= n n x 解：（1） 因为ω=7 3 π, 所以314 π 2= ω , 这是有理数，因此是周期序列，周期T=14。 （2） 因为ω=81 , 所以ωπ2=16π, 这是无理数， 因此是非周期序列。 4． 对题1图给出的x(n)要求： (1) 画出x(－n)的波形； (2) 计算x e (n)=1/2［x(n)+x(－n)］， 并画出x e (n)波形； (3) 计算x o (n)=1/2［x(n)－x(－n)］， 并画出x o (n)波形; (4) 令x 1(n)=x e (n)+x o (n), 将x 1(n)与x(n)进行比较， 你能得到什么结论？ 解：（1）x(－n)的波形如题4解图（一）所示。 (2) 将x(n)与x(－n)的波形对应相加，再除以2，得到x e (n)。毫无疑问，这是一个偶对称序列。x e (n)的波形如题4解图（二）所示。 (3) 画出x o (n)的波形如题4解图（三）所示。 (4) 很容易证明：x(n)=x 1(n)=x e (n)+x o (n) 上面等式说明实序列可以分解成偶对称序列和奇对称序列。偶对称序列可以用题中(2)的公式计算，奇对称序列可以用题中(3)的公式计算。 5．设系统分别用下面的差分方程描述，x(n)与y(n)分别表示系统输入和输出，判断系统是否是线性非时变的。
第一章 4、F2812和F2810的区别 F2812有外部存储器接口TMS320F2810没有；TMS320F2812有128K的Flash TMS320F2810仅64K；F2812具有外部扩展接口XINTF，高达1MW的寻址空间，支持可编程的等待状态和读写选通时序，提供 三个独立的片选信号，而F2810没有。 5、TMS320F281x系列DSP芯片有哪些外部接口？ 串行通信外设：一个高速同步串行外设接口（SPI），两个UART接口模块（SCI），增强的CAN2.0B接口模块，多通道缓冲串口（McBSP）；其它外设：锁相环（PLL）控制的时钟倍频系数，看门狗定时模块， 三个外部中断，3个32位CPU定时器，128位保护密码，高达56个通用I/O引脚。 思考题： 1、TMS320F281x系列中的F2810、F2811、 F2812间有何区别？ TMS320F2812有外部存储器接口，而TMS320F2811和TMS320F2810没有。 TMS320F2812和TMS320F2811有128K的Flash,而TMS320F2810仅64K。 2、与单片机相比，DSP有何特点？ DSP器件具有较高的集成度。DSP具有更快的CPU，更大容量的存储器，内置有波特率发生器和FIFO 缓冲器。提供高速、同步串口和标准异步串口。有的片内集成了A/D和采样/保持电路，可提供PWM输出。DSP器件采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件 乘法器，增强的多级流水线，使DSP器件具有高速的数据运算能力。DSP器件比16位单片机单指令执行 时间快8～10倍完成一次乘加运算快16～30倍。DSP器件还提供了高度专业化的指令集，提高了FFT快速傅里叶变换和滤波器的运算速度。此外，DSP器件提供JTAG接口，具有更先进的开发手段，批量生产 测试更方便，开发工具可实现全空间透明仿真，不占用用户任何资源。软件配有汇编/链接C编译器、C源码调试器。 第二章 5、假设CPU的时钟频率为150MHz，试根据周期寄存器或定时器接口芯片（如8254）进行比较，简述CPU定时器可实现的定时周期最大值。 CPU定时器只有一种计数模式：CPU将周期寄存器PRDH：PRD中设定的定时时间常数装入32位的计数寄存器TIMH：TIM中，然后计数寄存器根据CPU的时钟SYSCLKOUT递减计数。T=1/f 7、F281x芯片的很多引脚是复用的，结合芯片封装尺寸、引脚利用效率、功能配置等方面， 讨论这些复用引脚有哪些优缺点。 可以通过方向寄存器（GPxDIR）控制引脚为输入或输出；通过量化寄存器（GPxQUAL）设定量化采样周期（QUAL PRD），消除输入信号中的毛刺干扰。 思考题： 1、定时器0（INT1.7）中断与定时器1中断（INT13）、定时器2中断（INT14）相比有何不同？ CPU优先级上：INT1.7为5，INT13为17，INT14为18，依次降低；PIE组内优先级：INT1.7为7 因此定时器0（INT1.7）中断是既涉及CPU中断也涉及PIE中断向量，而定时器1中断（INT13）、定时器2中断（INT14）只涉及CPU级中断。 2、假定SYSCLKOUT＝150MHz，试分析看门狗定时器的定时周期值范围？ 最低：除64；最高：除 1 3、假定SYSCLKOUT＝150MHz，试分析CPU定时器的定时周期值范围？ 最低：除4（75MHz）；最高：除2（37.5MHz） 第三章
第一章 第二章 11-=--m/2 m=-m -/2 12 m=--/2 -/21 2 m=-m=-()121.7DTFT[x(2n)]=(2n)e m=2n DTFT[x(2n)]=(m)e =[()(1) ()]e [()e e ()e ] [()()] j n n j m j m j m j m j m j j x x x m x m x m x m X e X e ωωωωπ ωωωπ∞ ∞∞ ∞∞ ∞∞ ∞ ∞ ∞-+-=+ =+∑∑ ∑∑∑，为偶数 求下列序列的傅里叶变换（）x(2n) 令，于是 -n 1 1 121 z (1) 2u(n)()2 ()2 1,|(2)|11(2),||n n n n n n X z u n z z z z z z z +∞ --=-∞+∞ --=-∞ --=== <-=>-∑∑14.求出下列序列的变换及收敛域 3.3(1).()cos(),781() 8 (2).()5.25n 640() (5)()x n A n A j n x n e x n y n e πππω=--==判断下面的序列是否周期的是常数 试判断系统是否为线性时不变的（）y(n)=x (n)(7) y(n)=x(n)sin() .试判断系统是否为因果稳定系统（）y(n)=x(n-n )
-1 -1-2 -1 -1112 1-317.X(z)=,2-5+2105< | z | < 2x(n)(2) | z | > 2x(n) 11 X(z)= -1-z 1-2z 05< | z | < 2(n)=2(-n-1)+()(n) | z | > 2(n)=()(n)-2(n)n n n n z z z u u u u 已知分别求：（）收敛域.对应的原序列收敛域对应的原序列解：收敛域.时： x 收敛域时： x -1-1 -1 -1-1 -1 21.(n)=0.9y(n-1)+x(n)+0.9x(n-1)(1)h(n)(2)H(e )1+0.9(1)H(z)=,|z|>0.91-0.91+0.9F(z)=H(z)z =z 1-0.9n 1z=0.9(n j n n z z z z h ω≥已知线性因果网络用下面差分方程表示： y 求网络的系统函数及单位脉冲响应写出网络频率响应函数的表达式，并定性画出其幅频特性曲线解： 令当时，有极点-1-1=0.9-112-1-1-1-1=0=0.9-1-1)=Res[F(z),0.9]1+0.9=z (z-0.9)|1-0.9=20.9(n)=0,n<0 n=0z =0,=0.9(n)=Res[F(z),0]+Res[F(z),0.9]1+0.91+0.9=z z|+z (z-0.9)|1-0.91-0.9=-1+2=1 h(n)=n z n z z z z z h z z z z ?∴因为系统是因果系统，所以有h 当时，有极点00000000=0n-m =0n -m =0 n n 20.9(n-1)+(n)+0.9 (2)H(e )=-0.9 (3)y(n)=h(n)*x(n) =(m)x(n-m) =(m)e =(m)e e =e H(e )+0.9=e -0.9 n j j j m j m j j m j j j j j u e e h h h e e ωω ω ωωωωωωωωδ∞ ∞ ∞ ?∑∑∑（ ）
《DSP原理及应用》 一、填空 1、在C语言和C54x汇编语言的混合程序设计中，C函数的参数和返回值传递到C54x的寄存器中，在函数“long func ( int *pl, int i2, int i3, int i4 )”中，*pl 传递到___AR0_寄存器，i2传递到___T0___寄存器，i4传递到AR1 寄存器，返回值由AC0 寄存器传递。 2、汇编语言“mov *AR0,AC0”使用的寻址方式是间接寻址模式，“mov #0x3, DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234),T2”使用的寻址方式是绝对寻址模方式。 3、指令执行前AC0的值是0012345678，那么汇编语句“AND #0x7f, AC0”，执行后，AC0的值是0000000078 。 4、C54x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将输入段组合成输出段，以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。 二、简述题 1、根据你的理解，试列举DSP 芯片的特点？ 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；丰富的外设。 2、TMS320C54x芯片的总线结构有何特点，主要包括哪些总线？它们的功能是什么？ 答：TMS320C54x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一机器周期内进行两次读操作数和一次写操作数，独立的程序总线和数据总线允许CPU同时访问程序指令和数据。 包口12条总线，分别是：PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。 3、DSP为了降低功耗采取了哪些措施？ 答：双电压供电；多种工作模式。 4、TMS320C54x的总存储空间为多少？可分为哪3类，它们的大小是多少？存储器空间的各自作用是什么？ 答：程序空间16M Byte；I/O空间64K Words；数据空间8M Words。 5、TMS320C54x 有哪些寻址方式，它们是如何寻址的？试为每种寻址方式列举一条指令。答：直接寻址模式，mov #K16,DP; 间接寻址模式，mov *AR0,AC0; 绝对寻址模式，mov *(#0x011234),T2; MMR寻址模式，mov *abs16(#AR2),T2; 寄存器位寻址模式，btstp @30,AC1; 圆形寻址模式。 6、将C源程序转换成可执行文件需要经过哪些步骤？ 答：创建C源文件；创建工程文件；创建连接器命令文件；编译整个工程文件；链接；生成可执行文件。 7、常用的TMS320C54x汇编命令有哪些，他们的作用是什么？
一．填空题（本题总分12分，每空1分） 1．累加器A分为三个部分，分别为；；。 1．AG,AH,AL 2．TMS320VC5402型DSP的内部采用条位的多总线结构。 2．8,16 3．TMS320VC5402型DSP采用总线结构对程序存储器和数据存储器进行控制。3．哈佛 4．TMS329VC5402型DSP有个辅助工作寄存器。 4．8个 5．DSP处理器TMS320VC5402中DARAM的容量是字。 5．16K字 6．TI公司的DSP处理器TMS320VC5402PGE100有___________个定时器。 6．2 7．在链接器命令文件中，PAGE １通常指________存储空间。 7．数据 8．C54x的中断系统的中断源分为____ ___中断和____ ____中断。 8．硬件、软件 1．TI公司DSP处理器的软件开发环境是__________________。 1．答：CCS(Code Composer Studio) 2．DSP处理器TMS320VC5402外部有___________根地址线。 2．答：20根 3．直接寻址中从页指针的位置可以偏移寻址个单元。 3．答：128 4．在链接器命令文件中，PAGE 0通常指________存储空间。 4．答：程序 5．C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是_____________。 5．答：锁相环PLL 6．TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址________单元开始工作。6．答：FF80h 7．TMS320C54x系列DSP处理器有_____个通用I/O引脚，分别是_________。 7．答：2个，BIO和XF 8．DSP处理器按数据格式分为两类，分别是_______ __；_____ ___。 8．答：定点DSP和浮点DSP 9．TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是。 9．答：开放/关闭所有可屏蔽中断 10．MS320C54X DSP主机接口HPI是________位并行口。 10．答：8 1.在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：_______；_______。 1.答：无延迟分支转移，延迟分支转移 3.C54x的程序中，“.bss”段主要用于_______________。 3.答：为变量保留存储空间 4.从数据总线的宽度来说，TMS320VC5402PGE100是_______位的DSP处理器。 4.答：16位 7.TMS320VC5402型DSP处理器的内核供电电压________伏。 7.答：1.8v
习题答案 第1章 1．简述典型实时数字信号处理系统组成部分。 答：包括：抗混叠滤波器（Anti-aliasing filter）、模数转换器ADC（Analog-to-Digital Converter）、数字信号处理、数模转换器DAC（Digital-to-Analog Converter）和抗镜像滤波器（Anti-image filter）。 2．简述X86处理器完成实时数字信号处理的优缺点。 答：利用X86处理器完成实时数字信号处理。特点是处理器选择范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调试较为方便；缺点是数字信号处理能力不强，硬件组成较为复杂，系统体积、重量较大，功耗较高，抗环境影响能力较弱。 3．简述数字信号处理器的主要特点。 答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。 4．给出存储器的两种主要结构，并分析其区别。 答：存储器结构分为两大类：冯·诺依曼结构和哈佛结构。冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线；指令、数据都存放在这个存储器空间中，统一分配地址，所以处理器必须分时访问程序和数据空间。哈佛结构程序存储器空间和数据存储器空间分开，具有多套地址、数据总线，哈佛结构是并行体系结构，程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立访问。 5．简述选择数字信号处理器所需要考虑的因素。 答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。 6．给出数字信号处理器的运算速度指标，并给出其具体含义。 答：常见的运算速度指标有如下几种： （1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns（纳秒）为单位。例如，运行在200MHz的TMS320VC5510的指令周期为5ns。 （2）MIPS：每秒百万条指令数。 （3）MOPS：每秒百万次操作数。 （4）MFLOPS：每秒百万次浮点操作数。 （5）BOPS：每秒十亿次操作数。 （6）MAC时间：一次乘法累加操作花费的时间。大部分DSP芯片可在一个指令周期内完成MAC操作； （7）FFT执行时间：完成N点FFT所需的时间。FFT运算是数字信号处理中的典型算法而且应用很广，因此该指标常用于衡量DSP芯片的运算能力。 第2章 1．TMS320C55x DSP 有哪些特征和优点？ ·336·
通信系《 DSP 原理及应用》期末考试题（答案） 姓名：学号：班级：分数： 考试时间： 15：40～ 17：30考试方式：开卷；注意：所有答案必须写在答题纸上，试卷上的答案无效！ 一、填空题（每空 2 分，共 20 分） 1、在 C 语言和 C55x 汇编语言的混合程序设计中， C 函数的参数和返回值传递到 C55x的寄存器中。在函数“ long func(int *p1, int i2, int i3, int i4) 中， *p1 传递到AR0寄存器，i2传递到T0寄存器，i4 到AR1寄存器，返回值由AC0寄存器传递。传递 ” 2、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式，“mov#0x3， DPH”使用的寻址方式是直接寻址模式，“ mov*(#0x011234) ，T2”使用 的寻址方式是绝对寻址模式。 3、指令执行前 AC0的值是 0012345678，那么汇编语句“ AND #0x7f ， AC0”， 执行之后，AC0的值是0000000078。 4、C55x 的链接器命令文件中， SECTIONS命令的主要作用是告诉链接器如何将输 入段组合成输出段，以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长 度。 二、简述题（共40 分） 1、根据你的理解，试列举DSP 芯片的特点？（ 5 分） 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的 指令；快速的指令周期；丰富的外设 DSP 2、TMS320C55x芯片的总线结构有何特点，主要包括哪些总线？它们的功能是 什么？（ 6 分）
西安电子 ( 高西全丁美玉第三版 ) 数字信号处理课后答案 1.2 教材第一章习题解答 1. 用单位脉冲序列 (n) 及其加权和表示 题 1 图所示的序列。 解： x( n)(n 4) 2 (n 2) ( n 1) 2 (n)(n 1) 2 (n 2) 4 ( n 3) 0.5 (n 4) 2 (n 6) 2n 5, 4 n 1 2. 给定信号： x( n) 6,0 n 4 0, 其它 （1）画出 x( n) 序列的波形，标上各序列的值； （2）试用延迟单位脉冲序列及其加权和表示 x(n) 序列； （3）令 x 1( n) 2x(n 2) ，试画出 x 1( n) 波形； （4）令 x 2 (n) 2x(n 2) ，试画出 x 2 (n) 波形； （5）令 x 3 (n) 2x(2 n) ，试画出 x 3 (n) 波形。 解： （ 1） x(n) 的波形如 题 2 解图（一） 所示。 （ 2） x(n)3 ( n 4) (n 3) (n 2) 3 ( n 1) 6 (n) 6 (n 1) 6 ( n 2) 6 (n 3) 6 (n 4) （ 3） x 1 (n) 的波形是 x(n) 的波形右移 2 位，在乘以 2，画出图形如 题 2 解图（二） 所示。 （ 4） x 2 (n) 的波形是 x(n) 的波形左移 2 位，在乘以 2，画出图形如 题 2 解图（三） 所示。 （ 5）画 x 3 (n) 时，先画 x(-n) 的波形，然后再右移 2 位， x 3 ( n) 波形如 题 2 解图（四） 所 示。 3. 判断下面的序列是否是周期的，若是周期的，确定其周期。 （1） x( n) Acos( 3 n ) ，A 是常数； 7 8 （2） x(n) j ( 1 n ) e 8 。 解：
:新DSP考试试题集合外加复习资料(后) 一、填空(每空1分，共30分) 1.程序计数器的值可以通过复位操作、顺序执行指令、分支转移，累加器转移， 块重复，子程序调用，从累加器调用子程序，中断等操作改变。 2.’C54xDSP芯片采用了6级流水线的工作方式，即一条指令分为预取指、取指、 译码、寻址、读数和执行6个阶段。 3.解决MMR写操作的流水线冲突时，一般可用采用推荐指令和插入空操作指令 的方法。 4.TI公司的定点DSP产品主要有TMS320C2000系列、TMS320C5000系列和 TMS320C6000 系列。 5.’C54x DSP中传送执行指令所需的地址需要用到PAB 、CAB、DAB和EAB 4条地 址总线。 6.在’C54x DSP寻址和指令系统中，Xmem和Ymem表示16位双寻址操作数’ Dmad 为16位立即数，表示数据存储器地址，Pmad为16位立即数，表示程序存储器地址。 7.DSP的内部存储器类型可分为随机存取存储器(RAM)和只读存储器 (ROM)。其屮RAM又可以分为两种类型：单寻址RAM (SARAM)和双寻址RAM (DARAM)。 8. 8.’C54x DSP的内部总存储空间为192K字，分成3个可选择的存储空间：64K 字的 程序存储空间、64K字的数椐存储空问和64K字的I/O空间。 9.从功能结构上，’C54X DSP的CPU可以划分成运算部件和控制部件两大部分。 10.’C54xDSP的寻址方式有七种，分别为立即寻址、绝对寻址、累加器寻址、直接 寻址、间接寻址、存储器映象寄存器寻址、堆栈寻址。 12. ’C54x DSP定时器由3个16位存储器映射寄存器组成:定时器寄存器(TIM)、
一、填空题（每空2分，共20分） 1、在C语言和C55x汇编语言的混合程序设计中，C函数的参数和返回值传递到 C55x的寄存器中。在函数“long func(int *p1, int i2, int i3, int i4)” 中，*p1传递到AR0寄存器，i2传递到T0寄存器，i4传递到AR1寄存器，返回值由AC0寄存器传递。 2、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式，“mov #0x3， DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234)，T2”使用的寻址方式是绝对寻址模式。 3、指令执行前AC0的值是0012345678，那么汇编语句“AND #0x7f， AC0”， 执行之后，AC0的值是0000000078。 4、C55x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将输 入段组合成输出段，以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。 二、简述题（共40分） 1、根据你的理解，试列举 DSP 芯片的特点？（5分） 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP 指令；快速的指令周期；丰富的外设 2、TMS320C55x 芯片的总线结构有何特点，主要包括哪些总线？它们的功 能是什么？（6分） 答：TMS320C55x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内 进行两次读操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问 程序指令和数据。 包括12条总线，分别是：PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。 3、DSP 为了降低功耗采取了哪些措施？（6分） 答：双电压供电；多种工作模式 4、TMS320C55x 的总存储空间为多少？可分为哪 3 类，它们的大小是多 少？存储器空间的各自作用是什么？（6分） 答：程序空间16M Byte；I/O空间64K Words；数据空间8M Words 5、TMS320C55x有哪些寻址方式，它们是如何寻址的？试为每种寻址方式列 举一条指令（6分） 答：直接寻址模式，mov ＃K16，DP； 间接寻址模式，mov *AR0，AC0； 绝对寻址模式，mov *(#0x011234)，T2； MMR寻址模式，mov *abs16(＃AR2), T2； 寄存器位寻址模式，btstp @30, AC1； 圆形寻址模式。 6、将C源程序转换成可执行文件需要经过哪些步骤？（6分） 答：创建C源文件；创建工程文件；创建连接器命令文件；编译整个工程文件；链接； 生成可执行文件
一、单项选择题：（每小题2分，共30分） 1、下面对一些常用的伪指令说法正确的是：（ D ） A、.def所定义的符号，是在当前模块中使用，在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是( B) A、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0 B、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1 C、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0 D、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置1 3、对于TMS320C54x系列DSP芯片，下列说法正确的是………… ( C ) A、 8位DSP B、32位DSP C、定点型DSP D、浮点型DSP 4、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 5、在串行口工作于移位寄存器方式时，其接收由（）来启动。 A、REN B、RI C、REN和RI D、TR 6、执行指令PSHM AR5之前SP=03FEH，则指令执行后SP=（ A ） A、03FDH B、03FFH C、03FCH D、0400H 7、TMS320C54X DSP采用改进的哈佛结构，围绕____A__组_______位总线建立。 A、 8，16 B、16，8 C、 8，8 D、16，16 8、 TMS320C54X DSP汇编指令的操作数域中， A 前缀表示的操作数为间接寻址的地址。 A、* B、# C、@ D、& 9、TMS320C54X DSP中有_____B___个辅助寄存器。 A、4 B、8 C、16 D、32 10、TMS320C54X DSP的中断标志寄存器是___ A _____。 A、IFR B、TCR C、PRD D、TIM 11、以下控制位中哪 A 位用来决定数据存储空间是否使用内部ROM。 A、MP/MC B、 OVLY C、 DROM D、SXM 12、下列说法中错误的是（ C ）。 A、每个DARAM块在单周期内能被访问2次。 B、每个SARAM块在单周期内只能被访问1次。 C、片内ROM主要存放固化程序和系数表，只能作为程序存储空间。 D、DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序 空间用来存储程序代码。 13、若程序中对堆栈设置如下，则下列说法错误的是（ C ）。 size .set 120 stack .usect “STACK”，size STM # stack + size，SP A、此堆栈段的段名为STACK B、此堆栈段共120个单元 C、此堆栈段第一个变量的名称为size D、堆栈设置好后，堆栈指针SP指向栈底 14、TMS320C54x中累加器A分为三个部分，低位字，高位字和保护位，其中A的高位字 是指（C ） A、AL B、AG C、AH D、AM 15、TMS320C54X DSP软硬件复位时，中断向量为________。( C ) A、0000H B、0080H C、FF80H D、FF00H 二、判断题（每小题1分，共10分） 1．TMS320C54X DSP缓冲串行接口是在同步串口基础上，增加了一个自动缓冲单元，主要提供灵活的数据串长度，并降低服务中断开销。（对）2．循环缓冲区是一个滑动窗，包含最近的数据，若有新的数据到来，它将覆盖旧的数据。（对） 3．浮点DSP与定点DSP相比，价格便宜、功耗较小、运算精度稍低。（错）4．TMS320C55X DSP的40位ALU和累加器，仅支持16位算术运算。( 错）