Altium Designer 蛇行等长布线
一．设置需要等长的网络组
点击主菜单 Design --> Classes，在弹出的窗口中单击 Net Classes，并右键，点 Add Class
会增加一个 New Class，在该网络组上右键，修改一个你想要的名字，如：SDRAM 等。
单击打开它，将需要等长的网络，从左边选取并添加到右边的窗口中。
然后再点击关闭设置。
二. 布线
在布蛇行线时，只能在已经布好的线上修改，不能直接拉蛇线，所以得先布线，把所有 SDRAM Class 的网络用手工(不推荐用自动)的方式布完线，走线尽量的短，尽量的宽松，也就是说间距留大一点。应该把最长的那一根做为基准，把它尽量的布短一点。
三. 走蛇行线等长
按 T ，R 键，单击一根走线，再按 TAB 键，设置一下先
1. 选中在右边的网络中，选中一根你想要长度的网络，一般选最长的那根
也就是说，以后的自动等长中，将会以些为基准，所有需等长的线将会跟它一样长。
2．蛇行设置
蛇行线幅度
步长
步长递增量
幅度递增量
这里为蛇行线的样式，可以根据自己的需要选择.
2. 布蛇行线的快捷键控制：
在布蛇行线时，按快捷键“1” “2” “3” “4” “，” “。” 可以在走线时随时控制蛇行线的形状。
快捷键: 1 与 2，改变蛇行线的拐角与弧度。快捷键: 3 与 4 改变蛇行线的宽度。快捷键：，与。改变蛇行线的幅度。
了解了这些，就可以开始布蛇行线了，单击 OK 退出设置，在刚才那条线上，按装走线的方向，
拉动鼠标，一串漂亮的蛇行线就出来了。
规定了蛇线的长度，在拉蛇线时，就不用在乎到底走了多长，总之，拉到蛇线不再出现为止，
在有些空隙大的地方，就可以按“逗号”与“句号”键来控制幅度的大小。四. 检查网络长度
布完线后，按 R ，L 输出报告，查看网络是否是等长的。
OK，蛇行等长线搞定。注，另外还可以自动等长，但那样出来的线条很难看，所以还是用手动的好。
Altium Designer 中DDRII SDRAM 的等长
布线
viatuzi发表于2011-1-24 23:30 | 只看该作者回复引用订阅报告收藏分享评分
打印
楼主：
Altium Designer 中DDRII SDRAM 的等长布线
如图所示
本帖最后由viatuzi 于2011-1-25 00:00 编辑
如图所示，以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII SDRAM的运行频率一般都比较高，在做PCB layout的时候需要等长布线来保证DDR/DDRII SDRAM的读写时序。对于包含两片及以上DDR/DDRII SDRAM的系统，这里要求的等长布线有两层含义。拿ADDRESS信号来讲，第一层含义要求从SOC的某一个ADDRESS的pad到每一块儿DDR/DDRII SDRAM对应的pad之间的长度要相等（A+B = A+C），第二层含义要求SOC的所有ADDRESS的pad到对应DDR/DDRII SDRAM的pad之间的长度要相等（所有的A+B = 所有的A+C）。
但在Altium Designer中，SOC的某一ADDRESS pad与对应DDR/DDRII SDRAM的pad之间的网络定义是唯一的（也就是A，B，C拥有同样的网络名称），网络的长度定义为（A+B+C），无法准确知道A，B和C的长度。那如何在Altium Designer中实现DDR/DDRII SDRAM的等长布线呢？
下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 ~ A3为低四位地址信号。
下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 ~ A3为低四位地址信号。
一，在From-To Editor中定义DRAM_A0 ~ A3的From To。
在From-To Editor中，选择DRAM_A0，则可以看到DRAM_A0这个网络上有三个节点。分别是U23-N12, U7-8和U8-8。在节点列表里选中U23-N12和U7-M8，然后点击按钮 Add From To DRAM_A0（U7-M8：U23-N12），生成DRAM_A0的第一个From-To。然后按同样的方法生成第二个From To，U23-N12和U8-M8。（如面两个图所示）
后面就按照同样的步骤，依次生成DRAM_A1~A3的From To。
二，添加From To类DRAM_ADD
在From To Classes中，添加一个新的名字为DRAM_ADD的类，然后将DRAM_A0 ~ A3所有的From To都添加到这个类里。如下图所示：
三，找出最长的走线，作为等长布线的基准线。
首先列出DRAM_A0 ~ A3各net的长度和所有From To的长度。找到最长的From To的长度 - 1944mil（为了方便计算，取整数），以及对应的net - DRAM_A0 - 的长度2263mil和另外一个From To的长度 1587mil。最后根据这三个长度确定出ADDRESS net的等长布线的基准。
L = 2263 + （1944 - 1587） = 2620 mil。
本帖最后由 viatuzi 于 2011-1-24 23:52 编辑
四，使用网络等长调节命令，在DRAM_A0的U8-M8 到U23-N12的From To（两个
From To的较短者）上，调整DRAM_A0的net长度为2620mil
五，DRAM_A1 ~ A3 的net长度调整
DRAM_A1的两个From To的长度分别是1840mil和1689mil，net长度为2255mil。首先在DRAM_A1的公共部分（A）上，调整net长度为 2359mil（2255 + 1944 –1840)。然后在较短的From To（1689mil）上，调整net长度为2510mil {[1944 -（1944 – 1840 + 1689）] + 2359 }
按照同样的方法完成DRAM_A2 ~ A3的长度调整。
六：最后结果
每个From To的长度都约等于1944mil，实现了等长布线。(略微存在的差异是由于取整实际的走线长度造成的)
七,DRC 规则设定
针对前面定义的DRAM_ADD class，做DRC参数设定，主要是布线长度。
到此等长布线即宣告完成。