期末试卷（四、五、六章）
一、选择题（每小题1分）
1 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）。
A 堆栈寻址方式
B 立即寻址方式
C 隐含寻址方式
D 间接寻址方式
2 RISC访内指令中，操作数的物理位置一般安排在（ D ）。
A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用寄存器
D 两个通用寄存器
3寄存器间接寻址方式中，操作数在（B ）。
A 通用寄存器
B 主存单元
C 程序计数器
D 堆栈
4 机器指令与微指令之间的关系是（A ）。
A 用若干条微指令实现一条机器指令
B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令
D 用一条机器指令实现一条微指令
5描述多媒体CPU基本概念中，不正确的是（ D ）。
A 多媒体CPU是带有MMX技术的处理器
B MMX是一种多媒体扩展结构
C MMX指令集是一种多指令流多数据流的并行处理指令
D 多媒体CPU是以超标量结构为基础的CISC机器
6 流水线中造成控制相关的原因是执行（ A ）指令而引起。
A 条件转移
B 访内
C 算逻
D 无条件转移
7 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是
（B ）。
A 采用同步定时协议
B 采用分布式仲裁策略
C 具有自动配置能力
D 适合于低成本的小系统
8 同步控制是（ C ）。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式
9 描述PCI总线中基本概念不正确的句子是（CD ）。
A PCI总线是一个与处理器无关的高速外围设备
B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备
D 系统中只允许有一条PCI总线
10当前的CPU由（ B ）组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存
11流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（ D ）。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
12单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ C ）。
A 堆栈寻址方式
B 立即寻址方式
C 隐含寻址方式
D 间接寻址方式
13为确定下一条微指令的地址，通常采用断定方式，其基本思想是（C ）。
A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器μPC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制
产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址
14微程序控制器中，机器指令与微指令的关系是（ B）。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成
15用于对某个寄存器中操作数的寻址方式为（ C ）。
A 直接
B 间接
C 寄存器直接
D 寄存器间接
16程序控制类的指令功能是（ BC）。
A 进行算术运算和逻辑运算
B 进行主存与CPU之间的数据传送
C 进行CPU和I/O设备之间的数据传送
D 改变程序执行的顺序
17指令周期是指（C ）。
A CPU从主存取出一条指令的时间
B CPU执行一条指令的时间
C CPU从主存取出一条指令加上执行一条指令的时间
D 时钟周期时间
18描述当代流行总线结构中基本概念不正确的句子是（ AC ）。
A 当代流行的总线不是标准总线
B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连
C 系统中允许有一个这样的CPU模块
19 CPU中跟踪指令后继地址的寄存器是（ B ）。
A 地址寄存器
B 程序计数器
C 指令寄存器
D 通用寄存器
20某寄存器中的数值为指令码，只有CPU的（ A ）才能识别它。
A 指令译码器
B 判断程序
C 微指令
D 时序信号
21在集中式总线仲裁中，（A ）方式响应时间最快，（ C ）方式对（ D ）最敏感。
A 独立请求方式
B 计数器定时查询方式
C 菊花链方式
D 电路故障
22 CPU中跟踪指令后继地址的寄存器是（ C ）。
A 地址寄存器
B 指令计数器
C 程序计数器
D 指令寄存器
23从信息流的传输速度来看，（ D）系统工作效率最低。
A 单总线
B 双总线
C 三总线
D 多总线
24 从以下有关RISC的描述中，选择正确的答案（B ）
A．采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。
B．为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。
C． RISC的主要目标是减少指令数。
D． RISC设有乘、除法指令和浮点运算指令。
25 同步通信之所以比异步通信具有较高的传输频率，是因为同步通信
（ C ）
A．不需要应答信号 B. 总线长度较短
C．用一个公共时钟信号进行同步 D. 各部件存取时间比较接近
26 采用串行接口进行7位ASCII码传送，带有一位奇校验位、1位起始位和1
位停止位，当波特率为9600波特时，字符传送速率为（ A ）
A． 960 B. 873 C. 1371 D. 480
27 系统总线中地址线的功能是（ D ）
A．选择主存单元地址 B. 选择进行信息传输的设备
C．选择外存地址 D. 指定主存和I/O设备接口电路的地址
28 系统总线中控制线的功能是（ A ）
A．提供主存、I/O接口设备的控制信号和响应信号 B. 提供数据信息
C．提供时序信号 D. 提供主存、I/O接口设备的响应信号
29 PCI是一个与处理器无关的( D )，它采用（ C ）时序协议和（ A ）
式仲裁策略，并具有( B )能力。
A．集中 B. 自动配置 C. 同步 D. 高速外围总线
30 PCI总线的基本传输机制是猝发式传送。利用（ A ）可以实现总线间的
（ B ）传送，使所有的存取都按CPU的需要出现在总线上。PCI允许（ D ）总线（ C ）工作。
A．桥 B. 猝发式 C. 并行 D. 多条
31 InfiniBand是一个高性能的（ A ）标准，数据传输率达（ B ），
它可连接（ C ）台服务器，适合于高成本的（ D ）计算机的系统。
A. I/O
B. 30GB/s
C.64000
D. 较大规模
二、填空题（每小题2分）
1 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3
个7位的（）字段，它们用于指定（）2个源操作数和1个目标操作数的地址。
2CPU从主存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（cpu周期），而后者又包含若干个（时钟周期）。
3某系统总线的一个存取周期最快为3个总线时钟周期，总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz，则总线的带宽是
（ 11.1MB/s ）。
4 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令
时（跳跃）寻址。
5 CPU从（主存）取出一条指令并执行这条指令的时间和称为（指令周期）。
6一个较完善的指令系统，应当有（数据处理）、（数据存储）、（数据传送）、（程序控制）四大类指令。
7机器指令对四种类型的数据进行操作。这四种数据类型包括（数值）型数据、（字符）型数据、（逻辑）型数据、（地址）型数据。
8 CPU中保存当前正在执行的指令的寄存器是（指令寄存器（IR）），指示
下一条指令地址的寄存器是（程序计数器（PC）），保存算术逻辑运算结果的寄存器是（通用寄存器（R0-R3））和（数据缓冲寄存器（DR））。
9 RISC指令系统的最大特点是：只有（取数）指令和（存数）指令访问存
储器，其余指令的操作均在寄存器之间进行。
10微型机的标准总线，从带宽132MB/S的32位（VESA ）总线发展到64位的（PCI ）总线。
11 CPU从内存取出一条指令并执行该指令的时间称为（指令周期），它常用
若干个（ CPU周期）来表示。
12衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s ）。
13 请在下面横线上填入适当答案。在CPU中：
（1）保存当前正在执行的指令的寄存器是__指令寄存器（IR）____；
（2）保存当前正在执行的指令地址的寄存器__数据地址寄存器（AR）____；
(3) 算术逻辑运算结果通常放在_数据缓冲寄存器（DR）_____和__通用寄
存器（R0-R3）____。
三、简答题（每小题8分）
1． CPU中有哪几类主要寄存器，用一句话回答其功能。
数据缓冲寄存器（DR）:用来暂时存放ALU的运算结果。
指令寄存器（IR）:保存当前正在执行的一条指令。
数据地址寄存器（AR）：保存当前cpu所访问的数据cache存储器中单元地址。
程序计数器（PC）：确定下一条指令的地址：
通用寄存器（R0-R3）:当算术逻辑单元执行算术和逻辑运算时ALU提供一个工作区。
状态字寄存器（psw）：保存有算术指令和逻辑指令运算和测试结果建立的各种条件代码。
2．列表比较CISC处理机和RISC处理机的特点。
3．PCI总线中三种桥的名称是什么？简述其功能。
HOST/PCI桥、PCI/PCI桥、PCI/LAGACY桥
HOST/PCI桥：连接两条总线、失踪仙剑相互通信。
PCI/PCI桥：把一条总线的地址空间映射到另一条地址总线的空间上。
PCI/LAGACY桥：可以实现总线间猝发式传送。
4．指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。
指令周期的不同阶段。
5．简述水平型微指令和垂直型微指令的特点。
水平微指令：并行操作的能力器，执行一条指令的时间短、效率高、灵活性强，用户难以掌握。
垂直微指令：并行操作差、效率不高、灵活性不强。
执行时间长、与指令比较相似容易掌握。
6. 一台机器的指令系统有哪几类典型指令？列出其名称。
数据处理，数据存储，数据传送，程序控制。
7. 画图说明当代总线的内部结构与外部功能部件的联系，做简要说明。
课本188页。
8．多媒体CPU的技术特征是什么？
图像与声音的压缩技术，适应多媒体技术的软件技术，计算机系统结构方面的技术
9.机器指令对数据进行操作，操作数分哪几种类型？
地址数据，数值数据，字符数据，逻辑数据。
10.简述CPU的四种基本功能
指令控制，操作控制，时间控制，数据加工。
11.总线的集中式仲裁有哪几种方式？各有什么优缺点？
菊花链式，计数器定时，独立请求。
菊花链式:控制结构比较简单，只需要三条控制线就可以完成总线的裁决，总线上可以容易的扩充新设备；但这种方式的优先级是固定的，离总线控制器远的设备会很难获得总线的优先权，而且总线上一个设备故障就会引起其他设备正常工作。
计数器定时：比较灵活的优先级设置，但是它需要额外的计数线路，计数限数量决定于总线上可连接的设备数量。
独立请求：更加灵活的优先级设置功能，而且裁决速度快，但他需要更多的控制线，控制线的数量控制了设备的数量。
12.画图说明总线的分布式仲裁原理
课本195页。
13.ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？
不合理，指令最好事半字长或单字长，设16位比较合适。
14．某机字长为32位，主存容量为1M，单字长指令，有50种操作码，采用寄存器寻址、寄存器间接寻址、立即、直接等寻址方式。CPU中有PC，IR，AR，DR和16个通用寄存器。问：（1）指令格式如何安排？（2）能否增加其他寻址方式？
（1）50种操作码占6位，4种寻址方式占2位
X=00，寄存器寻址，D字段实际使用4比特选择16个通用寄存器。
X=01，寄存器间接寻址，D字段D字段实际使用4比特选择16个通用寄存器，E=（RX）。
X=10,立即寻址，D字段给出24位立即数。
X=11直接寻址，D字段给出24位内存地址，E=D
（2）寻址模式字段变成3位，可以支持更多的寻址方式，可以增加相对寻址方式，EA=PC+D，也可以使用内存间接寻址E=(D)。
15．设某机字长为32位，CPU中有16个32位通用寄存器，设计一种能容纳64种操作的指令系统。如果采用通用寄存器作基址寄存器，则RS型指令的最大存储空间是多少？
16个通用寄存器占4位，64种占6位，就剩下22位用于存储器地址
R为基址寄存器寻址，E=（R）+D
当基址最大，D也最大时候，寻址能力最强，而寄存器为32位，最大存储空间为：4GB+4MB。
16．比较单总线、多总线结构的性能特点。
17．说明总线结构对计算机系统性能的影响。
18．用异步通信方式传送字符“A”和“8”，数据有7位，偶校验1位，起始位1位，停止位1位，请分别画出波形图。
19．说明存储器总线周期与I/O总线周期的异同点。
20．PCI总线中三种桥的名称是什么？他们的功能是什么？
于第三题一样
21．何谓分布式仲裁？画出逻辑结构示意图进行说明。
课本195页
22．总线的一次信息传送过程大致分为哪几个阶段？若采用同步定时协议，请画出读数据的同步时序图。
(1)请求总线（2）总线仲裁（3）寻址（4）信息传送（5）状态返回
题图见196页。
四、计算题（10分）
个总线始终周期，总线时钟频率为33MHz，总线带宽是多少？如果一个总线周期中并行传送8个字节的数据，总线时钟频率升至66MHz，总线带宽是多少？
解：Dr=D/T=D*f=132 MB/s
Dr=D/T=D*f=528 MB/s
2．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器的容量。
3*80+1=241,241*4=964(字节)
3．今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作的时间依次为100ns，100ns，80ns，50ns。请问：（1）流水线的操作周期应设计为多少？
应用最大时间：100ns
（2）若相邻两条指令发生数据相关，硬件上不采取措施，那么第2条指令要推迟多少时间进行？
遇到数据相关时就停顿第二条指令的执行，直到前面指令结果已经产生，因此至少延迟2个时钟周期。
（3）如果在硬件设计上加以改进，至少需推迟多少时间？
如采用专用通路技术，就可以是流水线不发生停顿。
4．指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。
（1）画出流水处理的时空图，假设时钟周期为100ns。
（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
H=n/((k+n-1)*100)=8.33*10^6条/秒
（3）求流水线的加速比。
S=TS/TP=4.17
等于一个总线时钟周期，总线时钟频率为70MHz，总线带宽是多少？
Dr=D*f=560MB/s
五、分析题（12分）
1．某机的指令格式如下所示
寻址；X=10： X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器R
X1
寻址；X=11：相对寻址
用变址寄存器R
X2
设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：
①4420H②2244H③1322H④3521H
①X=00，D=20H，有效地址：EA=20H，
②X=01，D=44H，有效地址：EA=44H+1122H=1166H
③X=10，D=22H，有效地址：EA=22H+1234H=1256H
④X=11，D=21H，有效地址：EA=21H+0037H=0058H
2．一种二进制RS型32位的指令结构如下：
其中OP为操作码字段，X为寻址模式字段，D为偏移量字段，其寻址模式定义为有效地址E算法及说明列表如下：
请写出6种寻址方式的名称。
1.直接寻址
2.相对寻址
3.变址寻址
4.基址寻址
5.间接寻址
6.寄存器间接寻址
3．已知计算机指令字长为32位，其指令格式如下：
其中OP为操作码，R为通用寄存器（32位长），X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字：
① X=000，D为直接操作数；
② X=001，D为直接主存地址；
提供主存地址；
③ X=010，由通用寄存器R
提供基址地址；
④ X=011，D为位移量，由通用寄存器R
1
提供变址地址（8位）；
⑤ X=100，D为位移量，由通用寄存器R
2
⑥ X=101，D为位移量，有程序计数器PC提供主存地址；
提供存储器堆栈栈顶地址。
⑦ X=110，由通用寄存器R
3
4．指令流水线有取指（IF）、译码（ID）、执行（EX）、写回寄存器堆（WB）四个过程段，共有12条指令连续输入此流水线。要求：
①画出流水处理的时空图，假设时钟周期100ns。
②求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
③求流水CPU的加速比
答案见182页。
5．已知浮点加法流水线由阶码比较、对阶、尾数相加、规格化四个流水段组成，每段所需的时间（包括缓冲寄存器时间）分别为30ns、25ns、55ns、50ns。请画出该流水线的时空图，并计算加速比。
答案见182页
6．判断以下三组指令中各存在哪种类型的数据相关？
⑴I1 LDA R1,A ; M(A)→R1,M(A)是存储器单元
I2 ADD R2, R1 ; (R2)+(R1)→R2
写后读 RAW
⑵I3 ADD R3, R4 ; (R3)+(R4)→R3
I4 MUL R4,R5 ; (R4)×(R5)→R4
读后写 RAW
⑶I5 LDA R6,B ; M(B)→R6,M(B)是存储器单元
I6 MUL R6,R7 ;(R6)×(R7)→R6
写后写 WAW
7．某机指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：双字长=地址指令，
Op操作码指定2^6=64种操作
8．先画出组成框图，然后说明机器指令与微指令的关系
关系：一条机器指令的功能有若干条微指令组成的微指令序列来实现，这个微指令序列称为微程序，一个机器指令可分割许多基本操作序列，这些操作可归结为信息传递。
9．指令格式结构如下图所示，试分析指令格式及寻址方式特点。
（1）双操作数指令，
（2）操作码字段为6位，指定64种操作，、
（3）2^4种寻址方式
10．下表列出基本寻址方式名称，请在算法一列中写出操作数的物理位置或有效地址EA的表达式。
由上到下依次：操作数在专用寄存器、A是操作数，操作数=A，EA=A，EA=（A），EA=R，EA=（R），EA=（R）+A，EA=栈顶、A是操作数。
11．下表列出寻址方式指定的操作数物理位置（EA），请在寻址方式名称下面填上适当的术语。
隐含寻址，立即寻址，直接寻址，间接寻址，寄存器寻址，寄存器间接寻址，偏移寻址，堆栈寻址。
12. 指令格式结构如下所示，试分析指令格式及寻址方式特点。
15 10 7 4 3 0
（1）单字长地址指令，
（2）操作码字段op可以指定64中操作，
（3）目标寄存器和源寄存器都是通用寄存器，所以是RR型指令，两个操作数均在寄存器中。
13. 指令格式结构如下所示，试分析指令格式及寻址方式特点。
15 10 7 4 3 0
（1）双字长地址指令，用于访问存储器，
（2）操作码字段为6位，指定64种操作，
（3）一个操作数在源寄存器中另一个在存储器中。是RS型指令。
14．指令格式结构如下所示，试分析指令格式寻址方式特点。
15 12 11 9 8 6 5 3 2 0
（1）双操作数指令
（2） 8种寻址方式
（3） 16种操作。
15.一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I,X,D组成该指令的操作数有效地址E。设R为变址寄存器，R1为基址寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式。
（1）直接寻址
（2）相对寻址
（3）变址寻址
（4）基址寻址
（5）间接寻址
（6）基址间接寻址
16.根据操作数所在位置，指出其寻址方式（填空）：
（1）操作数在寄存器中，为_寄存器_____寻址方式。
（2）操作数地址在寄存器中，为_寄存器间接_____寻址方式。
（3）操作数在指令中，为__立即____寻址方式。
（4）操作数地址（主存）在指令中，为__直接____寻址方式。
（5）操作数的地址，为某一寄存器内容与位移量之和，可以是__相对____ __基址____ _变址_____寻址方式。
17.已知某机采用微程序控制方式，控存容量为512×48位。微程序可在整个控存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：
（1）微指令的三个字段分别应为多少位？
35位
（2）画出对应这种微指令格式的微程序控制器逻辑图。
课本147页图5.23
18.判断以下三组指令中各存在哪种类型的数据相关？与第六题相同
（1）I1 LDA R1, A ； M(A)→R1,M(A)是存储器单元
I2 ADD R2, R1 ；（R2）+（R1）→R2
（2）I3 ADD R3，R4 ；（R3）+（R4）→R3
I4 MUL R4, R5 ；（R4）×（R5）→R4
（3）I5 LDA R6, B ； M(B) →R6,M(B)是存储器单元
I6 MUL R6, R7 ； (R6)×(R7) →R6
19. 一条机器指令的指令周期包括取指（IF）、译码（ID）、执行（EX）、写回（WB）四个过程段，每个过程段1个时钟周期T完成。
先段定机器指令采用以下三种方式执行：①非流水线（顺序）方式，②标量流水线方式，③超标量流水线方式。
请画出三种方式的时空图，用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。
20. 参见下图的数据通路，（1）画出存数指令“STO R1,(R2)”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的数存单元中。标出各微操作信号序列。（2）画出取数指令“LAD (R3),R0”的指令周期流程图，其含义是将（R3）为地址数存单元的内容取至寄存器R0中，标出各微操作信号序列。
课本139页图5014
21．某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。
a — j 分别对应10种不同性质的微命令信号。假设一条微指令的控
制信号字段仅限为8位，请安排微指令的控制字段格式。
经分析：（d ，i ，j ）和（e ，f ，h ）可分别组成两个小组或两个字段，然后进行译码可得六个微指令信号，剩下a ，b ，c ，g 四个微指令信号可经行直接控制整个字段： abcg 01d 01e 10i 10f 11j 11h
六、设计题（15分），
1．某计算机有图2所示的功能部件，其中M 为主存，指令和数据均存放在其中，MDR 为主存数据寄存器，MAR 为主存地址寄存器，R 0～R 3为通用寄存器，IR 为指令寄存器，P √C 为程序计数器（具有自动加1功能），C 、D 为暂存寄存器，ALU 为算术逻辑单元，移位器可左移、右移、直通传送。
⑴将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表 ⑵画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将R 1中的数与（R 2R 1中。
第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
第一章计算机系统概论第一章单元测验 1、计算机硬件能直接执行的是 A、高级语言 B、机器语言 C、汇编语言 D、任何语言 2、下列说法中，错误的是 A、软件与硬件具有逻辑功能的等价性 B、固件功能类似软件，形态类似硬件 C、计算机系统层次结构中，微程序属于硬件级 D、寄存器的数据位对微程序级用户透明 3、完整的计算机系统通常包括 A、运算器、控制器、存储器 B、主机、外部设备 C、主机和应用软件 D、硬件系统与软件系统 4、计算机的字长与下列哪项指标密切相关 A、运算精确度 B、运算速度 C、内存容量 D、存取速度 5、CPU地址线数量与下列哪项指标密切相关 A、运算精确度 B、运算速度 C、内存容量 D、存储数据位 6、下列属于冯?诺依曼计算机的核心思想是 A、存储器按地址访问 B、存储程序和程序控制 C、采用补码 D、采用总线
7、下列关于计算机系统层次结构的描述中，正确的是 A、不同层次面向不同用户，看到计算机的属性不同 B、低层代码执行效率比高层代码执行效率高 C、低层用户对硬件的透明性比高层用户要低 D、指令集架构层是软、硬件间的接口 8、下列关于硬件与软件关系的描述中，正确的是 A、硬件是软件运行的基础 B、硬件的发展推动了软件的发展 C、软件的发展也推动硬件的发展 D、软件能完成的功能及性能与硬件有关 9、下列关于计算机字长的描述中正确的是 A、字长一般与运算器的数据位相同 B、字长一般与通用寄存器的位数相同 C、字长一般与存储器数据位相同 D、字长一般与存储器的地址位相同 10、下列可用于评价计算机系统性能的指标是 A、MIPS B、CPI C、IPC D、字长 11、下列计算机系统性能评价的描述中正确的是 A、程序MIPS值越高，计算机的性能越高 B、程序的CPI值越低，计算机的性能越高 C、主频高的机器性能不一定高 D、同一程序在不同机器上运行时得到的MIPS值不一定相同 12、访问256KB的存储空间，需要的地址线数最少为( ）根？（只需要填阿拉伯数字） 13、程序必须存放在哪里才能被CPU访问并执行 14、某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为2、3、4、5；该机器的主频为600MHZ，则该机的CPI 为（保留到小数点后一位） 15、某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为2、3、4、5；该机器的主频为600MHZ，则该机的MIPS为（保留到小数点后一位） 参考答案如下：
第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：
STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：
PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：
计算机原理考试题库 一、选择题 1、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 2、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 3、完整的计算机系统应包括D。 A、运算器、存储器、控制器 B、外部设备和主机 C、主机和实用程序 D、配套的硬件设备和软件系统 4、计算机存储数据的基本单位为A。 A、比特Bit B、字节Byte C、字组Word D、以上都不对 5、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 6、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 7、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 8、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 9、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 10、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 11、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 12、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 13、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 14、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 15、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 16、存放欲执行指令的寄存器是D。 A、MAE B、PC C、MDR D、IR 17、用以指定待执行指令所在地址的是C。
计算机组成原理第八章课后部分答案
8.1CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。 解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由 控制器和运算器. ALU：实现算逻运算 寄存器：存放操作数 CU ：发出各种操作命令序列的控制部件 中断系统：处理异常情况和特殊请求 8.2什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周 期：指取出并执行完一条指令所需的时间。 由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运行效率，即使在同步控制的机器中，不同指令的指令周期长 度都是不一致的，也就是说指令周期对于不同的指令来说不是一个 固定值。
8.3画出指令周期的流程图，分别说明图中每个子周期的作用。 解：
指令周期流程图 取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点 8.4设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。 （1）画出完成简洁寻址的取数指令“ LDA@”X（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。 （2）画出中断周期的数据流。解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。 下面采用单总线形式连接各部件，框图如下：
MAR PC Bus CU IR SP AC 线 址 地 MDR 1) 图： MDR→AC 2)中断周期流程图如 下：
SP-1→SP 8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行 性：包含同时性和并发性。同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在 相互重叠，就存在并行性。 粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。 细粒度并行是指在处理机的指令级和操作级的并行性。 8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个 更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件可以同时执行n 条指令的不同阶段，从而大大提高 CPU的吞吐率。 指令二级流水和四级流水示意图如下： (3)CPU 在什么条件、什么时候、以什么方式来响应中断
第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的； 数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。 两者主要区别见P1 表1.1。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。 分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。
3．数字计算机有那些主要应用？ （略） 4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。 存储程序：将解题的程序（指令序列）存放到存储器中； 程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。 单元地址：单元地址简称地址，在存储器中每个存储单
元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。 指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。 程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的 信息即为数据信息。 8．什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。
计算机组成原理 1．(45.75)10=(___________)16 2．若[X]补=1.0110，则[1/2X]补=___________。 3．若X补=1.1001，按舍入恒置1法舍去末位得__________。 4．运算器的核心部件是__________。 5．动态MOS存储器的刷新周期安排方式有____________、 _____________、_____________。 6．若地址码8位，按字节编址则访存空间可达___________，若地址码10位，则访存空间可达_____________，若地址码20位，则访存空间可达_____________。 7．CPU中用于控制的寄存器有_______________________、 __________________ 和_____________________三种；8．控制器的组成方式可分为______________________和微程序控制器两类。 9．按数据传送方式，外围接口可分为_________________和 __________________。 10．指令中的操作数一般可分为_______操作数和_______操作数。11．申请掌握使用总线的设备，被称为__________。 12．某CRT显示器，分辨率800列╳600行，如果工作在256色模式下，则至少需要_________字节的显示存储器。 选择题: 1、浮点加减中的对阶是（） A.将较小的一个阶码调整到与较大的一个阶码相同 B.将较大的一个阶码调整到与较小的一个阶码相同 C.将被加数的阶码调整到与加数的阶码相同 D.将加数的阶码调整到与被加数的阶码相同 2、下列哪一个属于检错纠码（） A. BCD码 B. ASCII码 C. 奇偶校验码 D. 8421码 3、指令格式可表示为（）和地址码的形态 A.指令码 B. 操作码 C.微指令 D. 寄存器码 4、在不同速度的设备之间传送数据( )
计算机组成原理第四章课后题参考答案
第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；
④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。
6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；
D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中
计算机组成原理第1章习题与答案 一、选择题 1．从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（）计算机。 A.并行 B.冯·诺依曼 C.智能 D.串行 2．冯·诺依曼机工作的基本方式的特点是（）。 A.多指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存贮器按内容选择地址 3．在下面描述的汇编语言基本概念中，不正确的表述是（）。 A.对程序员的训练要求来说，需要硬件知识 B.汇编语言对机器的依赖性高 C.用汇编语言编写程序的难度比高级语言小 D.汇编语言编写的程序执行速度比高级语言慢 4.（2009年考研题）冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 5．（2011年考研题）下列选项中，描述浮点数操作速度指标的是（）。 A.MIPS B.CPI C.IPC D.MFLOPS 6．（2012年考研题）基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其它时间忽略不计。若CPU速度提高50%，I/O速度不变，则基准程序A所耗费的时间是（）秒。 A.55 B.60 C.65 D.70 7．（2013年考研题）某计算机主频为1.2 GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。 该机的MIPS数是（）。 A.100 B.200 C.400 D.600
8．（2014年考研题）程序P在机器M上的执行时间是20s，编译优化后，P 执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）。 A.8.4秒 B.11.7秒 C.14秒 D.16.8秒 9．（2015年考研题）计算机硬件能够直接执行的是（）。 Ⅰ．机器语言程序Ⅱ．汇编语言程序Ⅲ．硬件描述语言程序 A.仅Ⅰ B.仅ⅠⅡ C.仅ⅠⅢ D.ⅠⅡⅢ 二、名词解释 1．吞吐量2．响应时间3．利用率 4．处理机字长5．总线宽度6．存储器容量 7．存储器带宽8．主频/时钟周期9．CPU执行时间 10．CPI 11．MIPS 12．FLOPS 三、简答题 1．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 2．冯·诺依曼计算机体系结构的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成？ 3．计算机系统分为哪几个层次？每层分别用软件还是硬件实现？
第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址
D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。 A.21 B.17 C.19 D.20 4.指令系统中采用不同寻址方式的目的主要是(C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
5.寄存器间接寻址方式中，操作数处在(B)。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_C_____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H
8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位
第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
第一章绪论习题及参考答案 一、判断题 1．微型计算机广阔的应用领域中，会计电算化属于科学计算应用方面。( ) 2．决定计算机计算精度的主要技术指标是计算机的字长。( ) 3．利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫做单片机。( ) 4．计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。（） 5．兼容性是计算机的一个重要性能，通常是指向上兼容，即旧型号计算机的软件可以不加修改地在新型号计算机上运行。系列机通常具有这种兼容性。（） 二、简答题 1．电子数字计算机与电子模拟计算机的主要区别是什么 2．简单描述计算机的发展过程和应用范围。 3．冯·诺依曼机的主要特点是什么 4．按照冯·诺依曼原理，现代计算机应具备哪些功能 5．如何理解软硬件之间的等价性 6．何谓绿色计算机对它有哪些要求 7．简单描述计算机的层次结构，说明各层次的主要特点。 8．计算机系统的主要技术指标有哪些 参考答案 一、判断题 1．错。会计电算化属于计算机数据处理方面的应用。 2．对。 3．错。计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫CPU。 4．错。“运算速度”指标的含义是指每秒钟能执行多少条指令。 5．错。兼容性包括数据和文件的兼容、程序兼容、系统兼容和设备兼容，微型计算机通常具有这种兼容性。 二、简答题 1．电子数字计算机的运算对象是离散的数字量，用数码进行运算，其运算结果也是离散的数字量；电子模拟计算机的运算对象是连续变化的物理量(如电流、电压等)，其运算结果也是连续变化的物理量。数字计算机的运算速度快，运算精度高。现代所说的计算机都是电子数字计算机。 2．从1946年世界上第一台数字电子计算机ENIAC研制成功至今，计算机的发展经历了4个时
第五章 一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。
若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫 做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。 二．选择题
计算机组成原理习题及答案54686
概论 一、选择题： １．1946年研制成功的第一台电子数字计算机称为＿B＿。A.EDVAC B.ENIAC C.EVNAC D.EINAC 2.完整的计算机系统应包括__D_____.A..运算器、存储器、控制器 B.外部设备和主机 C.主机和存储器 D.配套的硬件和软件设备 3.计算机系统中的存储器系统是指__D____.A.RAM存储器 B.ROM存储器 C.内存储器 D.内存储器和外存储器 4.至今为止,计算机中的所有信息仍以二进制方式表示的理由是_C_____. A..节约元件 B.运算速度快 C.物理器件性能所致 D.信息处理方便 5.计算机硬件能直接执行的只有_B___. A.符号语言 B.机器语言 C.机器语言和汇编语言 D.汇编语言 二、填空题: 1.计算机的硬件包括__运算器_._控制器_._存储器_._输入设备_._输出设备__. 2.在计算机术语中,将运算器和控制器合在一起称为_CPU__,而将_CPU__和存储器合在一起称为__主机__. 3.计算机的软件一般分为两大类:一类叫_系统__软件,一类叫_应用__软件,其中,数据库管理系统属于_系统_软件,计算机辅助教学软件属于__应用___软件. 4.计算机系统中的存储器分为_内存储器_和_外存储器_.在CPU执行程序时,必须将指令存放在_内存储器__中. 5.输入、输出设备以及辅助存储器统称为_外部设备___. 6.计算机存储器的最小单位为__位___,1KB容量的存储器能够存储_1024*8__个这样的单位. 7.在计算机系统中,多个系统部件之间信息传送的公共通路称为__总线___,就其所传送的信息的性质而言,在公共通路上传送的信息包括_数据__、__地址__和__控制___信息. 三、衡量计算机性能的基本指标有哪些？ 答：1.基本字长 2.数据通路宽度 3.运算速度：包括CPU时钟频率和数据传输率 4.存储器的容量：包括主存储器的容量和外存储器的容量 5.外围设备及其性能 6.系统软件配置运算方法和运算器 一、选择题: 1.在机器数中,__B____的零的表示形式是唯一的. A.原码 B.补码 C.反码 D.原码和反码 3.若某数X的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法__B__码. A.原 B.补 C.反 D.移 4.运算器虽有许多部件组成,但核心部分是__B____. A.数据总路线 B.算术逻辑运算单元 C.多路开关 D.通用寄存器 5.在定点二进制运算器中,减法运算一般通过__D_____来实现. A.原码运算的二进制减法器 B.补码运算的二进制减法器 C.补码运算的十进制加法器 D.补码运算的二进制加法器