共62页
产品名称Xilinx 篇
yyyy/mm/dd
日期
2001/09/15
日期深圳市华为技术有限公司
版权所有 不得复制
修订记录
内部公开请输入文档编号
FPGA 设计高级技巧
目 录
41
4.3 减少关键路径的逻辑级数.............................................404.2IF 语句和Case 语句揭开
逻辑级数未
变
速度更快
ＳＲＬ
VirtexII
Xilinx
篇
62
6.3.3 专有资源的利用................................................
616.3.2 Distributed RAM 代替通道计数器...................................616.3.1 Distributed RAM 代替BlockRAM ....................................616.3 如何降低芯片面积..................................................616.2.9 迂回策略为关键路径腾挪空间
进行位置约束.....................................
616.2.7 关键路径单独综合
.......................................
616.2.5 专有资源的利用................................................
616.2.4 基本设计技巧..................................................616.2.3 采用BUFGS ...................................................616.2.2 对线延时比较大的net
TIG 和Multi-Cycle-Path ...................
606.2 如何提高芯片速度..................................................
606.1 可能成为关键路径的电路.............................................606 综合运用..............................................................605.4 TimingAnalyzer 的作用...............................................595.3 FloorPlanner 的作用..................................................595.2 FPGA Editor 的作用..................................................595.1.3 正确看待map 之后的资源占用报告..................................585.1.2 布局布线策略
设计方案阶段对关键电路的处理.......................
585.1 布局布线..........................................................
585 如何使用后端工具.......................................................574.16 LFSR 加1计数器...................................................574.15 SRL 的使用.......................................................574.14 Block SelectRAM 的使用.............................................564.13 Distributed RAM 的使用.............................................554.12 高效利用IOB ......................................................544.11 利用LUT 四输入特点
减少扇出
巧妙地延时................................
49
4.7 组合逻辑和时序逻辑分离.............................................
474.6
流水线................................................464.5.4 综合工具与资源共享............................................464.5.3 子表达式共享..................................................454.5.2 loop 语句......................................................444.5.1 if 语句........................................................444.5 资源共享..........................................................434.4 合并if 语句
赋予关键路径最高优先级............................
内部公开请输入文档编号
FPGA
设计高级技巧
62
7 感谢 (62)
6.3.4 基本设计技巧..................................................表目录
33
表5 VirtexII 的DCM 分布表.................................................
27表4 VirtexII
乘法器速度表.......................................25表3 带奇偶校验位的Block RAM 配置表........................................24表2 VirtexII 的BlockRAM 分布表
顶部
上半部分
58
图65 15位基本型LFSR 计数器在VIRTEX 器件中的实现...........................
57图64 采用Distributed RAM 实现多路加1计数器..................................55图63 输入输出寄存器移入IOB 中............................................55图62 VirtexE IOB 结构示意图...............................................54图61 采用三态电路实现电路选择............................................54图60 多路选择..........................................................53图59 扇出较小..........................................................53图58 扇出较大..........................................................52图57 组合逻辑在前..............................................52图56 组合逻辑在后..............................................49图55 Mealy 状态机的基本结构...............................................49图54 采用流水线之后的电路结构............................................48图53 采用流水线之前电路结构..............................................46图52 资源共享后一个加法器................................................45图51 资源共享前4个加法器................................................45图50 资源共享后
2个加法器...............................................
42图48 critical 信号只经过一级逻辑............................................
42图47 critical 信号经过2级逻辑...............................................41图46 case 语句完成电路选择................................................40图45 if-else 完成多路选择..................................................39图44 并行加法电路.......................................................39图43 串行加法电路.......................................................39图42 超前进位..........................................................38图41 串行进位..........................................................37图40 No-read-on-write mode ................................................37图39 Write first mode ......................................................36图38 Read first mode ......................................................36图37 完整的单端口Block Select RAM .........................................35图36 门数增加但资源占用减少
FPGA
设计高级技巧
关键词速度与面积
压缩线延时
腾挪空间
摘 要
以速度和面积为主题
缩略语清单:ASIC
Configurable Logic Block DCI
Digital Clock Manager
DDR
Delay-Locked Loop FPGA
General Routing Matrix
IOB
Linear Feedbak Shift Register
LUT
Sum of Product SRL
Custom Constraints File 参考资料清单:
内部公开请输入文档编号
FPGA 设计高级技巧
时钟资源
1 前言
随着HDL 具的推广
极大地提高了工作效率有利就有弊电路实现形式
工程师在用HDL 语言描述电路时
或者非常模糊
映射到芯片中又会是什么样子
遇到问题
容量更大的FPGA 器件
更为要命的是
更不了解与器件结构紧密相关的设计技
巧工具不行
导致问题迟迟不能解决
导致开发成本急剧上升我们的设计规模越来越庞大
几百万门的电路屡见不鲜我
们所采用的器件工艺越来越先进
而在对待深亚微米的器件上
要更多地关注以前很少关注的线延时
ASIC 设计
以后也会如此
此时
设计技巧上有所提高
而且
从节约公司成本角度出发本文从澄清一些错误认识开始
以速度
和面积为主题
本文对读者的技能基本要求是如加法器
RAM 等
熟悉基本的同步电路设计方法
对FPGA 的结构有所了解2 综合工具与代码风格
硬件描述语言和综合工具的产生
然而
一种不好的现象也在逐步蔓延
只关注功能是否实现
该清楚综合出来是什么样子， 了解硬件结构，
很少考虑电路到底是如何实现的如速度
如果将设计看成是一个化学变化我们所掌握的背景知识才是参加化学反应的分子
因此不能完全指望工具只有我们才是决定设计成败的关键
一般包括如下两个过程
前者是把行为级的描述通过一定的算法转化成门级的描述
与用户约束无关
通过算法映射到相应的工艺库中的器件上是映射到厂商的Gate 库中是映射到FPGA器件的单元结构中
当设计代码的的风格不一样时
对ASIC来说器件库一般也是Gate?ò??2???àí?aCode Style 对FPGA设计的重要性
如下的16选1MUXè?case语句
后者使用BUFT的描述
图2 使用内部三态线描述的Mux
2.2不同综合工具的性能
不同综合工具的针对目标不一致和各综合工具的不同性能
目前Ｄｅｓｉｇｎ ＣｏｍｐｉｌｅｒＦＣ２
Ｌｅｏｎａｒｄｏ
其中DC主要是用于ASIC的综合工具其中
Leonardo 是做FPGA 综合工具的先驱Ｓｙｎｐｌｉｃｉｔｙ公司出品
但无论哪家综合工具都必须紧密结合各FPGA厂家的FPGA结构从目前来看优选Synplify 或Leonardo 综合工具
到目前为止如Virtex 系列的进位链
目前是这样因为综合工具一直在升级因此无法得到更好的性能则可综合出来
Synplicity公司的综合工具比较优秀一点
不过价格太贵
导致设计性能变差
若想得到更好的性能但这种基于FPGA器件的代
码设计FPGA设计与ASIC设计的兼容性
因此要采取恰当的风格对FPGA设计而言
1. 资源共享的应用限制在同一个module里综合工具才能最大限度地发挥其资源共享综合作用
这样
3. Critical path所在的module与其它module分别综合
对其它module采用面积优先的综合策略
4. 尽可能Register所有的Output???ó??ê?±è??·?±?
?a??×?o?·?3￡óDà??ù?è??ó?μ???μ?
??ì?′óD?
6. 一个module尽量只有一个时钟
更多的代码风格verilog代码书写规范
3 FPGA器件结构
许多工程师在做设计时不关心自己的电路是怎么实现的
并且认为至于它是如何实现的这实际是轻实现其结果是在我们的设计中人为地制造了一大堆第一个设计有
20~30μ±è?è?1?′ó?ò?úò?????ê?è???μ?
?·?3????DD??ì?
?ò???ú?°??ìáμ????ò1¤??±?éíò22?ò??¨·?3￡???ü??ò??????′?ü?1óDó??ˉμ?óàμ??e?êìa×ü?á??à′???à
?ú?a???é????á??a?ò??μ?éè??ê?è?o?êμ??μ?
è?????á′IOB中的register等如果
没有如修改代码或者
是一个非常行之有效的手段
只有工具与大脑完美结合
主要目的是想让读者知道了解FPGA器件结构对做好FPGA设计有多么重要可参见
一书
3.1器件结构对Coding Style的影响
3.1.1 FPGA结构
Altera 的FPGA一般的结构都是由一些CLB 的宏单元组成LUT时序单元
如Altera 的FPGA和Xilinx的FPGA都采用4输入的查找表
Component的延时是固定的我们知道
对FPGAè?à?ó?á??àéù??μ?2é?ò±í???óê±?ò·′ó3?úCLB与CLB的互连上
就需要越长的互连线
在FPGA中如进位链等目的是减少对CLB数目的使用
如Virtex 系列中但不占用LUT的资源可以用来实现快速进位的加法器或宽输入的函数
因此就应该考虑如何更好地利用FPGA器件中的这些特点
或标准单元其线延时不象FPGA那样因此
深亚微米级时
但更多的是与门因此
3.1.3 Coding Style的对比
由于器件结构的不同针对ASIC和FPGA
FPGA器件的设计性能很大程度依赖于Coding ??Gate Array或shandard celléè??ò22?±?
òa?óoü??μ?Coding 技术６６Ｍ 就很
容易实现我们很少看见几十层逻辑级的设计８ 级逻辑级一般只能实现
到50M左右因此要达到高速和好的性能则需要好的代码风格和好的设计策
略
那就是提到Code Style 时往往忽略了对器件结构的了解
对FPGA而言
是以减少LUT的个数为主要手段不一定能提高速度和降低面积
注意门数和面积不一定成正比
至于为什么自然会明白
可提供如下功能
提供更高密度的FPGA资源ｘｃ２ｖ４０ｘｃ２ｖ１００００最高支持420M内部时钟频率和840Mb/s 的I/O
支持19 种 single-ended 标准的IO 和 9种差分IO 标准VirtexII 具有XCITE 功能
ＩＯＢ中集成了DDR 寄存器支持可编程的
sink current
在RAM上 对外RAM接口性能提高
400M b/s DDR-SDRAM 接口
400Mb/s FCRAM 接口
333Mb/sQDR-SRAM 接口600Mb/s Sigma RAM 接口567????á?ò?íùDLL 功能
１６个全局时钟
8
.15um 技术
3.3 结构概述
VirtexII 器件结构示意图如下
3 VirtexII 结构示意图
VirtexII 器件在结构上与Virtex 和VirtexE 是相似的但增加了
一个专有乘法器结构
在IOB 和CLB 中也有点不同
3.3.1 CLB
VirtexII 的CLB 与Virtex Family 和VirtexE Family 结构有点不一样在结构的安排上
如下示意图
Xilinx
篇
图4 VirtexII 的CLB结构示意图
与以往不同的是４个Slice 按照如上图的阵列排布
GRM在CLB中
保证4个slice 之间快速的互联
每列两个slice μ?á?áD12ó?ò???ò???á′
3.3.2 Slice
Slice基本元件包括Ｇ函数ＦＦＸ
一般用做D
触发器另外Slice中还集成了carry logic
multiplexers
等元件
高
性
能
电
路
图5 SLICE结构示意图
内部公开
请输入文档编号FPGA
设计高级技巧
值得大家注意的是由于设计者没有注意利用Slice中的一些高速特性或者FPGA资源实际利用率不高
图6 VirtexII 的Slice 结构图
VirtexII 的Slice 增加了不少的结构
3.3.3 LUT
每个Slice 包含两个4输入的LUT
4000系列的功能也就是当做组合逻辑电路
这两个功能在随后的章节会详细介绍
它的4个输入G1F函数Ｆ４
通过对RAM中各存储单元进行配置４输入任意组合逻辑这本身就是它原来的特点
也可配置成双端口RAM1与此有关详情参见本章部分
要提醒大家注意的是不管你是几输入的函数
还可参见本章补充说明部分
ＳＲＬ
从而大大节省线延时和面积
如下图所示CLB的4个Slice的的SRL16移位输出可串成一个大的移位链
LUT的MC15就是移位的输出
作为F函数移存器的shiftin
图7 SRL的移位链
在使用SRL时请注意一个Shift Registers LUT只能有一个数据输出和一个数据输入
VirtexII 的Slice 增加了MUXF7
MUXF5F的输出
可在一个CLB中实现4选一的MUX
MUXFX MUXF7ê?è??aFXINA输出为FX F7或F8要看Slice 具体位置
用于MUX相邻两个Slice 的MUXF5的输出Ｘ１Ｙ０两个Slice 的MUXFX可例化成MUXF6两个Slice
?′?é?úò???CLB中实现8选1的MUX
MUXF7òò′????üê?X0Y1 这个Slice 的MUXFX可例化成MUXF7êμ??′óóú8选1的MUX
般工具无法直接利用该功能但通过F7可在一个CLB 中的4个
Slice 实现一个16选1 的MUX
用于MUX 相邻两个Slice 的F7通过MUXF8实现更宽的函数ＭＵＸＦ５
ＦＦ
F F 图8 VirtexII 的MUXFX 连接图
3.3.6 Carry Logic 和Arithmetic Logic Gates
Arithmetic Logic Gates 包括一个XOR 和一个MULTIAND VirtexII 的Slice 结
构图
与基本Slice 中的进位链结构一样
数据流从下往上
进位链结构如下图所示
图9 进位链结构示意图
下图是一个采用进位链实现3bit全加器示意图
图10 使用进位链实现加法器
采用进位链如下图所示
图11 使用进位链级联实现高速宽函数运算
由于乘法器可看成累加器使用专有进位链还可实现乘法器
与以往的器件不同的是如下图所示
图12 VirtexII 的两个独立进位链
注意
3.3.7 SOP
VirtexII 的每个Slice 中有一个OR 用于把Slice 中的进位链在水平方向上级联起来灵活的SOP链
编号： 版本：V0.2 页数：共页 密级：SERDES FPGA设计手册
更改记录 版本拟制/ 更改 审核批准生效日期更改内容 V0.1 兜福2013.7.19 创建文档 V0.2 兜福2013.9.11 添加补充了OSERDES部分，未完待续； 注：作者兜福邮箱：zouxingyu705@https://www.doczj.com/doc/629467959.html,，多多交流，共同进步。
目录 SERDES FPGA设计手册 (1) 目录 (2) 1目的 (5) 2范围 (5) 3术语 (5) 4SERDES基础知识 (5) 5SERDES应用指南 (5) 5.1ISERDES (5) 5.1.1ISERDES基元 (5) 5.1.2ISERDES基元的时钟解决方案 (9) 5.2OSERDES (10) 5.2.1OSERDES组成功能模块 (10) 5.2.2OSERDES基元 (12) 5.2.3OSERDES基元的时钟解决方案 (13) 6SERDES应用指南 (14) 6.1ISERDES设计 (14) 6.1.1单个ISERDES单元设计(SDR) (14) 6.1.1.1ISERDES配置参数 (14) 6.1.1.2设计思想 (17) 6.1.1.3仿真结果 (17) 6.1.1.4ISERDES数据时序 (18) 6.1.1.4.1ISERDES输入数据时序 (18) 6.1.1.4.1ISERDES输出数据时序 (19) 6.1.2单个ISERDES单元设计(DDR) (20) 6.1.2.1ISERDES配置参数 (20) 6.1.2.2设计思想 (20) 6.1.2.3仿真结果 (20) 6.1.3ISERDES宽度扩展 (20)
FPGA设计流程指南 前言 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： ●在于规范整个设计流程，实现开发的合理性、一致性、高效性。 ●形成风格良好和完整的文档。 ●实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 ●便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主，所以下面的例子也以Altera为例，工具组合为modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法对于其他厂家和工具也是基本适用的。
目录 1. 基于HDL的FPGA设计流程概述 (1) 1.1 设计流程图 (1) 1.2 关键步骤的实现 (2) 1.2.1 功能仿真 (2) 1.2.2 逻辑综合 (2) 1.2.3 前仿真 (3) 1.2.4 布局布线 (3) 1.2.5 后仿真（时序仿真） (4) 2. Verilog HDL设计 (4) 2.1 编程风格（Coding Style）要求 (4) 2.1.1 文件 (4) 2.1.2 大小写 (5) 2.1.3 标识符 (5) 2.1.4 参数化设计 (5) 2.1.5 空行和空格 (5) 2.1.6 对齐和缩进 (5) 2.1.7 注释 (5) 2.1.8 参考C语言的资料 (5) 2.1.9 可视化设计方法 (6) 2.2 可综合设计 (6) 2.3 设计目录 (6) 3. 逻辑仿真 (6) 3.1 测试程序（test bench） (7) 3.2 使用预编译库 (7) 4. 逻辑综合 (8) 4.1 逻辑综合的一些原则 (8) 4.1.1 关于LeonardoSpectrum (8) 4.1.1 大规模设计的综合 (8) 4.1.3 必须重视工具产生的警告信息 (8) 4.2 调用模块的黑盒子（Black box）方法 (8) 参考 (10) 修订纪录 (10)
2 Quartus II软件的使用、开发板的使用 本章将通过3个完整的例子，一步一步的手把手的方式完成设计。完成这3个设计，并得到正确的结果，将会快速、有效的掌握在Altera QuartusII软件环境下进行FPGA设计与开发的方法、流程，并熟悉开发板的使用。 2.1 原理图方式设计3-8译码器 一、设计目的 1、通过设计一个3-8译码器，掌握祝组合逻辑电路设计的方法。 2、初步了解QuartusII采用原理图方式进行设计的流程。 3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。 二、设计原理 三、设计内容 四、设计步骤 1、建立工程文件 1）双击桌面上的Quartus II的图标运行此软件。
开始界面 2）选择File下拉菜单中的New Project Wizard，新建一个工程。如图所 示。 新建工程向导
3）点击图中的next进入工作目录。 新建工程对话框 4）第一个输入框为工程目录输入框，用来指定工程存放路径，建议可根据自己需要更改路径，若直接使用默认路径，可能造成默认目录下存放多个工程文件影响自己的设计，本步骤结束后系统会有提示（当然你可不必理会，不会出现错误的）。第二个输入框为工程名称输入框。第三个输入框为顶层实体名称输入框，一般情况下保证工程名称与顶层实体名称相同。设定完成后点击next。
指定工程路径、名称 5）设计中需要包含的其它设计文件，在此对话框中不做任何修改，直接点 击next。 工程所需其它文件对话框
6）在弹出的对话框中进行器件的选择。在Device Family框中选用Cyclone II，然后在Available device框中选择EP2C35F484C8,点击next进入下一步。 器件选择界面 7）下面的对话框提示可以勾选其它的第三方EDA设计、仿真的工具，暂时不作任何选择，在对话框中按默认选项，点击next。
华为FPGA 加速云服务器用户指南
目录 1简介 (1) 2购买FPGA 加速云服务器 (3) 3使用前准备 (4) 3.1绑定弹性IP. (4) 3.2下载开发套件 (4) 3.3安装和配置fisclient 工具 (4) 4FPGA 开发和应用运行 (5) A 修订记录 (6)
1简介 概述 FPGA加速云服务器（FPGA Accelerated Cloud Server, FACS）提供FPGA开发和使用的 工具及环境，让您可以更加方便地开发FPGA加速器和部署基于FPGA加速的业务，为 您提供易用、经济、敏捷和安全的FPGA云服务。FPGA加速型弹性云服务器包括两 类： l 高性能架构 基于DPDK的高性能交互框架，支持流计算模型，支持数据流并发，主要用于RTL 开发场景，满足用户高带宽低时延的要求。 l 通用型架构 基于SDAccel的通用型交互框架，支持块计算模块，支持Xilinx SGDMA数据传输 框架，主要用于高级语言开发或已有算法移植，满足用户快速上线的需求。 说明 FPGA加速云服务器当前处于公测阶段。 使用场景 使用FPGA加速云服务器提供硬件开发套件（HDK）和应用开发套件（SDK），可以进 行AEI（Accelerated Engine Image）的开发和应用。 FPGA加速云服务器提供现场可编程门阵列（FPGA）及较高的计算性能配置的实例， 可以适用于并行计算要求较高的应用，例如机器学习、搜索引擎、人工智能等场景。 基本概念 l 硬件开发套件（HDK）：HDK包括加速器示例、编码环境、仿真平台、自动化编译工具、代码加密和调试工具包等必备工具。 l 应用开发套件（SDK）：SDK包括应用示例、硬件抽象接口、加速器抽象接口、加速器驱动和runtime、版本管理工具等必备工具。 l 加速引擎镜像（AEI）：用户采用华为云平台开发出来的加速实例。 l 现场可编程门阵列（FPGA）：一种门级可编程的器件，通过硬件描述语言（Verilog或VHDL）所完成的电路设计，经过综合与布局，实现复杂的组合或者时 序逻辑功能。 l 镜像：弹性云服务镜像。
16、那种排序方法最快? （华为面试题） 20、用C语言写一个递归算法求N！；（华为面试题） 21、给一个C的函数，关于字符串和数组，找出错误；（华为面试题） 22、防火墙是怎么实现的？（华为面试题） 23、你对哪方面编程熟悉？（华为面试题） 共同的注意点 1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白； 2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。 3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前把该看的书看看。 4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或责骂公司。 5.面试时要take it easy，对越是自己钟情的公司越要这样。 IC设计基础（流程、工艺、版图、器件） 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 2、FPGA和ASIC的概念，他们的区别。（未知）答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？（仕兰微面试题目） 23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微面试题目） 30、寄生效应在ic设计中怎样加以克服和利用。（未知） _________________________________________ 单片机、MCU、计算机原理 目） 4、PCI总线的含义是什么？PCI总线的主要特点是什么？（仕兰微面试题目） 5、中断的概念？简述中断的过程。（仕兰微面试题目） 6、如单片机中断几个/类型，编中断程序注意什么问题；（未知） 9、What is PC Chipset? （扬智电子笔试） 芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、
FPGA基本设计流程 首先建立工作库目录，以便设计工程项目的存储。注意不要将文件夹 1 建立工作库文件夹和编辑设计文件 1.1 新建一个文件夹（注意文件夹不能用中文，也不要用数字） 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。在建立了文件夹后就可以将设计文件通过Quartus II的文本编辑器编辑并存盘，这里新建文件夹在E盘中，取名为 jsq，则其路径是e:\jsq。步骤如下： 1.2 源程序输入 打开计算机桌面上图表，选择菜单File→New，出现如图1所示见面，在New窗口Device Design Files中选择编译文件的语言类型，这里选择VHDL File,选好后用鼠标左键点击OK，出现源程序输入窗口如图2所示（以十进制为例）。 图1 选择编译文件的语言类型
图2 源程序输入窗口 源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT (CLK,RST,EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END CNT10; ARCHITECTURE behav OF CNT10 IS BEGIN PROCESS(CLK, RST, EN) VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST = '1' THEN CQI := (OTHERS =>'0') ; --计数器异步复位 ELSIF CLK'EVENT AND CLK='1' THEN --检测时钟上升沿 IF EN = '1' THEN --检测是否允许计数（同步使能） IF CQI < 9 THEN CQI := CQI + 1; --允许计数, 检测是否小于9 ELSE CQI := (OTHERS =>'0'); --大于9，计数值清零 END IF; END IF; END IF; IF CQI = 9 THEN COUT <= '1'; --计数大于9，输出进位信号 ELSE COUT <= '0'; END IF;
共62页 产品名称Xilinx 篇 yyyy/mm/dd 日期 2001/09/15 日期深圳市华为技术有限公司 版权所有 不得复制
修订记录 内部公开请输入文档编号 FPGA 设计高级技巧
目 录 41 4.3 减少关键路径的逻辑级数.............................................404.2IF 语句和Case 语句揭开 逻辑级数未 变 速度更快 ＳＲＬ VirtexII Xilinx 篇
62 6.3.3 专有资源的利用................................................ 616.3.2 Distributed RAM 代替通道计数器...................................616.3.1 Distributed RAM 代替BlockRAM ....................................616.3 如何降低芯片面积..................................................616.2.9 迂回策略为关键路径腾挪空间 进行位置约束..................................... 616.2.7 关键路径单独综合 ....................................... 616.2.5 专有资源的利用................................................ 616.2.4 基本设计技巧..................................................616.2.3 采用BUFGS ...................................................616.2.2 对线延时比较大的net TIG 和Multi-Cycle-Path ................... 606.2 如何提高芯片速度.................................................. 606.1 可能成为关键路径的电路.............................................606 综合运用..............................................................605.4 TimingAnalyzer 的作用...............................................595.3 FloorPlanner 的作用..................................................595.2 FPGA Editor 的作用..................................................595.1.3 正确看待map 之后的资源占用报告..................................585.1.2 布局布线策略 设计方案阶段对关键电路的处理....................... 585.1 布局布线.......................................................... 585 如何使用后端工具.......................................................574.16 LFSR 加1计数器...................................................574.15 SRL 的使用.......................................................574.14 Block SelectRAM 的使用.............................................564.13 Distributed RAM 的使用.............................................554.12 高效利用IOB ......................................................544.11 利用LUT 四输入特点 减少扇出 巧妙地延时................................ 49 4.7 组合逻辑和时序逻辑分离............................................. 474.6 流水线................................................464.5.4 综合工具与资源共享............................................464.5.3 子表达式共享..................................................454.5.2 loop 语句......................................................444.5.1 if 语句........................................................444.5 资源共享..........................................................434.4 合并if 语句 赋予关键路径最高优先级............................ 内部公开请输入文档编号 FPGA 设计高级技巧
2007年，以2年的工作经验去一家小公司去面试。当时笔试完，对方对我很认可。但当时他说：“我需要招一个，在大公司待过的，最好知道硬件开发流程和规范的。虽然你题答得不错，但是我们需要一个有丰富经验的，最好在华为待过的。” 当时，我就在想“华为的规范和流程是啥样的”。后来我去了华为，我把能想到的华为硬件开发的几个不一样的点，跟大家分享一下。 NO.1 文档，评审，设计 当时刚入职时，三个人做一个电路板。虽然电路复杂一些，还是有一些人力过剩的。所以，我就被安排去写一个PCI转UART的逻辑。 我当时是新员工，也急于表现自己，利用周末的时间，估计用了一周的时间，就写完代码，开始仿真了。我以为我的导师兼主管会表扬一下，结果没有，他说：“你为什么没有召集大家讨论？然后再写方案，评审？然后再动手写代码？”我当时是不理解的，觉得我一个人就搞定的事情，为啥要这样劳师动众？ 后来反思过后发现了以下问题： 第一、从主管的角度，不知道新员工的个人能力，你能把做的事情讲清楚了，他才放心。第二、从公司的角度，有一套流程来保证项目的交付。那么则不再太依赖某个人的个人能力，任何一个人的离职，都不会影响项目的交付。这也是华为最了不起的地方，把复杂的项目拆得非常细碎，这样不需要特别牛的人来交付项目。这是为什么华为的工程师的收入是思科的N分之一。 第三、从效果角度，毕竟一个人的想法是有限的，把想法文档化的过程，就是整理思路的过程；讨论的过程，就是收集你自己没有想到的过程。正式的评审，是大家达成意见的过程。提前讨论，让相关的人都参与到你的设计中，总比你设计完了，被别人指出一个致命的问题要强得多。 就是因为华为把一项工作拆散了，所以沟通，文档，评审，讨论，变得非常重要。这个工作模式的缺点，也是显而易见，沟通成本高，工作效率低。 NO.2 硬件领域的人员构成 在华为内部里面，人员角色非常多。硬件的人是对产品开发阶段，端到端负责的。做单板硬件工程师，可以涉猎最多的领域，同时也是工作内容最杂，接触人最多，扯皮的最多的工种。 但是也因为有人专门负责画PCB、EMC、电源、逻辑，原本硬件工程师应该做的领域。那么硬件工程师就武功尽废，变成“连连线”。 其实不然，正是由于每个人都是一个小的领域，没有人统领，所以一个好的硬件经理的作用非常的重要，是贯穿所有领域和全部流程的关键角色。正如原来华为内部论坛上有一个人比喻的，硬件工程师更像是处理器里面的“Cache”，是所有环节的中转站。大公司把人的分工分的这么细，也是防止某一拨掌握了太多公司的核心技术，出去单搞了。 NO.3 华为的流程
华为f p g a设计流程指 南 文件编码（008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256）
FPGA设计流程指南 前言 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程。
由于目前所用到的FPGA器件以Altera的为主，所以下面的例子也以Altera为例，工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法对于其他厂家和工具也是基本适用的。 V
目录 1. 基于HDL的FPGA设计流程概述 (1) 设计流程图 (1) 关键步骤的实现 (2) 功能仿真 (2) 逻辑综合 (2) 前仿真 (3) 布局布线 (3) 后仿真（时序仿真） (4) 2. Verilog HDL设计 (4) 编程风格（Coding Style）要求 (4) 文件 (4) 大小写 (5) 标识符 (5) 参数化设计 (5)
空行和空格 (5) 对齐和缩进 (5) 注释 (5) 参考C语言的资料 (5) 可视化设计方法 (6) 可综合设计 (6) 设计目录 (6) 3. 逻辑仿真 (6) 测试程序（test bench） (7) 使用预编译库 (7) 4. 逻辑综合 (8) 逻辑综合的一些原则 (8) 关于LeonardoSpectrum (8) 大规模设计的综合 (8) 必须重视工具产生的警告信息 (8)
FPGA的设计开发流程主要包括以下步骤：设计输入（ Design Entry ）、仿真验证（ Verification ）、综合（ Synthesis ）及布局布线（ Place & Route）和比特流生成。 在简单的 FPGA 设计中，设计输入就是使用硬件描述语言编写 RTL 的过程，虽然还有一些基于状态图、真值表、流程图、方框图的设计输入方法，现在基本已经被淘汰。硬件描述语言最重要的是 Verilog / SystemVerilog，其次是VHDL 。目前基于 VHDL 的设计越来越少。 SystemVerilog 是 VHDL 和 Verilog 合并后产生的新语言，是它们的继承和发展。对于初学者，学习 SystemVerilog 就够了。设计输入编辑工具有很多， ModelSim 、Visual HDL 、 ActiveHDL 、ISE 、Quartus II 都有针对 HDL 的编辑工具，也有些人使用支持 Verilog 语法高亮的 UltraEdit 。 ActiveHDL 提供 HDL 语法高亮显示、自动产生文本结构、自动格式化文本等非常有益的文本编辑浏览特性，在国内很受欢迎。对于设计输入，核心的问题是有三个：（1）熟练使用 HDL 语言（2）准确的把握要完成的设计功能及其性能指标；（3）充分理解常见的设计思想，保证设计功能和性能指标的恰当表达。 基于HDL的设计输入的缺点是效率低下，不能满足复杂设计快速实现的要求，其优点是与电路结构紧密联系，能够清晰的表达跨时终域、延迟、逻辑工程和比特存储功能。近年来，基于 C / SystemC 语言的算法综合和系统级综合技术发展迅速。用户只需使用 C / SystemC 描述目标设计，工具就能够自动完成 C / SystemC 描述到 RTL 描述的综合。这种新技术在航空、航天、军工等领域广泛使用，主要用于运算加速。目前比较成功的 C / SystemC 描述到 RTL 描述的综合的软件有 CoDeveloper ( Impulse C )、 Catapult C 等。我们也在研发一种称作 ESLFlex 的国产综合软件。 ESLFlex 与 CoDeveloper ( Impulse C )、Catapult C 等的区别是： ESLFlex 是一种系统级综合工具，在系统级综合领域有一些独特的创新，从SystemC 非定时模型得到异构多核SoC ，而CoDeveloper ( Impulse C )、Catapult C 是算法综合工具，综合的结果是一个算法加速IP。 设计输入的另外一个重要技能是学会使用 FPGA 厂商提供的设计库，里面有大量可根据应用定制的专门单元，如 FIFO 、SRAM 、差分IO 、 DLL 等。 仿真验证是 FPGA 开发的第二个步骤，目的是验证所编写的 HDL 或者高层次综合得到的 HDL 的功能正确性，即是否与预定的功能相符。这时需要使用SystemVerilog 或者 SystemC 编写 Testbench，以产生 RTL 设计的激励，并对RTL 的输出进行分析。简单的设计使用 SystemVerilog 编写 Testbench 即可，对于复杂的设计以及软硬件结合的设计，使用 SystemC 更加方便。验证的最基本方法是仿真。仿真包括功能仿真和时序仿真。其中，功能仿真在布局布线之前，检查设计输入的正确性；时序仿真在布局布线之后，主要检查时序的收敛性，综合结果与功能仿真的不一致性。常见的仿真工具有 ModelSim 、 ActiveHDL 等。仿真工具都支持 SystemVerilog 、 SystemC 和 VHDL ，也支持这些语言混合在一起的设计。对于一些小的设计，主要是肉眼观察仿真结果是否与预期相符，对于一个复杂的大设计，要首先验证每一个子模块的功能正确性，对于整个大设计，
集成电路技术十年发展 2012-11-27 17:06:17 清华大学教授、微电子学研究所所长魏少军 一、总体情况 集成电路产业是关系国民经济和社会发展全局的基础性、先导性和战略性产业，是电子信息产业的核心，是关系到国家经济社会安全、国防建设极其重要的基础产业。 集成电路产业的竞争力已经成为衡量国家间经济和信息产业可持续发展水平的重要标志，是世界各先进技术国抢占经济科技制高点、提升综合国力的重要领域。 新世纪以来，我国的集成电路科技与产业在国务院国发2000（18号）文件和各级地方政府的持续支持下，获得了长足进步，取得了一系列重要成果： （一）集成电路产业链格局日渐完善 中国集成电路产业结构逐步由小而全的综合制造模式逐步走向设计、制造、封装测试三业并举，各自相对独立发展的格局。目前，中国集成电路产业已经形成了集 成电路设计、芯片制造、封装测试及支撑配套业共同发展的较为完善的产业链格局。 （二）集成电路设计产业群聚效应日益凸现 以上海为中心的长江三角洲地区、以北京为中心的环渤海地区以及以深圳为中 心的珠江三角洲地区已经成为国内集成电路产业集中分布的区域。全国集成电路设计、 制造和封装产业90%以上的销售收入集中于以上三个地区。其中，包括上海、江苏和浙江的长江三角洲地区是国内最主要的集成电路制造基地，在国内集成电路产业中占有重要 地位 （三）集成电路设计技术水平显着提高
国内集成电路设计企业的技术开发实力也有显着的提高，已经取得多项掌握核心技术的研发成果。2000年以来，“申威”高性能CPU、“龙芯”和“众志”桌面计算机用CPU、苏州国芯C*Core和杭州中天CK-Core嵌入式CPUIP核、智能卡集成电路芯片、第二代居民身份证专用芯片、自主高清电视（HDTV）标准和自主音视频标准AVS芯片、华为网络通讯交换装备核心系统芯片、大唐电信COMIPTM和展讯移动通信终端SoC、超大规模集成电路制造工艺、智能卡芯片专用工艺及高压特色工艺等技术和产品都取得了重要成果，大部分成果取得了产品化和产业化的重大进展，并获得国家科技进步奖励。 （四）人才培养和引进开始显现成果 集成电路是知识密集型的高技术产业，其持续、快速、健康的发展需要大量高水平的人才。但是，人才匮乏，人员流失严重却一直是困扰我国集成电路科技和产业发展的主要问题之一。为扭转这一局面，加大集成电路专业人才的培养力度，2003年国务院科教领导小组批准实施国家科技重大专项——集成电路与软件重大专项，并实施了“国家集成电路人才培养基地”计划。随后教育部、科技部批准建设国家集成电路人才培养基地。 二、集成电路设计 集成电路设计业是包括中国在内的全球整个集成电路产业中最为活跃的部分。集成电路设计企业在新兴产品的开发上扮演着关键作用。在中央处理器（CPU）、数字信号处理器（DSP）、半导体存储器、可编程逻辑阵列（FPGA）、专用集成电路（ASIC）和系统芯片（SoC）等主流产品领域，都可以发现集成电路设计企业的身影。在过去的十年间，我国集成电路设计业在CPU、智能卡专用芯片、3G通信芯片、数字电视芯片、第二代居民身份证芯片等领域取得了令人瞩目的成果。 （一）自主知识产权CPU CPU被誉为电子信息产品的心脏，是集成电路产品的制高点。十年间，我国在超级计算机用高性能CPU、桌面计算机/服务器CPU和嵌入式CPU领域取得了一系列重要突破，部分产品达到国际领先水平，极大地提高了我国在CPU领域的科技水平和支撑电子信息产业发展的能力。
华为FPGA设计流程指南 前言 本部门所承担的FPGA设计任务要紧是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： ●在于规范整个设计流程，实现开发的合理性、一致性、高 效性。 ●形成风格良好和完整的文档。 ●实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利 移植。 ●便于新职员快速把握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主，因此下面的例子也以Altera为例，工具组合为modelsim +
LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法关于其他厂家和工具也是差不多适用的。
目录 1. 基于HDL的FPGA设计流程概述 (1) 1.1 设计流程图 (1) 1.2 关键步骤的实现 (2) 1.2.1 功能仿真 (2) 1.2.2 逻辑综合 (2) 1.2.3 前仿真 (3) 1.2.4 布局布线 (3) 1.2.5 后仿真（时序仿真） (4) 2. Verilog HDL设计 (4) 2.1 编程风格（Coding Style）要求 (4) 2.1.1 文件 (4) 2.1.2 大小写 (5) 2.1.3 标识符 (5) 2.1.4 参数化设计 (5) 2.1.5 空行和空格 (5) 2.1.6 对齐和缩进 (5) 2.1.7 注释 (5) 2.1.8 参考C语言的资料 (5) 2.1.9 可视化设计方法 (6) 2.2 可综合设计 (6)
2.3 设计名目 (6) 3. 逻辑仿真 (6) 3.1 测试程序（test bench） (7) 3.2 使用预编译库 (7) 4. 逻辑综合 (8) 4.1 逻辑综合的一些原则 (8) 4.1.1 关于LeonardoSpectrum (8) 4.1.1 大规模设计的综合 (8) 4.1.3 必须重视工具产生的警告信息 (8) 4.2 调用模块的黑盒子（Black box）方法 (8) 参考 (10) 修订纪录 (10)
FPGA设计流程指南模板 1
FPGA设计流程指南 前言 本部门所承担的FPGA设计任务主要是两方面的作用: 系统的原型实现和ASIC的原型验证。编写本流程的目的是: ●在于规范整个设计流程, 实现开发的合理性、一致性、高 效性。 ●形成风格良好和完整的文档。 ●实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移 植。 ●便于新员工快速掌握本部门FPGA的设计流程。 由于当前所用到的FPGA器件以Altera的为主, 因此下面的例子也以Altera为例, 工具组合为modelsim + LeonardoSpectrum/FPGACompilerII + Quartus, 但原则和方法对于其它厂家和工具也是基本适用的。 2
3
目录 1. 基于HDL的FPGA设计流程概述 (1) 1.1 设计流程图 (1) 1.2 关键步骤的实现 (2) 1.2.1 功能仿真 (2) 1.2.2 逻辑综合 (2) 1.2.3 前仿真 (3) 1.2.4 布局布线 (3) 1.2.5 后仿真( 时序仿真) (4) 2. Verilog HDL设计 (4) 2.1 编程风格( Coding Style) 要求 (4) 2.1.1 文件 (4) 2.1.2 大小写 (5) 2.1.3 标识符 (5) 2.1.4 参数化设计 (5) 2.1.5 空行和空格 (5) 2.1.6 对齐和缩进 (5) 2.1.7 注释 (5) 2.1.8 参考C语言的资料 (5) 2.1.9 可视化设计方法 (6) 2.2 可综合设计 (6) 4
2.3 设计目录 (6) 3. 逻辑仿真 (6) 3.1 测试程序( test bench) (7) 3.2 使用预编译库 (7) 4. 逻辑综合 (8) 4.1 逻辑综合的一些原则 (8) 4.1.1 关于LeonardoSpectrum (8) 4.1.1 大规模设计的综合 (8) 4.1.3 必须重视工具产生的警告信息 (8) 4.2 调用模块的黑盒子( Black box) 方法 (8) 参考 (10) 修订纪录 (10) 5
深圳市华为技术有限公司 研究管理部文档中心 文档编号 产品版本 密级 V1.0 秘密 产品名称：同步电路设计技术及规则 共27页 同步电路设计技术 及规则 (仅供内部使用) FPGA GROUP 文 档 作 者： 周志坚 日期：1999/11/18 研 究 部： 日期： 文档管理员： 日期： 深圳市华为技术有限公司 版权所有 不得复制
日期修订版本描述作者1999/11/18 1.00 初稿完成周志坚
目 录 1 设计可靠性4 2 时序分析基础4 3同步电路设计5 3.1同步电路的优越性5 3.2 同步电路的设计规则6 3.3 异步设计中常见问题及其解决方法6 3.4 不建议使用电路17 4SET和RESET信号处理18 5 时延电路处理19 6 全局信号的处理方法20 7 时序设计的可靠性保障措施24 8ALTERA参考设计准则25
同步电路设计技术及规则 1 设计可靠性 为了增加可编程逻辑器件电路工作的稳定性，一定要加强可编程逻辑器件设计的规范要求，要尽量采用同步电路设计。对于设计中的异步电路，要给出不能转换为同步设计的原因，并对该部分异步电路的工作可靠性(如时钟等信号上是否有毛刺，建立-保持时间是否满足要求等）作出分析判断，提供分析报告。 2 时序分析基础 电路设计的难点在时序设计，而时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 ③ REG2(D) REG2(Q) 图1.1 如上图所示，以REG2为例，假定
触发器的建立时间要求为：T_setup，保持时间要求为：T_hold， 路径①延时为：T1，路径②延时为：T2，路径③延时为：T3， 时钟周期为：T_cycle， Ts ＝（T_cycle ＋ △T）－T1，Th ＝T1－△T， 令 △T ＝T3－T2，则 条件1.如果T_setup < Ts ，即 T_setup < （T_cycle ＋ △T）－T1，这说明信号比时钟有效沿超过T_setup 时间到达REG2的D端，满足建立时间要求。反之则不满足； 条件2.如果T_hold < Th ，即T_hold < T1－△T ，这说明在时钟有效沿到达之后，信号能维持足够长的时间，满足保持时间要求。反之则不满足。 从条件1和2我们可以看出，当△T > 0 时，T_hold受影响；当△T < 0 时，T_setup 受影响。 如果我们采用的是严格的同步设计电路，即一个设计只有一个CLK，并且来自时钟PAD或时钟BUFF （全局时钟），则△T对电路的影响很小，几乎为0；如果采用的是异步电路，设计中时钟满天飞，无法保证每一个时钟都来自强大的驱动BUFF（非全局时钟），如下图所示，则△T影响较大，有时甚至超过人们想象。这就是为什么我们建议采用同步电路进行设计的重要原因之一。 CLK 图1.2 3 同步电路设计 3.1 同步电路的优越性 1.同步电路比较容易使用寄存器的异步复位/置位端，以使整个电路有一个确定的初始状态； 2.在可编程逻辑器件中，使用同步电路可以避免器件受温度，电压，工艺的影响，易于消除电路的毛刺，使设计更可靠，单板更稳定； 3.同步电路可以很容易地组织流水线，提高芯片的运行速度，设计容易实现；
FPGA课程设计 题目：全天候温度纪录仪的设计与FPGA实现 姓名： 学号： 院系：信息科学与工程学院 专业：计算机技术
摘要 本设计有效的克服了传统的数字温度计的缺点，采用自上而下的设计思路，绘制出了系统结构流程图，最后又在硬件上通过对其进行调试和验证。基于FPGA在Quartus II13.0软件下应用Verilog HDL语言编写程序,采用ALTRA公司Cyclone- IV系列的EP4CE40F23I7 芯片进行了计算机仿真，并给出了相应的仿真结果。该电路能够实现很好的测温功能。 关键字：数字温度计；FPGA；Quartus II130.；Verilog HDL；EP4CE40F2317 Abstract This design effectively overcomes the traditional digital thermometer’s wea knesses and takes a top-down approach to design flow chart of system, and fi nally pass the circuits to the hardware to debug and verify it. This design is b ased on FPGA using Verilog HDL language to write program in Quartus II sof tware, adopting EP4CE40F23I7 chip of Cyclone- IV series of ALTRA company for computer simulation and at the same time showing the corresponding sim ulation result. This circuit is able to carry out excellent temperature- measurem ent function. KeyＷords:Digital thermometer；FPGA；Quartus II 13.0；Verilog HDL ；EP4CE40F2317
1：什么是同步逻辑和异步逻辑？ (2) 2：同步电路和异步电路的区别： (2) 3：时序设计的实质： (2) 4：建立时间与保持时间的概念？ (2) 5：为什么触发器要满足建立时间和保持时间？ (2) 6：什么是亚稳态？为什么两级触发器可以防止亚稳态传播？ (3) 7：系统最高速度计算（最快时钟频率）和流水线设计思想： (3) 8：时序约束的概念和基本策略？ (3) 9：附加约束的作用？ (4) 10：FPGA设计工程师努力的方向： (4) 11：对于多位的异步信号如何进行同步？ (4) 12：FPGA和CPLD的区别？ (4) 13：锁存器（latch）和触发器（flip-flop）区别？ (5) 14：FPGA芯片内有哪两种存储器资源？ (5) 15：什么是时钟抖动？ (5) 16：FPGA设计中对时钟的使用？（例如分频等） (5) 17：FPGA设计中如何实现同步时序电路的延时？ (5) 18：FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？ (5) 19：什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? (6) 20：什么是竞争与冒险现象?怎样判断?如何消除? (6) 21.用Verilog设计一个5分频器。 (6) 22.用状态机检测序列为11001101，输出为1，否则输出为0。 (8) 23.IC设计中同步复位与异步复位的区别 (10) 24.MOORE与MEELEY状态机的特征 (10) 25.画状态机，并用verilog实现接受1,2,5分钱的卖报机，每份报纸5分钱。 (10) 26.FPGA的基本结构 (12) 27.程序下载到FPGA的方式有哪几种，JTAG有哪几条线。 (13) 28.时钟周期为T，触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max，最小为T2min。问：触发器D2的建立时间T3和保持时间T4应满足什么条件？ (14)
FPGA设计流程指南 、尸, 、一 前言 本部门所承担的FPGA 设计任务主要是两方面的作用：系统的原型实现和ASIC 的原型验证。编写本流程的目的是：在于规范整个设计流程，实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在FPGA 不同厂家之间以及从FPGA 到ASIC 的顺利移植。 便于新员工快速掌握本部门FPGA 的设计流程。 由于目前所用到的FPGA 器件以Altera 的为主，所以下面的例子也以Altera 为例，工具组合为modelsim LeonardoSpectrum/FPGACompilerII + Quartus ，但原则和方法对于其他厂家和工具也是基本适用的。
1. ....................................................................................................... 基于HDL的FPGA设计流程概述 .. (1) 1.1设计流程图 (1) 1.2关键步骤的实现 (2) 1.2.1功能仿真 (2) 122逻辑综合 (2) 1.2.3前仿真 (3) 1.2.4布局布线 (3) 1.2.5后仿真(时序仿真) (4) 2. Verilog HDL 设计 (4) 2.1编程风格(Coding Style)要求 (4) 2.1.1 文件 (4) 2.1.2大小写 (5) 2.1.3标识符 (5) 2.1.4参数化设计 (5) 2.1.5空行和空格 (5) 2.1.6对齐和缩进 (5) 2.1.7 注释 (5) 2.1.8参考C语言的资料 (5) 2.1.9可视化设计方法 (6) 2.2可综合设计 (6)