高速MOSFET门极驱动电路的设计应用指南
author Laszlo Balogh
translator Justin Hu
摘要
本文主要演示了一种系统化的方法来设计高速开关装置的高性能门极驱动电路。文章收集了大量one-stop-shopping 主题的信息来解决最普通的设计挑战。因此它应当对各种水平的电力电子工程师都适用。
最常用的电路方案和它们的性能都经过了分析，包括寄生参数、瞬时和极端运行条件的影响。文章首先回顾了MOSFET技术和开关运行模式，然后由简入繁地讨论问题。详细的描述了参考地和高端门极驱动电路的设计程序、交流耦合和变压器隔离方案。专门的一章用来介绍同步整流装置中MOSFET的门极驱动要求。
文章另举出了几个设计的实例，一步一步进行了说明。
Ⅰ.引言
MOSTET是金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor)的缩写，是电子工业中高频、高效率开关装置的关键器件。令人惊叹的是，场效应晶体管技术发明于1930年，比双极性晶体管早了大约20年。第一个信号级别的场效应晶体管20世纪50年代末期被制造出来，功率级别的MOSFET在20世纪70年代中期出现。而今天无数的MOSFET被集
成到现代电子器件中，无论是微处理器还是分立的功率晶体管。
本文所关注的是功率MOSFET在各种各样的开关模式功率变换器装置中门极驱动的要求。
Ⅱ.MOSFET技术
双极性和MOSFET晶体管都使用了同样的工作原理。从根本上讲，这两种晶体管都是电荷控制的器件，这就意味着它们的输出电流和控制电极在半导体中建立的电荷成比例。当这些器件用作开关时，它们都必须被一个低阻抗的电源驱动，电源要能提供足够的充放电电流来使它们快速建立或释放控制电荷。从这一点来看，MOSFET在开关过程中必须和双极性晶体管一样通过“硬”驱动才能获得类似的开关速度。理论上，双极性和MOSFET器件的开关速度几乎一样，由载流子运动经过半导体区域所需要的时间决定。功率器件的典型值根据器件的尺寸大约20us到200us不等。
MOSFET技术在数字和功率装置中的广泛应用是由于它相对于双极性(结)
晶体管有两大优点。一个优点是MOSFET器件在高频开关装置中易使用，因为驱动MOSFET(比驱动双极性晶体管)更简单。MOSFET晶体管的控制电极与电流流过的硅是隔离的，因此不需要连续的开通电流，一旦MOSFET晶体管被开通，控制电流实际上是0，而且MOSFET中控制电荷和相应的存储时间大大减少。这一点根本上消除了设计中导通状态压降与关断时间之间(矛盾)折衷的问题，导通状态压降与过剩的控制电荷成反比。结果是，与双极性器件相比，MOSFET技术有望使用更简单和有效的驱动电路带来显著的经济效益。
MOSFET的电阻特性作为第二个优点对功率装置特别重要。MOSFET的漏极与源极间的压降是流过半导体电流的线性函数。这个线性关系用参数RDS(on)表征，称之为导通电阻。当给器件定门极到源极电压和温度时，导通电阻是一
个常数。与p-n结-2.2mV/’C的温度系数相反，MOSFET有大约0.7%/’C到
1%/’C的正温度系数。在更大功率装置中使用单个器件往往是不现实或者不可能的，这就需要并联运行来解决，MOSFET正温度系数的特点有利于使它们并联工作。MOSFET在并联工作情况下彼此间的流过的电流倾向于均等。这种均流是因为正温度系数使它们通过缓慢的负反馈自动实现。由于DS间的电压是相等的，那么流过更大电流的器件会使它更热，而更高的温度会使RDS(on)变大，这又使流过它的电流减小，这样温度又会下降。当并联器件流过的电流相似时，一种平衡就达到了。(需要注意的是，)最初RDS(on)的差值和不同结对环境热阻的差值可能引起高达30%的均流误差。
A. Device Types
尽管几乎所有的制造者都有独特方法来制造出最好的功率 MOSFET，但是市场上所有的器件都能被分成三种基本的器件类型。如图1所示。
双参杂的MOS管在20世纪70年代被提出来用于功率装置后，又经过了几十年的发展。通过采用多晶硅门极结构和自排列过程，使更高密度的集成和(寄生)电容量的迅速减小变成了可能。
第二个显著进步是使用V型槽或者沟道技术进一步提高了功率MOSFET 器件中的晶胞密度。更好的性能和更高的集成度不能轻易实现因为毕竟沟道MOS器件更难生产。
这里要提到的第三种器件类型是横向功率MOSFET。这种器件类型由于利用芯片几何面积效率低，它的电压和电流等级受到制约。尽管如此，它们在微处理器电源、隔离变换器的同步整流中还是体现了显著的优点。
横向功率MOSFET有非常低的电容，因此它们开关速度可以大大加快，同时只需要更小的门极驱动功率。
B. MOSFET模型
描述MOSFET 工作的模型有很多种，但是找到比较合适的还是有难度的。大多数的MOSFET制造商给Spice、Saber(等仿真软件)提供了器件模型，但是这些模型对设计者在实际中必须要遇到的应用难题所述甚少。它们甚至对怎样解决大部分普通设计问题给了更少的线索。
从应用观点讲，一个能描述所有重要性质的实用MOSFET模型是非常复杂的。另一方面，如果限制模型应用于某些特定场合来解决问题那么它可以变得非常简单。
图2中的第一个模型是基于MOSFET器件的实际结构，它主要用于直流分析。图2a中的MOSFET符号描述了沟道电阻，JFET相应的表征了外延层的电阻。 (体现)外延层电阻的外延层长度是器件耐压等级的函数，因此高压MOSFET需要更厚的外延层。
图2b能够非常有效的描述MOSFET由于dv/dt导致的击穿特性。它体现了两种击穿机理，一种是主要的击穿机理，即dv/dt引起的存在于所有功率MOSFET的寄生双极性三极管；另外一种是dv/dt引起的沟道导通。由于制造工艺水平的提高减小了寄生npn三极管基极和发射极之间的阻抗，现代功率MOSFET实际上不受dv/dt触发的影响。
这里不得不说明的是寄生双极性三极管起到了另外一个重要作用。它的基极-集电极就是众所周知的MOSFET的体二极管。
图2c是MOSFET的开关模型。这个模型体现了影响开关性能的寄生参数。它们的作用在下一章介绍器件的开关过程中会被讨论。
C. MOSFET 的重要参数
MOSFET开关模式下运行就是使器件在尽可能短的时间内实现在最高和最低阻抗状态切换。由于MOSFET的实际开关时间(10ns~60ns)长度是理论开关时间(20ps~200ps) 的至少2~3阶倍，理解这种差别就显得特别重要。参考图2中MOSFET的模型，可见所有的模型都有三个电容连接在三个极的任两端上。MOSFET的开关性能由这些电容端的电压能够多快改变而决定。
因此，在高速开关装置中，MOSFET最重要的参数就是寄生电容。电容CGS和CGD的大小取决于器件的实际几何尺寸，而电容CDS是寄生双极性晶体管(即MOSFET体二极管)的基极-集电极二极管电容。
CGS电容的形成是由于源极和门极的沟道区域的交叠。它的值由这个区域的实际几何尺寸决定，并且在各种不同运行条件下保持常数(线性)。
CGD是两种作用下的结果。一部分是JFET区域和门极区域的交叠(产生的)，另一部分容值是耗尽层产生的，这是非线性的。CGD的等效电容是器件漏源极电压的函数，可近似由下式表示：
CDS电容也是非线性的，因为它是体二极管的结电容。它与漏源电压的函数关系如下：
不幸的是，技术资料没有直接给出上述电容值，而是间接的给出电容CISS，CRSS和COSS，它们之间的关系如下：
更复杂的是CGD电容，由于它处在开关装置里面器件输入与输出间的反馈路径，那么相应的其有效值更大依赖于MOSFET 的漏源极电压。这种现象称之为米勒效应。可由下式描述：
因为CGD和CDS容值与电压有关，技术资料给出的值只在测试条件下有效。计算特定装置相应的平均电容必须要用必要的充电来实现电容的实际电压改变。对大多数功率MOSFET来说下面的近似关系很有效：
下面将要提到的重要参数是门极网孔电阻RG,I。它描述了与器件内门极信号传输有关的电阻。这个参数在高速开关装置中显得非常重要，因为它处在驱动和器件的输入电容之间，直接阻止开关时间和MOSFET的抗dv/dt性。这种影响在工业中得到承认，工业中真正高速器件如RF MOSFET传递门极信号都使用金属门电极来取代有更大电阻的多晶硅门极网格。RG,I阻值在技术资料中没有具体给出，但是在特定装置中它会是器件非常重要的参数。在本文后面，附录A4讨论了一种典型的测量装置，用电阻桥来测量内部门极电阻。
很明显，门极门坎电压也是一个重要参数。需要注意到技术资料中VTH值是在25’C极低电流下定义的，典型值是250uA，因此它不等于通常所知道的开关波形中的米勒高原区域。关于VTH大约-7Mv/’C的负温度系数也很少被提及。在逻辑水平的MOSFET中，VTH在通常测试水平下已经低了，这是这种
负温度系数特性在门极驱动电路的设计中就有特殊意义。由于MOSFET工作时温度升高，正确的门极驱动设计必须考虑到关断时间里VTH会更低，(同样由此带来的)抗dv/dt性的计算在附录A和F中给出。
MOSFET的跨导是它工作的线性区域的小信号增益。需要指出的是，每次MOSFET开通或关断时，它必须通过它的线性工作区，线性工作区的电流是由gs电压决定。跨导gfs是漏极电流和gs电压之间的小信号关系：
相应的，MOSFET在线性区的最大电流是：
变化该式可以得到VGS在米勒(效应中)的近似值是漏极电流的函数：
其他重要的参数如源极电感(Ls)和漏极电感(LD)在开关特性中明显的约束作用。Ls和LD的典型值在技术资料中给出，它们主要取决于器件的封装。它们的影响和外部寄生参数一起体现，外部寄生参数与布板、相关电路参数如漏感、电流采样电阻等相关。
最后要提到的是外部串联的门极电阻和MOSFET驱动的输出阻抗是高性能门极驱动设计的决定因素，因为他们在开关速度和与开关速度相关的开关损耗上有深远影响。
Ⅲ. 开关装置
上述说明完成后，现在可以研究MOSFET的实际开关性能了。为了更容易理解基本(开关)过程，(首先会)忽略电路寄生电感，然后分别分析它们各自对基本工作(过程)的影响会。下面说明钳位感性开关，因为大多数开关电源中使用的MOSFET和高速门极驱动电路工作在这种模式下。
最简单的钳位感性开关模型如图3所示。这里DC电流源代表的是电感。其电流在很短的开关间隔中可看作常数。二极管在MOSFET关断期间为电流提供通道，同时将MOSFET漏极电压钳位到电池所表示的输出电压。
A. 导通过程
MOSFET的导通过程可以分为如图4 所示的四个阶段。
第一阶段，器件输入电容的从0V充电到VTH。在此期间大部分的门极电流充入电容CGS。少部分电流也流入CGD电容。随着门极电压的升高，CGD 的电压略有减小。
这一阶段称之为开通延时，因为器件的漏极电流和漏极电压还没有改变。
一旦门极电压达到门坎电压水平，MOSFET即将导通电流。在第二阶段，门极电压将由VTH上升到米勒(效应)水平VGS,Miller。如果电流与门极电压成比例这就是一个线性(工作状态)。电容就像第一阶段一样在门极电流流入CGS 和CGD，VGS电压上升。在器件的输出侧漏极电流在上升，同时ds电压保持在先前的水平(VDS,OFF)。这可以从图3所示原理图中理解。在所有电流转入MOSFET并且二极管完全关断来阻止反向电压通过它的PN结以前，漏极电压必须保持在输出电压水平。
进入导通的第三阶段后，门极已经充电到足够的电压(VGS,Miller)来(使MOSFET)承载全部电流，此时整流二极管也已关断。这样漏极电压可以下降了。当器件的漏极电压下降时，gs电压保持稳定。这是门极电压波形中的米勒
效应区。驱动中得到的所有门极电流使电容CGD放电，这利于ds间电压的快速变化。器件的漏极电流受外部电路也就是电流源限制保持常量。
导通最后阶段是通过提高门极驱动电压来完全增强MOSFET的导电沟道。VGS的最终幅度决定了器件在开通阶段最终的导通电阻。因此，在第四阶段，通过对CGS和CDS充电，VGS从VGS,Miller上升到它的最终值VDRV，门极电流被这两个电容分为两部分。在这两个电容充电期间，漏极电流仍保持常数，ds电压略有下降因为器件的导通电阻减小了。
B. 关断过程
MOSFET关断过程基本上可以用类似前一部分导通过程的步骤来描述。初始态VGS等于VDRV，器件中的电流是全部的负载电流，用图3中的IDC表示。DS电压的定义是由MOSFET的RDS(on)和IDC(决定)。图5 给出了4个关断过程。
第一阶段是关断延时阶段，这一阶段要求电容CISS从初始值放电到米勒(效应)时期。在此期间门极电流由CISS自身提供，流过MOSFET的CGS和CGD。器件的漏极电压略有上升因为过度驱动电压在减小，而漏极的电流不变。
第二阶段，MOSFET的ds电压从ID?RDS(on)上升到最后的VDS(on)，如图3简化原理图所示，最后ds电压被钳位等于输出电压。此阶段对应于门极电压波形的米勒平台，门极电流完全就是CGD的充电电流，因为gs电压为常数。这个电流由功率部分的旁路电容提供，并且从漏极电流分出。漏极的总电流仍然等于负载电流，也就是说，电感电流由图3中的DC电流源表示。
二极管导通给负载电流提供可选择的路径标志着第三阶段的开始。门极电压继续从VGS,Miller下降到VTH。因为CGD在前一阶段充满了电，门极电流的大部分就从CGS流出。 MOSFET处于线性工作区并且下降的gs电压导致了漏极电流降低直到这一阶段末期接近0。与此同时由于整流二极管的正向偏置，漏极电压稳定在VDS(off)。
关断过程的最后一步是器件输入电容的完全放电。VGS进一步降低直到为0V。类似于关断过程的第三阶段，门极电流的更大一部分，由CGS电容提供，器件的漏极电流和电压不变。
总结上面结果，可以得到结论，MOSFET能够在最高和最低阻抗状态(或者开通和关断)四个阶段内切换。四个阶段的总时间长度是寄生电容值、这些寄生电容上电压变化量以及门极驱动电流的函数。这强调了高度高频开关装置中器件正确选择、门极驱动优化设计的重要性。
MOSFET开关波形开通关断延时、上升下降时间的特性参数在其技术资料上列出。不幸的是，这些数字是根据具体测试条件、电阻性负载下给出的，使不同厂商生产的产品难以比较。而且，带有电感性钳位负载的实际装置中开关性能与技术资料中给出的数字有很大不同。
C. 功率损耗
功率装置中的MOSFET会导致一些不可避免的损耗，这可以分为两部分。
两种损耗的机理中较为简单的是器件的门极驱动损耗。如前所述，MOSFET开通和关断包括对电容CISS的充放电。当电容上的电压变化时，上面一定的电荷被转移。改变这些电荷要求门极电压由0V和实际门极驱动电压VDRV间变化，电荷由MOSFET技术资料上面门极电荷与gs电压曲线的比值
表征。图6给出了一个实例。
这幅图给出了一个门极电荷作为门极驱动电压函数的相对精确的最坏情况的估算。用于产生各自曲线的参数是器件ds关断状态电压。VDS(off)影响了处于曲线平台部分下面的米勒电荷和开关周期中要求的门极总电荷。一旦得到图6中门极总电荷，门极电荷损耗可以用下式计算：
这里VDRV是门极驱动波形的幅值，fDRV是门极驱动频率，fDRV在大部分情况下等于开关频率。有趣的是上式所提的QG?fDRV项给出了驱动门极所需要的平均偏置电流。
驱动MOSFET门极的功率损耗都是在门极驱动电路中发生的。参考图4和5，消耗功率的器件可以看作门极驱动路径中的串联电阻。每个开关周期中需要的门极电荷必须通过驱动的输出阻抗、外部门极电阻、内部门极晶格电阻。功率损耗与电荷在电阻上多快放电没有关系。若使用图4和5中制定的电阻，驱动功率损耗可以表示为：
在前面的等式中，门极驱动电路可以用一个电阻性输出阻抗表示，这种假设对基于MOS的门极驱动是有效的。当双极性晶体管在门极驱动电路中使用时，输出阻抗变为非线性，公式也不再能得到正确的结果。可以认为如果使用阻值小的门极电阻，大部分门极驱动损耗在去驱动电路中耗掉。如果RGATE 足够大来限制IG使其低于双极性驱动器的输出电流容量，那么大部分门极驱动功率损耗耗散在RGATE上。
除了门极驱动功率损耗外，晶体管产生的开关损耗通常认为是由于很短时间内高电流和高电压同时存在。为了保证开关损耗最小，这段时间就必须要减小。由MOSFET的开通和关断过程来看，这种情况只在它们的第2和第3个开关过渡阶段发生。这些阶段对应器件的线性区时，门极电压在VTH和
VGS,Miller，导致器件中电流变化；对应米勒平台区时，漏极电压经过开关过渡。
正确的设计高速门极驱动电路是一个非常重要的实现。要注意门极驱动电路最重要的参数是它在米勒平台电压水平时源极下降电流能力。在驱动器输出阻抗处最大VDRV的情况下测得的峰值电流能力与MOSFET的开关性能几乎没有关系。真正决定器件开关时间的是gs电压即驱动输出在5V(对逻辑水平的MOSFET来说是2.5V)时的门极驱动电流的能力。
粗略估算MOSFET开关损耗可以通过将开关过渡状态中的第2第3 阶段的门极驱动电流、漏极电流、漏极电压波形进行近似线性简化计算得到。首先分别得到第2和第3阶段的门极驱动电流：
假设IG2将器件输入电容的电压从VTH变到VGS,Miller；IG3是电容CRSS的放电电流，将漏极电压从VDS(off)变为0V，近似开关时间可以用下式给出。
在t2期间漏极电压是VDS(off)，电流由0A变化到负载电流IL。在t3期间漏极电压从VDS(off)下降到0V附近。再将波形线性近似，两段时间内的功率损耗可以估算为：
其中T是开关周期。
总的开关损耗是两个损耗之和，这就得到下面简化的表达式：
尽管开关过渡容易理解，但是精确计算开关损耗几乎不可能。原因是寄生电感的影响会显著改变电流、电压波形和开关过程中的开关时间。考虑实际电路中不同ds电感的影响会得到二阶差分等式来描述电路的实际波形。由于门极门坎电压、MOSFET电容值、驱动输出阻抗等变量有一个非常广的可变范围，上述的线性近似对估算MOSFET的开关损耗看起来是一种足够合理的折衷。
D. 寄生参数的影响
源极电感对开关性能影响最显著。在典型电路中有部分产生这个寄生源极电感，一部分是巧妙嵌入MOSFET封装中的源极连接线产生的，一部分是印刷电路板在源极引脚和地之间的引线电感。这个寄生电感常常在功率级高频滤波电容和门极驱动的旁路电容上涉及到。寄生电感除了上述两种原因外，还有一部分是串联在源极上的电流采样电阻引起的。
考虑源极(寄生)电感的开关过程有两种机理。在开关过渡状态的开始时，门极电流上升非常快，如图4，5所示。这个电流一定流过源极(寄生)电感并会根据电感量的大小而减速。结果是MOSFET输入电容的充放电时间变得更长，这主要影响了其开通和关断延时(第一阶段)，而且源极(寄生)电感和CISS形成了一个如图7所示的谐振电路。
这个谐振电路的影响在门极驱动电压波形的突变边沿可以看到，它也是在大部分门极驱动电路观察到震荡尖峰的基本原因。幸运的是，有高Q值的CISS 和LS谐振被或者能够被电阻性元件抑制，这个电阻性元件指串联在包括驱动输出阻抗、外部门极电阻和内部网格电阻的环路中的电阻。唯一可调来优化性能的RGATE的值可以通过下式计算：
较小的电阻值会使门极驱动电压波形过压和开通速度更快；较大的电阻值会抑制震荡并延长开关时间而对门极驱动电路设计没有任何好处。
源极(寄生)电感的第二个影响是一旦器件漏极电流变化很快时，它有负反馈作用。这个影响体现在开通过程的第二阶段和关断过程的第三阶段。在这两个阶段门极电压在VTH和VGS，门极电流由加在驱动电阻上的电压VDRV-VGS算出。为了使漏极电流上升迅速，源极电感上要加大电压。这个电压的存在使驱动电阻上可以分得的电压减小，也就减小了门极驱动电压的变化率，进一步导致漏极电流有更小的di/dt。di/dt减小那么源极(寄生)电感上的电压也减小。这样通过源极(寄生)电感的负反馈作用，门极电流和漏极di/dt间建立起来一个巧妙的平衡关系。
开关网络中的其他寄生电感是漏极电感，它也包括几部分。他们是器件封装内部的封装电感，所有的电感互相连接并与隔离电源中变压器的漏感相连。由于彼此串联在一起，它们的共同起作用。对MOSFET它们作为缓冲器，在导通时间限制漏极电流的di/dt，通过LD?di/dt减小器件上的ds电压。事实上，
LD能显著减小开关损耗。较大的LD对导通似乎有益，但是却对关断时漏极电流的迅速下降不利。为了使MOSFET关断时漏极电流迅速下降，开通时的一个反向电压必须加在LD上。这个电压超过理论的VDS(off)值，在ds电压上产生一个过压并增大关断过程的开关损耗。
包括寄生电感影响的整个开关过程的精确数学分析在文献中可见，在这里超出了本文的范围。
Ⅳ. 参考地的门极驱动
A. PWM直接驱动
在电源装置中，驱动主开关管门极的最简单方法是使用图8所示的PWM 控制器的门极驱动输出。
直接驱动门极最难的是优化电路布局。如图8所示PWM控制器和MOSFET之间可能有相当大的距离。
这个距离会在门极驱动和地回路中产生寄生电感，寄生电感会降低开关速度并在门极驱动波形中引起响声。尽管有一个地平面，电感仍然不能完全消除，因为地平面仅仅对从地流回的电流提供了一个小电感路径。为了减小连在门极驱动上的电感，要求PCB有更宽的线。另一个直接驱动门极的难题是PWM控制器的驱动电流能力受到限制。极少数的集成电路具有超过1A峰值的门极驱动能力。这会限制由控制器以合理速度驱动的最大冲模尺寸。直接门极驱动的MOSFET冲模尺寸的另一个限制因素是控制器内驱动器的功率耗散问题。一个外部的门极电阻可以减轻这个困难。当出于节约空间或降低成本的需要一定要采用直接驱动门极时，要专门考虑给控制器提供一个合适的旁路，这样可以使驱动MOSFET门极的很高的电流尖峰在PWM控制器内敏感的模拟电路中被破坏。由于MOSFET冲模尺寸增大，所需要的门极电荷也增多。选择合适的旁路电容要求采用更科学的方法，而不是通常用的0.1uF或者1uF的旁路电容。
1. 旁路电容取值。
本章演示了MOSFET门极驱动电路旁路电容的计算。这个电容与直接门极驱动装置中PWM控制器的旁路电容是一样的，因为它提供给门极导通时的驱动电流。在单独的驱动电路中，无论采用门极驱动IC或者分立元件与否，这个电容必须很近的、最好直接连在驱动器的(输出)偏置和地之间。
要考虑两个电流分量，一个是静态电流，它可以被基于一些集成驱动器的输入状态的10x因子改变。它会在旁路电容上引起一个与依赖于占空比周期的纹波，可以由下式计算：
这里假设当驱动的输入高时，驱动的静态电流更高。
另一个纹波分量是门极电流。尽管大多数情况下实际电流幅度未知，旁路电容上电压纹波可由门极电荷值得到。在导通时，这个电荷从旁路电容抽出并转移到MOSFET的输入电容。相应的纹波计算为：
使用代入方法解等式，可得到在纹波电压(ΔV)允许范围内旁路电容CDRV 的值：
这里IQ,HI是输入为高时驱动的静态电流，DMAX是输入保持高时驱动的最大占空比，fDRV是驱动的工作频率，QG是基于门极驱动幅度和ds关断状态电压情况下门极的总电荷。
2. 驱动保护
另外必须要做的是对直接驱动和门极驱动IC使用双极性输出来对抑制反向电流的输出双极性晶体管提供合适的保护。如图9所示的简化原理，集成双极性驱动的输出级由npn构成，这样可以有更有效的区域使用和更好的性能。
npn晶体管只能单方向处理电流。上面的npn可以增大电流而不能减小电流，下面的恰恰相反。MOSFET导通和关断期间源极(寄生)电感和MOSFET输入电容之间不可避免的震荡要求电流要能够在驱动的输出双向流动。为了能够提供反向电流的通路，通常需要低正向压降的肖特基二极管来保护输出。二极管必须离输出脚和驱动的旁路电容很近。必须指出，二极管仅仅保护驱动，他们不能钳住gs电压的过调震荡，特别在直接驱动中控制IC可能离MOSFET的gs端很远。
B. 双极性图腾柱驱动
一种MOSFET最常用和成本较高的驱动电路是双极性非转换的图腾柱驱动，器如图10所示。
象所有的外部电路一样，这种电路对PWM控制器处理电流尖峰和功率损耗更有利。当然它们应当直接放在它们所驱动的功率MOSFET旁边。这样驱动门极的高瞬时电流被限制在一个很小的环路范围，也就减小了寄生电感。
尽管驱动由分立元件搭成，它仍然需要在上管npn和下管pnp的集电极上放自己的旁路电容。如果在PWM控制器的旁路电容和驱动的旁路电容之间放一个平滑电容或电感提高噪声抑制能力则更为理想。图10中的电阻RGATE可以选择，RB也可选择以提供基于驱动晶体管大信号beta的门极电阻。
双极性图腾柱驱动的一个有趣特性是两个基极-发射极结彼此保护防止反向击穿。假设环路区域非常小RGATE可以忽略，它们能够利用晶体管的基极-发射极二极管来使门极电压钳位在VBIAS+VBE和GND-VBE之间。
基于钳位机理的这种方法另一个优点是npn-pnp图腾柱驱动不需要任何用于反向电流保护的肖特基二极管。
C. MOSFET图腾柱驱动
双极性图腾柱驱动也可以等效采用MOSFET, 如图11所示。双极性图腾柱驱动的所有优点这里同样有效。
不幸的是，与使用双极性晶体管相比这个电路有几个缺点使它几乎很少单独使用。图11的这个电路是一个反向驱动，因此PWM输出信号必须反向。除此之外，合适的MOSFET比双极性晶体管贵很多，并且在它们共用门极电压转换过程中会有很大的冲击电流。解决这个问题要额外使用逻辑和时序元件，这些技术会由于IC的应用使成本昂贵。
D. 加速电路
加速电路是设计者要深入考虑的来提高MOSFET关断速度的电路。因为导通速度常常受限于电源中整流器件的关断或者反向恢复速度。图3中讨论的电感钳位模型，MOSFET的导通与整流二极管的关断是一致的。因此，更快的开关动作决定于二极管反向恢复的特性，而不是门极驱动电路的驱动能力。在优
化设计中导通时的门极驱动速度与二极管的开关特性一致。考虑到米勒效应区域比最后门极驱动电压VDRV 更接近GND，驱动输出电阻和门极输出需要一个更高的电压。通常得到的导通速度足以驱动MOSFET。
关断时的情况非常不同。理论上，MOSFET的关断速度只依赖于门极驱动电路。一个更高电流的关断电路能够加快输入电容放电、提供更短的开关时间并最终降低开关损耗。采用更低的输出阻抗MOSFET驱动或者在常用的N沟道器件上使用一个负的关断电压，都可以得到更大的放电电流。一方面更快的开关速度可能降低开关损耗，另一方面关断加速电路提高了关断时候MOSFET的di/dt和dv/dt致使波形中的震荡加大。这在选择合适电压等级和EMI容忍度的功率器件时要考虑。
1. 关断二极管。
下面在一个参考地的简单门极驱动电路中例举了关断电路，在其他电路中的等效应用稍后在文中讨论。这个最简单的技术是使用反并二极管，如图12所示。
电路中RGATE允许MOSFET导通速度可调。在关断过程中反并二极管旁路掉电阻。DOFF仅仅在门极电流超过：
使用IN4148时典型值大约为150mA，使用BAS40肖特基反并二极管时大约为 300mA。结果是，这个电路(不仅)会使关断时间显著减小，但是只(而且)在开关时间和抗dv/dt性有改善。另一个缺点是门极关断电流仍然要流过驱动输出电阻。
2. PNP关断电路
毫无疑问，快速关断最常用的安排是图13所示的局部pnp关断电路。在QOFF的帮助下，MOSFET仅仅在关断期间门极和源极被短路。RGATE限制了导通速度，DON提供了导通电流路径。DON也保护QOFF的基极-发射极结在导通过程开始时被反向击穿。
这种方案最重要的优点是，MOSFET输入电容的高峰值放电电流被限制在两个开关管的门极、源极、集电极、发射极连接的最小回路中。
关断电流不会回到驱动中，这不会引起地反弹问题并且启动功率耗散被两个因素之一减小。关断晶体管旁路了门极驱动回路电感、潜在的电流感应电阻和驱动的输出电阻。此外，QOFF不会饱和，这一点对它的快速开通关断很重要。仔细观察这个电路可以发现它实际上是简化的双极性图腾柱驱动，只是npn上拉晶体管被一个二极管取代。类比图腾柱电路，MOSFET门极被关断电路钳位大约在GND-0.7V和VDRV+0.7V之间，消除了门极过压的隐患。这个电路所知的唯一缺点是它不能将门极拉到0V，这是由于QOFF基极-发射极压降的缘故。
3. NPN关断电路。
下一个要说明是局部npn关断电路，如图14所示。类比pnp方案，门极放电电流被很好的局部化了。npn晶体管能使门极比对应的pnp更接近地。这种应用提供了一个自偏机理来保持功率增大时MOSFET的关断。
不幸的是，这个电路有一些明显的不足。pnp关断晶体管QOFF是一个反向器，它需要QINV提供一个反向PWM信号。
当MOSFET导通时这个反向器从驱动拉出电流，降低了电路的效率。此外，QINV在导通时间饱和会延长门极驱动的关断延时。
4. NMOS关断电路。
一个改进的，减少器件数量的方法如图15所示，它使用了一个双重驱动来为一个小的N沟道放电晶体管提供反向 PWM信号。
此电路开关非常快并能使MOSFET门极完全放电到0。RGATE象前面一样设置导通速度，也用来防止任何在驱动信号不完美时两个驱动输出之间电流冲击。另一个要考虑的重要因素是QOFF的电容COSS并联在主功率MOSFET 的CISS上。这会增大门极要提供的有效总门极电荷。还要考虑的是，主MOSFET的门极在功率升高期间驱动IC输出变得智能化之前是浮动的。
E. dv/dt保护
两种情况下MOSFET需要dv/dt触发导通保护。一种是功率升高时门极和源极间的电阻来提供保护。根据下式，这个下拉电阻的取值取决于功率升高时功率轨迹的最坏情况：
该式中最困难的是找到发生在功率升高时的最大dv/dt并且为特定的dv/dt 提供足够的保护。
第二种情况是关断dv/dt发生在关断时器件ds端的正常运行模式。这种情况比先前预计的可能发生的情况更为常见。后面将要讨论的同步整流开关都工作在这种模式。大部分谐振和软开关变换器都是在功率部分谐振器件的作用下使dv/dt发生在主开关关断时。由于这些dv/dt明显大于功率升高的情况、VTH 常常在更高结温下变低，保护必须由门极驱动电路低输出电阻提供。
首先要做的工作是决定发生在最坏情况下的最大dv/dt。下一步是为了提高装置特定器件的可靠性，要计算由内部门极电阻和MOSFET的CGD电容决定的自身的dv/dt限制。设外部驱动电阻为理想情况(0欧姆)，自身dv/dt限制是：
这里VTH是25’C门坎电平，-0.007是VTH的温度系数，RG,I是内部网格电阻，RG,I是gs电容。如果MOSFET的自身dv/dt限制比谐振电路最大dv/dt 低，最大门极驱动电阻可由解前面等式整理得到：
这里RMAX=RLO+RGATE+RG,I。
一旦这个下拉电阻最大值给定，就可进行门极驱动设计。必须要考虑的是驱动的下拉电阻也是温度的函数。结温升高后，用IC驱动的MOSFET比25’C 时表现出更高的输出电阻，25'C时的参数是常常使用的。
由于关断加速电路在MOSFET关断时和关断期间能够旁路RGATE电阻，它也用来满足MOSFET的抗dv/dt性。例如，图13的简单pnp关断电路能够增大MOSFET的最大dv/dt。在pnp晶体管的beta影响下等式经过修正得到升高的dv/dt等级：
在dv/dt计算中一个反馈因子是MOSFET的内部门极阻抗，这在任何技术资料中都没有定义。如同前面所指出的，这个电阻依赖于半导体中用来传输信号的材料特性、晶胞密度和晶胞设计。
V. 同步整流驱动
MOSFET同步整流器是参考地开关的一种特殊情况。这些器件与在传统装置中使用的N沟道MOSFET相同，它用在低压输出电源中取代整流二极管。它们常常工作在一个极受限制的ds电压摇摆中，因此它们的CDS和CGD电容表现了相对大的容值。而且它们的装置是唯一的，因为这些器件工作在V-I平面的第四象限。电流从源极流向漏极。这使门极驱动信号不相关。如果同步开关周围需要其他器件，电流会，或者通过电阻性沟道或者通过寄生体二极管流入MOSFET。描述MOSFET同步整流开关特性的最早模型是一个简化的buck电路，这里整流二极管被图16中的QSR所取代。
在这个电路中首先要意识到，同步整流MOSFET的工作依赖于电路中另一个受控开关——前向开关QFW，的运行。两个门极驱动波形不是无关的，特殊的时间标准必须要满足。门极信号的重叠会是致命的，因为两个MOSFET会使没有任何明显限流器件的电压源短路。理想情况下，两个开关会同时导通和关断来防止QSRMOSFET的体二极管导通。不幸的是，避免体二极管导通的幸运窗口很窄。(避免体二极管导通)需要非常精确、合适的时间和快速的开关速度，而这是传统技术很难做到的。
结果是，大多数情况下同步MOSFET开关的体二极管导通的一个短暂时间20ns~80ns(发生在)在导通前和关断后。
A. 门极电荷
在体二极管导通期间器件中建立了满载电流并且ds电压等于体二极管正向压降。在这些情况下，开通和关断器件所需的门极电荷与传统第一象限运行时所需的电荷不同。当门极开通时，ds电压实际为0并且CGD和CDS被放电。米勒效应也不存在，ds间没有反馈。因此，所需的门极电荷等于把gs和gd电容上电压从0V上升到最后VDRV水平所需的电荷。CGD在0V和VDRV之间低压平均值可由下式精确计算：
下式估算了同步整流MOSFET的总门极电荷：
这个估算值比MOSFET技术资料上列出的总门极电荷值低。同步整流中使用同样驱动的相同MOSFET比第一象限情况下能更快的开通和关断。不幸的是，用于同步整流的低RDS(on)器件大冲模尺寸的缘故，它们常常有非常的大输入输出电容，因此这个优点不能实现。
考虑技术资料上的总门极电荷从功率耗散角度讲是另一个要点。尽管驱动导通期间输出的门极电荷比技术资料上给出的典型值少，后者包括了经过驱动输出电阻的总门极电荷的一部分。导通前，当器件的ds电压改变时，功率部分提供的米勒电荷必须流过同步MOSFET的驱动，这引起了额外的功率损耗。这个现象在图17可见，图17将在考虑dv/dt的情况下讨论。
B. 考虑dv/dt(的情况)
图17给出了QSR导通和关断过程中最重要的电路和电流元件。事实上，它更为精确的说明了发生在QFW的开关过程强迫QSR导通或关断与自己的门极驱动信号无关。
QSR的导通开始与QFW的关断。当QFW门极驱动信号从高过渡到低时，开关节点从输入电压水平过渡到GND。电流保持在正向开关中直到CRSS被放电并且QSR的体二极管正向偏置。在那一刻同步MOSFET接受了电流QFW完
全关断。受控制器能力的短暂延时支配之后，QSR的门极驱动信号作用，MOSFET导通。此时电流从体二极管转移到器件的沟道中。
在QSR导电末期，MOSFET必须被关断。这个过程在同步开关门极驱动信号撤销后开始。它本身不会引起器件的关断。它会强迫电流流进体二极管而不是沟道。电路的运行与这个变化无关。当正向开关的门极(电平)从低过渡到高时，电流开始从QSR转移到QFW。一旦满载电流转移到QFW，体二极管被完全恢复，开关节点从GND过渡到输入电压水平。在此过渡期间，QSR的CRSS 电容被充电，同步MOSFET易受dv/dt影响而导通。
总结同步MOSFET和它驱动的独特运行方式，最重要的结论是，同步MOSFET的导通关断dv/dt是由正向开关的驱动特性(也就是说，开关速度)决定的。因此，两个门极驱动电路应当一起设计以保证它们各自的速度和dv/dt限制满足各种工作条件。这可以由下面简单计算一步步得到：
假设QSR和QFW是相同器件，没有外部门极电阻，内部门极电阻与驱动输出电阻相比可以忽略，那么驱动输出电阻之比近似为：
使用10V驱动信号的逻辑MOSFET的一个典型例子是得到一个0.417的比率，这意味着QSR下拉驱动电阻必须小于QFW的上拉驱动电阻42%。当得出这些计算结果时，记住除了VDRV之外的每个参数与温度相关，它们的值必须适合反映设计中最坏条件下的运行情况。
Ⅵ. 高端非隔离门极驱动
高端非隔离门极驱动电路可以根据它们所驱动的器件类型或者根据所包括的驱动电路类型来分类。它们相应的可以按以下区分：使用的器件是P沟道还是N沟道；使用直接驱动、电平转移驱动还是解靴带技术。无论怎样的方式(区分)，高端驱动的设计需要更多关注，下面列表可能有利于设计的各个方面：效率
偏置/功率要求
速度限制
最大占空比限制
dv/dt含义
启动条件
瞬态运行
旁路电容大小
布板、地的考虑
A. P沟道器件的高端驱动
此类电路中P沟道MOSFET开关的源极与输入线的正极相连。驱动对器件的门极使用了一个相对源极的负的导通信号。这意味着PWM控制器的输出相对于正输入线要反向。因为输入电压可以看成一个DC电压源，高端P沟道驱
动不必在开关频率下很大的潜在差异中摆动，但是它们必须在整个输入电压范围内工作。此外，可能由于输入电压源的低AC电阻，驱动参考了AC地。
1. P沟道直接驱动
P沟道高端驱动的最早情况是直接驱动，这在最大输入电压低于器件gs击穿电压的情况下可以使用。一个典型应用范围是使用一个P沟道MOSFET的12V输入DC/DC变换器，类似于图18所示原理。注意在一些用于P沟道器件的控制器中可得到反向PWM输出信号。
这个电路的工作类似于用于N沟道器件的参考地直接驱动器。明显的差别门极电流路径，它是不会流入地的。门极大充放电电流被正内部连接导通。结果是，为了减小门极驱动的环路电感，正输入需要宽线或者一个平面。
2. P沟道电平转移驱动
由于输入电压超过MOSFET的gs电压限制，需要电平转移门极驱动电路。最简单的电平转移技术是使用一个图19所示的开放的集电器驱动。不幸的是，开放集电器电平转移不适用于在一个高速装置中直接驱动MOSFET。
由于开放集电极晶体管的缘故要限制输入电压范围，它开始的这种应用有大量问题。但是最大的障碍是高驱动阻抗。电阻ROFF和RGATE都必须是高阻值来限制开关导通期间驱动中的连续电流。门极驱动(电平)幅度取决于电阻分压比和输入电平。开关速度和抗dv/dt性被严格限制，这一点将该电路排除在开关装置之外。然而这个非常简单的电平转移界面可用于冲击电流限制器或者速度不重要的类似装置中的驱动开关。
图20给出了一个电平转移驱动电路，它适用于高速装置并且用PWM控制器可匹配的工作。开放集电极电平转移原理在一个双极性图腾柱驱动的输入可以很容易认出。在这种电路中电平转移有两个目的，翻转PWM输出和将PWM 信号对输入参考。
由RGATE和R2决定的导通速度很快。在开关导通期间一个小DC电流流过电平转移以保证驱动器偏置在合适的状态。门极驱动功率和电平转换电流由常常被旁路的功率部分的正向输入提供。
驱动的功率损耗有一个频率项部分与主开关的门极电荷有关，一个占空比和输入电压项部分与电平转移电路中的电流有关。
该电路的一个缺点是VDRV仍是R1，R2分压得到输入电压的一个函数。在大多数情况下需要保护电路来防止gs端的过压。另一个可能的困难是npn电平转移晶体管的饱和，该晶体管能延长另外由R1和RGATE定义的关断时间。幸运的是，这些缺点能通过在QINV发射极和GND之间移动R2来选择。这个输出电路提供了恒定门极驱动幅度、导通和关断时间内快速对称的开关速度。驱动器原理的抗dv/dt性主要由R1电阻设定。较低的阻值可以提高抗开通导致的dv/dt性，但是也增大了电平转移电路的损耗。当PWM 控制器没工作时，QINV关断，主MOSFET的门极仍然被R1和图腾柱驱动的上npn晶体管限制在门坎电平以下。要特别注意输入电压的快速瞬态变化因为可能在P沟道MOSFET关断状态中引起导通造成的dv/dt。
总之，DC电平转移驱动有相对低的效率，在特定输入电压时有功率损耗限制。基本的折衷是平衡开关速度和电平转移电路的功率损耗来满足全输入电压范围内的所有要求。
B. 高端N沟道器件的直接驱动
N沟道MOSFET由于低价格、高速度和低导通电阻成为电源装置主要使用的主功率开关器件。使用N沟道器件作为高端开关需要一个参考MOSFET源极的门极驱动电路。这个驱动器必须能够容忍发生在开关过渡期间的剧烈电压摆动，驱动电源正极上MOSFET的门极。在多数情况下，门极驱动电压必须在最高电路中可能出现的DC电压之上。所有的这些困难是高端驱动器的设计具有挑战性。
1. N沟道MOSFET的高端直接驱动
在最早的高端应用中MOSFET能直接被PWM控制器或者一个参考地的驱动器直接驱动。这种应用中两个条件必须要满足：
一个典型的应用原理如图21所示，它带了一个优化的pnp关断电路。
现在忽略pnp关断晶体管来观察这个电路的基本运行，这种结构跟参考地的驱动原理相比有两个主要不同。由于漏极连在DC输入正极上，开关动作发生在器件源极端。这仍与导通关断阶段的钳位电感开关相同。但是从门极驱动设计的角度看这是一个完全不同的电路。注意到门极驱动电流不能回到在源极的地，它必须要通过连在器件源极的负载。在断续电感电流模式下，门极充电电流必须通过输出电感和负载。在连续电感电流模式下，环路会通过整流二极管导通的pn结关断。在关断时，门极放电电流通过连在地和MOSFET源极的整流二极管。在所有的工作模式下，电容CGD的充放电电流流过功率级的高频旁路电容。
这些差异的纯粹结果是，由于门极驱动电路中更多的元件和更大的环路区域，寄生源极电感增大。如前所述，源极电感在门极驱动上有一个负反馈影响并且减缓了电路中的开关动作。
高端直接驱动的其他明显差异是电路开关点源极的现象。仔细观察MOSFET在关断期间的源极波形，可以看到一个大的负电压。图22给出了特别复杂的开关动作。
当将门极拉到地的关断开始后，MOSFET的输入电容很快放电到米勒平台电压。器件仍然完全导通，全部负载电流从漏极流过源极，压降很小。下一步，在米勒区域，MOSFET跟随源工作。
源极随着门极电压一起下降，此时ds电压上升，gs电压在VGS,Miller水平保持恒定。dv/dt受门极驱动电阻和器件电容CGD的限制。一旦源极下降到0.7V或者低于地，整流二极管被认为将开关点钳位到地。
实际上，源极能短时间下降到低于地直到整流二极管反向恢复结束并且电流克服了寄生电感的影响。在负载电流完全由MOSFET转移到二极管以后，开关点能回到它的最后电压，一个低于地的二极管压降。
这个源极电压的负漂移是门极驱动电路的难题。慢速二极管、大寄生电感值能在MOSFET源极引起额外的负电压，并且能将驱动器输出管脚拉到地以下。为了保护驱动器，一个低正向压降肖特基二极管可以连在图21所示的输出脚和地之间。另一方面的考虑是，当门极达到0V时，门极放电电流会变成0。门极上更大的负(偏电压)，MOSFET开始导通。终于系统在门极放电电流和寄生电感上的压降两者间找到了一个非常巧妙的平衡，寄生电感同样在器件电流上导致di/dt。
即使图21所示的优化关断加速电路对开关结上的负电压尖峰也没有益处。当门极电压下降到高于地的VBE时，pnp晶体管会关断，MOSFET在负电压瞬间仍然导通。还要注意到在主开关关断状态下减小的噪音容忍度。源极低于地几百毫伏，门极保持在大约高于地的0.7V。这个门极相对于源极的正电压危险的接近门坎电压，特别是对逻辑级别和升温后的器件。
C. 自举门极驱动技术。
在输入电压阻碍高端N沟道MOSFET使用直接门极驱动电路的地方，可以考虑自举门极驱动技术。这种方式使用了一个门极驱动和配置的偏置电路，它们都是对主MOSFET的源极。驱动器和偏置电路在两个输入电压线之间与器件源极一起摆动。可以使用不会受到输入电压的低压电路元件来实现驱动和偏置电路。驱动和参考地的控制信号通过一个电平转移电路连接，电平转移电路必须能忍受大的压差，忍受在浮动的高端和参考地的低端电路之间流动的相当大的容性开关电流。
1. 分立的高性能浮动驱动器
图23给出了自举驱动原理的一种典型的应用。参考地的PWM控制器或者MOSFET驱动器由它局部旁路电容和输出脚来实现。自举门极驱动电路的基本框图能很容易认出。电平转移电路由自举二极管DBST，R1，R2和电平转移晶体管QLS组成。自举电容CBST、一个图腾柱双极性驱动和常用的门极电阻是自举电路浮动的、参考源极的部分。
这种独特方法可以非常有效的在12V到24V简单的低成本的在板上无浮动驱动的PWM控制器中应用。IC电压等级不限制输入电压水平这一点是很有利的。这个电平转移电路是一个源极开关的小NMOS管，在主MOSFET导通时它不从自举电容中抽取任何电流。在电平转移电路中保持高效率，延长主开关的最大导通时间是一个重要的特点。工作原理总结如下：当PWM输出变高使主MOSFET导通，电平转换晶体管关断。R1使基极电流到图腾驱动的上npn 晶体管，主 MOSFET导通。门极电荷从自举电容CBST中抽出。当开关导通时，它的源极摆动到正输入线。自举二极管和晶体管阻止输入电压，驱动的功率由自举电容提供。在关断时，PWM输出变低使电平转移晶体管导通。
电流开始从R1和R2流向地，下面的图腾柱驱动的pnp晶体管导通。当主MOSFET的门极放电时，ds电压上升并且源极转换到地，来让整流管导通。在主开关关断期间，自举电容通过自举二极管重新被充电到VDRV电平。这个电流由参考地的电路的旁路电容CDRV提供，它流过DBST，CBST和导通的整流器。这就是自举技术的基本工作原理。
2. 集成自举驱动器。
在中等输入电压的应用中，主要为24V或48V通讯电源，大多数自举元件可以集成到如图24所示的PWM控制器中。
甚至在更高电压中，也可以找到驱动器IC轻易使自举门极驱动设计达到600V等级。这些高压IC被它们唯一的电平转移设计所区别。为了保持高效率和可控功率损耗，电平转移电路不能在主开关导通期间抽取任何电流。电平转移晶体管中即使一个1mA电流也可能在驱动IC中引起接近0.5W的最坏情况损耗。
一种广泛用于此的技术称为脉冲锁定电平译码器，如图25所示。
如图所示，PWM输入信号被转变为开/关命令。上升和下降沿产生的短脉冲驱动与高端电路相连的电平转移晶体管对。相应的，驱动器的浮动部分也被改进，电平转移命令信号必须与噪音区别出来，必须锁定在正确的位置。这种工作方式可以得到低损耗，因为电平转移电路中电流持续时间很短；但是也降低了抗噪声性，因为命令信号没有持续出现在驱动器的输入。600V等级的脉冲锁定电平译码器的典型脉宽大约在120ns。这个时间间隔加在驱动器的自然延时并且作为工作中导通和关断延时体现出来。它在驱动器的技术资料中已标明。由于更长的延时，高压门极驱动IC的工作频率范围被限制在几百kHz以下。
一些较低电压的高端驱动芯片(达到100V)使用连续电流DC电平转移电路来消除脉冲鉴别器的延时，因此他们支持更高的工作频率。
3. 自举开关动作。
自举门极驱动电路用于如图26所示的高端N沟道MOSFET中。高端开关的开关过渡前面对应于高端N沟道直接驱动原理已经作了说明，这也同样适用于自举驱动器。
这个电路的最大困难是器件关断期间发生在源极的负电压。如前所述，负电压的幅值与连接主MOSFET到地的寄生电感(包括连接在整流器上的寄生电感)成正比；器件的关断速度(di/dt)跟前面一样由门极驱动电阻RGATE和输入电容CISS决定。这个负电压对驱动输出极特别麻烦，因为它直接影响驱动器或者PWM芯片的电源脚(常称为SRC或者VS脚)，可能将一些内部电路明显拉到地以下。
瞬态负电压引起的其他困难可能在自举电容上造成一个过压。电容CBST 会被DBST从CDRV峰值充电。由于CDRV参考地，自举电容上建立的最大电压是VDRV和源极负电压幅值之和。串联在自举二极管上的一个小电阻能减轻这个困难。不幸的是，串联电阻不能提供一个简单可靠的方法来防止过压，它也减缓了自举电容再充电的过程。
如图27的电路能非常有效的保护SRC脚。它包括重新布置驱动器和主MOSFET之间的从门极到源极的门极电阻；增加一个小的、低正向压降的肖特基二极管从地到驱动器的SRC脚。
在该电路中，RGATE有两个目的：设置MOSFET的导通和关断速度，在主开关源极瞬态电压过程中为肖特基二极管限流。现在开关点能够在地以下摆动几伏而不用扰乱驱动器的工作。除此之外，自举电容在过压时能被连接在CBST两端的两个二极管保护。
这个电路表现的唯一危险是自举电容的充电电流必须通过RGATE。CBST和RGATE的时间常数减缓了再充电过程，而再充电过程可能是PWM占空比达到统一的限制因素。
4. 自举偏置，瞬态问题和启动
图28给出了自举门极驱动技术的一个典型应用原理。原理图中标出了四个重要旁路电容。从设计角度讲，自举电容CBST是最重要的元件，因为它必须滤掉高峰值电流，这个高峰值电流给主MOSFET门极充电同时给参考源极的浮动电路提供偏置。在正常工作的每个开关周期中，自举电容提供总门极电荷(QG)来开通MOSFET、反向恢复电荷(QRR)、自举二极管的漏电流(ILK,D)、电平转换器的静态电流(IQ,LS)、gs之间的漏电流(IGS)，包括被一个可能的gs下
拉电阻抽出的电流。这些电流中的一部分只在主开关导通时间内流动，一部分取决于驱动和电平转换器的实际应用可能为0。
假设稳定工作状态，下面总的等式可以用来计算自举电容值来得到需要的纹波电压ΔVBST。
为了最后决定自举电容值，两个极端工作状态也必须被考虑。在负载瞬态过程中需要将主开关导通或关断保持几个开关周期。为了保证在这些情况下的不间断运行，CBST必须存储足够的能量来保持一段时间，来使浮动的偏置电压在高端驱动IC的欠压锁定门坎之上。
从轻载到重载，特定的控制器能保持主开关在连续状态直到输出电感电流达到负载电流值。最大导通时间(tON,MAX)常常由输出电感的值和它上面的电压差决定。鉴于这些情况，最大自举电容值可以由下式决定：
这里VBST是CBST上的自举电容偏置电压的初始值，VUVLO是驱动的欠压锁定电平。使用一个分立浮动驱动，VUVLO能用最小安全门极驱动电压替代。
任何其他方向的负载瞬间要求当MOSFET保持关断几个周期时脉冲缺失。当输出电感电流达到0时，主开关的源极会停留在输出电压水平。自举电容必须提供所有正常放电电流并且储足够能量在停顿周期末导通开关。类似于前面的瞬态模式，一个最小电容值可以计算得到：
在特定装置中，比如电池充电器，输出电压可能在输出功率加在变换器之间就已存在。在这些情况下，主MOSFET的源极和CBST负极设在输出电压并且自举二极管可能在启动时反向偏置。给自举电容最开始的充电不可能依靠偏置和输出电压之间可能的差异。
假设输入和输出电压间没有足够的差异，一个由RSTART电阻、DSTART 二极管、DZ雪崩二极管组成的简单的电路能够解决图29所示的启动问题。
在这个启动电路中，DSTART作为一个二级自举电容用于功率升高时给自举电容充电。CBST会给DZ的齐纳电压充电，后者被认为比驱动在正常工作期间的偏置电压要高。自举电容的充电电流和齐纳电流被启动电阻限制。为了达到最好的效率，应该选择RSTART来限制电流到一个低幅值，因为通过启动二极管的二级自举电容路径永远在电路中。
5. 地
使用高端N沟道MOSFET的自举门极驱动的优化布板设计有三个重要的地问题要考虑。图28能被用于识别典型应用中最严格的大电流环。
首先要定义最小物理区域的门极高峰值电流。假设门极电流的路径一定要通过，这可能是一个挑战性的任务。在导通时，这个路径包括自举电容、驱动的导通电阻、门极电阻和门极端，最后环路在主MOSFET的源极闭合，主MOSFET的源极端是CBST 的参考点。关断过程更复杂，因为门极电流由两个分量。CGS的放电电流被很好的限制，它流过门极电阻、驱动的关断晶体管，从功率MOSFET的源极到门极。另一方面，CGD的电流必须流过RGATE、驱动的关断晶体管、输出滤波器和功率级的输入电容(CIN)。带门极驱动电流的所有三个环路在印刷电路板上必须最小。
第二个高电流路径包括自举电容、自举二极管、驱动器上参考驱动地的旁路电容、功率级的整流二极管或者晶体管。CBST每周期通过自举二极管从参考地的驱动电容CDRV再充电，CDRV连接DBST的阳极到地。再充电发生在一个短时间内并且包括高峰值电流。因此，高端驱动也必须再它的输入端被旁路。根据经验法则，CDRV应该比CBST大一个数量级。减小印刷电路板环路对于保证可靠运行同样重要。
电路的第三个问题是包括寄生电容电流流过功率地和小阻抗的环路浮动电路之间流动。目的是将这些电流从敏感的模拟控制器件的地引导开。图30揭示了两个高端驱动IC代表性应用的寄生电感电流路径。
单个高端驱动IC常常只有一个GND连接点。由于电容电流必须要留回功率级的地，IC的低端部分应当参考功率地。这违反了直觉，因为驱动的控制信号参考了信号地。不过，消除模拟和功率地之间的高电容电流分量也能保证减小两个地之间可能的差别。
使用一个封装中包括一个低端和一个高端驱动的半桥驱动IC的情形总的讲被大大改善。这些电路有两个地连接点，常常标为GND和COM，它们使布板更灵活。为了使电容电流最短路径内流到功率地，COM脚连接到了功率地。GND脚用来连接控制器的信号地已获得最大的抗干扰性。
最后要提到的是PWM控制器的旁路电容，它放在IC的VCC和GND脚附近。再参见图28，CBIAS是一个相对比CBST和CDRV小的电容，因为它只提供高频旁路，而不包括在门极驱动过程。
Ⅶ. 交流耦合门极驱动电路
门极驱动路径的交流耦合给门极驱动信号提供了一个简单的电平转移。交流耦合的基本目的是改善主MOSFET的导通和关断门极电压，这与高端门极驱动相反，后者的主要目的是通过更大的可能差值。如图31一个参考地的例子，门极在-VCL和VDRL-VCL之间驱动，而不是原来的驱动输出电压0V和VDRV。电压VCL由二极管钳位网络决定，通过钳位电容。这个技术的优点是很容易给门极在关断时和开关关断状态期间提供负偏置，来提高MOSFET的关断速度和抗
dv/dt性。折衷的代价是因为正向驱动电压更低的缘故稍微减缓了开通速度和可能更大的电阻RDS(ON)。
交流耦合的基本元件是耦合电容CC和gs负载电阻RGS。
电阻在功率升高的过程中起到至关重要的作用，将门极拉低。这是在启动时保持MOSFET关断的唯一机理，它利用了驱动输出和器件门极之间耦合电容的阻断作用。此外，RGS为电流通过耦合电容提供了路径。
没有这个电流分量CC上不会建立起电压。理论上，每个开关周期内同样数量的门极电荷通过这个被传送，然后又被消除。通过CC的网络电荷将会为0。
同样的观点可以用于稳态工作来决定电路中带RGS的耦合电容上的直流电压。假设没有钳位电路，一个固定占空比D，RGS的电流能被描述为一个通过CC的额外电荷分量。相应的，MOSFET开通时和连续导通期间通过耦合电容的总电荷为：
下面同样考虑关断时和连续关断期间，总的电荷可以用下式计算：
为稳定工作，两个电荷必须相等。
解等式可以得到VC，决定了耦合电容上的电压：
从这个著名的关系看出占空比依赖于耦合电容电压。当占空比变化时，VC 改变并且MOSFET的开通和关断电压相应变化。如图32所示，在小占空比内，关断时的负偏置减小；而大占空比时开通电压不足。
大占空比周期内不正确的导通电压能通过使用一个并联在RGS上的钳位电路来解决，如图31。它影响着耦合电容电压，如图32。当耦合电容电压被钳位限制，门极最大的负偏置电压也被确定。由于门极驱动(电平)幅度不被交流耦合电路影响，整个占空比周期内能确保一个最小开通电压。
A. 计算耦合电容
每个开关周期内通过CC的电荷数量在耦合电容上引起一个开关频率的交流纹波。显然，这个电压变化相对于驱动电压的幅度保持较小。
基于前面定义的电荷，纹波电压能被计算：
考虑到Vc=D?VDRV，等式变化得到要求的电容值：
这个表达式解释了最大值在D=0.5。一个好的经验是限制最坏情况交流纹波幅度(ΔVC)到VDRV的大约10%。
B. 耦合电容的启动瞬态。
在要求的最小耦合电容值能被计算之前，一个更重要的参数必须要定义。RGS的值需要选择。为了得到一个更为合理的选择，必须考虑交流耦合电路的启动瞬态。
当功率升高时，CC上的初始电压为0。当驱动的输出开始开关，耦合电容上的直流电压开始缓慢建立，直到达到稳态值VC。在CC上建立VC的过程取决于CC、RGS确定的时间常数。因此，为了得到需要的启动瞬态时间并同时得到耦合电容上需要的纹波电压，两个参数必须同时被计算。最后，给两个等式计算这两个未知量：
这会得到一个唯一的结果。代入第二个等式得到的RGS、最坏情况下D=0.5并设ΔVC= 0.1?VDRV，解第一个等式并简化得到一个最小电容值：
一旦算出CC,MIN，它的值和要求的启动时间常数(τ)决定了需要的下拉电阻值。交流耦合驱动器的一个典型设计折衷是平衡效率和瞬态时间常数。为了在变化占空比下更快的调节耦合电容电压，gs电阻必须能通过更大的电流。
Ⅷ. 变压器耦合门极驱动
在高压门极驱动IC出现之前，使用门极驱动变压器是驱动离线或者类似高压电路中的高端开关唯一可行的方案。现在两个方案同时存在，在应用中都有各自的优缺点。集成的高端驱动器很方便，使用了更小的电路板面积但有明显的开通和关断延时；正确设计的变压器耦合方案有可忽略的延时，它能工作在