第5章触发器
5.1 概述
触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。
一个触发器具有如下的特点：
①两个互补的输出端Q和Q；②“O”和“1”两个稳态；
③触发器翻转的特性；④记忆能力。
1．对触发器的基本要求
1）应该具有两个稳定状态——0状态和1状态
2）能够接收、保存和输出信号
2．触发器的现态和次态
现态——触发器接收输入信号之前的状态叫做现态，用Q n表示。
次态——触发器接收输入信号之后的状态叫做次态，用Q n+1表示。
3．触发器的分类
1）按照电路结构和工作特点分
基本触发器、同步触发器、主从触发器和边沿触发器
2）按照（在时钟控制下的）功能分
RS型触发器、D触发器、JK触发器、T触发器和T′触发器4．时序逻辑电路
组合逻辑电路的特点是
电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F(X)。
时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。
由现在的输入状态和现在的输出状态共同决定下一次的输出状态。
电路特点
①输入、输出之间至少有一条反馈路径；
②电路中含有贮存单元。
时序电路的一般结构如图。
X为输入变量；
Z为输出变量；
Q为触发器的输出，称为状态变量。Q n表示现态，Q n+1 表示次态；状态是时序电路的
输入X输出Z CP
m
触发器的
状态输出
触发器的
控制输入
一个重要概念。
W 为触发器的输入，也是时序电路的控制变量；CP 为时钟脉冲。 5．描述时序电路逻辑功能的方法 (1)方程式：
①输出方程：Z =F 1 (X ，Q n ) ②驱动方程：W =F 2 (X ，Q n ) ③状态方程：Q n +1= F 3 (W ，Q n ) (2)状态表
反映输入、输出、现态、次态之间的关系的表格。 (3)状态图
反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。 (4)时序图
表示各信号，电路状态等的取值在时间上的对应关系。 构成时序逻辑电路常用存储单元是触发器。
5.2 基本RS 触发器 5.2.1 由与非门组成
直接置0、置1，是构成各种不同功能触发器的基本单元。 用与非门构成的RS 触发器及逻辑符号如图。 1．功能分析
触发器的状态指Q 端的状态。
(1)R D =0，S D =1，则触发器置0。在R D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =0状 态，并保持下来。
Q =0态，称为“复位状态”。
R D 端称为“复位端”或称直接置0端。 (2)R D =1，S D =0，则触发器置1。在S D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =1状 态，并保持下来。
Q =1态，称为“置位状态”。
S D 端称为“置位端”或称直接置1端。 (3)R D =1，S D =1，则触发器保持原来的状态。
例如： Q =1，Q 、R D 的全1使Q =0，Q 的0又维持了Q 的1，这是触发器的一个稳态。同理，若Q =0，则触发器将保持另一个稳态—0态。
S D Q
R D Q
Set Reset
(4)R D =0，S D =0，
将迫使Q 、Q 端同时出现1态，破坏了正常的互补状态。对一个存储单元来说，这既不是“0”态，也不是“1”态，没有意义。
当R D 、S D 端的负脉冲同时撤消以后，则两门的输入有同时出现全1，于是，两门有争先恐后地向低电平翻转，触发器的状态不能确定。（若是有先有后地撤消R D 、S D 端的负脉冲，则触发器的状态是确定的。）
使用时，不许在R D 、S D 同时加信号！ 2．描述功能的方法
有状态转移真值表、特性方程、状态转移图和时序图(工作波形)等。
(1)状态转移真值表
以表格的形式描述文字定义，也叫特性表。根据
上述分析，可列出基本RS 触发器的状态转移真值表。→
现态Q n ：触发器接收信号前的状态；
次态Q n +1：触发器接收信号后的状态； Q n 与R 、S 一起决定Q n +1。故列表时把Q n
也 视为一个输入变量。
简化真值表→
(2)特性方程
次态的函数表达式。表示了Q n +1
与Q n
及
输入(R D 、S D )之间的关系。
n
D D n Q R S Q
+=+1
=D D S R （约束条件）或者 R D +S D =1
(3)状态转移图和激励表
状态转移图：说明状态转换方向及条件的图形。
状态转移真值表
简化真值表 激励表
R D =0,S D =1
R D =0 D =×
R D =S D 0 1 n
不定
激励表：欲使触发器从Q n →Q n +1的各种情况下， 要求输入所具有的条件。也称驱动表。
状态图和激励表是分析设计时序电路的重要工具。通过它们，不但能看出在某种数据输入下触发器的次态，而且也能知道要触发器从一种状态变为另一种状态时所必须的输入条件。
5.2.2 由或非门组成的RS 触发器 由或非门构成的RS 触发器
特性方程
n
D D n Q
R S Q
+=+1
0=D D S R （约束条件）
由正脉冲触发。注意真值表、特性方程和状态图的差别。分析从略。
4．基本RS 触发器的应用 ①可以存放一位二进制数码；
②构成消抖动电路。（也称单脉冲发生器，见教材P177之图5.2.7） 基本RS 触发器结构简单，是构成其它类型触发器的基础。 存在问题：RS 之间有约束，直接控制。
5.2.3 集成基本触发器
1.CMOS 集成基本触发器
CC4044------4RS 基本触发器 与非门构成、16脚、三态输出、输入低电平有效、违约Q 和Q 端均输出0； CC4043------4RS 基本触发器
或非门组成、16脚、三态输出、输入高电平有效、违约Q 和Q 端均输出1； 2.TTL 集成基本触发器
74279、74LS279---------
4个基本RS 触发器、违约Q 和Q 端均输出1，内部电路及管脚如下。
简化真值表
Set Reset
R D Q S D Q
R D =0,S D =1
R D =1,S D =0
R D =0 S D =×
R D =S D
5.3 钟控触发器
基本RS 触发器是直接置“0”、置“1”的。有时，我们希望R 、S 信号只在特定时间内起作用。或者说，按一定的时间节拍把R 、S 信号送入触发器中。这需要在基本RS 触发器的基础上，再加两个引导门及一个控制端，从而出现了各种时钟控制的触发器，也称同步触发器。
5.3.1钟控RS 触发器
①关于CP CP 是一个 标准矩形脉冲 信号，称为 “时钟脉冲” （Clock Pulse ）。
CP=1期间记为“使能”； CP=0期间记为“不使能”。 ②关于逻辑符号 C1为影响输入；
1R 、1S 为受影响输入，受C1的控制。
在CP=0期间，触发器不接收R 、S 信号，保持原状态；
Q
R Q
S
使能
不使能
前沿
后沿
在CP=1期间，R 、S 信号经过引导门G 3、G 4取反后送到基本RS 触发器中，故逻辑功能仍为：
画出
保持 置1 置0 置1 置0 R =0 R =0 R =1 R =0 R
=0 S =0 S =1 S =0 S =1 S =1
RS 信号对Q 端状态的控制必须通过CP 来实现，这就是同步。
同步RS 触发器增加了CP 控制端，但在CP=1期间仍有直接控制问题，RS 之间仍有约束。
同步RS 触发器也可以用其它门构成，比如“与或非”门等。
5.3.2钟控D 触发器
逻辑电路如图。 CP=1期间，总有R =S ， 故解除了R 、S 之间的约束；
把R =S 代入同步RS 触 发器的特性方程：
Q n +1=S +S Q n =S
把原来的S 端改称D ，可得 D 触发器的特性方程：
Q n +1=D (CP=1有效) 其功能是：D 的状态确定之 后，在CP 的操作下，Q 端的状态 随之被确定为与D 相同的状态。 或者说在CP 的作用下，Q 的状态
RS 触发器的简化真值表
CP Q
Q
D CP Q
Q
D
总与D 相同，但比D 信号的确定 晚一段时间。［D —Delay ］
D 触发器也可以由与或非门构成；
D 触发器不存在约束，但CP ＝1期间，输入仍直接控制输出。
5.4 主从触发器 5.4.1 主从 RS 触发器
1.电路结构和符号
2.工作原理 (1)接收信号
CP = 1,主触发器接收输入信号 n
n Q R S Q +=+1M
约束条件：SR =0 (2)输出信号
CP = 0，主触发器保持不变；从触发器由CP 下降沿到来之前的n Q M 确定
3．波形
4.主要特点
主从控制，时钟脉冲触发 CP=1主触发器接受输入信号
CP 下降沿从触发器按照主触发器的内容更新状态。从触发器输出端的变化只能发生在CP 的下降沿。
5.4.2 主从JK 触发器
1.电路结构
解决 R 、S 之间有约束的问题，增加功能，引入JK 触发器。由于n Q J S =，
n
KQ
R =，所以S 和R 不会同时为1。
2.工作原理
CP 高电平时触发器接收信号并暂存（即主触发器状态由J 、K 决定，从触发器状态保持不变）。C 下降沿从触发器翻转（从触发器状态与主触发器状态一致）。CP 低电平时, 主触发器封锁J 、K 不起作用, 要求CP 高电平期间J 、K 的状态保持不变。
①J =K =0，触发器保持原状态。
②J =0，K =1，若现态为0，则保持0；若现态为1，则触发器被置0。 ③J =1，K =0，若现态为0，则触发器被置1；若现态为1，则保持1。 ④J =1，K =1，若现态为0，则触发器被置1；若现态为1，则触发器被置0。 3.JK 触发器的状态表 简化真值表 →
4.JK 触发器的特性方程
由状态表填入卡诺图，求得特性方程为： Q n +1=n
n
Q K Q
J +
5.JK 触发器的状态图和激励表
状态图和激励表是选用JK 触发器设计时序电路的工
具，图、表形式不同，掌握一种即可
6.主要特点
CP J K
Q n +1 0 1 1 1 1
× 0 0 1 1 × 0 1 0 1
Q n Q n 0 1 Q n
Q n →Q n +1 激励输入
Q n Q n +1 J K 0 0 1 1
0 1 0 1
0 1 × ×
× × 1 0
0 1 J =1,K =× J =×,K =1
J =×
K =0
J =K =×
第一步：CP由0→1和=1期间，主触发器打开，接收信号。在这一步中，输入信号仅决定了主触发器的状态，并不能直接影响从触发器的状态，即不能直接控制输出。
第二步：CP由1返回到0时：从触发器打开，接收CP=1期间存入主触发器的信号，并更新状态。此时，由于CP变为0，故主触发器被封锁，不接收输入信号，这就彻底解决了直接控制问题。
一次变化问题影响了抗干扰能力。
5.5 集成边沿触发器
5.5.1 边沿D 触发器
本着“了解原理，掌握功能”的原则，现在介绍一下CMOS边沿触发器。
1.电路结构
2.工作原理
CP=0期间，TG1通、TG2断，主触发器接收D信号，送到Q′(=D)端。此时TG3断，Q′不会影响从触发器。TG4通，G3、G4构成基本RS触发器，从触发器保持原来的状态。
CP由0→1和CP=1期间，TG1断，D 信号不影响主触发器。TG2通，G1、G2构成基本RS触发器，保持CP由0→1这一短暂时间内反映到Q′端的信号。TG3通，TG4断，Q′端的信号传到输出端，使Q=D。
特性方程：Q n+1= D C P↑(C P↑可以CC4013功能表
D R S D
隐含，不用写出来。)
可见D触发器的状态转换发生在CP由0→1瞬间，即CP上升沿。且仅接受上升沿之前瞬间的D信号。所以，现态与次态的划分以CP上升沿为基准。
S D、R D为直接置1、置0端，与CP无关，所以也叫异步置1、置0端。从集成双D触发器CC4013的功能表看出，当S D、R D同为“1”时，将出现Q和Q端均为“0”态的不正常现象，所以S D与R D之间有约束，应保证S D R D=0这一条件。不需要S D、R D的时候应接“0”。
3.波形
由于D触发器的状态转换发生在CP由0→1瞬间，即CP上升沿。因此画波形时，现态与次态的划分以CP上升沿为基准。假设初始状态为0
5.5.2 边沿JK触发器
1．电路结构
S D
从上图看出，与D 触发器的不同点仅在于输入端增加了控制门。
符号为：
其特性方程为：
D =(J +Q n )n KQ =n n Q K Q J +
因此 Q n +1=D =n n Q K Q J + 产品CC4027的功能表如表所示 2. 主要特点
(1)CP 的上升沿或下降沿触发
(2)抗干扰能力极强，工作速度很高，在触发沿瞬间，按
n
n n Q K Q J Q
+=+1
的规定更新状态；
(3)功能齐全(保持、置 1、置 0、翻转)，使用方便。
3．集成触发器的逻辑符号
S D
J CP K R D S J K R
D S R D S CP R S D J R
5.5.3 边沿触发器功能分类、功能表示方法及转换
1．边沿触发器逻辑功能分类 (1)JK 型触发器
1）定义: 在CP 作用下，J 、K 取值不同时， 具有保持、置0、置1、翻转功能的电路，都叫做JK 型触发器。
2）逻辑符号、特性表和特性方程
符号 特性表
特性方程 n
n
n Q K Q
J Q
+=+1
(2)D 型触发器
1）定义: 在CP 作用下，D 取值不同时， 具有置0、置1功能的电路，都叫做 D 型触发器
2）逻辑符号、特性表和特性方程
符号 特性表
特性方程 D Q n =+1 (3)T 型触发器 1）定义:
在CP 作用下，当T = 0时保持状态不变，T =1 时状态翻转的
电路，叫T 型时钟触发器。
符号 特性表
特性方程 D Q n =+1 (4)T ’‘型触发器 1）定义
每来一个CP 就翻转一次的电路叫T ’型时钟触发器
2）逻辑符号、特性表和特性方程
符号 特性表
特性方程 =
+1n Q n
Q
2.边沿触发器逻辑功能表示方法 (1)特性方程
D 触发器的特性方程 D Q n =+1 JK 触发器的特性方程 n n n Q k Q J Q +=+1
(2)特性表
(3)卡诺图 排序或D Q JK Q n n
(4)状态图 状态0、1；转换条件；箭头表示状态转换情况 (5)时序图 (工作波形图)
5.6 触发器的电气特性 5.
6.1 静态特性
1．直流参数
集成触发器的直流参数和与非门的直流参数是一样的，主要参数的定义及测定方法也大致相同。例如：
①输出高电平U OH 和输出低电平U OL CP 端悬空，
D R 接地，D S 接正电源，测Q 端电平为U OL ，测Q 端电平为U OH ；
D
S 接地，D R 接正电源，测Q 端电平为U OH ，测Q 端电平为U OL 。
②输入低电平电流I IL （输入短路电流
将各输入端依次轮流接地所测
出的电流。测某一输入端时，应将 其它输入端悬空或接高电平，以免 分流。
5.6.2 动态特性
在工作中，触发器的CP 及输入信号之间有个相互配合问题。 (1)对输入信号的要求
①应领先于CP 边沿一段时间进入稳态，这段时间称为建立时间t set ； ②CP 有效边沿到达后要保持一段时间，这段时间称为保持时间t h 。 (2)对CP 信号的要求
①应使CP=1的宽度t WHmin ≥t h ，让Q 、Q 全部翻转完毕所需要的时间。
②应使CP=0的时间t WLm in ≥t set ，即不低于D 信号建立所需要的时间。 (3)最高工作频率f m ax
触发器接成T '触发器，且带规定负载时，所允许的最高CP 频率。
f m ax ≤
min
WL min WH 1
t t +
第九章 数字电路基础知识 一、 填空题 1、 模拟信号是在时间上和数值上都是 变化 的信号。 2、 脉冲信号则是指极短时间内的 电信号。 3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。 4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。 5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。 6、 一个脉冲的参数主要有 Vm 、tr 、 Tf 、T P 、T 等。 7、 数字电路研究的对象是电路的输出与输入之间的逻辑关系。 8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。 9、 电容充放电结束时，流过电容的电流为0，电容相当于 。 10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。 11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。 12、 RC 充放电过程中，电压，电流均按 规律变化。 13、 理想二极管正向导通时，其端电压为0,相当于开关的 。 14、 在脉冲与数字电路中，三极管主要工作在 和 。 15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。 16、 选择题 2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。 A 、3 B 、4 C 、8 4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A BC + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。 A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。 B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。 C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。 D 、模拟电路的晶体管多工作在饱和状态，脉冲电路的晶体管多工作在截止状态。 6、己知一实际矩形脉冲，则其脉冲上升时间( )。 A 、.从0到Vm 所需时间 B 、从0到2 2Vm 所需时间 C 、从0.1Vm 到0.9Vm 所需时间 D 、从0.1Vm 到 22Vm 所需时间 7、硅二极管钳位电压为( ) A 、0.5V B 、0.2V C 、0.7V D 、0.3V 8、二极管限幅电路的限幅电压取决于( )。 A 、二极管的接法 B 、输入的直流电源的电压 C 、负载电阻的大小 D 、上述三项 9、在二极管限幅电路中,决定是上限幅还是下限幅的是( ) A 、二极管的正、反接法 B 、输入的直流电源极性 C 、负载电阻的大小 D 、上述三项 10、下列逻辑代数定律中，和普通代数相似是( ) A 、否定律 B 、反定律 C 、重迭律 D 、分配律
第五章触发器习题 1、RS触发器当R=S=0时，Q n+1= 。 A．0 B.1 C.Q n D. Q 2、逻辑电路如图所示，分析R D ，S D 的波形，当初始状态为“0”时，t1瞬间输出Q 为 ( )。 (a) “0”(b) “1”(c) 不定 R D S D ""1 t 1 3、逻辑电路如图所示，当R = “0”，S=“1”时，可控RS 触发器（）。 (a) 置“0”(b) 置“1”(c) 保持原状态 C 4、逻辑电路如图所示，A=“0”时，C脉冲来到后D 触发器（）。 (a) 具有计数器功能(b) 置“0”(c) 置“1” A 5、当K=S D =R D=“1”J=“0”时，C脉冲来到后JK 触发器的新状态为（）。 (a) “0”态(b) “1”态(c)不定 二综合题
1、基 本RS 触 发 器 Q 的 初 始 状 态 为“0”， 根 据 给 出 的R D 和S D 的 波 形， 试 画 出 Q 的 波形， 并 列 出 状 态 表。 S D D 2、逻 辑 电 路 图 及A ，B ，C 的 波 形 如 图 所 示 ， 试 画 出Q 的 波 形 （设 Q 的 初 始 状 态 为“0”）。 A B C Q B A 3、已 知 逻 辑 电 路 畋 及A ，B ，D 和C 脉 冲 的 波 形 如 图 所 示 ， 试 写 出 J ，K 的 逻 辑 式 ， 并 列 出Q 的 状 态 表。 D C B A 4、逻 辑 电 路 如 图 所 示， 写 出D 的 逻 辑 式， 列 出Q 随 输 入 A 变 化 的 状 态 表， 说 明 该 图 相 当 于 何 种 触 发 器。
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。 图2－3 ⑷填写表2－3各点状态。
⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 4.测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。 ⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 ⑵找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。 ⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。 五、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。 2.总结组合逻辑电路的分析方法。 实验3 触发器 一、实验目的 1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。 2．学会正确使用触发器集成芯片。 3．了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1．双踪示波器一台 2．Dais或XK实验仪一台 3．器件74LS00 二输入端四与非门1片 74LS74 双D触发器1片 74LS112 双J-K触发器1片 二、实验内容
数字电路实验指导书 上海大学精密机械工程系2010年10月
目录 一、概述 二、实验一基本电路逻辑功能实验 三、实验二编码器实验 四、实验三寄存器实验 五、实验四译码器实验 六、实验五比较器实验 七、实验六加法器实验 八、实验七计数器实验 九、附录一数字电路实验基本知识 十、附录二常用实验器件引脚图 十一、附录三实验参考电路 十二、附录四信号定义方法与规则十三、附录五 DS2018实验平台介绍
前言 《数字电路A》课程是机电工程及自动化学院机械工程自动化专业和测控技术与仪器专业的学科基础必修课。课程介绍数字电路及控制系统的基本概念、基本原理和应用技术，使学生在数字电路方面具有一定的理论知识和实践应用能力。该课程是上海大学和上海市教委的重点课程建设项目和上海大学精品课程，课程教学内容和方式主要考虑了机械类专业对电类知识的需求特点，改变了电子专业类（如信息通信、电气自动化专业）这门课比较注重教授理论性和内部电路构成知识的方式，加强应用设计性实验，主要目的是让学生能在理论教学和实验中学会解决简单工程控制问题的基本方法和技巧，能够设计基本的实用逻辑电路。 本书是《数字电路A》的配套实验指导书，使用自行开发的控制系统设计实验箱，所有实验与课堂理论教学相结合，各实验之间相互关联，通过在实验箱上设计构建不同的数字电路功能模块，以验证理论教学中学到的各模块作用以及模块的实际设计方法。在所有功能模块设计结束后，可以将各模块连接在一起，配上输入输出装置，构成一个完整的工程控制系统。 为本课程配套的输入输出装置是颗粒糖果自动灌装控制和一维直线运动控制，颗粒糖果自动灌装系统的框图如下图所示： 颗粒糖果灌装系统框图 本套实验需要设计的功能模块包括：编码器、寄存器、译码器、比较器、加法器、计数器、光电编码器辩向处理电路、步进电机旋转控制环形分配电路等。
第12 章习题 12-1填空题 1. 数字电路分为组合逻辑和时序逻辑两大类。 2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。 3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。 4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。 5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。 6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。 7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用 字数×位数来表示。字数指字线的数目，位数指数据线的总的数目。
8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和 双向移位寄存器。 9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。 10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。 11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。 12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器 保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。 13. 某压力报警系统的逻辑电路如图12-42所示。已知压力传感器压力安全时输出为0，压力不安全时输出为1。按钮开关S是供维修人员使用的。通过阅读逻辑电路图可知:
【最新整理，下载后即可编辑】 数字逻辑实验报告、总结 专业班级：计算机科学与技术3班 学号：41112115 姓名：华葱 一、 实验目的 1． 熟悉电子集成实验箱的基本结构和基本操作 2． 通过实验进一步熟悉各种常用SSI 块和MSI 块的结构、 各管脚功能、工作原理连接方法 3． 通过实验进一步理解MSI 块的各输入使能、输出使能的 作用（存在的必要性） 4． 通过实验明确数字逻辑这门课程在计算机专业众多课 程中所处的位置，进一步明确学习计算机软硬件学习的 主线思路以及它们之间的关系学会正确学习硬件知识 的方法。 二、 实验器材 1． 集成电路实验箱 2． 导线若干 3． 14插脚、16插脚拓展板 4． 各种必要的SSI 块和MSI 块 三、 各次实验过程、内容简述 （一） 第一次实验：利用SSI 块中的门电路设计一个二进制一 位半加器 1. 实验原理：根据两个一位二进制数x 、y 相加的和与 进位的真值表，可得：和sum=x 异或y ，进位C out =x ×y 。相应电路： 2. 实验内容： a) 按电路图连接事物，检查连接无误后开启电源 b) 进行测试，令 y>={<0,0>,<0,1>,<1,0>,<1,1>}，看输出位sum 和C out 的变化情况。 c) 如果输出位的变化情况与真值表所述的真值相 应，则达到实验目的。 （二） 第二次实验：全加器、74LS138译码器、74LS148编码器、 74LS85比较器的测试、使用，思考各个输入、输出使能 端的作用 1. 实验原理： a) 全加器 i. 实验原理： 在半加器的基础上除了要考虑当前两个二进制为相 加结果，还要考虑低位（前一位）对这一位的进位 问题。由于进位与当前位的运算关系仍然是和的关 系，所以新引入的低位进位端C in 应当与当前和sum 再取异或，而得到真正的和Sum ；而进位位C out 的 产生有三种情况： 触发器是数字电路中的一种基本单元 第5章触发器 5.1 概述 触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。 一个触发器具有如下的特点： ①两个互补的输出端Q和Q；②“O”和“1”两个稳态； ③触发器翻转的特性；④记忆能力。 1．对触发器的基本要求 1）应该具有两个稳定状态——0状态和1状态 2）能够接收、保存和输出信号 2．触发器的现态和次态 现态——触发器接收输入信号之前的状态叫做现态，用Q n表示。 次态——触发器接收输入信号之后的状态叫做次态，用Q n+1表示。 3．触发器的分类 1）按照电路结构和工作特点分 基本触发器、同步触发器、主从触发器和边沿触发器 2）按照（在时钟控制下的）功能分 RS型触发器、D触发器、JK触发器、T触发器和T′触发器4．时序逻辑电路 组合逻辑电路的特点是 电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F(X)。 时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。 由现在的输入状态和现在的输出状态共同决定下一次的输出状态。 电路特点 ①输入、输出之间至少有一条反馈路径； ②电路中含有贮存单元。 时序电路的一般结构如图。 X为输入变量； Z为输出变量； Q为触发器的输出，称为状态变量。Q n表示现态，Q n+1 表示次态；状态是时序电路的 输输C 触发 器的 状态 输出 控制 输入 一个重要概念。 W 为触发器的输入，也是时序电路的控制变量；CP 为时钟脉冲。 5．描述时序电路逻辑功能的方法 (1)方程式： ①输出方程：Z =F 1 (X ，Q n ) ②驱动方程：W =F 2 (X ，Q n ) ③状态方程：Q n +1= F 3 (W ，Q n ) (2)状态表 反映输入、输出、现态、次态之间的关系的表格。 (3)状态图 反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。 (4)时序图 表示各信号，电路状态等的取值在时间上的对应关系。 构成时序逻辑电路常用存储单元是触发器。 5.2 基本RS 触发器 5.2.1 由与非门组成 直接置0、置1，是构成各种不同功能触发器的基本单元。 用与非门构成的RS 触发器及逻辑符号如图。 1．功能分析 触发器的状态指Q 端的状态。 (1)R D =0，S D =1，则触发器置0。在R D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =0状 态，并保持下来。 Q =0态，称为“复位状态”。 R D 端称为“复位端”或称直接置0端。 (2)R D =1，S D =0，则触发器置1。在S D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =1状 态，并保持下来。 Q =1态，称为“置位状态”。 S D 端称为“置位端”或称直接置1端。 (3)R D =1，S D =1，则触发器保持原来的状态。 例如： Q =1，Q 、R D 的全1使Q =0，Q 的0又维持了Q 的1，这是触发器的一个稳态。同理，若Q =0，则触发器将保持另一个稳态—0态。 S Q R Q S Re 数字电路实验课程教学大纲 一、课程的基本信息 适应对象：电子科学与技术电子信息工程通信工程 课程代码：AAD00813 学时分配：16 赋予学分：1 先修课程：电路分析低频电子线路 后续课程：信号系统单片机原理与接口技术 二、课程性质与任务 数字电路实验为专业基础实验，面向电子信息工程、电子科学与技术、通信工程专业开设的独立设置的实验课程及课内实验。通过本课程的学习使学生进一步掌握常用仪器的使用，并掌握数字电路基本知识、常用芯片的功能及参数以及中、大规模器件的应用，掌握组合逻辑电路和时序逻辑电路的设计方法。同时通过学习，可以培养学生独立思考、独立解决问题的能力，加强动手能力的培养，使学生掌握数字电路的设计方法。 三、教学目的与要求 本课程是一门集理论与实践与一体的课程。学生通过本课程的学习，能够掌握各种基本逻辑门电路的结构和功能；掌握各种组合逻辑电路的分析和设计方法；熟悉常用的触发器，并会对常用的时序电路进行分析；对较复杂的数字系统的分析方法能有所了解；掌握各种电子电路和系统的测试方法和技能。 四、教学内容与安排 实验项目设置与内容提要 虚拟实验项目设置与内容提要 五、教学设备和设施 DZX-1 电子学综合实验装置示波器数字电路虚拟实验系统 六、课程考核与评估 实验成绩由虚拟实验成绩、平时实验成绩和考核成绩组成，虚拟实验成绩占20%，平时实验成绩占50%，考核成绩占30%。平时实验成绩由实验操作成绩和实验报告成绩组成，实验操作成绩占平时实验成绩的70%；实验报告成绩占平时实验成绩的30%。实验操作主要考察学生对实验电路的设计难易程度、电路连接调试、问题解决的能力，是否能够达到设计要求；实验报告主要考察学生对实验涉及的理论知识的掌握，对实验得到的结论和现象是否能够正确理解和分析，并能够合理的解释实验中出现的问题，正确判断实验的成功、失败。 数字电子技术基础知识总结引导语：数字电子技术基础知识有哪些呢？接下来是小编为你带来收集整理的文章，欢迎阅读！ 处理模拟信号的电子电路。“模拟”二字主要指电压(或电流)对于真实信号成比例的再现。 其主要特点是： 1、函数的取值为无限多个; 2、当图像信息和声音信息改变时，信号的波形也改变，即模拟信号待传播的信息包含在它的波形之中(信息变化规律直接反映在模拟信号的幅度、频率和相位的变化上)。 3.初级模拟电路主要解决两个大的方面：1放大、2信号源。 4、模拟信号具有连续性。 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。 其主要特点是： 1、同时具有算术运算和逻辑运算功能 数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等)，因此极其适合于运算、比较、存储、传输、控制、决策等应用。 2、实现简单，系统可靠 以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3、集成度高，功能实现容易 集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。 模拟电路是处理模拟信号的电路;数字电路是处理数字信号的电路。 模拟信号是关于时间的函数，是一个连续变化的量，数字信号则是离散的量。因为所有的电子系统都是要以具体的电子器件，电子线路为载体的，在一个信号处理中，信号的采集，信号的恢复都是模拟信号，只有中间部分信号的处理是数字处理。具体的说模拟电路主要处理模拟信号，不随时间变化，时间域和值域上均连续的信号，如语音信号。而数 脉冲与数字电路实验 目录 实验一TTL数字集成电路使用、与非门参数测试实验二门电路 实验三组合逻辑电路 实验四译码器与编码器 实验五触发器 实验六计数器一 实验七计数器二 实验八多谐振荡电路 实验九综合实验 ·二十四进制计数电路 ·数字定时器 ·图形发生器 专题实习通用计时器安装于调试 附录1 常用数字集成电路外引线图 附录2 TTL集成电路分类、推荐工作条件 实验一TTL数字集成电路使用、与非门参数测试 一、实验目的 学习TTL数字集成电路使用方法，学会查阅引脚图。掌握参数测试方法 二、实验设备及器件 1．逻辑实验箱1台 2．万用表1只 3．四2输入与非门74LS00 1只 三、实验重点 54/74LS系列数字集成电路的认识及使用方法 四、数字集成电路概述 以晶体管的“导通”与“截止”表达的两种状态及高电平（H）低电平（L）并以“1” 或“0”表示二进制数。能对二进制数进行逻辑运算、转换、传输、存储的集成电路称为数字集成电路。按分类有TTL型、CMOS型。按功能分有逻辑门电路、组合集成电路、集成触发器、集成时序逻辑电路。 五、实验内容及步骤 1．74LS系列数字集成电路外引线图及使用方法（引线图以14脚集成电路为例） 1）外引线排列 双列直插式封装引脚识别。引脚对称排 列，正面朝上半圆凹槽向左，左下为第1脚， 按逆时针方向引脚序号依次递增。 2）电源供电 芯片以5V供电，电源正极连接标有Vcc 字符的引脚，负极连接标有GND字符的 引脚。电源额定值应准确。为了达到良好的 使用效果，电源范围应满足4.5V≤Vcc≤5.5V。TTL数字集成电路引脚识别 电源极性连接应正确。 3）重要使用规则 a．输出端不能直接连接电源正极或负极。 b．小规模（SSI）和中规模（MSI）芯片，在使用中发热严重应检查外围连线连接是否正确。 1A1B1Y2A2B2Y GND 4A 4B4Y 3A 3B3Y 1A 1B1Y 2A 2B2Y & A B Y & A B Y 一、简答题： 1、获取矩形脉冲波形的途径有哪两种？ （1）一种方法是利用各种形式的多谐振荡器电路直接产生所需要的矩形脉冲。（2）另一种方法是通过各种整形电路把已有的周期性变化波形变换为符合要求的矩形脉冲。其前提条件是，能够找到频率和幅度都符合要求的一种已有的电压信号。 2、施密特触发器在性能上有哪两个重要特点？ （1）输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。 （2）在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。 3、施密特触发器有哪些用途？ （1）可以将边沿变化缓慢的信号波形整型为边沿陡峭的矩形波。 （2）可以将叠加在矩形脉冲高、低电平上的噪声有效地清除。 4、单稳态触发器的工作特性具有哪些显著特点？ （1）它具有稳态和暂稳态两个不同的工作状态。 单稳只有一个稳定的状态。这个稳定状态要么是0，要么是1。在没有受到外界触发脉冲作用的情况下，单稳态触发器保持在稳态； （2）在外界触发脉冲作用下，能从稳态翻转到暂稳态，（假设稳态为0，则暂稳态为1）。在暂稳态维持一段时间以后，再自动返回稳态。 （3）单稳态触发器在暂稳态维持的时间长短仅仅取决于电路本身的参数，与触发脉冲的宽度和幅度无关。 二、计算题： 1、如图所示为一个用CMOS 门电路构成的施密特触发器，已知电源电压为10V ， Ω=k R 101；Ω=k R 202；求其正向阈值电压、负向阈值电压及回差电压。（本题 6分） 解： （1）正向阈值电压为：（2分） （2）负向阈值电压为：（2分） （3）回差电压为：（2分） 解： （1）正向阈值电压为：V V R R V TH T 5.7210 )20101()1(21=+=+ =+（2分） （2）负向阈值电压为：V V R R V TH T 5.22 10 )20101()1(21=-=- =-（2分） （3）回差电压为：V V V V V V T T T 55.25.7=-=-=?-+（2分） 2、在图示的施密特触发器电路中，若G1和G2为74LS 系列与非门和反相器，它 第5章触发器 5.1 概述 触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。 一个触发器具有如下的特点： ①两个互补的输出端Q和Q；②“O”和“1”两个稳态； ③触发器翻转的特性；④记忆能力。 1．对触发器的基本要求 1）应该具有两个稳定状态——0状态和1状态 2）能够接收、保存和输出信号 2．触发器的现态和次态 现态——触发器接收输入信号之前的状态叫做现态，用Q n表示。 次态——触发器接收输入信号之后的状态叫做次态，用Q n+1表示。 3．触发器的分类 1）按照电路结构和工作特点分 基本触发器、同步触发器、主从触发器和边沿触发器 2）按照（在时钟控制下的）功能分 RS型触发器、D触发器、JK触发器、T触发器和T′触发器4．时序逻辑电路 组合逻辑电路的特点是 电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F(X)。 时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。 由现在的输入状态和现在的输出状态共同决定下一次的输出状态。 电路特点 ①输入、输出之间至少有一条反馈路径； ②电路中含有贮存单元。 时序电路的一般结构如图。 X为输入变量； Z为输出变量； Q为触发器的输出，称为状态变量。Q n表示现态，Q n+1 表示次态；状态是时序电路的 输入X输出Z CP 触发器的 状态输出 一个重要概念。 W 为触发器的输入，也是时序电路的控制变量；CP 为时钟脉冲。 5．描述时序电路逻辑功能的方法 (1)方程式： ①输出方程：Z =F 1 (X ，Q n ) ②驱动方程：W =F 2 (X ，Q n ) ③状态方程：Q n +1= F 3 (W ，Q n ) (2)状态表 反映输入、输出、现态、次态之间的关系的表格。 (3)状态图 反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。 (4)时序图 表示各信号，电路状态等的取值在时间上的对应关系。 构成时序逻辑电路常用存储单元是触发器。 5.2 基本RS 触发器 5.2.1 由与非门组成 直接置0、置1，是构成各种不同功能触发器的基本单元。 用与非门构成的RS 触发器及逻辑符号如图。 1．功能分析 触发器的状态指Q 端的状态。 (1)R D =0，S D =1，则触发器置0。在R D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =0状 态，并保持下来。 Q =0态，称为“复位状态”。 R D 端称为“复位端”或称直接置0端。 (2)R D =1，S D =0，则触发器置1。在S D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =1状 态，并保持下来。 Q =1态，称为“置位状态”。 S D 端称为“置位端”或称直接置1端。 (3)R D =1，S D =1，则触发器保持原来的状态。 例如： Q =1，Q 、R D 的全1使Q =0，Q 的0又维持了Q 的1，这是触发器的一个稳态。同理，若Q =0，则触发器将保持另一个稳态—0态。 S D Q R D Q Set Reset 数字电路实验 实验要求： 1.遵守实验室规则，注意人身和仪器设备的安全。 2.预习并按规范写好预习报告，否则不能参加实验。 3.进入实验室后保持安静，对号入座， 4.将预习报告置于实验桌右上角，待指导教师检查。 5.完成实验任务后，保持实验现场，报请老师验收。验收时需清楚简练地 向老师介绍实验情况、证明自己已完成了实验任务。 6.实验成绩由预习报告、实验效果与实验纪律、独立动手能力、实验报告 等综合决定。 实验报告内容要求 1.实验名称、实验者姓名、实验时间地点和指导教师等。 2.实验目的与要求。 3.实验用仪器仪表的名称和型号。 4.实验电路和测试电路。包括实验所用的器件品种、数目和参数。 5.实验内容、步骤，在这部分内容中，应用简明的语言或提纲给出实验的具体内容，步骤、记录实验中的原始数据，绘制出根据观察到的波形整理出的图表、曲线，反映在实验中遇到的问题及处理的经过。如对原实验方案进行了调整，则应写出调整方案的理由和调整情况。 6.实验结果及分析。实验结果是对实验所得的原始数据进行分析计算后得 出的结论。可以用数值或曲线表达，实验结果应满足实验任务的要求。 7.实验小结。总结实验完成的情况，对实验方案和实验结果进行讨论，对 实验中遇到的问题进行分析，简单叙述实验的收获、体会等。 8.参考资料。记录实验进行前、后阅读的有关资料，为今后查阅提供方便。 实验一TTL 与非门参数测试及使用 一、实验目的 1、学习 TTL 和 CMOS 门电路的逻辑功能测试方法，加深认识TTL与CMOS门电路的电平 差异。 2、通过测试TTL 与非门的电压传输特性，进一步理解门电路的重要参数及其意义（包 括 U OL、 U OH、 U ON、 U OFF、 U TH、 U NL、 U NH）。 3、了解一般的集成门电路器件的常用封装形式和引脚排列规律，掌握使用方法。 4、熟悉数字实验箱的结构和使用方法。 二、预习要求 1、 TTL 与 CMOS 门电路的逻辑功能及闲置输入端的处置方法。 2、电压传输特性曲线及其所表征的主要参数的意义。 3、设计实验数据纪录表格 三、实验内容 1、测试 TTL 与非门 74LS00 和 CM0S 或非门 CC4001 逻辑功能。 （1）识别 72LS00 和 CC4001 的封装及引脚排列。 （2）正确连接测试电路，特别注意直流工作电压的大小和极性。 （ 3）测试它们的真值表，要求纪录输入高低电平（U IL、 U IH）和输出高低电平(U OL、 U OH ) 。 （ 4）实验TTL和CMOS门电路的输入端悬空对门电路输出的影响。 2、测试 TTL 与非门电压传输特性。 （1）正确连接测试电路，特别注意实心电位器的连接，连接错误易损坏电位器。 （2）注意在特性曲线的转折处应适当增加测量点。 （3）正确读取数据并纪录。 四、实验报告 1、书写格式要规范，书写认真、字迹清晰。 2、实验报告内容要齐全 3、测试的原始数据要真实，不能随意修改原始数据。 4、绘制 TTL 门的传输特性曲线，并根据曲线标出U ON、U OFF、 U TH及 U NL、 U NH。 5、实验结果分析与小结 实验二组合逻辑电路设计 一、实验目的 1、学习用小规模集成电路设计组合逻辑电路的方法，进一步掌握组合逻辑电路的 分析和设计方法。 2、学习用中规模集成电路实现组合逻辑函数的方法 3、学习数字电路实验中查找电路故障的一般方法。 二、预习要求 1、组合逻辑电路分析、设计的一般方法。 2、用译码器和数据选择器实现组合逻辑函数的方法。 3、画出用译码器74LS138 实现半加器的电路图。 三、实验内容 1、用与非门实现半加器。 数字电路7大基础实验-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN 实验一门电路逻辑功能及测试 一、实验目的 1．了解实验箱各部分的功能，并熟悉其使用方法。 2．熟悉门电路的外形和引脚以及逻辑功能。 3．学习集成电路的测试方法及示波器使用方法。 二、实验仪器及材料 1．双踪示波器 2．器件 74LS00 二输入端四与非门 2片 74LS20 四输人端双与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六反相器 1片 三、预习要求 1．复习门电路工作原理及相应逻辑表达式． 2．熟悉所用集成电路的引线位置及各引线用途． 3．了解双踪示波器使用方法． 四、实验箱介绍 实验箱由电源、电平显示、信号源、芯片插座、逻辑开关等部分组成。 1、电源部分 输出DC、+5V、+~+15V直流稳压电源各一路。两路均设有短路报警功能，电源在短路时自动将电源与已经短路的电路断开，当短路故障排除后，按下报警复位开关即可恢复供电。 2、显示部分 电平指示由10组发光二极管组成，用＋5V接电平输入时灯亮为正常。用GND（地）接电平无输出显示为正常。数字显示由2位7段LED数码管及二-十进制译码器驱动器组成。分译码输入端和段位显示输入端（高电平有效）。 3、信号源部分 分单脉冲和连续脉冲2部分，单脉冲开关为消抖动脉冲；连续脉冲分为2组，一组为4路固定频率脉冲，分别为200kHZ、100kHZ、50kHZ、25kHZ；另一组为：1Hz~5kHz 连续可调方波。 4、逻辑电平开关 由10组逻辑电平开关组成（S0-S9），逻辑开关用于输出逻辑电平“1”和“0”。接电平指示，并左右拨动开关（H为高电平+5V，L为低电平0V），则红绿灯相应亮灯。用一组（4位）逻辑开关分别接数码显示的译码输入ABCD（8421BCD），拨动开关组合，输入0000～1001，则数码显示为0～9。 5、集成块插座 插座为双列直插或多列直插，集成块引脚数和引脚号须与插座相符，上左下右对角一般为正、负电源（特殊除外），电源负端接GND即可（10个14脚、3个16脚、1个20脚）。 第11章数字电路基础知识 教学重点： 1．掌握与门、或门、非门的逻辑功能及逻辑符号。 2．了解与或非门、同或门、异或门、OC门与三态门等复合门的逻辑功能和逻辑符号。3．掌握基本逻辑运算、逻辑函数的表示方法。 4．掌握逻辑代数的基本公式；熟练应用公式化简逻辑函数。 教学难点： 1．各种逻辑关系的含义。 2．用公式化简逻辑函数。 3．根据函数表达式画出逻辑图。 学时分配： 11.1数字电路概述 11.1.1 数字电路及其特点 电子线路中的电信号有两大类：模拟信号和数字信号。 1．概念 模拟信号：在数值上和时间上都是连续变化的信号。 数字信号：在数值上和时间上不连续变化的信号。 模拟电路：处理模拟信号的电路。 数字电路：处理数字信号的电路。 2．数字电路特点 (1) 电路中工作的半导体管多数工作在开关状态。 (2) 研究对象是电路的输入与输出之间的逻辑关系，分析工具是逻辑代数，表达电路的功能主要用真值表，逻辑函数表达式及波形图等。 11.1.2 数字电路的发展和应用 数字电路的发展：与器件的改进密切相关，集成电路的出现促进了数字电路的发展。 数字电路的应用：范围广泛，国民经济许多部门中都将大量应用数字电路。 11.2 基本逻辑门电路 各种逻辑门电路是组成数字电路的基本单元。 11.2.1 关于逻辑电路的几个规定 一、逻辑状态的表示方法 用数字符号0和1表示相互对立的逻辑状态，称为逻辑0和逻辑1。 表11.2.1 常见的对立逻辑状态示例 二、高、低电平规定 用高电平、低电平来描述电位的高低。 高低电平不是一个固定值，而是一个电平变化范围，如图11.2.1(a)所示。 单位用“V ”表示。 在集成逻辑门电路中规定 —— 标准高电平V SH —— 高电平的下限值； 标准低电平V SL —— 低电平的上限值。 应用时，高电平应大于或等于V SH ；低电平应小于或等于V SL 。 三、正、负逻辑规定 正逻辑：用1表示高电平，用0表示低电平的逻辑体制。 负逻辑：用1表示低电平，用0表示高电平的逻辑体制。 11.2.2 与门电路 基本的逻辑关系：与逻辑、或逻辑和非逻辑。 一、与逻辑 1．与逻辑关系 与逻辑关系如图11.2.2所示。当决定一件事情的几个条件全部具备后，这件事情才能发生，否则不发生。 图11.2.1 正逻辑和负逻辑 第1章 数字电路与系统实验基础知识 随着数字技术日新月异的发展，数字电路与系统实验已成为高等学校电类相关专业重要的专业基础课程，具有较强的实用性、创造性和实践性。数字电路与系统实验依据教学、科研的具体要求设计实验项目，要求学生实现电路设计、安装和调试，从基本逻辑功能的实现到复杂数字系统的设计，逐步掌握具有特定功能数字电路的设计方法，从而达到巩固基本理论知识、培养实践能力的目的。千里之行，始于足下。掌握基础知识，是做好数字电路与系统实验的第一步。 1.1 数字电路与系统实验基本知识 1.1.1 数字电路与系统实验的特点 与电路实验和模拟电子电路实验相比，数字电路与系统实验具有以下特点。 1．所有电路和系统的输入量和输出量都是二值化的数字量 数字量具有在时间和数值上均离散的特点，在数字电路与系统实验中，一般输入量外接逻辑开关，输出量外接指示灯，实验结果直观、易判断，实验数据的处理较为简单，复杂计算极少，容易激发学生的学习兴趣，培养逻辑思维的能力。 2．实验器件都是集成芯片 数字电路与系统实验中采用的器件主要是半导体集成芯片，而非独立元件。在基本数字电路的设计中，一般采用中、小规模集成电路，在复杂系统的设计中，一般采用大规模甚至超大规模集成电路。这一特点使得数字电路与系统实验的硬件连线大大减少，电路调试和排查错误的难度大大降低。 3．实践性很强 优秀的数字电路与系统的设计需要丰富的实践经验，而这些实践经验来源于大量实际电路的设计和调试。因此，在最基本的实验项目中，就应开始注重实践经验的积累。 1.1.2 数字电路与系统实验的基本过程 独立、成功地完成一次实验课的基本过程如下。 1．课前预习 在进入数字电路实验室之前，充分的课前预习对顺利完成所有实验项目具有举足轻重的作用。课前预习的内容包括本次实验项目中涉及的基本理论知识、所需集成芯片的逻辑功能、每个实验任务的设计方案和具体的电路图，以及记录数据的表格和波形坐标系。 2．基本性实验项目 每次实验课中都设计了基本性实验项目，其主要目的是测试和验证实验电路的基本逻辑功能，掌握基本器件的使用方法，锻炼电路连接能力，掌握实验数据的观察和处理方法。 数电课程各章重点 第一、二章 逻辑代数基础知识要点 各种进制间的转换，逻辑函数的化简。 一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码 .8421码 二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非 三、逻辑代数的基本公式和常用公式、基本规则 逻辑代数的基本公式 逻辑代数常用公式： 吸收律：A AB A =+ 消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ?=+ B A AB B A B A +=+ 基本规则：反演规则和对偶规则，例1-5 四、逻辑函数的三种表示方法及其互相转换 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-7 五、逻辑函数的最小项表示法：最小项的性质；例1-8 六、逻辑函数的化简：要求按步骤解答 1、 利用公式法对逻辑函数进行化简 2、 利用卡诺图对逻辑函数化简 3、 具有约束条件的逻辑函数化简 例1.1 利用公式法化简 BD C D A B A C B A ABCD F ++++=)( 解：BD C D A B A C B A ABCD F ++++=)( BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、 m ABCD Y 约束条件为 ∑8)4210(、、、、 m 解：函数Y 的卡诺图如下： 00 01 11 1000011110AB CD 111 × 11××××D B A Y += 第三章 门电路知识要点 各种门的符号，逻辑功能。 一、三极管开、关状态 1、饱和、截止条件：截止：T be V V <， 饱和：β CS BS B I I i => 2、反相器饱和、截止判断 二、基本门电路及其逻辑符号 与门、或非门、非门、与非门、OC 门、三态门、异或； 传输门、OC/OD 门及三态门的应用 三、门电路的外特性 1、输入端电阻特性：对TTL 门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。 习题2-7 5、输出低电平负载电流I OL 6、扇出系数N O 一个门电路驱动同类门的最大数目 第四章 组合逻辑电路知识要点 课程小结 这学期通过九周的数字电路的实验，既对门电路、译码器、触发器、计数器等理论知识有了更深的理解，又锻炼了自己实际的操作能力。在已有的课本知识基础上进行实验设计，使同学们在传统实验基础上的创新意识得到体现,同时又巩固了对数字电路的掌握，激发了我们的学习数字电路的兴趣。 首先在做实验之前要要有充分的准备，弄懂实验原理，实验总是与课本知识相关的，就必须回顾课本的知识，掌握相关的知识点。在实验过程中，我们应该尽量减少操作的盲目性提高实验效率的保证，在弄懂了实验原理的基础上，才能保证自己的正确性。 在写预习报告时，会通过仿真，提出问题并试着通过网络找资料自学有关知识以及与他人交流来解决问题。培养了自己发现问题和解决问题的能力，留给学生充分的学习思维时间，增强了学习的主动性，为在课堂上的进一步理解应用打下基础。 同时将两个人组成一小组，再将几小组组成一个大组的形式很好，增强了大家的互动性。无论是在课后还是课上，大家都可以不断交流，互相发现问题，解决问题，在遇到不懂的地方共同努力，齐心协力，共同进步。 数字电子技术实验的开放体现了学生的主体意识，同学们在实验中表现出了积极的主动性。在实验中应思考如何去掌握和运用物理方法,如给定了实验原理和一些条件要求（如相关的芯片）,设计实验方案、实验步骤,画出实验电路图,然后进行操作,得出结果。 数字电子技术是一门理论性和实践性都很强的专业基础课，也是一门综合性的技术基础学科，许多理论和方法只有通过实际验证才能加深理解并真正掌握。在老师的启发引导下,通过创新解决问题,获取知识,掌握物理实验思想和实验方法的实质,从而培养创新能力。学习数字电路实验这门课程，要掌握电路设计的基本知识和方法，通过实验培养在实践中研究问题、分析问题和解决问题的能力，为将来从事技术工作和科学研究奠定扎实的基础。触发器是数字电路中的一种基本单元
数字电路实验大纲
数字电子技术基础知识总结
数字电路实验(九个)
数字电路练习题及答案--施密特触发器
触发器是数电路中的一种基本单元
数字电路实验
数字电路7大基础实验
数字电路基础知识
数字电路与系统基础知识
数字电子技术基础第五版期末知识点总结..
数字电路实验课程小结
相关主题
文本预览