POWER MOSFETS
平面VDMOS的剖面图，一般是60V以上的器件，采用1.5um以上的工艺，所以国内以前做IC的厂家都能做。
沟槽VDMOS的剖面图，一般是60V以下的器件，
采用0.5um以下的工艺，所以国内高档的IC厂家才能做。
所以加工线的条件非常重要，如加工的线条、刻槽技术、工艺线的环境。
加工线的条件不太重要，所以现在很多的老的5寸、6寸线在做。但对材料要求很高,是高阻厚外延材料。
加工线的条件及材料要求都很高。只有国外几家公司在做，如IR、INFINEON。
随着加工技术及设计技术的提高器件的特性不断地改进（以导通电阻为列）。
平面IGBT的剖面图，一般是400V以上的器件，采用2um 以上的工艺，所以国内以前做IC的厂家都能做，但设计及材料要求都很高。
VDMOS和双极管特性比较
VDMOS的击穿电压：BV DSS、V BR
VDMOS的击穿电压决定于：
1、外延材料；浓度及厚度
2、体单胞间距
3、终端设计
4、表面态等工艺控制
VDMOS的导通电阻：R DS（ON）
低压（200V以下VDMOS的导通电阻（由大到小排列）
1、单胞密度（沟道电阻）
2、表面浓度（积累层电阻）
3、外延材料；浓度及厚度（耐压区电阻）
4、设计（颈部电阻）
5、封装（有时会到主要地位）
6、表面金属化（表面接触电阻）
高压200V以上VDMOS的导通电阻（由大到小排列）1、外延材料；浓度及厚度（耐压区电阻）
2、单胞密度（沟道电阻）
3、设计（颈部电阻）
4、表面浓度（积累层电阻）
5、表面金属化（表面接触电阻）
6、封装
VDMOS的跨导：Gfs
1、栅、源电压对漏电流的控制能力：在一定的漏电压下，漏电流
除以栅、源电压（漏电流为最大允许漏流的一半）
2、处决于沟道密度及沟道宽度（从80年到今60倍）
VDMOS的域值电压：Vth
为使沟道反型所需最小栅、源电压值。
一般高压器件为2—4V
低压器件为1—3V
寄生二极管的正向压降：
一般在1V到1。6V之间。高压的器件要大。（100V为界）。最大耗散功率：结温到最大允许结温时的功率（一般为150C）
VDMOS的寄生三极管的限制：