目录
摘要................................................................................................................................ I Abstract ......................................................................................................................... II 绪论.. (1)
1晶体管 (2)
1.1 晶体管简介 (2)
1.2 晶体管的种类与结构 (2)
1.3晶体管的工作原理 (4)
1.4 晶体管的应用 (5)
2电路原理设计 (6)
2.1 总体电路的构思及原理 (6)
2.2 反相器电路 (6)
2.3 控制电路 (7)
2.4 输入端控制电路 (8)
2.5 输出端显示电路 (9)
3电路仿真 (10)
4实物测试 (11)
4.1 测试方法 (11)
4.2 测试中发现的问题 (11)
4.3 测试结果 (11)
5 PCB原理图 (12)
6 心得体会 (13)
参考文献 (14)
附录一：元件清单 (15)
附录二：总电路图 (16)
摘要
在制作TTL门电路的过程中，TTL集成电路采用双极型三极管作为开关器件，通过BJT的开关作用，就能构成简单的BJT门电路，但是由于基本BJT门电路的动态性能不理想，为改善其动态性能，增加若干元器件（如电阻、二极管等）构成TTL门电路。本文主要阐述的就是由BJT晶体管为基本构成的TTL三态输出与非门电路，TTL三态输出与非门电路是由基本门电路以及相关的控制电路构成的。通过设计、仿真并调试，发现功能能得以实现。
关键词：晶体管；集成电路；TTL门电路
Abstract
In the production process of TTL gate, TTL integrated circuits using bipolar transistors as switching devices, the role of the switch through the BJT, the BJT can constitute a simple gate, but because of the basic BJT-gate dynamic performance is not satisfactory, to improve its dynamic performance, increase the number of components (such as resistors, diodes, etc.) constitute the TTL gates. This article focuses on is the BJT transistor as the basic form of the tri-state output and TTL NAND gate circuit, TTL tri-state output and non-gate is the basic gates and associated control circuit formed. By design, simulation and debugging, discovery can be achieved.
Keywords:Transistor; IC; TTL gates
绪论
随着电子技术的发展，集成电路在实际运用中越来越广泛。由于工艺的不一样，除了较为让人熟悉的CMOS逻辑门电路之外，还有由BJT为主要器件构成的TTL逻辑门电路，虽然由不同的器件构成，但能够实现的功能同样，所以TTL 门电路和CMOS门电路共存。
在门电路中，高电平和低电平状态是必须存在的，而在本设计中是一个三态输出门电路，加入的控制电路，还能输出了一个高阻态。
本设计主要利用晶体管构成TTL三态输出与非门电路，通过晶体管的输入不一样，能达到三种状态的输出。在实物调试前，利用Multisim软件进行电路设计及仿真，发现结果正确。并用Protel或Altium Designer软件进行电路画图以及PCB图设计。
本文主要通过介绍晶体管的原理、以及TTL三态输出与非门电路、电路设计与调试以及实物和PCB图设计。
1晶体管
1.1 晶体管简介
晶体管（transistor）是一种固体半导体器件，可以用于检波、整流、放大、开关、稳压、信号调制和许多其它功能。晶体管作为一种可变开关，基于输入的电压，控制流出的电流，因此晶体管可做为电流的开关，和一般机械开关（如Relay、switch）不同处在于晶体管是利用电讯号来控制，而且开关速度可以非常之快，在实验室中的切换速度可达100GHz以上。
严格意义上讲，晶体管泛指一切以半导体材料为基础的单一元件，包括各种半导体材料制成的二极管、三极管、场效应管、可控硅等，不过从国内的习惯上讲，晶体管有时多指晶体三极管，中国脱离电子管的时代不长，在19世纪70年代后期至19世纪80年代早期，当时习惯以晶体管特指晶体三极管，语境的歧义就是那时留下的。
1.2 晶体管的种类与结构
（1）BJT与FET
对晶体管进行大致分类，可以分为下述两种类型；
（1）双极型晶体管（Bipolar Juction Transistor，BJT）；
（2）场效应晶体管（Field Effect Transistor，FET）。
一般将前者简单地称为晶体管，将后者称为FET。
（2）NPN和PNP
进一步可以把晶体管划分为如下两种：
（1）NPN型晶体管；
（2）PNP型晶体管。
NPN型晶体管如图1.1左所示，是由N型区、P型区、N型区构成的半导体结构，各个区域分别称为：
集电区（Collector）；基区（Base）；发射区（Emitter）；
然后，分别从各区引出集电极端子、基极端子、发射极端子。
如图1.1右所示，PNP型晶体管由P型区、N型去、P型区组成。各区的名称与端子的名称与NPN型晶体管相同。
NPN型晶体管与PNP型晶体管的区别，在电路图形符号中是用发射极箭头的方向来判断的。在一般的使用状态下，箭头的方向表示的是发射极电流流动的方向。
三个电极分别有各自的作用：发射极（E极）用来发射电子；基极（B极）用来控制发射极（E极）发射电子数量；集电极（C极）用于收集电子。它们3个电极之间的电流关系是：Ie=Ib+Ic。
图1.1 NPN型与PNP型晶体管的符号及结构
（3）发射结和集电结
与二极管一样，在晶体管内部的P型区与N型区的边界形成PN结。因此，称在发射区与基区边界形成的PN结为发射结。称在集电区与基区的边界形成的PN结为集电结。
（4）PN结的偏置状态
晶体管可以作为放大器和开关器件来使用，在作为放大器使用时，通常连接成如下的偏置状态：
发射结正向偏置；集电结反向偏置。
正向偏置所指的就是，在二极管阳极端加上相对于阴极为正的电压，在P
型区加上相对于N型区为正的电压称为正向偏置，与这个情况相反的，在P型区加上相对于N型区为负的电压，就称为反向偏置。
1.3晶体管的工作原理
晶体管属于电流控制型半导体器件，其放大特性主要是指电流放大能力。所谓放大，是指晶体管的基极电流发生变化时，其集电极电流将发生更大的变化或在晶体管具备了工作条件后，若从基极加入一个较小的信号，则其集电极将会输出一个较大的信号。
晶体管的基本工作条件是发射结（B、E极之间）要加上较低的正向电压（即正向偏置电压），集电结（B、C极之间）要加上较高的反向电压（即反向偏置电压）。晶体管发射结的正向偏置电压约等于PN结电压，即硅管为0.6~0.7v，锗管为0.2~0.3V。集电结的反向偏置电压视具体型号而定。
而晶体管的工作状态是截止、导通和饱和三种状态。
在晶体管不具备工作条件时，它处截止状态，内阻很大，各极电流几乎为0。
而当晶体管的发射结加上合适的正向偏置电压、集电结加上合适的反向偏置电压时，晶体管导通，其内阻变小，各典籍均有工作电流产生（Ie=Ib+Ic）。适当增大其发射结的正向偏置电压、使基极电流Ib增大时，集电极电流Ic和发射极电流Ie也会随之增大。
当晶体管发射结的正向偏置电压增大到一定值（硅管等于或略高于0.7V，锗管等于或略高于0.3V时，晶体管将从导通放大状态进入饱和状态，此时集电极电流Ic将处于较大的恒定状态，且已不受基极电流Ib控制。晶体管的导通内阻很小（相当于开关被接通），集电极和发射极之间的电压低于发射结电压，集电结也由反偏状态变为正偏状态。
1.4 晶体管的应用
在模拟电路中，晶体管用于放大器、音频放大器、射频放大器、稳压电路；在计算机电源中，主要用于开关电源。
晶体管也应用于数字电路，主要功能是当成电子开关。数字电路包括逻辑门、随机存取内存 (RAM) 和微处理器。
晶体管在使用上有许多要注意的最大额定值，像是最大电压、最大电流、最大功率等等，在超额的状态下使用，晶体管内部的结构会被破坏。每种型号的晶体管还有特有的特性，像是直流放大率hfe、NF噪讯比等，可以借由晶体管规格表或是Data Sheet得知。
晶体管在电路最常用的用途应该是属于讯号放大这一方面，其次是阻抗匹配、讯号转换等，晶体管在电路中是个很重要的元件，许多精密的组件主要都是由晶体管制成的。
图1.2 晶体管电路符号及实物
2电路原理设计
2.1 总体电路的构思及原理
与CMOS三态门一样，TTL三态门也是在普通门电路的基础上，增加控制电路构成的。本文所介绍的TTL三态输出与非门也就是在与非门的基础上上增加一个控制电路，而与非门的构成就是一个TTL反相器增加输入端而构成，这个可以通过使用复合管或者通过多个晶体管并联而构成多输入端。
本文所介绍的TTL三态输出与非门，不仅仅是一个没有封装的芯片，而是加入了输入端控制电路以及显示电路的，这电路能够通过开关控制输入端的输入信号（高电平或者低电平），又能够通过输出显示电路上的LED灯观察到输出端的输出信号（高电平、低电平或者高阻态）。
所以说TTL三态输出与非门电路是包括：反相器、控制电路、输入控制电路以及输出显示电路，其中反相器与控制电路是主体核心电路。
2.2 反相器电路
如图2.1所示，反相器电路是由三部分组成的，T1、T2组成电路的输入级，T5、T6以及二极管D组成输出级，还有由T4组成的中间级作为输出级的驱动电路，将T4的单端输入信号转换为互补的双端输出信号，以驱动T5和T6。
反相器电路的工作原理如下:当输入Vi1 =Vil=0.2V时（即T1的发射极接收到输入低电平）,T1的发射结导通,其基极电压为Vb1=Vil+Vbe1=0.9V，该电压作用于T1的集电结和T4、T5的发射结上，所以T4、T6都截止，而T5和D导通，输出为高电平，Vo=Voh≈Vcc-Vbe-Vd=3.6V。同理可得，当Vi2=Vil=0.2V时（即T2发射极接收到输入低电平），出现同样的结果。所以只要当T1或者T2其中之一为低电平，即Vi1或者Vi2=0.2V时，输出的即为高电平。
当输入Vi1=Vi2=V1h=3.6V时（即T1和T2发射极输入的都是高电平），Vcc
图2.1 反相器电路
通过Rb1和T1的集电结向T4、T5提供基极电流，使T4、T6饱和导通，此时，Vb1=Vbc1+Vbe2+Vbe3=2.1V，使T1、T2的发射结反向偏置，而共用的集电结正向偏置。所以T1、T2处于发射结和集电结倒置的放大状态。由于T4和T6饱和，使Vc2=Vces2+Vbe3=0.9V。该电压作用于T5的发射结和二极管D两个PN结上，显然T5和D均截止。T5和D截止，且T3饱和导通，使输出为低电平，Vo=Vc3=Vces3=0.2V。
上述电路就能实现反相器的逻辑关系。
2.3 控制电路
从图2.1可以看到输入组成电路应该还有一个为T3，但由于T3主要作用于控制电路，如图2.2所示，所以在反相器电路的介绍中没有详细介绍T3的作用。
上文提到，TTL三态门也是在普通门电路的基础上，增加控制电路构成的。
图2.2 控制电路
所以，上一小节介绍的就是普通门电路（反相器），现在介绍的就是三态门电路必须具备的控制电路。
如图2.2所示，T7、T8、T9构成使能控制电路，EN为使能控制输入端。当EN=1时（即输入为高电平），T7处于倒置放大状态，T8饱和，T9截止，即其集电极相当于开路。此时反相器电路就处于工作状态。
当EN=0时（即输入为低电平），T9导通，使得T5的基极钳制于低电平。同时低电平也如反相器介绍中输入到其与T1、T2共用的输入端上，迫使T4,、T6截止。这时T5、T6均截止，与输出端L详解的上下两个支路均开路，输出端处于高阻态，这就是三态门第三种所需的状态。
2.4 输入端控制电路
如图2.3所示，输入端控制电路由一个3键拨码开关、3个1K电阻以及反相器输入电路组成的，其中拨码开关1、2、3分别控制A、B、EN端（即T1、T2、T3），由于拨码开关的特性，在Vcc与拨码开关一端连接时必须加上一个上拉电阻，不然必会导致电路短路。拨码开关负端共地，而开关负端连接上拉电阻通到
图2.3 输入端控制电路
Vcc，这样，拨码开关就可以实现将低电平和高电平分别输入到T1、T2、T3中，可以对A、B和EN三端进行控制。
2.5 输出端显示电路
输出端显示电路由2个三极管以及两个LED灯组成
的，从主体电路输出端L输入信号，根据输入信号的电平
高低，会分别导通相应的电路。如图2.4所见，T10是PNP
管，T11是NPN管。当输入端L输入的是高电平时，T11
能饱和导通，而T10截止，所以红灯亮；而当输入端L输
入的是低电平时，T11截止，而T10饱和导通，所以绿灯亮。
而当EN=0，即输入端L为高阻态时，按照仿真原理来说应
该两盏灯同时灭掉，但由于在高阻态时，Vcc还是会提供
+5V电源到T10的发射极中，虽然有一个470欧的电阻在
通路中，但同样能使T10饱和导通，当电流到达T11基极
时，电压还能有2.8V左右，所以足以令T11饱和导通，所
以当输入端为高阻态时，红灯绿灯同时亮。图2.4 显示电路
3电路仿真
（A）（B）（C）
图3.1 仿真结果图
图3.1（A）是输出低电平时绿灯亮的仿真结果；
图3.1（B）是输出高电平时红灯亮的仿真结果；
图3.1（C）是输出高阻态时两灯灭的仿真结果。
4实物测试
4.1 测试方法
（1）先将电源调至+5V，然后在电源关闭后将实物与电源的GND与+5V连接；（2）通过调整拨码开关1,2,3分别观察是否得到相应的状况，端口1、2是输入端，而端口3是使能端。
（3）观察显示电路中LED灯（绿灯与红灯）是否按照预想的状况显示。
4.2 测试中发现的问题
（1）输入控制电路短路，由于在仿真中没有意识到拨码开关的特点，而直接将拨码开关一端与Vcc（+5V）连接，所以当拨码开关拨至高电平（即Vcc）时，会出现短路。改良：在连接到Vcc的支路上加上1个1K的上拉电阻。
（2）高阻态显示与仿真结果不相符，当使能端EN设成低电平（即GND）时，LED红灯和绿灯都亮了，后来经过计算发现红灯与绿灯亮才是正确显示；
4.3 测试结果
（1）当EN=0时，反相器电路不工作，红灯绿灯同亮；
（2）当EN=1时，当A=1，B=1，绿灯亮，输出低电平；
当A=0，B=0时，
当A=1，B=0时，红灯亮，输出高电平。
当A=0，B=1时，
5 PCB原理图
使用Protel或者Altium Designer将元件放置并重新连接，自动生成对应的PCB版图，然后手动连线。
6 心得体会
本次课程设计是一次只给出题目，但没给出相关要求的一次课程设计，是一次开放性相对较大的课程设计，可以通过自己对晶体管的理解而做出自己相对应的选择，在晶体管这个范畴中，模电、数电均能实现，例如在模电方面可以实现功放、电源等等，而在数电方面，门电路的构成分别由MOS管、BJT、FET构成。
这次设计中，通过选题，由于顾虑到模电方面，电阻值的一点小误差也会影响到相关的设计效果，所以，最后选定了一个从数电书上找到的TTL三态输出与非门电路，而在这个电路的基础上，增加控制输入电路以及输出显示电路来更好地进行调试。
这次设计中，虽然选择了书上的电路图，而且数电对于电流要求不高，但由于书上的参数具有绝对性以及相对的唯一性，所以在设计中，要通过考虑实际情况，对书上电路图进行改善以得到最终效果。
通过这次设计，对仿真软件Multisim有了进一步的了解，以及不再对仿真效果有依赖，因为仿真始终与真实有一定的差距，而这次也经过大二后又一次制作PCB图，加强了对Protel（Altium Designer）的使用与操作。经过这次设计，从根本上了解了很多器件的作用，巩固了晶体管相关的知识，以及加深了对晶体管的了解。
参考文献
[1] 吴友宇、伍时和、凌玲．模拟电子技基础．北京：清华大学出版社，2009.5．
[2] 康华光、陈大钦、张林．模拟电子技基础．北京：高等教育出版社，2006.1．
[3] 邱关源.电路.北京：高等教育出版社.1999.4.
[4] 黑木彻.晶体管电路设计与制作. 日本：科学出版社，2005
[5] 铃木雅臣．晶体管电路设计（上）．北京：科学出版社,2005.2．
附录一：元件清单
元件名称型号数量
三极管9013 10
三极管8550 1 发光二极管红 1
发光二极管绿 1 电阻110 1
电阻 2.2K 1
电阻 4.7K 1
电阻5K 2
电阻470 2
电阻1K 4
二极管1N4007 1
拨码开关3键 1 导线若干
排针若干
武汉理工大学《晶体管器件》课程设计报告书附录二：总电路图
武汉理工大学《晶体管器件》课程设计报告书
本科生课程设计成绩评定表姓名性别专业、班级
课程设计题目：TTL三态输出与非门电路
课程设计答辩或质疑记录：
成绩评定依据：
最终评定成绩（以优、良、中、及格、不及格评定）
指导教师签字：
年月日
A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1?A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态
6．A 7．B 8．A 9． B b．时序电路必然存在状态循环 c．异步时序电路的响应速度要比同步时序电路的响应速度慢 d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（） a．“110”b．“100”c．“010”d．“000” 8、下列描述不正确的是（） a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b．寄存器只能存储小量数据，存储器可存储大量数据。 c．主从JK触发器主触发器具有一次翻转性 d．上面描述至少有一个不正确 9．下列描述不正确的是（） a．EEPROM具有数据长期保存的功能且比EPROM使用方便 b．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c．将移位寄存器首尾相连可构成环形计数器 d．上面描述至少有一个不正确 二．判断题（10分） 1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（） 2．三态门输出为高阻时，其输出线上电压为高电平（） 3．超前进位加法器比串行进位加法器速度慢（） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（） 5．五进制计数器的有效状态为五个（） 6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（） 7．当时序逻辑电路存在无效循环时该电路不能自启动（） 8．RS触发器、JK触发器均具有状态翻转功能（）
第三章集成逻辑门电路 一、选择题 1. 三态门输出高阻状态时，（）是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有（）。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有（）。 A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门 4．逻辑表达式Y=AB可以用（）实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7kΩ接电源 C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地 6．对于TTL与非门闲置输入端的处理，可以（）。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。 A.＞RON B.＜ROFF C.ROFF＜RI＜RON D.＞ROFF 8．三极管作为开关使用时，要提高开关速度，可( )。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与CT4000系列相对应的国际通用标准型号为（）。 A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列 C.CT74L低功耗系列 D. CT74H高速系列 11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式（）。
场效应管工作原理（1） 场效应晶体管（Field Effect Transistor缩写(FET)）简称场效应管。一般的晶体管是由两种极性的载流子,即多数载流子和反极性的少数载流子参与导电,因此称为双极型晶体管,而FET仅是由多数载流子参与导电,它与双极型相反,也称为单极型晶体管。它属于电压控制型半导体器件，具有输入电阻高（108～109?）、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，现已成为双极型晶体管和功率晶体管的强大竞争者。 一、场效应管的分类 场效应管分结型、绝缘栅型两大类。结型场效应管（JFET）因有两个PN结而得名，绝缘栅型场效应管（JGFET）则因栅极与其它电极完全绝缘而得名。目前在绝缘栅型场效应管中，应用最为广泛的是MOS场效应管，简称MOS管（即金属-氧化物-半导体场效应管MOSFET）；此外还有PMOS、NMOS和VMOS 功率场效应管，以及最近刚问世的πMOS场效应管、VMOS功率模块等。 按沟道半导体材料的不同，结型和绝缘栅型各分沟道和P沟道两种。若按导电方式来划分，场效应管又可分成耗尽型与增强型。结型场效应管均为耗尽型，绝缘栅型场效应管既有耗尽型的，也有增强型的。 场效应晶体管可分为结场效应晶体管和MOS场效应晶体管。而MOS场效应晶体管又分为N沟耗尽型和增强型；P沟耗尽型和增强型四大类。见下图。 二、场效应三极管的型号命名方法 现行有两种命名方法。第一种命名方法与双极型三极管相同，第三位字母J代表结型场效应管，O代表绝缘栅场效应管。第二位字母代表材料，D是P型硅，反型层是N沟道；C是N型硅P沟道。例如,3DJ6D是结型N沟道场
集成门电路功能测试实验报告 一实验内容 1 三态门的静态逻辑功能测试。 2 动态测试三台门。并画出三态门的输出特性曲线。输入为CP矩形波。 3 测试三态门的传输延迟时间。 4 动态测试三态门的电压传输特性曲线。输入为三角波。 二实验条件 硬件基础实验箱，函数信号发生器，双踪示波器，数字万用表，74LS125。 三实验原理 1 首先测试实验箱上提供的频率电源参数是否正确。 打开实验箱电源，把分别把5MHz的脉冲接入红表笔上，黑表笔接地。观察示波器显示波形的频率是否为5MHz，经过观察计算，波形频率接近5M。误差很小，从下图可以看出,ch1为输入波形一个周期占四个格子，可计算得到f=5MHz。 2 三态门的静态逻辑功能测试。(后面四个实验都是通过示波器在同一时刻测试 3动态测试三台门。并画出三态门的输出特性曲线。输入为CP矩形波。 使能端无效是波形：
使能端有效时输出波形 4 测试三态门的传输延迟时间。 通过测量同一时刻的输入输出波形，可以观察到三态门的输出延迟。得到波形图为
CH1，CH2分别为输入输出波形，可以看出在上升沿的输出延迟为10ns 然而下降沿的时候的截图已经丢失了，依稀记得在实验时候，测得是数据下降沿的输出延迟与上升沿的不一致，并且比上升沿的短。为9.6ns，其传输延迟为两个延迟的平均值9.8ns。 5 测试三态门的电压传输特性曲线。输入为三角波。 得到输入输出波形为：CH1为输入，CH2为输出。
得到阀值电压为0.92V。 四总结 这次实验基本上和上次实验的方法一样，没遇到什么大的问题。就是还是粗心。五评价 实验效果挺好。巩固了对逻辑器件的功能测试的方法和操作。
集成逻辑门电路及应用(与门,非门,与非门) 集成逻辑门电路的种类繁多，有反相器、与门和与非门、或门和或非门、异或门等，以下简单介绍几种常用的门电路及应 用电路。 1．集成逻辑门电路: （1）常用逻辑门电路图形符号 常用逻辑门电路图形符号见表1。 表1 常用逻辑门电路图形符号 （2）反相器与缓冲器 反相器是非门电路，74LS04是通用型六反相器，与该器件的逻辑功能且引脚排列兼容的器件有74HC04，CD4069等。74LS05也是六反相器，该器件的逻辑功能和引脚排列与74LS04相同，不同的是74LS05是集电极开路输出（0C门），在实际使用时，必须在输出端至电源正端接上拉电阻。 缓冲器的输出与输人信号同相位，它用于改变输人输出电平及提高电路的驱动能力，74LS07是集电极开路输出同相输出驱动器，该器件的输出高电压达30V，灌电流达40mA，与之兼容的器件有74HC07，74HCT07 等。 74LS04，CD4069引脚排列图如图1所示。
图1 74LS04，CD4069引脚排列图 （3）与门和门与非 与门和与非门种类繁多，常见的与门有2输入、3输入、4输入与门等；与非门有2输入、3输入、4输入、8输入等，常见的74LS系列（74HC系列）与门和与非门引脚排列图如图2所示。 图2 常见的74LS系列（74HC系列）与门和与非门引脚排列图 74LS08是四2输人与门，74LS00和CD4011是四2输入与非门，74LS20是双4输人与非门。 2．集成门电路的应用 （1）定时灯光提醒器 电路如图3所示，由六非门CD4069（仅用到其中两个非门，分别用IC－1和IC－2表示）和电阻、电容、电源等组成，此电路可以在1～25分钟内预定提醒时间，使用时，利用时间标尺预定时间，打开电源开关，定时器绿灯亮，表示开始计时，到了预定的时间，绿灯灭，红灯亮。
如何理解场效应管的原理，大多数书籍和文章都讲的晦涩难懂，给初学的人学习造成很大的难度，要深入学习就越感到困难，本人以自己的理解加以解释，希望对初学的人有帮助，即使认识可能不是很正确，但对学习肯定有很大的帮助。 场效应管的结构 场效应管是电压控制器件，功耗比较低。而三极管是电流控制器件，功耗比较高。但场效应管制作工艺比三极管复杂，不过可以做得很小，到纳米级大小。所以在大规模集成电路小信号处理方面得到广泛的应用。对大电流功率器件处理比较困难，不过目前已经有双场效应管结构增加电流负载能力，也有大功率场管出现，大有取代三极管的趋势。场效应管具有很多比三极管优越的性能。 结型场效应管的结构 结型场效应管又叫JFET，只有耗尽型。 这里以N沟道结型场效应管为例，说明结型场效应管的结构及基本工作原理。图为N沟道结型场效应管的结构示意图。在一块N型硅，材料(沟道)上引出两个电极，分别为源极(S)和漏极(D)。在它的两边各附一小片P型材料并引出一个电极，称为栅极(G)。这样在沟道和栅极间便形成了两个PN结。当栅极开路时，沟道相当于一个电阻，其阻值随型号而不同，一般为数百欧至数千欧。如果在漏极及源极之间加上电压U Ds，就有电流流过，I D将随U DS的增大而增大。如果给管子加上负偏差U GS时，PN结形成空间电荷区，其载流子很少，因而也叫耗尽区(如图a中阴影区所示)。其性能类似于绝缘体，反向偏压越大，耗尽区越宽，沟道电阻就越大，电流减小，甚至完全截止。这样就达到了利用反向偏压所产生的电场来控制N型硅片(沟道)中的电流大小的目的。 注：实际上沟道的掺杂浓度非常小，导电能力比较低，所以有几百到几千欧导通电阻。而且是PN结工作在反向偏置的状态。刚开机时，如果负偏置没有加上，此时I D是最大的。 特点：1，GS和GD有二极管特性，正向导通，反向电阻很大 2：DS也是导通特性，阻抗比较大 3：GS工作在反向偏置的状态。 4：DS极完全对称，可以反用，即D当做S，S当做D。 从以上介绍的情况看，可以把场效应管与一般半导体三极管加以对比，即栅极相当于基极，源极相当于发射极，漏极相当于集电极。如果把硅片做成P型，而栅极做成N型，则成为P沟道结型场效应管。结型场效应管的符号如图b所示。
三态输出电路 就是具有高电平、低电平和高阻抗三种输出状态的门电路,又称三态门输出电路。在固态机互联板电路，“I／O”板电路中，除了以上几种组合门电路，三态门电路也是必不可少的。 一、电路组成 三态门电路主要有TTL三态门电路和CMOS三态门电路. 不难看出，二种输出三态门电路都是在普通门电路的基础上附加控制电路而构成. 二、工作原理 (1)TTL三态门电路工作原理图1给出了三态门的电路结构图及图形符号。其中控制端·EN为低电平时(面=口／，P点为高电平，二极管D截止，电路工作状态和普通的与非门没有区别。这时Y=·A’B，可能是高电子也可能是低电平，视A、B的状态而定。而当控制端EN为高电平时(EN=1)，P点为低电平，它控制T1发射极，把VBl钳位在1V，使T，、T5载止。同时二极管D导通，T4的基极电位被钳在1V，使T4载止。由于T4、T5同时载止，所以输出端呈高阻状态o (2)图2中是将CMOS反相器的输出端同一个模拟开关相串联，即可组成三态门。图中T，、T2组成反相器，TG和反相器3组成模拟开关，其工作原理是：当控制端电压Ve =1时，由于模拟开关断开，输出端与电源Vm，输出端与地都相当于开路，故呈现高阻抗状态。当Ve=OV时，模拟开关闭合，输出电压VY取决于反相器的输入电压。若V4= OV，则T1截止，T2导通，VY=VDD，输出高电平；若Va=1，则Tl导通，T2载止，VY=OV，输出低电平。 上述电路中，控制端EN为低电平时与非门处于工作状态，所以该电路为低电平有效同样还有高电平有效控制电路。 三、三态门电路的应用 (1)多路信号分时传递 在一些复杂的数字系统(象固态机的互联板，U0板等)中，为了减少各个单元电路之间连线的数目，希望能在同一条导线上分时传递若干个门电路的输出信号。这时可采用图3所示的连接方式。图中G1-Gn。均为三态与非门。只要在工作时控制各个门的En端轮流等于“1”，而且任何时候仅有一个等于“1”就可以把各个门的输出信号轮流送到公共的传输线一总线上而互不干扰。 (2)用作双向传输的总线接收器 利用三态输出门电路还能实现数据的双向传输。固态机数据传送这种功能也是常用的。 在图4电路中，当E。=1时，C：工作而C2为高阻抗，数据D。经C1反相后送到总线上去。当皿=0时，C2工作而C1为高阻抗，来自总线的数据经C2反相后由D，送出。 三态输出门电路（TS（Three-state output Gate）门）
教学要求： 熟练掌握最简单的与、或、非门电路；掌握TTL 门电路、CMOS 门电路特点和逻辑功能（输入输出关系）；掌握TTL 门电路、CMOS 门电路的电气特性；理解TTL 门电路、CMOS 门电路在应用上的区别。了解特殊的门电路，如OC 门，三态门，CMOS 传输门。 教学重点： TTL 门电路的外部特性，逻辑功能、电气特性。CMOS 门电路的外部特性，逻辑功能、电气特性。 2. 1 概述 门电路——用以实现各种基本逻辑关系的电子电路 正逻辑——用1 表示高电平、用0 表示低电平 负逻辑——用0 表示高电平、用1 表示低电子的情况。 2.2 分立元件门电路 2.2.1 二极管的开关特性 图2.2.1二极管静态开关电路及其等效电路 (a)电路图(b) 输入高电平时的等效电路(c)输入低电平时的等效电路
二、动态开关特性在高速开关电路中，需要了解二极管导通与截止间的快速转换过程。 图２.２.２二极管动态开关特性 (a)电路图(b)输入脉冲电压波形(c)实际电流波形 当输入电压U I 由正值U F 跃变为负值U R 的瞬间，V D 并不能立刻截止，而是在外加反向电压UR 作用下，产生了很大的反向电流I R ，这时i D ＝I R ≈- U R ／R ，经一段时间 t rr后二极管V D 才进人截止状态，如图3. 2. 3 (c) 所示。通常将t rr称作反向恢 复时间。产生t rr 的主要原因是由于二极管在正向导通时，P 区的多数载流子空穴大 量流入N 区，N 区的多数载流子电子大量流入P 区，在P 区和N 区中分别存储了 大量的电子和空穴，统称为存储电荷。当U I 由U F跃变为负值U R 时，上述存储 电荷不会立刻消失，在反向电压的作用下形成了较大的反向电流I R ，随着存储电荷 的不断消散，反向电流也随之减少，最终二极管V D 转为截止。当二极管V D 由截 止转为导通时，在P 区和N 区中积累电荷所需的时间远比t rr 小得多，故可以忽略。 2. 2. 2 三极管的开关特性 一、静态开关特性及开关等效电路
场效应管工作原理 MOS场效应管电源开关电路。 这是该装置的核心，在介绍该部分工作原理之前，先简单解释一下MOS 场效应管的工作原理。 MOS 场效应管也被称为MOS FET，既Metal Oxide Semiconductor Field Effect Transistor（金属氧化物半导体场效应管）的缩写。它一般有耗尽型和增强型两种。本文使用的为增强型MOS场效应管，其内部结构见图5。它可分为NPN型PNP 型。NPN型通常称为N沟道型，PNP型也叫P沟道型。由图可看出，对于N沟道的场效应管其源极和漏极接在N型半导体上，同样对于P沟道的场效应管其源极和漏极则接在P型半导体上。我们知道一般三极管是由输入的电流控制输出的电流。但对于场效应管，其输出电流是由输入的电压（或称电场）控制，可以认为输入电流极小或没有输入电流，这使得该器件有很高的输入阻抗，同时这也是我们称之为场效应管的原因。
为解释MOS场效应管的工作原理，我们先了解一下仅含有一个P—N结的二极管的工作过程。如图6所示，我们知道在二极管加上正向电压（P端接正极，N端接负极）时，二极管导通，其PN结有电流通过。这是因为在P型半导体端为正电压时，N型半导体内的负电子被吸引而涌向加有正电压的P型半导体端，而P 型半导体端内的正电子则朝N型半导体端运动，从而形成导通电流。同理，当二极管加上反向电压（P端接负极，N端接正极）时，这时在P型半导体端为负电压，正电子被聚集在P型半导体端，负电子则聚集在N型半导体端，电子不移动，其PN结没有电流通过，二极管截止。 对于场效应管（见图7），在栅极没有电压时，由前面分析可知，在源极与漏极之间不会有电流流过，此时场效应管处与截止状态（图7a）。当有一个正电压加在N沟道的MOS场效应管栅极上时，由于电场的作用，此时N型半导体的源极和漏极的负电子被吸引出来而涌向栅极，但由于氧化膜的阻挡，使得电子聚集在
三态逻辑与非门基本输出状态及其应用电路解析 我们常说三态门，那么三态门到底是什么呢？三态又指的是哪三态呢？别急，接下来我会你具体讲解什么是三态门，以及它的应用电路解析。 什么是三态门?三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路高阻态相当于隔断状态。三态门都有一个EN控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态（门，总线，。..。..）。 举例来说： 内存里面的一个存储单元，读写控制线处于低电位时，存储单元被打开，可以向里面写入；当处于高电位时，可以读出，但是不读不写，就要用高电阻态，既不是＋5v，也不是0v 计算机里面用1和0表示是，非两种逻辑，但是，有时候，这是不够的， 比如说，他不够富有但是他也不一定穷啊，她不漂亮，但也不一定丑啊， 处于这两个极端的中间，就用那个既不是＋也不是―的中间态表示，叫做高阻态。 高电平，低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷，此时读引脚电平时可以读到真实的电平值。 高阻态的重要作用就是I/O（输入/输出）口在输入时读入外部电平用. 1. 三态门的特点 三态输出门又称三态电路。它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。 2. 三态逻辑与非门 三态逻辑与非门如图Z1123所示。这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的uI1、uI2称为数据输入端。而虚线左半部分是状态控制部分，它是个非门，它的输入端C称为控制端，或称许可输入端、使能端。 当C端接低电平时，T4输出一个高电平给T5 ，使虚线右半部分处于工作状态，这样，电
场效应管工作原理
场效应管工作原理 场效应晶体管（Field Effect Transistor缩写(FET)）简称场效应管。一般的晶体管是由两种极性的载流子,即多数载流子和反极性的少数载流子参与导电,因此称为双极型晶体管,而FET仅是由多数载流子参与导电,它与双极型相反,也称为单极型晶体管。它属于电压控制型半导体器件，具有输入电阻高（108～109Ω）、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，现已成为双极型晶体管和功率晶体管的强大竞争者。 一、场效应管的分类 场效应管分结型、绝缘栅型两大类。结型场效应管（JFET）因有两个PN结而得名，绝缘栅型场效应管（JGFET）则因栅极与其它电极完全绝缘而得名。目前在绝缘栅型场效应管中，应用最为广泛的是MOS场效应管，简称MOS管（即金属-氧化物-半导体场效应管MOSFET）；此外还有PMOS、NMOS和VMOS功率场效应管，以及最近刚问世的πMOS场效应管、VMOS功率模块等。 按沟道半导体材料的不同，结型和绝缘栅型各分沟道和P沟道两种。若按导电方式来划分，场效应管又可分成耗尽型与增强型。结型场效应管均为耗尽型，绝缘栅型场效应管既有耗尽型的，也有增强型的。 场效应晶体管可分为结场效应晶体管和MOS场效应晶体管。而MOS场效应晶体管又分为N沟耗尽型和增强型；P沟耗尽型和增强型四大类。见下图。 二、场效应三极管的型号命名方法 现行有两种命名方法。第一种命名方法与双极型三极管相同，第三位字母J代表结型场效应管，O代表绝缘栅场效应管。第二位字母代表材料，D是P型硅，反型层是N沟道；C是N型硅P沟道。例如,3DJ6D
实验3.2 与非门逻辑功能测试及组成其它门电路 一、实验目的： 1.熟悉THD-1型(或Dais-2B型)数电实验箱的使用方法。 2. 了解基本门电路逻辑功能测试方法。 3．学会用与非门组成其它逻辑门的方法。 二、实验准备： 1. 集成逻辑门有许多种，如：与门、或门、非门、与非门、或非门、与或非门、异或门、OC门、TS门等等。但其中与非门用途最广，用与非门可以组成其它许多逻辑门。 要实现其它逻辑门的功能，只要将该门的逻辑函数表达式化成与非-与非表达式，然后用多个与非门连接起来就可以达到目的。例如，要实现或门Y=A+B， A ，可用三个与非门连根据摩根定律，或门的逻辑函数表达式可以写成：Y=B 接实现。 集成逻辑门还可以组成许多应用电路，比如利用与非门组成时钟脉冲源电路就是其中一例，它电路简单、频率范围宽、频率稳定。 2. 集成电路与非门简介： 74LS00是“TTL系列”中的与非门，CD4011是“CMOS系列”中的与非门。它们都是四-2输入与非门电路，即在一块集成电路内含有四个独立的与非门。每个与非门有2个输入端。74LS00芯片逻辑框图、符号及引脚排列如图
与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出才是低电平(即有“0”得“1”，全 “1”得“0”）。其逻辑函数表达式为：B =。 Y? A TTL电路对电源电压要求比较严，电源电压Vcc只允许在+5V±10%的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。 CMOS集成电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个集成电路中，成为组合两种沟道MOS管性能的更优良的集成电路。CMOS电路的主要优点是： (1). 功耗低，其静态工作电流在10-9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。 (2).高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。 (3). 接近理想的传输特性，输出高电平可达电源电压的99.9%以上，低电平可达电源电压的0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。 (4).电源电压范围广，可在+5V~+18V范围内正常运行。 3．集成电路芯片简介： 数字电路实验中所用到的集成电路芯片都是双列直插式的，其引脚排列规则如图3.2.3所示。识别方法是：正对集成电路型号(如74LS00)或看标记(左边的缺口或小圆点标记)，从左下角开始按逆时针方向数1、2、3...依次数到最后一脚(在左上角)。在标准型TTL集成电路中，电源端Vcc一般排在左上角，接地端GND 一般排在右下角。如74LS00为14脚芯片，14脚为Vcc，7脚为GND。若芯片 集成电路使用注意事项：
成绩评定表
课程设计任务书
目录 1 绪论 (1) 1.1设计背景 (1) 1.2设计目标 (1) 2 四输入与非门电路 (2) 2.1电路原理图 (2) 2.2四输入与非门电路仿真观察波形 (2) 2.3四输入与非门电路的版图绘制 (3) 2.4四输入与非门版图电路仿真观察波形 (4) 2.5LVS检查匹配 (5) 总结 (7) 参考文献 (8) 附录一：电路原理图网表 (9) 附录二：版图网表 (10)
1 绪论 1.1 设计背景 tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑四输入与非门电路原理图。 2.用tanner软件中的W-Edit对四输入与非门电路进行仿真，并观察波形。 3.用tanner软件中的L-Edit绘制四输入与非门版图，并进行DRC验证。 4.用W-Edit对四输入与非门的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对四输入与非门进行LVS检验观察原理图与版图的匹配程度。
三态门实验报告 实验目的： 1,测试三态门静态逻辑功能； 2.测试三态门动态逻辑功能； 3.测试三态门信号传输延迟时间； 4.测试三态门电压传输特性曲线。 实验器材： 74LS125 实验箱万用表信号发生器、示波器。 实验内容： （1）.测试三态门静态逻辑功能。 实验步骤： 1.连线。7接地，14接5V的电压，1、2接电平按键。 2.用万用表测试2的电压、3的电压。改变1的开关，重复测量步骤。 3.记录数据，整理分析。 （2）测试三态门动态逻辑功能。 1. ch1测量三态门的2的输入波形，ch2三态门的3的输出波形，2 接入cp。其他的保持不变。 2. 调试，直至出现正确合适的波形为止。保存波形。 （3）测试三态门信号传输延迟时间； 1.将2接入的是5KHz的脉冲，其他的保持不变。 调节出现正确的波形。2.保存波形，记录脉冲上升沿的延迟时间和脉冲下降沿的延迟时间。
3.记录数据，整理分析。 （4）测试三态门电压传输特性。 1. 2接入的是信号发生器的三角波，其他的保持不变。实验结果显示： （1）测试三态门的静态逻辑功能。、 （2）测试三态门的动态逻辑功能 En=0时的波形如下： En=1时的波形：
（3）测量三态门的信号传输 信号上升沿的传输延迟曲线如下： 信号下降沿传输特性曲线： （4）三态门电压传输特性曲线：
实验数据记录及其分析： （1）测试三态门静态逻辑功能； 数据分析结论：三态门的静态逻辑功能如下： （2）测试三态门的动态逻辑功能
数据分析：三态门在使能en=0时逻辑功能正常，在en=1时处于高阻态。 （3）测试信号传输的延迟时间 (4)测试三态门电压传输曲线 实验总结： 实验中起初自己准备的资料未能很好的利用，对实验原理和实验结果的认识及其分析不够到位。 实验评价： 此次实验不太顺利。
实验二 TTL 与非门电路参数测试 一、实验目的 ·掌握TTL 与非门主要参数的测试方法。 ·掌握TTL 与非门电压传输特性的测试方法。 ·熟悉集成元器件管脚排列特点。 二、实验原理 TTL 集成与非门是数字电路中广泛使用的一种基本逻辑门，使用时必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。 本实验采用TTL 集成元器件74LS00与非门进行测试。它是一个2输人端4与非门，形状为双列直插式，逻辑表达式为F ＝A ·B ，其逻辑符号及外引线排列图如图 1—1(a)(b)(c)(d)所示。
1．TTL与非门主要参数 (1)输出高电平V OH和输出低电平V OL V OH是指与非门一个以上的输入端接低电平或接地时，输出电压的大小。此时门电路处于截止状态。如输出空载，V OH必须大于标准高电平(V SH＝2.4V)，一般在3.6V左右。当输出端接有拉电流负载时，V OH将降低。 V OL是指与非门的所有输人端均接高电平时，输出电压的大小。此时门电路处于导通状态。如输出空载，V OL必须低于标准低电平(V SL＝0.4V)，约为0.1V左右。接有灌电流负载时，V OL将上升。 (2)低电平输入电流I IL I IL是指当一个输入端接地，而其他输入端悬空时，输入端流向接地端的电流，又称为输入短路电流。I IL的大小关系到前一级门电路能带动负载的个数。 (3)高电平输入电流I IH I IH是指当一个输入端接高电平，而其他输入端接地时，流过接高电平输入端的电流，又称为交叉漏电流。它主要作为前级门输出为高电平时的拉电流。当I IH太大时，就会因为“拉出”电流太大，而使前级门输出高电平降低。 (4)输入开门电平V ON和关门电平V OFF V ON是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输入电压。换句话说，为了使与非门处于导通状态，输入电平必须大于V ON。 V OFF是指使与非门输出处于高电平状态所允许的最大输人电压。 (5)扇出系数N0 N0是说明输出端负载能力的一项参数，它表示驱动同类型门电路的数目。N0的大小主要受输出低电平时，输出端允许灌人的最大电流的限制，如灌人负载电流超出该数值，输出低电平将显著抬高，造成下一级逻辑电路的错误动作。
场效应管工作原理 这是该装置的核心，在介绍该部分工作原理之前，先简单解释一下MOS 场效应管的工作原理。MOS 场效应管也被称为MOS FET，既Metal Oxide Semiconductor Field Effect Transistor （金属氧化物半导体场效应管）的缩写。它一般有耗尽型和增强型两种。本文使用的为增强型MOS场效应管，其内部结构见图5。它可分为NPN型PNP型。NPN型通常称为N沟道型，PNP型也叫P 沟道型。由图可看出，对于N沟道的场效应管其源极和漏极接在N 型半导体上，同样对于P沟道的场效应管其源极和漏极则接在P 型半导体上。我们知道一般三极管是由输入的电流控制输出的电流。但对于场效应管，其输出电流是由输入的电压（或称电场）控制，可以认为输入电流极小或没有输入电流，这使得该器件有很高的输入阻抗，同时这也是我们称之为场效应管的原因。为解释MOS场效应管的工作原理，我们先了解一下仅含有一个P 饱和漏源电流。是指结型或耗尽型绝缘栅场效应管中，栅极电压U GS=0时的漏源电流。 2、UP 开启电压。是指增强型绝缘栅场效管中，使漏源间刚导通时的栅极电压。 4、gM 对漏极电流I D的控制能力，即漏极电流I D变化量与栅源电压UGS变化量的比值。gM 是衡量场效应管放大能力的重要参数。
5、BUDS 最大耗散功率。也是一项极限参数，是指场效应管性能不变坏时所允许的最大漏源耗散功率。使用时，场效应管实际功耗应小于PDSM并留有一定余量。 7、IDSM UGS=0时的漏极电流。UP —夹断电压，使ID=0对应的UGS的值。P沟道场效应管的工作原理与N沟道类似。我们不再讨论。下面我们看一下各类绝缘栅场效应管(MOS场效应管)在电路中的符号。§3 场效应管的主要参数场效应管主要参数包括直流参数、交流参数、极限参数三部分。 一、直流参数 1、饱合漏极电流IDSSIDSS是耗尽型和结型场效应管的一个重要参数。定义：当栅、源极之间的电压UGS=0，而漏、源极之间的电压UDS大于夹断电压UP时对应的漏极电流。 2、夹断电压UPUP也是耗尽型和结型场效应管的重要参数。定义：当UDS一定时，使ID减小到某一个微小电流(如1μA， 50μA)时所需UGS的值。 3、开启电压UTUT是增强型场效应管的重要参数。定义：当UDS一定时，漏极电流ID达到某一数值(如10μA)时所需加的UGS 值。 4、直流输入电阻RGSRGS是栅、源之间所加电压与产生的栅极电流之比，由于栅极几乎不索取电流，因此输入电阻很高，结型为106Ω以上，MOS管可达1010Ω以上。 二、交流参数
实验一TTL集成与非门电路 一.实验目的 1.熟悉TTL集成与非门外形及外部引线的排列。 2.验证TTL与非门的逻辑功能。 3.试用与非门接成其它几种逻辑门的方法并熟悉它们的逻辑功能。 二.实验仪器和芯片 1.SXJ—3C数字电路学习机 2.74LS00 三.实验内容和步骤 1.熟悉实验设备： 熟悉通用实验箱的结构和使用方法，熟悉74LS00集成块的外形和引线情况。 2.测量与非门的逻辑功能 将74LS00中的一个与非门的两个输入端分别接到实验箱中的两个电平开关上，输出端接到箱中的逻辑电平指示灯上，接通5V电源和地，按表1—1 完成逻辑功能的测量。并规定高电平为逻辑“1”，低电平为逻辑“0”。 3.74LS00中的与非门分别接成与门、或门、非门、异或门画出接线图并将测试结果1-2表中，根据表分别写出它们的逻辑表达式。 表1—2 四．预习内容 1.复习TTL与非门的工作原理 2.了解74LS00集成电路的逻辑和引线排列图。 五．实验报告要求 1．要求写出相应的表达式； 2．画出相应的逻辑图；
实验二组合逻辑电路的实验分析 一.实验目的 1.掌握组合逻辑电路的分析方法。 2.验证半加器和全加器的逻辑功能。 3.了解二进制数的运算规律。 二.实验仪器设备 1.数字电路实验箱 2.万用表 3.74LS00 三.实验内容 组合电路的分析是根据所给的逻辑电路，写出输入与输出之间的逻辑关系（逻辑函数表达式或真值表）。从而评定该电路的逻辑功能。组合电路的分析方法，一般是首先对给定的逻辑电路按逻辑门的连接方式逐一地写出相应的逻辑表达式，然后写出输出函数的表达式（如果需要列其真值表时，可由表达式通过运算求出）。但这样写出的逻辑函数表达式可能不是最简单的，所以还应该利用逻辑代数的公式或卡诺图进行化简。 1.分析半加器的逻辑功能 图2—1 （1）写出图2—1所示电路的逻辑表达式。 X1= X2= X3= Y= Z= （2）根据表达式列出真值表（表2—1），并画出卡诺图看能否简化。 （3）根据上图所示电路，在学习机上接线，将测试结果记入表2—1。 2.分析全加器的逻辑功能 （1）写出图2—2所示电路的逻辑表达式 图2—2 = 根据逻辑表达式列真值表2—2。 （2）根据真值表画逻辑函数S、的卡诺图。 （3）按图2-2的要求选择与非门并接线进行测试，将测试结果记入表2-2。 四.预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门构成的半加器、全加器的工作原理。 3.预习二进制数的运算。 实验项目日期 班级姓名学号 桌号同组人 一.实验记录 表2—1
什么是与门电路及与非门电路原理？ 什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如．一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。
图15-17甲是我们实验用的与用的与门，它有两个输入端Ａ、Ｂ和一个输出端。图15-17乙是它连人电路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输出端电位的高低。
输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输出瑞的电位是高电位，二极管发光。 可见，与门只在输入端A与输入端Ｂ都是高电位时，输出端才是高电位；输入端Ａ、Ｂ只要有一个是低电位，或者两个都是低电位时，输出端也是低电位。输人端空着时，输出端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端Ａ、Ｂ同低电位间的开关同时断开，Ａ与Ｂ才同时是高电位，输出端也因而是高电位，用电器开始工作。
绝缘栅场效应晶体管工作原理及特性 场效应管(MOSFET)是一种外形与普通晶体管相似，但控制特性不同的半导体器件。它的输入电阻可高达1015W，而且制造工艺简单，适用于制造大规模及超大规模集成电路。场效应管也称为MOS管，按其结构不同，分为结型场效应晶体管和绝缘栅场效应晶体管两种类型。在本文只简单介绍后一种场效应晶体管。 绝缘栅场效应晶体管按其结构不同，分为N沟道和P沟道两种。每种又有增强型和耗尽型两类。下面简单介绍它们的工作原理。 1、增强型绝缘栅场效应管 2、图6-38是N沟道增强型绝缘栅场效应管示意图。 在一块掺杂浓度较低的P型硅衬底上，用光刻、扩散工艺制作两个高掺杂浓度的N+区，并用金属铝引出两个电极，称为漏极D和源极S如图6-38(a)所示。然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏-源极间的绝缘层上再装一个铝电极，称为栅极G。另外在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。它的栅极与其他电极间是绝缘的。图6-38(b)所示是它的符号。其箭头方向表示由P(衬底)指向N(沟道)。 图6-38 N沟道增强型场效应管 场效应管的源极和衬底通常是接在一起的(大多数场效应管在出厂前已联结好)。从图 6-39(a)可以看出，漏极D和源极S之间被P型存底隔开，则漏极D和源极S之间是两个背靠背的PN结。当栅-源电压UGS=0时，即使加上漏-源电压UDS，而且不论UDS的极性如何，总有一个PN结处于反偏状态，漏-源极间没有导电沟道，所以这时漏极电流ID≈0。 若在栅-源极间加上正向电压，即UGS＞0，则栅极和衬底之间的SiO2绝缘层中便产生一个垂直于半导体表面的由栅极指向衬底的电场，这个电场能排斥空穴而吸引电子，因而使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层，同时P衬底中的电子(少子)被吸引到衬底表面。当UGS数值较小，吸引电子的能力不强时，漏-源极之间仍无导电沟道出现，如图6-39(b)所示。UGS增加时，吸引到P衬底表面层的电子就增多，当UGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+区相连通，在漏-源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层，如图6-39(c)所示。UGS越大，作用于半导体表面的电场就越强，吸引到P衬底
P通道为空穴流，N通道为电子流，所以场效应三极管也称为单极性三极管。FET 乃是利用输入电压(Vgs)来控制输出电流(Id)的大小。所以场效应三极管是属于电压控制元件。它有两种类型，一是结型（接面型场效应管）(JFET)，一是金氧半场效应三极管，简称MOSFET，MOSFET又可分为增强型与耗尽型两种。 N沟道，P沟道结型场效应管的D、S是由N(或P)中间是栅极夹持的通道，这个通道大小是受电压控制的，当然就有电流随栅极电压变化而变。可以看成栅极是控制电流阀门。 增强型是指：当VGS=0时管子是呈截止状态，加上正确的VGS后，多数载流子被吸引到栅极，从而“增强”了该区域的载流子，形成导电沟道。耗尽型则是指，当VGS=0时即形成沟道，加上正确的VGS时，能使多数载流子流出沟道，因而“耗尽”了载流子，使管子转向截止。栅极电压高低决定电场的变化，进而影响载流子的多少，引起通过S、D电流变化。 MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。 主板上的PWM(Plus Width Modulator，脉冲宽度调制器)芯片产生一个宽度可调的脉冲波形，这样可以使两只MOS管轮流导通。当负载两端的电压(如CPU需要的电压)要降低时，这时MOS管的开关作用开始生效，外部电源对电感进行充电并达到所需的额定电压。当负载两端的电压升高时，通过MOS管的开关作用，外部电源供电断开，电感释放出刚才充入的能量，这时的电感就变成了“电源”，当栅-源电压vGS=0时，即使加上漏-源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏-源极间没有导电沟道。 MOS管 MOS管的英文全称叫MOSFET(Metal Oxide Semiconductor Field Effect Transistor)，即金属氧化物半导体型场效应管，属于场效应晶体管中的绝缘栅型。因此，MOS管有时被称为场效应管。在一般电子电路中，MOS管通常被用于放大电路或开关电路。而在主板上的电源稳压电路中，MOSFET扮演的角色主要是判断电位，它在主板上常用“Q”加数字表示。 一、MOS管的作用是什么？ 目前主板或显卡上所采用的MOS管并不是太多，一般有10个左右，主要原因是大部分MOS管被整合到IC芯片中去了。由于MOS管主要是为配件提供稳定的电压，所以它一般使用在CPU、AGP插槽和内存插槽附近。其中在CPU与AGP插槽附近各安排一组MOS管，而内存插槽则共用了一组MOS管，MOS管一般是以两个组成一组的形式出现主板上的。 二、MOS管的性能参数有哪些？ 优质的MOS管能够承受的电流峰值更高。一般情况下我们要判断主板上MOS 管的质量高低，可以看它能承受的最大电流值。影响MOS管质量高低的参数非常多，像极端电流、极端电压等。但在MOS管上无法标注这么多参数，所以在MOS 管表面一般只标注了产品的型号，我们可以根据该型号上网查找具体的性能参数。 还要说明的是，温度也是MOS管一个非常重要的性能参数。主要包括环境温度、管壳温度、贮成温度等。由于CPU频率的提高，MOS管需要承受的电流也随