习题
3.1 什么是总线？总线是如何分类的？
答：总线，是一组能为多个功能部件服务的公共信息传送线路，是计算机各部件之间的传送数据、地址和控制信息的公共通路，它能分时地发送与接收各部件的信息。按照总线系统的层次结构，可以把总线分为片内总线、系统总线、局部总线和外设总线。
3.2 举例说明有哪些常见的系统总线与外设总线。
答：常见的系统总线有：ISA总线、PCI总线、PCI Express总线。
常见的外设总线有：RS-232串行总线、IEEE1394串行总线、USB串行总线。
3.3 ISA总线的主要特点是什么？
答：ISA总线的主要特点是：
（1）总线支持力强，支持64KB的I/O地址空间、24位存储器地址空间、8/16位数据存取、15级硬件中断、7个DMA通道等。
（2）16位ISA总线是一种多主控（Multi Master）总线，可通过系统总线扩充槽中的MASTER的信号线实现。除CPU外，DMA控制器、刷新控制器和带处理器的智能接口卡都可以成为ISA总线的主控设备。
（3）支持8种类型的总线周期，分别为8/16位的存储器读周期、8/16位的存储器写周期、8/16位的I/O读周期、8/16位的I/O写周期、中断请求和中断响应周期、DMA周期、存储器刷新周期和总线仲裁周期。
3.4 PCI总线的主要特点是什么？
答：PCI总线的特点概述如下：
(1) 线性突发传输：PCI支持突发的数据传输模式，满足了新型处理器高速缓冲存储器（Cache）与内存之间的读写速度要求。线性突发传输能够更有效地运用总线的带宽去传输数据，以减少不必要的寻址操作。
(2) 多总线主控：PCI总线不同于ISA总线，其地址总线和数据总线是分时复用的。这样减少了接插件的管脚数，便于实现突发数据的传输。数据传输时，一个PCI设备作为主控设备，而另一个PCI设备作为从设备。总线上所有时序的产生与控制，都是由主控设备发起的。
(3) 支持总线主控方式和同步总线操作：挂接在PCI总线上的设备有“主控”和“从控”两类。PCI总线允许多处理器系统中的任何一个处理器或其他有总线主控能力的设备成为总线主控设备。PCI允许微处理器和总线主控制器同时操作。PCI 总线是一种同步总线，除了中断等少数几个信号外，其他信号与总线时钟的上升沿同步。
3.5 IEEE1394总线的主要特点是什么？
答：IEEE1394总线的主要特点是：
(1) 优越的实时性能
IEEE1394具有两种数据传输模式：同步（Synchronous）传输与非同步（Asynchronous）传输。其中同步传输模式会确保某一连线的频宽，加上IEEE1394高速的传输速度，能保证图像和声音不会出现时断时续的现象。
(2) 连接方便，支持热插拔、即插即用功能
IEEE1394采用设备自动配置技术，允许热插拔（Hot Plug In）和即插即用（Plug & Play），方便用户使用。此外，IEEE1394可自动调整局部拓扑结构，实现网络重构和自动分配ID。
(3) 总线直接提供电源
IEEE1394总线的6芯电缆中有两条是电源线，可向被连接的设备提供4～10V/1.5A的电源。这样一来，就不需要为每台设备配置独立的供电系统，并且当设备断电和出现故障时，也不会影响整个系统的正常运行。
(4) 通用性强
IEEE1394允许采用树形或菊花链结构，以级联方式在一个接口上可连接63个不同种类的设备。可连接传统外设（如硬盘、光驱、打印机）、多媒体设备（如声卡、视频卡）、电子产品（如数码相机、视频电话）、家用电器（如VCR、HDTV、音响）等。IEEE1394为微机外设和电子产品提供了统一的接口，增强了通用性。
3.6 简述USB总线作为通用串行总线的优点。
答：USB总线作为通用串行总线，其优点有：
(1) 使用方便
可以连接多个不同的设备，支持热插拔和即插即用功能。
(2) 传输速度快
在速度方面，USB支持三种信道速度：低速（low speed）1.5MB/s，全速（full speed）12MB/s以及高速（high speed）480MB/s。具备USB功能的PC都支持低速和全速，高速则需要主机支持USB2.0。
(3) 连接灵活
连接方式既可以使用串行连接，也可以使用USB集线器把多个USB设备连接在一起。从理论上来说，可以连接127个USB设备，每个外设电缆长度可达5米。USB还可智能识别USB链上的外围设备的接入或拆卸。
(4) 独立供电
USB总线使用一个4针的标准插头，其中有两针是电源线，可为低功耗装置提供+5V电源。
第4章Intel80X86系列微处理器习题解答
4.1 8086/8088内部寄存器有哪些？哪些属于通用寄存器？哪些用于存放段地址？标志寄存器的含义是什么？
答：
8086/8088内部有14个16位的寄存器。8个通用寄存器AX、BX、CX、DX、SP、BP、SI、DI。4个16位的段寄存器CS、DS、SS、ES，用于存放段地址。标志寄存器FLAGS用于存放指令执行结果的特征和CPU工作方式，其内容通常称为处理器状态字PSW。
4.2 对于8086/8088CPU，确定以下运算的结果与标志位。
（1）5439H+456AH （2）2345H+5219H （3）54E3H-27A0H
（4）3881H+3597H （5）5432H-6543H （6）9876H+1234H
略。
4.3 8086/8088为什么要对存储器采用分段管理？一个段最多包含多少存储单元？
答：
8086/8088内部与地址有关的寄存器都是16位的，只能处理16位地址，对内存的直接寻址范围最大只能达64KB。为了实现对1MB单元的寻址，8086/8088系统采用了存储器分段技
术。一个段最多包含64K个存储单元。
4.4 8086/8088CPU内部共有多少个段？分别称为什么段？段地址存放在哪些寄存器中？答：
8086/8088 CPU内部共有4个段。分别称为代码段、数据段、堆栈段和附加段。段地址存放在4个16位的段寄存器，CS代码段寄存器、DS数据段寄存器、SS堆栈段寄存器、ES附加段寄存器中。
4.5 简述物理地址、逻辑地址、段基地址和偏移量的含义及其相互关系。
答：
物理地址：信息在存储器中实际存放的地址，它是CPU访问存储器时实际输出的地址。
逻辑地址：编程时所使用的地址，由段基地址和偏移量两部分构成。
段基地址（段地址或段基址）：段的起始地址的高16位。
偏移量（偏移地址）：所访问的存储单元距段的起始地址之间的字节距离。
给定段基地址和偏移量，就可以在存储器中寻址所访问的存储单元。物理地址＝段基地址×16+偏移量。
4.6 8086/8088CPU中存储单元的物理地址的计算公式是什么？如果[CS]=0200H，[IP]=0051H，则物理地址是多少？
解：
物理地址＝段基地址×16+偏移量
物理地址是02051H。
4.7 8086/8088CPU内部用来存放下一条要执行指令的偏移地址的寄存器是什么？它与哪个段寄存器配合产生下一条要执行指令的物理地址？
答：
8086/8088CPU内部用来存放下一条要执行指令的偏移地址的寄存器是指令指针IP。它与代码段寄存器CS合产生下一条要执行指令的物理地址。
4.8 某存储单元在数据段中，已知[DS]=1000H，偏移地址为1200H，则它的物理地址是多少？解：
物理地址是11200H。
4.9 已知[SS]=2360H，[SP]=0800H，若将20H个字节的数据入栈，则[SP]=？
解：
[SP]=0800H-20H=7E0H
4.10 对于8086/8088CPU，已知[DS]=0150H，[CS]=0640H，[SS]=0250H，[SP]=1200H，问：（1）数据段最多可存放多少字节？首地址和末地址分别为多少？
（2）代码段最多可存放多少字节？首地址和末地址分别为多少？
（3）如果先后将FLAGS、AX、BX、CX、SI和DI压入堆栈，则[SP]=？
解：
（1）数据段首地址为01500H，按64K字节容量末地址应为114FFH，然而考虑到堆栈段首地址=SS×16=02500H，数据段中存放信息不能与堆栈段重合，故数据段末地址=0250H-1=024FFH，即数据段范围：01500H～024FFH，可以存放4K字节。
（2）代码段最多可存放64K字节，首地址为06400H，末地址为163FFH。
（3）[SP]=1200H-0CH=11F4H。
4.11 从功能上，8086CPU可分为哪两部分？各部分的主要功能是什么？二者如何协调工作？
答：
从功能上，8086CPU可分总线接口部件BIU和执行部件EU两部分。
BIU负责完成微处理器内部与外部(内存储器和I/O端口)的信息传送，即负责取指令和存取数据。执行部件EU的功能就是负责指令的执行。
总线接口部件（BIU）和执行部件（EU）按流水线技术原则协调工作，共同完成所要求的信息处理任务：
4.12 8086/8088的指令队列分别有多少个字节？
答：
8086的指令队列长度为6个字节，当队列空闲两个字节时，BIU自动从存储器取出指令字节，存入指令队列中；而8088的指令队列长度为4个字节，当队列空闲一个字节时，BIU 就自动取指令字节，并存到指令队列中去。
4.13 8086CPU有多少根数据线？多少根地址线？可寻址的地址空间为多少字节？加电复位后，执行第一条指令的物理地址是多少？
答：
8086CPU有16根数据线。20根地址线。可寻址的地址空间为1M字节。加电复位后，执行第一条指令的物理地址是FFFF0H。
4.14 是工作模式选择信号，由外部输入，为高电平时CPU工作在什么模式？为低电平时，CPU工作在什么模式？
答：
为高电平时，CPU工作在最小模式。为低电平时，CPU工作在最大模式。
4.15 8086/8088CPU的非屏蔽中断输入信号和可屏蔽中断信号分别由什么引脚输入？标志寄存器中IF可屏蔽的中断是什么？
答：
8086/8088CPU的非屏蔽中断输入信号和可屏蔽中断信号分别NMI和INTR引脚输入。标志寄存器中IF可屏蔽的中断是可屏蔽中断信号INTR。
4.16 8086工作于最小模式，CPU完成存储器读操作时、、和引脚分别为什么电平。如果进行字节操作，单元地址为2001H，则和A0分别为什么电平？如果为字操作且该字为“对准存放”，则和A0为分别为什么电平？
解：
8086工作于最小模式，CPU完成存储器读操作时、、和引脚分别为高、低、高、低电平。如果进行字节操作，单元地址为2001H，则和A0分别为低、高电平？如果为字操作且该字为“对准存放”，则和A0为分别为低、低电平。
4.17 时钟发生器8284A的主要功能是什么？
答：
8086/8088系统采用Intel8284A作为时钟发生器。8284A将晶体振荡器的振荡频率分频后，向8086/8088系统提供符合要求的时钟脉冲CLK、PCLK和OSC信号；同时为复位信号RESET和准备好信号READY进行同步。
4.18 8086/8088采用什么器件实现总线分离？涉及到的控制信号有哪些？
答：
8086/8088CPU采用8位锁存驱动器Intel8282和8位双向数据收发器Intel8286实现总线分离。涉及到的控制信号包括：ALE、、。
4.19 8086CPU的基本总线周期由几个时钟周期组成？在读写周期T1状态，CPU向总线发出什么信息？如果时钟频率为5MHz，则一个时钟周期为多少？
解：
4个。CPU向总线发出地址信息。1/5MHz=200ns。
4.20 说明8086/8088总线周期中4个基本状态中的具体任务，如果AL中的内容为98H，试画出将AL中内容存至内存12345H单元时对应的时序图（假设插入1个等待周期）。
解：
T1：地址锁存
T2：地址撤销，准备数据
T3：数据稳定到总线上
T4：读写总线上的数据
5.1
答：（1）在指令 MOV AX，0ABH 中，源操作数字段的寻址方式是立即数寻址，其物理地址值=（CS）*10H+（IP）；
（2）在指令 MOV AX，BX 中，源操作数字段的寻址方式是寄存器寻址，操作数在BX中，无物理地址；
（3）在指令 MOV AX，[100H] 中，源操作数字段的寻址方式是直接寻址，其物理地址值=（DS）*10H+100 =29000H+100H=29100；
（4）在指令 MOV AX，VAL 中，源操作数字段的寻址方式是直接寻址，其物理地址值=（DS）*10H+50H =29000H+50H=29050H；
（5）在指令 MOV AX，[BX] 中，源操作数字段的寻址方式是寄存器间接寻址，其物理地址值=（DS）*10H +（BX）=29000H+100H=29100H；
（6）在指令 MOV AX，ES：[BX] 中，源操作数字段的寻址方式是寄存器间接寻址，其物理地址值=（ES）*10H+（BX）=21000H+100H=21100H；
（7）在指令 MOV AX，[BP] 中，源操作数字段的寻址方式是寄存器间接寻址，其物理地址值=（SS）*10H +（BP）=15000H+10H=15010H；
（8）在指令 MOV AX，[SI] 中，源操作数字段的寻址方式是寄存器间接寻址，其物理地址值=（DS）*10H +（SI）=29000H+0A0H=290A0H；
（9）在指令 MOV AX，[BX+10] 中，源操作数字段的寻址方式是寄存器相对寻址，其物理地址值=（DS）*10H+（BX）+0AH= 29000H+100H+0AH =2910AH；
（10）在指令 MOV AX，VAL[BX] 中，源操作数字段的寻址方式是寄存器相对寻址，其物理地址值=（DS）*10H+（BX）+50H= 29000H+100H+50H= 29150H；
（11）在指令 MOV AX，[BX][SI] 中，源操作数字段的寻址方式是基址变址寻址，其物理地址值=（DS）*10H+（BX）+（SI） =29000H+100H+0A0H =291A0H；
（12）在指令 MOV AX，[BP][SI] 中，源操作数字段的寻址方式是基址变址寻址，其物理
地址值=（SS）*10H+（BP）+（SI）=15000H+10H+0A0H =150B0H
5.2
答：
（1）AX寄存器的内容为1200H；
（2）AX寄存器的内容为0100H；
（3）将物理地址=（DS）*10H+1200H=21200H开始的两个单元内容送AX，执行完后AX寄存
器的内容为4C2AH；
（4）将从物理地址=（DS）*10H+（BX）=20100H开始的两个单元内容送AX，故执行完后AX
寄存器的内容为3412H；
（5）将从物理地址=（DS）*10H+（BX）+1100H=21200H开始的两个单元内容送AX，故执行
完后AX寄存器的内容为4C2AH；
（6）将从物理地址=（DS）*10H+（BX）+（SI）=20102H开始的两个单元内容送AX，故执行
完后AX寄存器的内容为7856H；
（7）将从物理地址=（DS）*10H+（BX）+（SI）+1100H=21202H开始的两个单元内容送AX，
故执行完后AX寄存器的内容为65B7H；
5.3
答：（1）MOV AL,BX 错，源操作数为字类型，目的操作数为字节类型，二者不一致。应改为：
MOV AX,BX 或 MOV AL,BL ；
（2）MOV AL,SL 错，SI寄存器不能分为高8位和低8位使用，即没有SL寄存器。应改为：
MOV AX,SI
（3）INC [BX] 错，未指定操作数的类型。应改为：INC BYTE PTR [BX] （4）MOV 5,AL 错，目的操作数使用了立即数，在指令中一般不允许。应改为：MOV DS:[5],AL
（5）MOV [BX],[SI] 错，源操作数和目的操作数均为内存单元，不允许。
应改为：MOV AX,[SI]
MOV [BX],AX
（6）MOV BL,F5H 错，源操作数错，以A～F开头的数字前应加0。应改为：MOV BL,0F5H
（7）MOV DX,2000H 正确。
（8） POP CS 错，不能将栈顶数据弹至CS中。
（9）MOV ES，3278H 错，立即数不能直接送ES寄存器。应改为：MOV AX,3278H
MOV ES,AX
（10）PUSH AL 错，栈操作不能按字节进行。应改为：PUSH AX
（11）POP [BX] 正确。
（12）MOV [AX],23DH 错，不能用AX寄存器间接寻址。应改为：MOV BX，AX
MOV [BX]，23DH
（13）SHL AX,5 错，不能用大于己于1的立即数指出移位位数。应改为：
MOV CL，5
SHL AX，CL
（14）MUL AX,BX 错，目的操作数AX是隐含的，不能在指令中写出。应改为：MUL BX
5.4什么是堆栈？堆栈的工作原理是什么？堆栈的基本操作有两个，是什么指令？
堆栈是存储器中的一个特殊的数据存储区，采用“后进先出”的原则存放数据，通常它的一端(栈底)是固定的，另一端(栈顶)是浮动的，信息的存入和取出都只能在浮动的一端进行。PUSH与POP是一对常用的堆栈操作指令。PUSH指令是将寄存器、段寄存器或内存数据压入堆栈；POP指令功能与PUSH相反，是将堆栈中的栈顶位置的数据弹出到指定的寄存器、段寄存器或内存单元中。
5.5
答：（1）执行指令PUSH AX后 (SP)=2000H-2=1FFEH; (SP)= 1FFEH-2=1FFCH;
（2）再执行PUSH AX及POP BX后 (SP)=1FFCH, (AX)=3000H, (BX)=3000H
5.6
答：把[2000H]送[1000H]中，用指令 MOV [1000H]，[2000H]不正确，应改为：MOV AX,[2000H] MOV [1000H],AX
5.7答：想从200中减去AL中的内容，用SUB 200，AL不正确，应改为：
MOV BL,200 SUB BL,AL
5.8 端口号为20H的8位数据为正数时（最高位为0）
5.9 （1）说明程序的功能。乘以10
（2）若从82H读入的数据为05H，执行程序段后(AX)=32H
5.10 64K
5.11
(1)双字减法的程序段是：
MOV AX，2A79H ；被减数的低位字送AX
SUB AX，345FH ；低位字相减，结果送AX
MOV BX，7B1DH ；被减数的高位字送BX
SBB BX，53E2H ；高位字相减处并减去低位字相减产生的借位，结果送BX
(2) 将AX中间8位，BX低四位，DX高四位拼成一个新字的程序段是：
AND DX,0F000H ；将DX的低12位清零，高4位不变
AND AX,0FF0H ；将AX的低4位清零，高4位清零，中间8位不变
AND BX,0FH ；将BX的高12位清零，低4位不变
ADD AX,BX
ADD AX,DX ；按要求组成一个新字，结果放在AX中
6.1
（1）分配14个字节
（2）分配30个字节
6.2
使用等号=伪指令，可以对同一个常量X2重复定义，后一条覆盖前一条；若用EQU则禁止对X1重复定义。
6.3
PLENTH的值为38，$的功能为返回汇编器地址计数器的当前值，故表示前3个变量定义语句分配的存储空间的大小。
6.4
A.MOV BX,OFFSET ARRAY
MOV AX,[BX+8] ；正确
B.MOV AX,ARRAY ；错误之处在于类型不匹配。
C.MOV BX,2
MOV SI,3
MOV AX,ARRAY[BX][SI] ；正确
D.MOV BX,2*2
MOV SI,3
MOV AX,OFFSET ARRAY[BX][SI] ；正确
6.5 AX寄存器中的内容为3000H。
6.6
（1）
DA TASEG SEGMENT ;定义数据段
NUM DW 5
DATALIST DW -1,0,2,5,4,5DUP(?)
DA TASEG ENDS
（2）
FMAX PROC NEAR ;找最大值过程FMAX PUSH AX
PUSH SI ;入栈保护寄存器
MOV AX,DATALIST
MOV SI,0
MOV CX,5
GO_ON: DEC CX
JNZ RECMP
MOV DATALIST[5],AX ;最大值存入指定位置
JMP EXT
RECMP: CMP AX,DATALIST[SI+1]
JAE GO_ON
MOV AX,DATA[SI]
JMP GO_ON
EXT:POP SI
POP AX ;出栈恢复寄存器
RET ;从过程返回
FMAX ENDP
FSUM PROC NEAR 找5个数的和过程FSUM PUSH AX
PUSH SI
MOV AX,0
MOV SI,0
MOV CX,5
GO_ON: ADD AX, DATALIST[SI]
INC SI
DEC CX
JNZ GO_ON
MOV DATALIST[7],AX
POP AX
POP SI
RET
FSUM ENDP
6.7
MOV CX,4
AGAIN:SHR DX,1
RCR AX,1
DEC CX
JNZ AGAIN
RET
6.8 设计一个过程，分别统计内存单元TEMP处开始的连续100H个字节单元中正数、负数和零的个数，最后在屏幕上显示输出结果。
DA TASEG SEGMENT ;定义数据段
TEMP DB …
DPLUS DW ? ;设正数负数零的个数变量
DMINUS DW ?
DZERO DW ?
DA TASEG ENDS
PROC1 PROC NEAR
PUSH AX
PUSH BX
PUSH CX
PUSH SI
LEA SI,TEMP
MOV CX,DPLUS-TEMP+1
CLD
GO_ON:
DEC CX
JZ OUTPUT
LODSB
TEST AL,80h
；检测符号位，判断是正是负
JZ PLUS
INC [DMINUS]
JMP GO_ON
PLUS:CMP AL,0
JZ ZERO
INC [DPLUS]
JMP GO_ON
ZERO: INC [DZERO]
JMP GO_ON
OUTPUT: MOV BX,[DPLUS]
CALL DISP
MOV BX,[DMINUS]
CALL DISP
MOV BX,[DZERO]
CALL DISP
DISP PROC NEAR ;定义过程DISP
... ;参照相应输出程序
RET ;从过程返回
DISP ENDP
POP SI
POP CX
POP BX
POP AX
RET
PROC1 ENDP
第七章习题及答案
7.1 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？
答：一个微机系统中通常有3级存储器结构：高速缓冲存储器、内存储器和辅助存储器。高速缓冲存储器简称快存，是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。
内存存取速度快，CPU可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。辅存存储容量大，价格低，CPU不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。
7.2 半导体存储器分为哪两大类？随机存取存储器由哪几个部分组成？
答：根据存取方式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。
7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？
答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：用电可擦除可编程只读存储器。
7.4 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？
答：常用的存储器片选控制译码方法有线选法、全译码法和部分译码法。
线选法：当存储器容量不大、所使用的存储芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。直观简单，但存在地址空间重叠问题。
全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。采用全译码法时，存储器的地址是连续的且唯一确定，即无地址间断和地址重叠现象。
部分译码法：将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。采用部分译码法存在地址空间重叠的问题。
7.5 动态RAM为什么要进行定时刷新？EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？
答：DRAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。
EPROM存储器芯片在没有写入信息时，各个单元的内容是1。
7.6 某SRAM的单元中存放有一个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。
7.7 下列ROM芯片各需要多少个地址输入端？多少个数据输出端？
（1）16×4位（2）32×8位
（3）256×4位（4）512×8位
答：（1）16×4位：14个地址输入端和4个数据输出端。
（2）32×8位：15个地址输入端和8个数据输出端。
（3）256×4位：18个地址输入端和4个数据输出端。
（4）512×8位：19个地址输入端和8个数据输出端。
7.8 若某微机有16条地址线，现用SRAM 2114（1K×4）存储芯片组成存储系统，问采用线选译码时，系统的存储容量最大为多少？需要多少个2114存储器芯片？
答：6K×8，需要12片2114存储器芯片。
7.9 某RAM芯片的存储容量为1024×8位，该芯片的外部引脚应有几条地址线？几条数据线？若已知某RAM芯片引脚中有15条地址线，8条数据线，那么该芯片的存储容量是多少？答：RAM芯片的存储容量为1024×8位，该芯片的外部引脚应有10条地址线，8条数据线。若已知某RAM芯片引脚中有15条地址线，8条数据线，那么该芯片的存储容量是32K×8位。
7.10 已知某微机控制系统中的RAM容量为4K×8位，首地址为3000H，求其最后一个单元的地址。若一个RAM芯片，首地址为3000H，末地址为63FFH，求其内存容量。
答：最后一个单元地址为3FFFH。
内存容量为13K×8位。
7.11 设有一个具有20位地址和8位字长的存储器，问：
（1）该存储器能够存储多少字节的信息？
（2）如果该存储器由64K×1位的RAM芯片组成，需要多少片？
（3）在此条件下，若数据总线为8位，需要多少位地址线作芯片选择？
答：（1）存储1M字节的信息。
（2）需要128片。
（3）需要4位地址线作芯片选择。
7.12 用下列芯片构成存储器系统，需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统有20位地址线，采用全译码方式。
（1）512×4位RAM构成16KB的存储器系统。
（2）64K×1位RAM构成256KB的存储器系统。
答：（1）需要64个芯片，需要11位地址线作为片外地址译码。
（2）需要32个芯片，需要4位地址线作为片外地址译码。
7.13 试为某8位微机系统设计一个具有8KB ROM和40KB RAM的存储器。要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯片6264组成，从4000H地址开始。
解：按照设计的一般步骤，设计过程如下：
1、该系统的寻址空间最大为64KB，其中0000H～1FFFH为EPROM区，需要2片EPROM 芯片，4000H～0DFFFH为RAM区，需要5片SRAM芯片。
2、根据所采用的存储芯片容量，可画出地址分配表，如下所示。
芯片号类型与容量地址范围
（1）EPROM 4KB 0000H～0FFFH
（2）EPROM 4KB 1000H～1FFFH
（3）SRAM 8KB 4000H～5FFFH
（4）SRAM 8KB 6000H～7FFFH
（5）SRAM 8KB 8000H～9FFFH
（6）SRAM 8KB 0A000H～0BFFFH
（7）SRAM 8KB 0C000H～0DFFH
3、考虑用3–8译码器完成二次译码，用适当逻辑门完成二次译码。假定选用74LS138和或门，则相应地址译码电路下所示。
第八章习题及答案
8.1 CPU与外设传送数据时为什么需要I/O接口？I/O接口的基本功能有那些？
答：由于外部设备和装置的工作原理、驱动方式、信息格式和数据处理速度等各不相同，必须经过中间电路才能与CPU相连，这部分中间电路就是I/O接口。
I/O接口的基本功能有：
1、设置数据的寄存、缓冲逻辑，以适应CPU与外设之间的速度差异；
2、进行信息格式的转换，如串行和并行的转换；
3、协调CPU与外设在信息类型和电平上的差异，如电平转换驱动器、数/模和模/数转换器等；
4、协调时序差异，同步CPU与外设的工作；
5、地址译码和设备选择功能，使CPU在某一时刻只能选中一个I/O端口；
6、提供联络信号，承担CPU与外设之间的联络工作，联络的具体信息有控制信息、状态信息和请求信号等，如外设的“Ready”、“Busy”等状态；
7、设置中断和DMA控制逻辑，以保证在中断和DMA允许的情况下，产生中断和DMA请求信号，并在接受到中断和DMA应答之后完成中断处理和DMA传输。
8.2 I/O接口传送的信息分为哪几类？传送的数据信息分为哪几种？
答：I/O接口信息通常包括数据信息、状态信息和控制信息等。其中数据信息包括数字量、模拟量和开关量三种基本形式。
8.3 统一编址方式和独立编址方式各有什么特点和优缺点？
答：统一编址方式的主要优点是：
1、端口寻址手段丰富，对其数据进行操作可与对存储器操作一样灵活，且不需要专门的I/O 指令，有利于I/O程序的设计；
2、I/O寄存器数目与外设数目不受限制，而只受总存储容量的限制，读写控制逻辑比较简单。
其缺点是：
1、I/O端口要占用存储器的一部分地址空间，使可用的内存空间减少；
2、存储器操作指令通常要比I/O指令的字节多，故加长了I/O操作的时间。
独立编址方式的优点是：
1、I/O口的地址空间独立，且不占用存储器地址空间；
2、地址线较少，寻址速度相对较快；
3、使用专门I/O指令，编制的程序清晰，便于理解和检查。
其缺点是：
1、I/O指令较少，访问端口的手段远不如访问存储器的手段丰富，导致程序设计的灵活性较差；
2、需要存储器和I/O端口两套控制逻辑，增加了控制逻辑的复杂性。
8.4 简述CPU与外设之间进行数据传送的几种常用形式，各有何优缺点？
答：CPU与外设之间的数据传送方式主要有直接程序控制方式、中断控制方式、直接存储器存取方式等。
直接程序控制方式可分为无条件传送方式和条件传送方式两种：无条件传送方式主要用于对简单外设进行操作，或者外设的定时是固定或已知的场合；条件传送方式在执行输入/输出操作之前，需通过测试程序对外部设备的状态进行检查。当所选定的外设已准备“就绪”后，才开始进行输入/输出操作。在程序查询传送方式中，由于CPU要等待外设完成数据传输任务，对CPU资源的使用造成很大浪费，使整个系统性能下降。
中断传送方式能节省大量的CPU时间，实现CPU与外设并行工作，提高CPU的使用效率，并使外设的服务请求得到及时处理。但这种控制方式的硬件比较复杂，软件开发与调试也比程序查询方式困难。
DMA传送方式是在硬件控制下完成，不需CPU的介入，传输速度高，适用于数据量较大的传送，如存储器与高速外设之间、高速外设与高速外设之间和存储器与存储器之间的数据传送。缺点是需要专门的DMA控制器，电路结构复杂，硬件开销较大。
8.5 简述CPU与外设以查询方式传送数据的过程。现有一输入设备，其数据端口的地址为0FEE0H，并从端口0FEE2H提供状态，当其D0位为1时表明输入数据准备好。试编写采用查询方式进行数据传送的程序段，要求从该设备读取100个字并输入到从2000H：2000H 开始的内存单元中。（程序中需加注释）
答：查询传送方式在执行输入/输出操作之前，需通过测试程序对外部设备的状态进行检查。当所选定的外设已准备“就绪”后，才开始进行输入/输出操作。查询传送方式的工作流程包括两个基本环节：查询环节和传送环节。查询环节主要通过读取状态端口的标志位来检查外设是否“就绪”。若没有“就绪”，则程序不断循环，直至“就绪”后才继续进行下一步工作。当查询环节完成后，将对数据端口实现寻址，并利用输入指令从数据端口输入数据，或利用输出指令从数据端口输出数据。
相应程序段为：
……
MOV AX,2000H ；取缓冲区首地址
MOV DS,AX
MOV DI,2000H
MOV CX,100 ；传送个数
NEXT: MOV DX,0FEE2H
ASK：IN AL,DX ；从状态端口读入状态信息
TEST AL,00000001B ；检测D4位
JZ ASK ；D4=0,继续查询
MOV DX,0FEE0H
IN AL,DX ；从数据端口读入数据
MOV [DI], AL ；送缓冲区
INC DI ；修改缓冲区指针
LOOP NEXT ；传送下一个
……
8.6 试画出8个I/O端口地址为650H～657H的译码电路（译码电路有8个输出端）。
答：
第9章习题参考答案
9.1 所谓中断，是指计算机在正常运行的过程中，由于种种原因，使CPU暂时停止当前程序的执行，而转去处理临时发生的事件，处理完毕后，再返回去继续执行暂停的程序。也就是说，在程序执行过程中，插入另外一段程序运行，这就是中断。
通常，处理器的运算速度较快，外部设备的运算速度较慢，快速的CPU与慢速的外部设备在传输数据的速率上存在矛盾。使用中断技术，使得外部设备与CPU不再是串行工作，而是并行工作，即当外部设备准备好进行数据传输时再向CPU申请中断来为之服务，大大提高了计算机的效率。
9.2 引起中断的原因或发出中断请求的来源，称为中断源。中断源有以下几种：
1、外设中断源。一般有键盘、打印机、磁盘、磁带等，工作中要求CPU为它服务时，会向CPU发送中断请求。
2、故障中断源。当系统出现某些故障时(如存储器出错、运算溢出等)，相关部件会向CPU 发出中断请求，以便使CPU转去执行故障处理程序来解决故障。
3、软件中断源。在程序中向CPU发出中断指令(8086为INT指令)，可迫使CPU转去执行某个特定的中断服务程序。
4、为调试而设置的中断源。系统提供的单步中断和断点中断，可以使被调试程序在执行一条指令或执行到某个特定位置处时，自动产生中断，从而便于程序员检查中间结果，寻找错误所在。
5、定时时钟。在控制中，常要遇到时间控制，若用CPU执行一段程序来实现延时的方法，则在这段时间内，CPU不能干别的工作，降低了CPU的利用率，所以，常用外部时钟电路。当需要定时时，CPU发出命令，命令时钟电路(如8253等)开始工作，待规定的时间到了后，时钟电路发出中断申请，由CPU加以处理。
9.3一、外部中断
外部中断是由外部硬件引起的中断，所以也叫硬件中断，是CPU外部中断请求信号引脚上输入有效的中断请求信号引起的，分为非屏蔽中断和可屏蔽中断两种。
1、非屏蔽中断
由NMI引脚出现中断请求信号使CPU产生中断称为非屏蔽中断，它是不可用软件屏蔽的，也就是说不受CPU中IF位的控制，当NMI引脚上出现有效高电平持续2个时钟周期以上
的上升沿时，表示非屏蔽中断请求信号有效。
2、可屏蔽中断
8086CPU的INTR中断请求信号来自中断控制器8259A，CPU是否响应该中断请求，取决于中断允许标志位IF的状态。
二、内部中断
内部中断是由CPU内部事件引起的中断，内部中断也称软件中断，包括溢出中断、除法出错中断、单步中断、断点中断和指令设置的中断。
9.4 中断向量：通常称中断服务程序入口地址为中断向量，每个中断类型对应一个中断向量。每个中断向量为4字节（32位），用逻辑地址表示一个中断服务程序的入口地址，占用4个连续的存储单元，其中低16位（前2个单元）存放中断服务程序入口的偏移地址（IP），低位在前高位在后，高16位（后2个单元）存放中断服务程序入口的段地址（CS），同样也是低位在前高位在后。
中断优先级：根据事件轻重缓急，给每个中断源确定不同的级别，也就是在实际的计算机系统中，为不同的中断源设定不同的优先级。这样，当不同中断源的中断请求同时到来时，CPU就可以根据事先设定好的中断优先级别，将这些申请排队，先去执行那些重要任务，也就是优先级高的任务，当优先级别高的任务执行完毕后，再去执行优先级别低的任务。中断嵌套：当CPU响应了某一个中断请求，正在执行该中断服务程序时，又有另一个中断源向CPU发出了中断请求，由于中断源具有不同的优先级别，CPU响应将会分为两种情况：①如新来中断的优先级等于或低于当前正在响应中断的优先级，CPU将新来的中断排到中断队列中，继续执行当前的中断服务程序，执行完毕后再去执行新的中断；②但如果新来的请求的级别高于正在执行中断的级别，CPU则不得不打断正在执行的中断服务程序而去执行新的、更高一级的中断服务程序。
9.5 CPU接到外部可屏蔽中断请求信号后，在满足一定条件下，就进入中断响应周期。CPU响应外部可屏蔽中断的条件是：
（1）接收到有效的中断请求信号；
（2）CPU允许中断，即IF为1
（3）CPU执行完当前指令。
在中断响应周期中，CPU自动完成如下操作：
1）处理器接到中断申请，处理完当前指令即进入中断响应周期；
2）第二阶段即中断响应周期，在此期间CPU向外部中断控制器发送两个响应脉冲信号。第一个响应脉冲通知中断控制器，已经响应外部中断请求，让中断控制器提供中断类型号。第二个响应脉冲，CPU取走中断类型号
3）将标志寄存器中的内容压入堆栈保护，然后清除IF和TF标志，以禁止INTR引脚以及陷阱和单步中断。
4）将断点地址压入堆栈（CS:IP）。先压入段地址CS，后压入偏移地址IP。
5）CPU通过得到的中断类型号计算其中断服务程序入口地址，分别送到CS和IP中，并按新的地址指针执行中断服务程序，完成中断响应任务。
9.6 256种中断类型所对应的中断向量，共需占用1K字节存储空间。在8086/8088微机系统中，这256个中断向量就在内存最低端00000H～003FFH（即0段的0～3FFH区域的1K字节）范围内存放，称为中断向量表。中断向量指针＝中断类型号×4。
中断类型码是:1C4/4=71H，中断服务程序入口地址是：2200H：3040H。
9.7中断服务程序一般应由以下几部分按顺序组成：
（1）保护现场：用压栈指令把中断服务程序中要用到的寄存器内容压入堆栈，以便返回后CPU能正确运行原程序，而断点信息是由硬件自动保护的，不用在中断服务程序中保护。
（2）CPU开放中断：以便执行中断服务时能响应高一级的中断请求，实现中断嵌套。需要注意的是：用STI指令开放中断时，是在STI指令的后一条指令执行完后，才真正开放中断。中断过程中，可以多次开放和关闭中断，但一般只在程序的关键部分才关闭中断，其它部分则要开放中断以允许中断嵌套。
（3）中断服务程序：执行输入/输出或事件处理程序。
（4）CPU关中断：为恢复现场做准备。
（5）恢复现场：用出栈指令把保护现场时进栈寄存器内容恢复，注意应按先进后出的原则与进栈指令一一对应。出栈后，堆栈指针也应恢复到进入中断处理时的位置。
保护和恢复现场可以保护中断服务程序中要用到的寄存器内容，以便返回后CPU能正确运行原程序。
9.8 由ICW1可知8259A单片使用，采用电平触发，需要ICW4，由ICW2可知该8259的中断类型号为30H-37H，由ICW4可知该8259工作于中断非自动结束方式，普通全嵌套方式。
9.9 （1）主片初始化程序
MOV AL，19H ；00011001B，写入ICW1
OUT 64H，AL
MOV AL，50H ；01010000B，写入ICW2
OUT 66H，AL
MOV AL，80H ；10000000B，写入ICW3，在IR7引脚上接有从片
OUT 66H，AL
MOV AL，11H ；00010001B，写入ICW4
OUT 66H，AL
（2）从片初始化程序
MOV AL，19H ；00011001B，写入ICW1
OUT 60H，AL
MOV AL，58H ；01011000B，写入ICW2
OUT 62H，AL
MOV AL，07H ；00000111B，写入ICW3，本从片的识别码为07H
OUT 62H，AL
MOV AL，01H ；00000001B，写入ICW4
OUT 62H，AL
第10章习题参考答案
10.1 8255A有3种工作方式：方式0、方式1和方式2，这些工作方式由初始化编程时设置方式选择控制字来选择。方式0：这是8255A中各端口的基本输入/输出方式，它只完成简单的并行输入/输出操作。方式1：方式1被称作选通输入/输出方式或应答方式，因此它在使用端口A和端口B进行输入/输出时，一定要利用端口C所提供的选通信号和应答信号来配合输入/输出操作。数据的输入/输出都有锁存能力。方式2：方式2为双向输入/输出选通方式，只适用于A口，所谓双向输入/输出，指的是A口既可输入又可输出。方式2也需要由C口提供联络信号。
10.2 1）端口C可分别设置高4位和低4位进行输入/输出。
2）端口C可按位进行置位/复位。
3）端口C在方式1和方式2时可用作联络信号。
10.3 MOV AL,11000110B
OUT 63H,AL
10.4
负跳变：
MOV AL,0FH
OUT 63H,AL
NOP
NOP
MOV AL,0EH
OUT 63H,AL
负脉冲：
MOV AL,0FH
OUT 63H,AL
NOP
NOP
MOV AL,0EH
OUT 63H,AL
NOP
NOP
MOV AL,0FH
OUT 63H,AL
10.5 假设由8255A口控制东西方向，B口控制南北方向，发光二级管输出1点亮
MOV AL,10000000B ；设置8255工作方式
OUT 63H,AL
REP:MOV AL,9
OUT 60H,AL ；设置东西方向红灯亮
MOV AL,24H
OUT 61H,AL ；设置南北方向绿灯亮
CALL DELAY40M ；调用延时40秒子程序
MOV AL,12H
OUT 61H,AL ；南北方向黄灯亮
CALL DELAY3M ；调用延时3秒子程序
MOV AL,24H
OUT 60H,AL ；东西方向绿灯亮
MOV AL,9
OUT 61H,AL ；南北方向红灯亮
CALL DELAY40M ；调用延时40秒子程序
MOV AL,12H
OUT 60H,AL ；东西方向黄灯亮
CALL DELAY3M ；调用延时3秒子程序
JMP REP
10.6
设待打印数据共20个字节，首地址是PRTDATA
MOV AL,0A0H
OUT 63H,AL ；8255初始化，A口工作于方式1输出
LEA BX,PRTDATA
MOV SI,0
MOV AL,[BX+SI]
OUT 60H,AL
INC SI
MOV AH,0
INT 16H
MOV AH,1
INT 16H ；等待中断
中断服务程序
PRTINT PROC
MOV AL,[BX+SI]
INC SI
CMP SI,20
JZ EXIT
RETI
EXIT:
MOV AL,’X’；显示X表示打印结束，按任意键结束程序
MOV AH,2
INT 21H
RETI
PRTINT ENDP
11.1 方式0，用于产生中断信号，非周期性信号；方式1，产生一个宽度可变的负脉冲，可作为设备的选通信号，非周期性信号；方式2，周期性负脉冲，可作为周期性的定时选通信号；方式3，周期性的方波信号。方式4和方式5均产生一个宽度的负脉冲信号，区别在于方式4为软件触发，方式5为硬件触发。
11.2
（1）初值为2000
MOV AL，00100111B ；通道0的控制字
MOV DX，123H；控制端口的地址
OUT DX，AL ；写控制字到控制端口
MOV AX，20H ；写计数初值高字节
MOV DX，120H ；通道0地址
OUT DX，AL；写计数初值的低字节到通道0的地址
MOV AL，AH ；把高字节给AL
OUT DX，AL ；写计数初值的高字节到通道0的地址（2）初值为0
MOV AL，01110010B ；通道1的控制字
MOV DX，123H；控制端口的地址
OUT DX，AL ；写控制字到控制端口
MOV AL，0
MOV DX，121H ；通道1地址
OUT DX，AL；写计数初值的低字节到通道1的地址
OUT DX，AL ；写计数初值的高字节到通道1的地址
（3）初值为6000
MOV AL，10110000B ；通道2的控制字
MOV DX，123H；控制端口的地址
OUT DX，AL ；写控制字到控制端口
MOV AX，6000 ；让计数初值6000自动分离出高低字节
MOV DX，122H ；通道2地址
OUT DX，AL；写计数初值的低字节到通道2的地址
MOV AL，AH ；把高字节给AL
OUT DX，AL ；写计数初值的高字节到通道2的地址
11.3 地址为80H-83H
MOV AL，01100101B ；通道1的控制字
MOV DX，83H；控制端口的地址
OUT DX，AL ；写控制字到控制端口
MOV AX，20H ；写计数初值高字节
MOV DX，81H ；通道1地址
OUT DX，AL；写计数初值的高字节到通道1的地址
11.4一个计数器不能实现，须采用级联的方法。可利用11.3的结果，使OUT1接CLK2,OUT2
产生周期为2s的方波。程序如下：
MOV AL，01100101B ；通道1的控制字
MOV DX，83H；控制端口的地址
OUT DX，AL ；写控制字到控制端口
MOV AX，20H ；写计数初值高字节
MOV DX，81H ；通道1地址
OUT DX，AL；写计数初值的高字节到通道1的地址
MOV AL，10100111B ；通道2的控制字
MOV DX，83H；控制端口的地址
OUT DX，AL ；写控制字到控制端口
MOV AL，20H ；写计数初值高字节
MOV DX，82H ；通道2地址
OUT DX，AL；写计数初值的高字节到通道2的地址
12.1 发送的二进制序列为：001101010111
12.2 2400/12=200Byte的数据
12.3 MOV DX，3FBH ；线路控制寄存器
MOV AL，80H ；置DLAB=1，为访问除数寄存器做准备
范文范例学习指导 第1章微机运算基础 习题和思考题 1.请完成以下计算： 174．66D=(10101110.10101)B＝（AE. A8）H 10101110101.01011B＝（1397.344）D＝（575.58）H 4BCH＝（010*********）B＝（）BCD 2.设字长为8位，X＝（2A）16，当X分别为原码、补码、反码和无符号数的时候，其真值 是多少？ 答：当X表示原码时，其真值为：＋101010 当X表示补码时，其真值为：＋101010 当X表示反码时，其真值为：＋101010 当X表示无符号数数时，其真值为：00101010 3.设字长为8位，用补码形式完成下列计算，要求有运算结果并讨论是否发生溢出？ 120＋18 －33－37 －90－70 50＋84 答：120＋18 其补码形式分别为：（120）补＝01111000 （18）补＝00010010 01111000 ＋ 00010010 10001010 由于C s=0 ，C p=1，因此有溢出，结果错误 －33－37 其补码形式为：（－33）补＝11011111 （－37）补＝11011011 11011111 ＋11011011 10111010 由于C s=1， C p=1，所以没有溢出，结果正确 －90－70 其补码形式为：（－90）补＝10011100 （－70）补＝10111010 10011100 ＋10111010 01010110 由于C s=1， C p=0，所以有溢出，结果错误 50＋84
其补码形式为：（50）补＝00110010 （84）补＝01010100 00110010 ＋01010100 10000110 由于C s=0， C p=1，所以有溢出，结果错误 4.请写出下列字符串的ASCII码值。 My name is Zhang san. 4D 79 6E 61 6D 65 69 73 5A 68 61 6E 67 73 61 6E 2E 第2章 80X86微机系统 习题与思考题 1.微型计算机主要由哪些基本部件组成？各部件的主要功能是什么？ 答：微型计算机主要由输入设备、运算器、控制器、存储器和输出设备组成。 各部件的功能分别是：1、输入设备通过输入接口电路将程序和数据输入内存；2、运算器是进行算术运算和逻辑运算的部件，它是指令的执行部件；3、控制器是计算机的指挥中心，它负责对指令进行译码，产生出整个指令系统所需要的全部操作的控制信号，控制运算器、存储器、输入/输出接口等部件完成指令规定的操作；4、存储器用来存放程序、原始操作数、运算的中间结果数据和最终结果数据； 5、输出设备是CPU通过相应的输出接口电路将程序运行的结果及程序、数据送到的设备； 2.微处理器的发展过程是什么？ 答：微型计算机的发展过程是： 第一代（1946～1957）——采用电子管为逻辑部件，以超声波汞延迟线、阴极射线管、磁芯和磁鼓等为存储手段；软件上采用机器语言，后期采用汇编语言。 第二代（1957～1965）——采用晶体管为逻辑部件，用磁芯、磁盘作内存和外存；软件上广泛采用高级语言，并出现了早期的操作系统。 第三代（1965～1971）——采用中小规模集成电路为主要部件，以磁芯、磁盘作内存和外存；软件上广泛使用操作系统，产生了分时、实时等操作系统和计算机网络。 第四代（1971～至今）——采用大规模集成电路（LSI）、超大规模集成电路（VLSI）为主要部件，以半导体存储器和磁盘为内、外存储器；在软件方法上产生了结构化程序设计和面向对象程序设计的思想。 3.简述80486微处理器的基本结构。 书12页 4.80486微处理器的工作模式有几种？当CS内容为1000H，IP内容为7896H，求在实地址 模式下的物理地址为多少？ 答：实模式和保护模式及虚拟8086模式。当CS内容为1000H，IP内容为7896H，在实地
习题1 1.什么是汇编语言，汇编程序，和机器语言？ 答：机器语言是用二进制代码表示的计算机能直接识别和执行的一种机器指令的集合。 汇编语言是面向及其的程序设计语言。在汇编语言中，用助记符代替操作码，用地址符号或标号代替地址码。这种用符号代替机器语言的二进制码，就把机器语言编程了汇编语言。 使用汇编语言编写的程序，机器不能直接识别，要由一种程序将汇编语言翻译成机器语言，这种起翻译作用的程序叫汇编程序。 2.微型计算机系统有哪些特点？具有这些特点的根本原因是什么？ 答：微型计算机的特点：功能强，可靠性高，价格低廉，适应性强、系统设计灵活，周期短、见效快，体积小、重量轻、耗电省，维护方便。 这些特点是由于微型计算机广泛采用了集成度相当高的器件和部件，建立在微细加工工艺基础之上。 3.微型计算机系统由哪些功能部件组成？试说明“存储程序控制”的概念。 答：微型计算机系统的硬件主要由运算器、控制器、存储器、输入设备和输出设备组成。 “存储程序控制”的概念可简要地概括为以下几点： ①计算机（指硬件）应由运算器、存储器、控制器和输入/输出设备五大基本部件组成。 ②在计算机内部采用二进制来表示程序和数据。 ③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，使计算机在不需要人工干预的情况下，自动、高速的从存储器中取出指令加以执行，这就是存储程序的基本含义。 ④五大部件以运算器为中心进行组织。 4.请说明微型计算机系统的工作过程。 答：微型计算机的基本工作过程是执行程序的过程，也就是CPU自动从程序存
放的第1个存储单元起，逐步取出指令、分析指令，并根据指令规定的操作类型和操作对象，执行指令规定的相关操作。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。 5.试说明微处理器字长的意义。 答：微型机的字长是指由微处理器内部一次可以并行处理二进制代码的位数。它决定着计算机内部寄存器、ALU和数据总线的位数，反映了一台计算机的计算精度，直接影响着机器的硬件规模和造价。计算机的字长越大，其性能越优越。在完成同样精度的运算时，字长较长的微处理器比字长较短的微处理器运算速度快。 6.微机系统中采用的总线结构有几种类型？各有什么特点？ 答：微机主板常用总线有系统总线、I/O总线、ISA总线、IPCI总线、AGP总线、IEEE1394总线、USB总线等类型。 7.将下列十进制数转换成二进制数、八进制数、十六进制数。 ①（4.75）10=（0100.11）2=（4.6）8=（4.C）16 ②（2.25）10=（10.01）2=（2.2）8=（2.8）16 ③（1.875）10=（1.111）2=（1.7）8=（1.E）16 8.将下列二进制数转换成十进制数。 ①（1011.011）2=（11.375）10 ②（1101.01011）2=（13.58）10 ③（111.001）2=（7.2）10 9.将下列十进制数转换成8421BCD码。 ① 2006=（0010 0000 0000 0110）BCD ② 123.456=（0001 0010 0011.0100 0101 0110）BCD 10.求下列带符号十进制数的8位基2码补码。 ① [+127]补= 01111111
第1章 1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同? 解： 把CPU(运算器和控制器)用大规模集成电路技术做在一个芯片上,即为微 处理器。微处理器加上一定数量的存储器和外部设备(或外部设备的接口)构成了 微型计算机。微型计算机与管理、维护计算机硬件以及支持应用的软件相结合就形成了微型计算机系统。 1.2 CPU在内部结构上由哪几部分组成?CPU应该具备哪些主要功能? 解： CPU主要由起运算器作用的算术逻辑单元、起控制器作用的指令寄存器、指令译码器、可编程逻辑阵列和标志寄存器等一些寄存器组成。其主要功能是进行算术和逻辑运算以及控制计算机按照程序的规定自动运行。 1.3微型计算机采用总线结构有什么优点? 解： 采用总线结构,扩大了数据传送的灵活性、减少了连线。而且总线可以标准化,易于兼容和工业化生产。 1.4数据总线和地址总线在结构上有什么不同之处?如果一个系统的数据和地址合用 一套总线或者合用部分总线,那么要靠什么来区分地址和数据? 解： 数据总线是双向的(数据既可以读也可以写),而地址总线是单向的。 8086CPU为了减少芯片的引脚数量,采用数据与地址线复用,既作数据总线也作为 地址总线。它们主要靠信号的时序来区分。通常在读写数据时,总是先输出地址(指定要读或写数据的单元),过一段时间再读或写数据。 1.8在给定的模型中，写出用累加器的办法实现15×15的程序。 DEC H JP NZ，LOOP HALT
第2章作业答案 2.1 IA-32结构微处理器直至Pentillm4,有哪几种? 解： 80386、30486、Pentium、Pentium Pro、PeruiumII、PentiumIII、Pentium4。 2.6IA-32结构微处理器有哪几种操作模式? 解： IA一32结构支持3种操作模式:保护模式、实地址模式和系统管理模式。操作模式确定哪些指令和结构特性是可以访问的。 2.8IA-32结构微处理器的地址空间如何形成？ 解： 由段寄存器确定的段基地址与各种寻址方式确定的有效地址相加形成了线性地址。若末启用分页机制，线性地址即为物理地址；若启用分页机制，则它把线性地址转为物理地址。 2.15 8086微处理器的总线接口部件由哪几部分组成? 解： 8086微处理器中的总线接口单元(BIU)负责CPU与存储器之间的信息传 送。具体地说,BIU既负责从内存的指定部分取出指令,送至指令队列中排队(8086的指令队列有6个字节,而8088的指令队列只有4个字节);也负责传送执 行指令时所需的操作数。执行单元(EU)负责执行指令规定的操作。 2.16段寄存器CS=120OH,指令指针寄存器IP=FFOOH,此时,指令的物理地址为 多少? 解： 指令的物理地址=12000H+FFOOH=21FOOH 第3章作业答案 3.1分别指出下列指令中的源操作数和目的操作数的寻址方式。 (1)MOV SI, 30O (2)MOV CX, DATA[DI］ (3)ADD AX, [BX][SI] (4)AND AX, CX (5)MOV[BP], AX (6)PUSHF 解: (l)源操作数为立即寻址,目的操作数为寄存器寻址。
《微机原理与接口技术》参考答案 《微机原理与接口技术》习题参考答案习题 2 1. 为何说8086CPU是16位CPU？答：16位指的是8086CPU的字长，而字长一般来说和运算器、寄存器、总线宽度一致。因为8086CPU的内部寄存器、内部运算部件以及内部操作都是按16位设计的，这决定了它的字长为16位。 2. 8086CPU哪两个单元组成？其中，指令队列在哪个单元中，有何作用？答：总线接口单元和执行单元。指令队列在BIU中。它的作用是当EU在执行指令时，空闲的BIU可以从内存读取后续指令到指令队列，这样就可以将取指令工作和执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。 3. 8086CPU中8位寄存器和16位寄存器是什么关系？答：8086的通用寄存器包括数据寄存器、指
针寄存器和变址寄存器。其中数据寄存器包含AX、BX、CX、DX四个16位寄存器，但他们每个都可以分开作为两个单独的8位寄存器使用。8086的指针寄存器和变址寄存器不可分割为8位寄存器。4. 8086CPU中的IP寄存器有何用途？答：IP寄存器是指令指针寄存器，用来存放下一条要执行的指令在代码段中的偏移地址。在程序运行过程中，IP寄存器始终指向下一条指令的首地址，与CS寄存器联合确定下一条指令的物理地址。8086就是通过IP寄存器来控制指令序列的执行流程。 5. 在标志寄存器中，用于反映运算结果属性的标志位有哪些？它们每一位所表示的含义是什么？答：有CF、PF、AF、ZF、SF、OF。它们的含义如下：CF：进位标志。它记录运算时从最高有效位产生的进位值或结果值。最高有效位有进位或有借位时CF=1，否则CF=0。PF：奇偶标志。它记录运算结果的奇偶检验条件。当结果操作数
《微机原理与接口技术》习题答案 一、单项选择题 1、80486CPU进行算术和逻辑运算时，可处理的信息的长度为( D )。 A、32位 B、16位 C、8位 D、都可以 2、在下面关于微处理器的叙述中，错误的是( C ) 。 A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片 B、一台计算机的CPU含有1个或多个微处理器 C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分 D、不同型号的CPU可能具有不同的机器指令 3、若用MB作为PC机主存容量的计量单位，1MB等于( B )字节。 A、210个字节 B、220个字节 C、230个字节 D、240个字节 4、运算器在执行两个用补码表示的整数加法时，判断其是否溢出的规则为( D )。 A、两个整数相加，若最高位（符号位）有进位，则一定发生溢出 B、两个整数相加，若结果的符号位为0，则一定发生溢出 C、两个整数相加，若结果的符号位为1，则一定发生溢出 D、两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出 5、运算器的主要功能是( C )。 A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算 6、指令ADD CX，55H[BP]的源操作数的寻址方式是(D )。 A、寄存器寻址 B、直接寻址 C、寄存器间接寻址 D、寄存器相对寻址 7、设(SS)=3300H，(SP)=1140H，在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=(A ) A、113AH B、114AH C、1144H D、1140H 8、若SI=0053H，BP=0054H，执行SUB SI，BP后，则( C)。 A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=1 9、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]执行后，(BX)=(D ) 。 A、0102H B、0201H C、245AH D、5A24H 10、实模式下80486CPU对指令的寻址由(A )决定。 A、CS，IP B、DS，IP C、SS，IP D、ES，IP 11、使用80486汇编语言的伪操作指令定义: VAL DB 2 DUP(1，2，3 DUP(3)，2 DUP(1，0)) 则
微机原理与接口技术试题 微型计算机原理与接口技术综合测试题一 一、单项选择题(下面题只有一个答案是正确的，选择正确答案填入空白处) 1．8086CPU通过（1 ）控制线来区分是存储器访问，还是I/O 访问，当CPU执行IN AL,DX指令时，该信号线为（2 ）电平。 （1） A. M/ B. C. ALE D. N/ (2) A. 高 B. 低 C. ECL D. CMOS 2．n+1位有符号数x的补码表示范围为（）。 A. －2n < x < 2n B. －2n ≤ x ≤ 2n -1 C. －2n -1 ≤ x ≤ 2n-1 D. －2n < x ≤ 2n 3．若要使寄存器AL中的高4位不变，低4位为0，所用指令为（）。 A. AND AL, 0FH B. AND AL, 0FOH C. OR AL, 0FH D. OR AL 0FOH 4．下列MOV指令中，不正确的指令是（）。 A. MOV AX, BX B. MOV AX, [BX] C. MOV AX, CX D. MOV AX, [CX] 5．中断指令INT 17H的中断服务程序的入口地址放在中断向量表地址（）开始的4个存贮单元内。
A. 00017H B. 00068H C. 0005CH D. 0005EH 6．条件转移指令JNE的条件是（）。 A. CF=0 B. CF=1 C. ZF=0 D. ZF=1 7. 在8086/8088 CPU中，一个最基本的总线读写周期由（1 ）时钟周期(T状态)组成，在T1状态，CPU往总线上发（ 2 ）信息。 ⑴ A. 1个 B. 2个 C. 4个 D. 6个 ⑵ A. 数据 B . 地址 C. 状态 D. 其它 8. 8086有两种工作模式, 最小模式的特点是（1 ）,最大模式的特点是（ 2 ）。 ⑴ A. CPU提供全部控制信号 B. 由编程进行模式设定 C. 不需要8286收发器 D. 需要总线控制器8288 ⑵ A. M/ 引脚可直接引用 B. 由编程进行模式设定 C. 需要总线控制器8288 D. 适用于单一处理机系统 9.在8086微机系统的RAM 存储单元器0000H:002CH开始依次存放23H，0FFH，00H，和0F0H四个字节，该向量对应的中断号是( )。 A. 0AH B. 0BH C. 0CH D. 0DH 10.真值超出机器数表示范围称为溢出,,此时标志寄存器中的( )位被置位 A. OF B AF C PF D CF
《微机原理与接口技术》复习参考资料 第一章概述 一、计算机中的数制 1、无符号数的表示方法： （1）十进制计数的表示法 特点：以十为底，逢十进一； 共有0-9十个数字符号。 （2）二进制计数表示方法： 特点：以2为底，逢2进位； 只有0和1两个符号。 （3）十六进制数的表示法： 特点：以16为底，逢16进位； 有0--9及A—F（表示10~15）共16个数字符号。 2、各种数制之间的转换 （1）非十进制数到十进制数的转换 按相应进位计数制的权表达式展开，再按十进制求和。（见书本1.2.3，1.2.4）（2）十进制数制转换为二进制数制 ●十进制→二进制的转换： 整数部分：除2取余； 小数部分：乘2取整。 ●十进制→十六进制的转换： 整数部分：除16取余； 小数部分：乘16取整。 以小数点为起点求得整数和小数的各个位。 （3）二进制与十六进制数之间的转换 用4位二进制数表示1位十六进制数 3、无符号数二进制的运算（见教材P5） 4、二进制数的逻辑运算 特点：按位运算，无进借位 （1）与运算 只有A、B变量皆为1时，与运算的结果就是1 （2）或运算 A、B变量中，只要有一个为1，或运算的结果就是1 （3）非运算 （4）异或运算 A、B两个变量只要不同，异或运算的结果就是1 二、计算机中的码制 1、对于符号数，机器数常用的表示方法有原码、反码和补码三种。数X的原码记作[X]原，反码记作[X]反，补码记作[X]补。
注意：对正数，三种表示法均相同。 它们的差别在于对负数的表示。 （1）原码 定义： 符号位：0表示正，1表示负； 数值位：真值的绝对值。 注意：数0的原码不唯一 （2）反码 定义： 若X>0 ，则[X]反=[X]原 若X<0，则[X]反= 对应原码的符号位不变，数值部分按位求反 注意：数0的反码也不唯一 （3）补码 定义： 若X>0，则[X]补= [X]反= [X]原 若X<0，则[X]补= [X]反+1 注意：机器字长为8时，数0的补码唯一，同为00000000 2、8位二进制的表示范围： 原码：-127~+127 反码：-127~+127 补码：-128~+127 3、特殊数10000000 ●该数在原码中定义为：-0 ●在反码中定义为：-127 ●在补码中定义为：-128 ●对无符号数：(10000000)２= 128 三、信息的编码 1、十进制数的二进制数编码 用4位二进制数表示一位十进制数。有两种表示法：压缩BCD码和非压缩BCD码。（1）压缩BCD码的每一位用4位二进制表示，0000~1001表示0~9，一个字节表示两位十进制数。 （2）非压缩BCD码用一个字节表示一位十进制数，高4位总是0000，低4位的0000~1001表示0~9 2、字符的编码 计算机采用7位二进制代码对字符进行编码 （1）数字0~9的编码是0110000~0111001，它们的高3位均是011，后4位正好与其对应的二进制代码（BCD码）相符。
微机原理与接口技术期末考试题库 1.微机系统的硬件由哪几部分组成？ 答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。 2.什么是微机的总线，分为哪三组？ 答：是传递信息的一组公用导线。分三组：地址总线，数据总线，控制总线。 3.8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什 么？ 答：总线接口部件（BIU）功能：根据执行单元EU的请求完成CPU 与存储器或IO设备之间的数据传送。执行部件（EU），作用：从指令对列中取出指令，对指令进行译码，发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接 口部件进行算术运算。 4.8086指令队列的作用是什么？ 答：作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。 5.8086的存储器空间最大可以为多少？怎样用16位寄存器实现对 20位地址的寻址？完成逻辑地址到物理地址转换的部件是什么？
答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。 6.段寄存器CS＝1200H，指令指针寄存器IP=FF00H，此时，指令 的物理地址为多少?指向这一物理地址的CS值和IP值是唯一的吗? 答：指令的物理地址为21F00H；CS值和IP值不是唯一的，例如：CS=2100H，IP=0F00H。 7.设存储器的段地址是4ABFH，物理地址为50000H，其偏移地址 为多少？ 答：偏移地址为54100H。（物理地址=段地址*16+偏移地址） 8.8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意 义各是什么？ 答：状态标志位有6个：ZF，SF，CF，OF，AF，PF。其意思是用来反映指令执行的特征，通常是由CPU根据指令执行结果自动设置的；控制标志位有3个：DF，IF，TF。它是由程序通过执行特定的指令来设置的，以控制指令的操作方式。 9.8086CPU的AD0~AD15是什么引脚？ 答：数据与地址引脚 10.INTR、INTA、NMI、ALE、HOLD、HLDA引脚的名称各是什么?
一、问答题 1、下列字符表示成相应的ASCII码是多少？ （1）换行0AH （2）字母“Q”51H （3）空格20H 2、下列各机器数所表示数的范围是多少？ （1）8位二进制无符号定点整数； 0~255 （2）8位二进制无符号定点小数；0.996094 （3）16位二进制无符号定点整数；0~65535 （4）用补码表示的16位二进制有符号整数；-32768~32767 3、(111)X=273，基数X=？16 4、有一个二进制小数X=0.X1X2X3X4X5X6 (1)若使X≥1/2，则X1……X6应满足什么条件? X1=1 若使X＞1/8，则X1……X6应满足什么条件？X1∨X2 ∨X3=1 (2) 5、有两个二进制数X=01101010，Y=10001100，试比较它们的大小。 （1）X和Y两个数均为无符号数；X＞Y （2）X和Y两个数均为有符号的补码数。X 第二章 8086系统结构 一、 8086CPU 的内部结构 1.总线接口部件BIU （Bus Interface Unit ） 组成：20位地址加法器，专用寄存器组，6字节指令队列，总线控制电路。 作用：负责从内存指定单元中取出指令，送入指令流队列中排队；取出指令所需的操作 数送EU 单元去执行。 工作过程：由段寄存器与IP 形成20位物理地址送地址总线，由总线控制电路发出存储器“读”信号，按给定的地址从存储器中取出指令，送到指令队列中等待执行。 *当指令队列有2个或2个以上的字节空余时，BIU 自动将指令取到指令队列中。若遇到转移指令等，则将指令队列清空，BIU 重新取新地址中的指令代码，送入指令队列。 *指令指针IP 由BIU 自动修改，IP 总是指向下一条将要执行指令的地址。 2.指令执行部件EU （Exection Unit) 组成：算术逻辑单元（ALU ），标志寄存器（FR ），通用寄存器，EU 控制系统等。 作用：负责指令的执行，完成指令的操作。 工作过程：从队列中取得指令，进行译码，根据指令要求向EU 内部各部件发出控制命令，完成执行指令的功能。若执行指令需要访问存储器或I/O 端口，则EU 将操作数的偏移地址送给BIU ，由BIU 取得操作数送给EU 。 二、 8088/8086的寄存器结构 标志寄存器 ALU DI DH SP SI BP DL AL AH BL BH CL CH ES SS DS CS 内部暂存器输入 / 输出控制 电路1432EU 控制系 统20位16位8086总线指令 队列总线 接口单元执行 单元 6 516位 属第三代微处理器 运算能力： 数据总线：DB 第5章 总线及其形成 1. 微处理器的外部结构表现为 数量有限的输入输出引脚 ，它们构成了微处理器级总线。 2. 微处理器级总线经过形成电路之后形成了 系统级总线 。 3. 简述总线的定义及在计算机系统中采用标准化总线的优点。 答：总线是计算机系统中模块（或子系统）之间传输数据、地址和控制信号的公共通道， 它是一组公用导线，是计算机系统的重要组成部分。 采用标准化总线的优点是： 1) 简化软、硬件设计。 2) 简化系统结构。 3) 易于系统扩展。 4) 便于系统更新。 5) 便于调试和维修。 4. 在微型计算机应用系统中，按功能层次可以把总线分成哪几类。 答：在微型计算机应用系统中，按功能层次可以把总线分成：片内总线、元件级总线、 系统总线和通信总线。 5. 简述RESET 信号的有效形式和系统复位后的启动地址。 答：RESET 为系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复 位信号上升沿要与CLK 下降沿同步。 系统复位后的启动地址为0FFFF0H 。即：（CS ）=0FFFFH ，（IP ）=0000H 。 6. 8086 CPU 的IO M/信号在访问存储器时为 高 电平，访问I/O 端口时为 低 电平。 7. 在8086系统总线结构中，为什么要有地址锁存器？ 答：8086CPU 有20条地址线和16条数据线，为了减少引脚，采用了分时复用，共占了 20条引脚。这20条引脚在总线周期的T1状态输出地址。为了使地址信息在总线周期的其 他T 状态仍保持有效，总线控制逻辑必须有一个地址锁存器，把T1状态输出的20位地址信 息进行锁存。 8. 根据传送信息的种类不同，系统总线分为 数据总线 、 地址总线 和 控制总线 。 9. 三态逻辑电路输出信号的三个状态是 高电平 、 低电平 和 高阻态 。 10. 在8086的基本读总线周期中，在1T 状态开始输出有效的ALE 信号；在2T 状态开始输出 微机原理及接口技术 第一部分客观题 一、单项选择题（每小题2分，共10分） 1. 寄存器ECX勺低16位部分可以用 ____________ 达。 A EX B CX C CH D CL 2. 8086处理器执行“ OUT DX,AL指令时，AL的数据出现在_____________ 输出给外设。 A控制总线B地址总线C电源和地线D 数据总线 3. 与DRAM目比，SRAM勺特点是___________ 。 A集成度高、存取周期长B集成度低、存取周期长 C集成度高、存取周期短D集成度低、存取周期短 4. 使用语句“ var dword 3721 ”定义的变量var在主存占用___________ 字节存储空间。 A 1 B 2 C 4 D 8 5. 用8K>8结构SRAM芯片构成64000H H6FFFFH地址范围的存储器，需要使用__________ 。 A 4 B 6 C 8 D 10 二、对错判断题（每小题2分，共10分）（说明：正确的选“ A ,错误选“ B” 6. IA-32 处理器设置的中断标志IF = 0是关中断，表示禁止内部中断和外部中断的所有中断请求。X 7. 已知var是一个变量，语句“ add esi,byte ptr var ”没有语法错误。X 8. DMA传输由DMA控制器控制，无需处理器执行I/O指令。V 9. 高性能计算机中常使用Cache （高速缓冲存储器）提高主存性能。V 10. 向某个I/O端口写入一个数据，一定可以从该I/O端口读回这个数据。V 第二部分主观题 一、填空题（每空2分，共10分） 1. 8086处理器引脚有3个最基本的读写控制信号，它们是M/IO*，—RD* __________ 和____ /R* ______ 。 2. 逻辑地址由—段基地址_________ 口偏移地址两部分组成。代码段中下一条要执行的指令由CS和 _____ 指针IP ____ 寄存器指示，后者在实地址模型中起作用 的仅有_____ 指针 ____ 寄存器部分。 二、问答题（每小题6分，共30分） 1. 什么是JMP指令的近（near）转移和远（far ）转移？ jmp指令的近转移是指在同一个段里面的转移，也叫做段内近转移，用汇编编码就是这样的jmp near ptr标号 jmp指令的远转移是指段与段之间的转移，就是说不在同一个段的转移，用汇编编码就是这样的jmp far ptr 标号 2. 什么是存储访问的局部性原理，它分成哪两个方面的局部性？ 程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现岀高度的局限性，包括时间局部性和空间局部性。 1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。 2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。 习题5 5.1 什么叫总线？总线如何进行分类？各类总线的特点和应用场合是什么？ 【解答】总线是指计算机中多个部件之间公用的一组连线，由它构成系统插件间、插件的芯片间或系统间的标准信息通路。 （1）微处理器芯片总线：元件级总线，是在构成一块CPU插件或用微处理机芯片组成一个很小系统时常用的总线，常用于CPU芯片、存储器芯片、I/O接口芯片等之间的信息传送。 （2）内总线：板极总线或系统总线，是微型计算机系统内连接各插件板的总线，用以实现微机系统与各种扩展插件板之间的相互连接，是微机系统所特有的总线，一般用于模板之间的连接。在微型计算机系统中，系统总线是主板上微处理器和外部设备之间进行通讯时所采用的数据通道。 （3）外部总线：通信总线，主要用于微机系统与微机系统之间或微机与外部设备、仪器仪表之间的通信，常用于设备级的互连。数据可以并行传输，也可以串行传输，数据传输速率低。 5.2 什么叫总线的裁决？总线分配的优先级技术有哪些？各自的特点是什么？ 【解答】当总线上的某个部件要与另一个部件进行通信时，首先应该发出请求信号，有时会发生同一时刻总线上有多个请求信号的情况，就要根据一定的原则来确定占用总线的先后次序，这就是总线裁决。 （1）并联优先权判别法 通过优先权裁决电路进行优先级别判断，每个部件一旦获得总线使用权后应立即发出一个“总线忙”的信号，表明总线正在被使用。当传送结束后释放总线。 （2）串联优先级判别法 采用链式结构，把共享总线的各个部件按规定的优先级别链接在链路的不同位置上，位置越前面的部件，优先级别越高。 （3）循环优先权判别法 类似于并联优先权判别法，只是动态分配优先权，原来的优先权编码器由一个更为复杂的电路代替，该电路把占用总线的优先权在发出总线请求的那些部件之间循环移动，从而使每个总线部件使用总线的机会相同。 5.3 总线数据的传送方式有哪些？各自有何特点？ 【解答】 （1）串行传送方式 只使用一条传输线，在传输线上按顺序传送信息的所有二进制位的脉冲信号，每次一位。适于长距离传输。 （2）并行传送方式 信息由多少个二进制位组成，机器就需要有多少条传输线，从而让二进制信息在不同的线上同时进行传送。 （3）并串行传送方式 是并行传送方式与串行传送方式的结合。传送信息时，如果一个数据字由两个字节组成，那么传送一个字节时采用并行方式，而字节之间采用串行方式。 第五章参考答案 1.简述SRAM芯片与DRAM芯片的共同点与不同点。 答：SRAM与DRAM的共同点：都属于随机存取存储器，具有易失性。 SRAM与DRAM的共同点：SRAM利用双稳态触发器电路保存信息，集成度比DRAM低，功耗比DRAM大；DRAM利用MOS管栅极和源极之间的极间电容C保存信息，需要刷新电路保证信息较长时间保存。 2.叙述ROM芯片的常见分类，各种ROM芯片的特点及其适用场合。 答：ROM的常用分类结果： 掩膜ROM：生产完成的芯片已保存了信息，保存的信息无法修改，适用于大批量的定型产品中。 PROM：PROM可以一次写入信息，一旦写入无法更改，适用于小批量的定型产品中。 EPROM：紫外线擦除可多次编程的存储器，适用于新产品的开发。 EEPROM：电擦除可多次编程的存储器，适用于需要在线修改的场合。 3.利用4片6116（2K×8位）芯片设计连续存储器，采用全地址译码。设起始地址为60000H，求存储器的最后一个单元地址。 答：存储器的最后一个单元地址为：61FFFH. 4．用6264 RAM（8K×8位）芯片构成256K字节存储器系统，需要多少片6264芯片20位地址总线中有多少位参与片内寻址有多少位可用作片选控制信号 答：需要32片6264芯片。 20位地址总线中有13位参与片内寻址；有7位可用作片选控制信号。 5.某微机系统中ROM区有首地址为9000H，末地址为FFFFH，求其ROM区域的存储容量。答：其ROM区域的存储容量为28K。 6．在8088CPU的系统中扩展32K字节的RAM，其扩充存储空间的起始地址为08000H。设系统的地址总线为A19~A0，数据总线为D7~D0，存储器芯片选用6264。利用74LS138译码器设计译码电路，并画出扩充的存储器系统的连线图。 解： 8088 BUS D0~D7 MEMW MEMR 《微机原理与接口技术》习题参考答案 习题2 1.为何说8086CPU是16位CPU？ 答：16位指的是8086CPU的字长，而字长一般来说和运算器、寄存器、总线宽度一致。因为8086CPU的内部寄存器、内部运算部件以及内部操作都是按16位设计的，这决定了它的字长为16位。 2.8086CPU由哪两个单元组成？其中，指令队列在哪个单元中，有何作用？ 答：总线接口单元（Bus Interface Unit，BIU）和执行单元（Execution Unit，EU）。指令队列在BIU中。它的作用是当EU在执行指令时，空闲的BIU可以从内存读取后续指令到指令队列，这样就可以将取指令工作和执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。 3.8086CPU中8位寄存器和16位寄存器是什么关系？ 答：8086的通用寄存器包括数据寄存器、指针寄存器和变址寄存器。其中数据寄存器包含AX、BX、CX、DX四个16位寄存器，但他们每个都可以分开作为两个单独的8位寄存器使用。8086的指针寄存器和变址寄存器不可分割为8位寄存器。 4.8086CPU中的IP寄存器有何用途？ 答：IP寄存器是指令指针寄存器，用来存放下一条要执行的指令在代码段中的偏移地址。在程序运行过程中，IP寄存器始终指向下一条指令的首地址，与CS寄存器联合确定下一条指令的物理地址。8086就是通过IP寄存器来控制指令序列的执行流程。 5.在标志寄存器中，用于反映运算结果属性的标志位有哪些？它们每一位所表示的含义是 什么？ 答：有CF、PF、AF、ZF、SF、OF。它们的含义如下： CF：进位标志。它记录运算时从最高有效位产生的进位值或结果值。最高有效位有进位或有借位时CF=1，否则CF=0。 PF：奇偶标志。它记录运算结果的奇偶检验条件。当结果操作数中“1”的个数为偶数时PF=1，否则PF=0。 AF：辅助进位标志。在字节运算时，由低半字节（字节的低4位）向高半字节有进位或借位时，AF=1，否则AF=0。 ZF：零标志。运算结果为零时ZF=1，否则ZF=0。 SF：符号标志。它记录运算结果的最高位，即由符号数的符号。 OF：溢出标志。在运算过程中，如果运算结果已经超出了机器能表示的数值范围（指有符号数）称为溢出，此时OF=1，否则OF=0。 6.分别完成下面的8位运算，并说明各主要标志位的状态，以及结果是否产生溢出（提 示：需要分为有符号数和无符号数两种情况）。 第五章练习题及答案 一、填空题 1、常见的片选控制方法有____________________________________。线选法,全译码法,部分译码法 2、磁带是______存储器。顺序存储 3、为保证动态RAM中的内容的不消失，需要进行__________操作。刷新 4、全部存储系统分为四级,即寄存器组,____________,内存,外存。高速缓冲存储器 5、DRAM靠_______存储信息，所以需要定期_____。电容刷新 6、虚拟存储器由__________两级存储器组成。主存-辅存 7、存储器是计算机系统的记忆设备，它主要用来______。存储数据和指令 8、8086CPU的物理地址是指实际的20位主存单元地址,每个存储单元对应唯一的物理地址,其范围是_________________。00000H～FFFFFH 二、选择题 1、RAM是随机存储器,它分为( )两种。 A、ROM和SRAM B、DRAM和SRAM C、ROM和DRAM D、ROM和CD-ROM B 2、从存储器中读出或向存储器中写入一个信息所需要的时间称为( )。 A、等待时间 B、存取周期 C、查找时间 D、寄存器 B 3、在计算机的专业用语中,ROM表示( )。 A、外存储器 B、内存储器 C、只读存储器 D、随机存储器 C 4、在下列存储器中，若按记录密度从低到高的顺序播列，应为( )。 A、软盘、硬盘、光盘、磁带 B、磁带、硬盘、软盘、光盘 C、磁带、软盎、硬盘、光盘 D、硬盘、软盘、磁带、光盘 C 5、某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是（）。 A、0-4MB B、0-2MB C、0-2M D、0-1MB C 6、下列因素中，与Cache命中率无关的是（）。 A、主存的存取时间 B、快的大小 C、Cache的组织方式 D、cache 的容量 A 7、计算机的存储器采用分级存储体系的主要目的是（）。 A、便于读写数据 B、减小机箱的体积 C、便于系统升级 D、解决存储容量、价格和存取速度之间的矛盾 D 8、磁盘存储器的数据存取速度与下列哪一组性能参数有关?( )。 A、平均等待时间，磁盘旋转速度，数据传输速串 B、平均寻道时间，平均等待时间，数据传输速串 C、数据传输速率，磁盘存储密度，平均等待时间 D、磁盘存储器容量，数据传输速率，平均等持时间 B 《微型计算机原理及接口技术》试题 （120分钟） 一. 单项选择题（在每小题的四个备选答案中选出一个正确的 1. 8086CPU芯片的外部引线中，数据线的条数为（）。 A.6条 B.8条 C.16条 D.20条 2．8086CPU工作在总线请求方式时，会让出（）。 A.地址总线 B.数据总线 C.地址和数据总线 D.地址、数据和控制总线 3．8086在执行OUT DX,AL指令时，AL寄存器的内容输出到（）上。 A．地址总线 B．数据总线 C．存储器 D．寄存器 4．8086CPU的I/O地址空间为（）字节。 A．64KB B．1MB C．256B D．1024B 5. 当8086CPU读I／O接口时，信号M／IO和DT／R的状态必须是（）。 A.00 B.01 C.10 D.11 6. 在8088CPU中, 用于寄存器间接寻址输入输出指令的寄存器是（）。 A. AX B. BX C. CX D. DX 7．两片8259A级联后可管理（）级中断。 A．15 B.16 C.32 D.64 8．8086中断系统中优先级最低的的是（）。 A.可屏蔽中断 B.不可屏蔽中断 C.单步中断 D.除法出错 9．CPU在执行IN AL，DX指令时，其（）。 A． IO/M为高， RD为低 B． IO/M为高， WR为低 C． IO/M为低， RD为低 D． IO/M为低， WR为低 10. 内存从A4000H到CBFFFH，共有（） A.124K B.160K C.180K D.224K 11. 8088CPU中的CS寄存器是一个多少位的寄存器？（）。 A.8位 B.16位 C.24位 D.32位 12．地址译码器的输出一般可为接口的（）信号。 A．片选 B．数据输入 C．地址 D．控制 13. 8255工作在方式0时，下面哪种说法正确（） A. A、B、C三个口输入均有锁存能力 B. 只有A口输入有锁存能力 C. 只有C口输入有锁存能力 D. A、B、C三个口输入均无锁存能力 14. 实现DMA传送，需要（） A.CPU通过执行指令来完成 B.CPU利用中断方式来完成 C.CPU利用查询方式来完成 D.不需要CPU参与即可完成 15．CPU在执行OUT DX，AL指令时，（）寄存器的内容送到地址总线上。 A．AL B．DX C．AX D． DL 二、填空题 1. 分析与设计接口电路的基本方法有和。 2． DMA可以工作在状态和状态下，区分当前DMA工作在什么状态下。 3． 8086/8088的引脚用于决定其工作模式。 4．在译码过程中，如果有一根地址线没有用到，会有个重叠地址。 5．在总线上要完成一次数据传输一般要经历如下阶段：、 、和。 6． 8255A是芯片，有种工作方式； 7． 8253是芯片，内部有个端口地址，其中的每个计数器可作为进制和进制计数器使用。 8．从8253计数器中读出的计数值读出的减一计数器当前值。（是、不是） 9．串行通信包括和两种方式。 10. 158的16位二进制补码为，原码为，反码为。 11．-20的8位二进制补码为，原码为，反码为。 12．操作数寻址方式主要有、、和 4类。 13．中断过程包括、、和 4个阶段。 14． I/O端口地址的编制方式是和。 三．简答题 1．微型计算机接口一般应具有哪些功能？ 2．8086有哪两种工作模式？其主要区别是什么？ 3．什么是中断、中断向量和中断向量表？微机原理与接口技术
微机原理与接口技术习题答案5章(供参考)
微机原理与接口技术
《微机原理与接口技术》习题解答5
微机原理与接口技术第五章课后答案
《微机原理与接口技术》参考答案完整版
微机原理与接口技术第五章-练习题及答案
微机原理与接口技术考试复习题(有答案)
相关主题
文本预览