哈工大 2005 年 春 季学期
集成电路设计原理
试 题 A
一、 (共25分)根据下图所示的TTL 电路,回答下列问题:
1. 说明为什么输出级一定要用有源泄放电路?有源泄放电路还有那些作用?(10分)
Fa
Fb
2.说明电路完成的逻辑功能,写出Fa和Fb两点的逻辑表达式。(6分)
3.如果该电路的输出低电平偏高,在版图设计上如何改进?(5分)
4.图中二极管D1、D2、D3分别起什么作用?(4分)
二、(20分)右图是一个CMOS门电路,说明它
的功能,写出逻辑表达式。如果将它用作反相器,有哪几种方式?这几种方式所构成的反相器在性能上有何不同?为什么?
A B
试题:集成电路设计原理A班号:姓名:
三、(20分)根据逻辑表达式F=AB+C,画出静态E/E饱和负载NMOS电路图和静态CMOS电路图;说明哪种是有比电路,哪种是无比电路,哪种需要抗闩锁设计,哪种需要抗静电设计;抗闩锁设计有哪些措施?
四、(25分)右图是采用典型PN结隔
Vdd
离工艺设计的版图。
1)按工艺流程顺序写出图中用到的掩
模版,并在图中标出;
2)根据版图画出对应的电路图;
3)分析电路功能,说明各个元器件的
作用。
Gnd
五、阐述全定制法和门阵列法设计集成电路的优缺点(10分)
2011年天津市高等院校春季招生统一考试 英语 本试卷分第Ⅰ卷(选择题)和第Ⅱ卷(非选择题)两部分,第Ⅰ卷1至9页,第Ⅱ卷10至11页。共150分。考试时间120分钟。 第Ⅰ卷(选择题共100分) 注意事项: 1. 答第Ⅰ卷前,考生务必将自己的姓名、准考号、考试科目涂写在答题卡上,并将 本人考试用条形码贴在答题卡的贴条形码处。 2. 每小题选出答案后,用2B铅笔把答案卡上对应题目的答案标号涂黑。如需改动, 用橡皮擦干净后,再选涂其他答案标号。答在试卷上的无效。 3. 考试结束,监考员将本试卷和答题卡一并收回。 Ⅰ.语音辨别(共5小题,每小题1分,共5分)在下列每组单词中,有一个单词的画线部分与其他单词的画线部分的读音不同。找出这个单词。 1. A.some B.both C.cold D.post 2. A.home B.hard C.help D.hour 3. A.bread B.meat C.leave D.team 4. A.chair B.chemist C.check D.churcht 5. A.try B.sky C.pity D.July Ⅱ.单项选择(共15小题,每小题1分,共15分)从每小题的四个选项中,选出可以填入空白处的最佳选项。 6.Let’s take a rest, ? A.can we B,shall we C.do we D.will we 7.Are you willing to help people who are need ? 英语第1页(共9页) A.for B.with C.in D.at 8.Wntering the house, I found Jane at the desk and something. A.sit;write B.sittting;weiting C.sat;wrote D.to sit;to write 9.—May I speak to Mr.Green? —. A.May I take a message ? B.Who are you ? C.Speaking. D.Yes,you will. 10.This is the school Istudied three years ago. A.where B.what C.that D.which 11.To you the truth, I don’t really like her. A.say B.talk C.speak D.tell 12.—Shall we make it six o’clock ? —。 A.Sorry for the trouble B.It’s a pleasure C.Ok,I will be there on time D.Not at all 13.You’d better at school during the holidays. A.staying B.not to say C.to stay D.not stay 14.Of my three students ,one is from England,and are from New York. A.the other B.the others C.another D.others 15.A snake was found in the backyard. Adeath B.died C.dead D.not stay 16.It more than 400 men two years to build the highway. A.carried B.cost C.spent D.took 17.Our class is 40 students. A.made up of B.made of C.made from D.made in 18.We don’t consider necessary for them to move into that house. 英语第2页(共9页)
集成电路设计复习题 绪论 1.画出集成电路设计与制造的主要流程框架。 2.集成电路分类情况如何? 集成电路设计 1.层次化、结构化设计概念,集成电路设计域和设计层次 2.什么是集成电路设计?集成电路设计流程。 (三个设计步骤:系统功能设计逻辑和电路设计版 图设计) 3.模拟电路和数字电路设计各自的特点和流程 4.版图验证和检查包括哪些内容?如何实现? 5.版图设计规则的概念,主要内容以及表示方法。为什么需要指定版图设计规则? 6.集成电路设计方法分类? (全定制、半定制、PLD) 7.标准单元/ 门阵列的概念,优点/缺点,设计流程 8.PLD设计方法的特点,FPGA/CPLD的概念 9.试述门阵列和标准单元设计方法的概念和它们之间的异同点。 10.标准单元库中的单元的主要描述形式有哪些?分别在IC设计的什么阶段应用? 11.集成电路的可测性设计是指什么? Soc设计复习题 1. 什么是SoC? 2. SoC设计的发展趋势及面临的挑战? 3. SoC设计的特点? 4. SoC设计与传统的ASIC设计最大的不同是什么? 5. 什么是软硬件协同设计? 6. 常用的可测性设计方法有哪些? 7. IP 的基本概念和IP分类 8. 什么是可综合RTL代码? 9. 么是同步电路,什么是异步电路,各有什么特点? 10. 逻辑综合的概念。 11. 什么是触发器的建立时间( Setup Time ),试画图进行说明。 12. 什么是触发器的保持时间( Hold Time ),试画图进行说明。 13. 什么是验证,什么是测试,两者有何区别? 14. 试画图简要说明扫描测试原理。
绪论 1、画出集成电路设计与制造的主要流程框架。 2、集成电路分类情况如何? 双极型 数字模拟混合电路按应用领域分类 集成电路设计 1.层次化、结构化设计概念,集成电路设计域和设计层次分层分级设计和模块化设计.将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别,集成电路MSI 按规模分 LSI 类VLSI ULSI GSI 数字电 按功能分类模拟电 路组合逻辑电路 路时序逻辑电路 路线性电路 路非线性电路 单片集成 按结构分类 混合集 成 SSI PMOS 电M路OS 型NMOS CMOS B iMOS B iMOS 型 B iCMOS 电 厚路膜混合集 成 电路 薄路膜混合集 成 电路
精品文档第五章:数列历年高考题 一、单项选择题 1、(2003)已知数列{a n }是等差数列,如果a 1 =2,a 4 =-6则前4项的和S 4 是() A -8 B -12 C -2 D 4 2、(2004年)在?ABC中,若∠A、∠B、∠C成等差数列,且BC=2,BA=1,则AC 等于() A 33 2 B 1 C 3 D 7 3、(2004)在洗衣机的洗衣桶内用清水洗衣服,如果每次能洗去污垢的 3 2,则要使存留在衣服上的污垢不超过最初衣服上的2℅,该洗衣机至少要清洗的次数是()A 2 B 3 C 4 D 5 4、(2005年)在等差数列{a n }中,若a 1 +a 12 =10,则a 2 +a 3 + a 10 +a 11 等于() A 10 B 20 C 30 D 40 5、(2005年)在等比数列{a n }中,a 2 =2,a 5 =54,则公比q=() A 2 B 3 C 9 D 27 6、(2006年)若数列的前n项和S n =3n n - 2,则这个数列的第二项a 2 等于() A 4 B 6 C 8 D 10 7、(2007)为了治理沙漠,某农场要在沙漠上栽种植被,计划第一年栽种15公顷,以后每一年比上一年多栽种4公顷,那么10年后该农场栽种植被的公顷数是()A 510 B 330 C 186 D 51 8、(2007年)如果a,b,c成等比数列,那么函数y=ax2+bx+c的图像与x轴的交点 个数是() A 0 B 1 C 2 D 1或2 9、(2007年)小王同学利用在职业学校学习的知识,设计了一个用计算机进行数字变换的游戏,只要游戏者输入任意三个数a 1 ,a 2 ,a 3 ,计算机就会按照规则:a 1 + 2a 2 - a 3 ,a 2 + 3a 3 ,5a 3 进行处理并输出相应的三个数,若游戏者输入三个数后,计算机输出了29,50,55三个数,则输入的三个数依次是() A 6,10,11 B 6,17,11 C 10,17,11 D 6,24,11 10、(2008年)在等差数列{a n }中,若a 2 +a 5 =19,则a 7 =20,则该数列的前9项和是() A 26 B 100 C 126 D 155 11、(2009年)在等差数列{a n }中,若a 1 +a 8 =15,则S 8 等于() A 40 B 60 C 80 D 240 12、(2009年)甲、乙两国家2008年的国内生产总值分别为a(亿元)和4a(亿元),甲国家计划2028年的国内生产总值超过乙国,假设乙国的年平均增长率为,那么甲国的年平均增长率最少应为() A 9.6℅ B 9.2℅ C 8.8℅ D 8.4℅ 13、(2009年)如果三个实数a,b,c成等比数列,那么函数y=ax2+bx+c与y=ax+b 在同一坐标系中的图像可能是() 14、(2010年)已知2,m,8构成等差数列,则实数m的值是() A 4 B 4或-4 C 10 D 5 x
CH1 1.按规模划分,集成电路的发展已经经历了哪几代?它的发展遵循了一条业界著名的定律,请说出是什么定律? 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2.什么是无生产线集成电路设计?列出无生产线集成电路设计的特点和环境。 拥有设计人才和技术,但不拥有生产线。特点:电路设计,工艺制造,封装分立运行。 环境:IC产业生产能力剩余,人们需要更多的功能芯片设计 3.多项目晶圆(MPW)技术的特点是什么?对发展集成电路设计有什么意义? MPW:把几到几十种工艺上兼容的芯片拼装到一个宏芯片上,然后以步行的方式排列到一到多个晶圆上。意义:降低成本。 4.集成电路设计需要哪四个方面的知识? 系统,电路,工具,工艺方面的知识 CH2 1.为什么硅材料在集成电路技术中起着举足轻重的作用? 原材料来源丰富,技术成熟,硅基产品价格低廉 2.GaAs和InP材料各有哪些特点? P10,11 3.怎样的条件下金属与半导体形成欧姆接触?怎样的条件下金属与半导体形成肖特基接触? 接触区半导体重掺杂可实现欧姆接触,金属与掺杂半导体接触形成肖特基接触 4.说出多晶硅在CMOS工艺中的作用。P13 5.列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6.SOI材料是怎样形成的,有什么特点? SOI绝缘体上硅,可以通过氧隔离或者晶片粘结技术完成。特点:电极与衬底之间寄生电容大大减少,器件速度更快,功率更低 7. 肖特基接触和欧姆型接触各有什么特点? 肖特基接触:阻挡层具有类似PN结的伏安特性。欧姆型接触:载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 CH3 1.写出晶体外延的意义,列出三种外延生长方法,并比较各自的优缺点。 意义:用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长,气相外延生长,金属有机物气相外延生长 2.写出掩膜在IC制造过程中的作用,比较整版掩膜和单片掩膜的区别,列举三种掩膜的制造方法。P28,29 3.写出光刻的作用,光刻有哪两种曝光方式?作用:把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4.X射线制版和直接电子束直写技术替代光刻技术有什么优缺点? X 射线(X-ray)具有比可见光短得多的波长,可用来制作更高分辨率的掩膜版。电子束
集成电路设计实习Integrated Circuits Design Labs I t t d Ci it D i L b 单元实验三(第二次课) 模拟电路单元实验-差分放大器版图设计 2007-2008 Institute of Microelectronics Peking University
实验内容、实验目的、时间安排 z实验内容: z完成差分放大器的版图 z完成验证:DRC、LVS、后仿真 z目的: z掌握模拟集成电路单元模块的版图设计方法 z时间安排: z一次课完成差分放大器的版图与验证 Institute of Microelectronics, Peking University集成电路设计实习-单元实验三Page1
实验步骤 1.完成上节课设计放大器对应的版图 对版图进行、检查 2.DRC LVS 3.创建后仿真电路 44.后仿真(进度慢的同学可只选做部分分析) z DC分析:直流功耗等 z AC分析:增益、GBW、PM z Tran分析:建立时间、瞬态功耗等 Institute of Microelectronics, Peking University集成电路设计实习-单元实验三Page2
Display Option z Layout->Options ->Display z请按左图操作 Institute of Microelectronics, Peking University集成电路设计实习-单元实验三Page3
由Schematic创建Layout z Schematic->Tools->Design Synthesis->Layout XL->弹出窗口 ->Create New->OK >选择Create New>OK z Virtuoso XL->Design->Gen From Source->弹出窗口 z选择所有Pin z设置Pin的Layer z Update Institute of Microelectronics, Peking University集成电路设计实习-单元实验三Page4