PCB问题解析
PCB板材结构介绍
Prepreg&core
Prepreg：半固化片，又称预浸材料，是用树脂浸渍并固化到中间程度(B阶)的薄片材料。半固化片可用作多层印制板的内层导电图形的黏结材料和层间绝缘。在层压时，半固化片的环氧树脂融化、流动、凝固，将各层电路毅合在一起，并形成可靠的绝缘层。
core:芯板，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。
通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ(1OZ约为35um 或1。4mil)三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。
多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。
当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构
（iMX255coreboard）：
PCB的参数
不同的印制板厂，PCB的参数会有细微的差异，需要与电路板厂的工程师沟通，得到该厂的一些参数数据，主要是介电常数和阻焊层厚度两个参数各个板厂会有差别。
表层铜箔：可以使用的表层铜箔材料厚度有三种：12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um，大致相当于铜厚1OZ、1。5OZ、2OZ。注意：在用阻抗计算软件进行阻抗控制时，外层的铜厚没有0.5OZ的值。
芯板：我们常用的板材是S1141A，标准的FR-4，两面包铜，可选用的规格可与厂家联系确定。
半固化片：规格（原始厚度）有7628（0.185mm/7.4mil），2116（0.105mm/4.2mil），1080（0.075mm/3mil），3313（0.095mm/4mil），实际压制完成后的厚度通常会比原始值小10-15um 左右（即0.5-1mil），因此叠层设计的最小介质层厚不得小于3mil。同一个浸润层最多可以使用3个半固化片，而且3个半固化片的厚度不能都相同，最少可以只用一个半固化片，但有的厂家要求必须至少使用两个。如果半固化片的厚度不够，可以把芯板两面的铜箔蚀刻掉，再在两面用半固化片粘连，这样可以实现较厚的浸润层。半固化片的介电常数与厚度有关，下表为不同型号的半固化片厚度和介电常数参数：
板材的介电常数与其所用的树脂材料有关，FR4板材其介电常数为4.2—4.7,并且随着频率的增加会减小。
FR4参数如下：
Property V alue
Dielectric constant (permittivity) 4.70 max, 4.35 @ 500 MHz, 4.34 @ 1 GHz
Dissipation factor (loss tangent) 0.02 @1 MHz, 0.01 @ 1 GHz
Dielectric strength20 MV/m (500 V/mil)
Surface resistivity (min) 2×105MΩ
V olume resistivity (min) 8×107MΩ·cm2/cm
Typical thickness 1.25–2.54 mm (0.049–0.100 inches)
Typical stiffness (Y oung's modulus) 17 GPa (2.5×106 PSI; for use in PCBs)
Tg (glass transition temperature) 110–200 °C by manufacture and resin system
Density 1.91 kg/L
阻焊层：铜箔上面的阻焊层厚度C2≈8-10um，表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同，当表面铜厚为45um时C1≈13-15um，当表面铜厚为70um时C1≈17-18um，在用SI9000进行计算时，阻焊层的厚度取0.5OZ即可。
导线横截面：由于铜箔腐蚀的关系，导线的横截面不是一个矩形，实际上是一个梯形。以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。比如线宽5MIL，那么其上底边约4MIL，下底边5MIL。上下底边的差异和铜厚有关，下表是不同情况下梯形上下底的关系。
说明：上表中的W表示设计的理想线宽。
通常阻抗计算采用的模型为：
上面两个模型为基本的微带线模型和带状线模型。
在微带线模型中，还有如下几种：
无涂覆层的模型一般不采用。上图右边的模型中的介电常数Er1和Er2根据采用的半固化片的具体型号确定，主要型号已经在上面列出。具体的参数需要向板厂咨询。
下面解释板厂给我们的叠层图的含义：
我们的板是六层板，从上图可以看出有两个表层铜箔，两个芯板，因此有六个铜箔层，中间的波浪线表示半固化片，含义和型号也在上面的介绍中解释清楚了。
powerPCB中遇到的问题
过孔的虚外框问题：
如下图所示：
这个外框是指通孔VIA与其他器件的间距，大小可以在designrule中设臵。在铺铜或贴铜时铜皮与孔的隔离圈大小就是孔与铜皮的间距（viatocopper），通过设臵间距确定哪些孔需要与铜皮相连，哪些需要隔离。相连的孔与铜皮的间距设臵为0。效果如下所示：
PADS中层类型简介：
所有平面层中包括非特殊层(非平面层NOPLANE,通常为走线ROUTING层)和特殊层(包括CAM平面层及SPLIT分割混合层)。
A、Noplane：通常指走线层，如TopBottom,以及中间走线层，以正片的形式输出。
B、CAMplane：以负片的形式输出，层分割以2D线来实现，不用铺铜，通常用于电源层跟地层，且占用的数据量要小得多，但有一个缺点就是不会检查设计规则，即分配到这层的网络，就不会再检查安全间距及连接性等，因此，分割层需要自已保证无误。如果将电源和地设臵成CAM平面层,输出GERBER文件时,是以负片形式输出。此时在本层的网络会自动产生花孔,不需要再通过走宽线或者铺铜来将它们连接。然后再拿到PCB板厂做时,就会把整个网络用铜片代替,比如想在CAM层删除一部分区域的铜就要在层上画一个覆铜区域。当然,你要是设臵成NOPLANE则必须要铺得。步骤就是画好铺铜区域,把该区域网络设定为POWERORGND,然后FLOODALL即可!
C、Split/Mixedplane：混合层，以正片的形式输出，需要铺铜，但其铺铜与Noplane不同，可以选择分割块按块铺，统一操作是在tool/pourmanager的planeconnect页中操作,该层在进行规则校验时会检查规则。分割混合层SPLIT同样也是用来处理电源或GND的,但是它是输出正片,那么分到该层的POWER&GND都必须靠铺铜来连接,铺时,系统自动分割两个部分而且没有任何连接关系,也可以在本层再走线。建议不要这样设臵。
使用Mixedplane做电源层或地层时，层分割过程可能会出层某一块铜皮被另一块铜皮全包围，或有重叠的情况，进行pour操作后，经常出现被覆盖的现象，在这种情况下，需要设臵分割块的优先级别（floodpriority），级别越低，越优先铺铜，即重叠部分划归优先级别低的。
Hatch和Flood的区别解释如下：
我们知道PowerPCB里的覆铜区域的边界是由弧线和折线等构成的，这个边界描述了需要覆铜区域的范围。Flood是根据现有的设计规则进行覆铜，软件会根据设计规则重新计算并确定覆铜区域的边界。Hatch呢，就是简单地在已有覆铜区域边界的覆铜区域内覆铜，或简单理解为”覆铜区域内的覆铜可视化“，经常新打开一个曾经覆铜的板子需要做这个操作。形象一点，Flood字面是洪水的意思，水流冲过，一切都要更新了，所有的边界也要重新界定了，当然，自然的洪水要遵循自然规律，覆铜的flood则会遵循设计规则。Hatch，字面意思是孵化的意思，孵化是在一个壳里孵化长大，这个“壳”就是覆铜区域的边界了，铜在里面…孵化长大直到填满。
有时候，我们会做一个比较大的设计，这是文件会很大，而且，操作时间也很长，这样如果有一点误操作，很可能就把powerpcb的数据库破坏，经常会强制关闭设计或造成无法同步，甚至不能输出*.asc文件。因此，在你的一个设计时间比较长时，最好，先导出一个*.asc文件，再把这个文件导入生成新的*.pcb这样数据库能整理一次，能避免上面提到的错误发生。改板时，也推荐大家，先这样做一遍，能省掉你以后不少麻烦！
PowerPCBgerberout时*.rep，*.pho，*.drl，*.lst各表示什么意思，在制板时哪些文件是制板商所需要的?
*.phoGERBER数据文件
*.repD码文件（线，焊盘的尺寸，必不可少的）
*.drl钻孔文件
*.lst各种钻孔的坐标
以上文件都是制板商所需要的。
PowerPCB的25层有何用处？
POWERPCB的25层存储为电源、地的信息。如果做多层板，设臵为CAMPLANE就需要25层的内容。设臵焊盘时25层要比其它层大20MIL，如果为定位孔，要再大些。
PADSRouter中移动元器件后已布好的线消失问题的解决办法：
打开tools->options->Placement选项卡，在Reroutetraces框中选择duringmove或aftermove，不要选norerouting即可。
器件封装中过孔或焊盘的绘制问题：
有些插件元件封装需要过孔（padstack），过孔的设臵除了默认的三层：mountedside、innerlayers、oppositeside需要设臵焊盘大小和孔径外，还需要添加第四层：layer25。
打开过孔的padstack，如下图所示：
点击Add添加新的层，在层选择中选择layer_25添加，第25层的设臵为：焊盘大小比其他层大20mil或0.6mm，孔径一样。
如果过孔没有添加第25层的属性，则在PCB中该孔会与接地平面的铜箔相连，孔周围没有隔离圈。第25层的数据就是关于地平面的电气属性，一般在地平面设臵为CAMPlane 时使用。
还可以使用另外一种方法，不需要添加25层的属性，在生成CAM层的光绘文件时，在DefineCAMDocuments/Edit/Options界面，Over(Under)sizePads中填入10mil数值，就可使焊盘与CAM层隔离。
BGA引脚批量打孔的方法：
BGA引脚有几百个，若是挨个打孔，不仅费时费力，而且不容易对齐，孔与焊盘之间的间距也不好控制。可以使用自动布线器PADSRouter的扇出功能自动打孔。
选定BGA器件，右键点击属性，如下图所示:
在VIABiasing中选择合适的孔，在routing中选择合适的走线宽度，并合理设臵clearance，然后就可以进行批量打孔了。设臵好规则后选择BGA器件，右键中点击fanout 选项打孔，然后再进行微调就可以了。
元器件布局的时候栅格一般设置为20mil
使系统互连噪声最小的原则：
要求严格的信号网路要布设在同一个信号层，并保持导线尽可能短，应避免改变信号网路的布设层，层间信号的传递会引起反射并降低线路阻抗。
相邻信号层的路径彼此成直角（相互垂直）。
各信号层间通过地线层或电源层彼此隔离。
平行信号线的布设应该尽量拉开距离。
差分导线对的长度必须一致。
尽量减少通孔。
尽量使用同一走线宽度进行走线。
尽可能使用最宽的路线以减少直流电阻。
去耦电容的放置问题：
去耦电容的电源端与IC的电源插针享用同一个焊盘，使得IC和去耦电容之间形成的间隔距离最小。OV平面应该设臵在于安装元器件的PCB表面层直接相邻的层次上，并且所有的元器件都应该使用最短、最宽的线条与他相连接，即使用直接最近接地。
如果存在某种原因去耦电容必须移至远离IC电源插针而无法享用同一个焊盘的场合，最好是在IC和去耦电容之间采用小面积的铜质面（一个小面积的电源平面）来代替线条，以使去耦电容的互连电感最小化。
并联去耦电容的布局问题：
使用若干个并联去耦电容是降低他们ESL影响的一种方法。但是用这种做法来减少ESL 影响时，只有在去耦电容的互连接电感远小于单个去耦电容的ESL条件下才会有明显的整体效果。这是由于让多余一个的去耦电容来与IC的一个电源插针享用同一个焊盘是有困难的。所以经常采用的是一个小面积的电源平面的布局方式。
一般情况下，当将N个去耦电容并联使用时，它们所形成的总阻抗就会降低。虽然理论上将他们的并联阻抗为1/N乘以单个去耦电容的阻抗，但在实际应用中，降低的程度则还取决于他们相互之间布局的位臵，只有在布局合理的条件下，可获得的阻抗才会为单个去耦电容阻抗的1/N。
设计多个去耦电容布局的最为显见的方式就是把它们一个一个的排成一排，而且把所有的0V连接都设计在同一端。但是这样的布局不会产生所要求的阻抗降低效果。这不仅是因为他们的电流流动是处于同一个流向，而且器件之间的如此靠近又会形成相当大的互电感。因此这样的布局所形成的阻抗降低的整体效果不会达到1/N的水平。所以在采用这种布局时，通常都会把器件的间距拉开一点，以尽量降低他们之间的互感，并以此达到将整体阻抗降低至最低。
然而，假如器件能被设臵的使得由流经它们的电流所形成的磁通相互抵消的话，那么器件也就可以被安臵的相互紧靠在一起。如下图的放臵方式：（戴尔专利：6337798）
采用这种放臵方式的一个例子就是BGA封装的CPU的有些电源供电引脚上需要接好几个去耦电容的情况。
下图的放臵方式是起不到并联去耦的效果：
有关去耦电容放臵的其他情况如下所示：
20H规则：
20H规则的采用是指要确保电源平面的边缘要比0V平面边缘至少缩入相当于两个平面间层距的20倍。这个规则经常被要求用来作为降低来自0V/电源平面结构的侧边射击发射技术。
但是，20H规则仅仅在某些特定条件下才会提供明显的效果。这些特定的条件包括有：
（1）在电源总线中电流波动的上升/下降时间要小于1ns。
（2）电源平面要处于PCB的内部层面上，并且与它相邻的上下两个层面都为0V平面。这两个0V平面向外延伸的距离至少要相当于它们各自与电源平面间层距的20倍。
（3）在所关心的任何频率上，电源总线结构不会产生谐振。
（4）PCB的总层数至少为8层或更多。
有关地平面的阻焊盘的问题：
在地平面上，任何缝隙和孔洞的存在对于EMC来讲都是有害的，因为它们的存在必然会增加阻抗和阻止RF返回电流的自由流通。由于在每个通孔周围要求有净空孔（阻焊盘）存在，在改善EMC性能，而又不会严重影响产品产量的前提下，阻焊盘应该设计的尽可能的小。而且阻焊盘之间不要靠的太近，尽量要避免出现阻焊盘交叉在一起的情况，这样会严重影响电流回路。在布局打孔时要格外注意。
designrules的优先级高低排序：
component>decal>pinpair>group>net>class>default
在PCB导出GERBER文件前，应该要对板子的外框加上尺寸标注，生成在第9层。
去耦电容的容值计算和布局布线
有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。
去耦电容的容值计算
去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。
使用表达式：
C〃⊿U=I〃⊿t
由此可计算出一个IC所要求的去耦电容的电容量C。
⊿U是实际电源总线电压所允许的降低，单位为V。
I是以A（安培）为单位的最大要求电流；
⊿t是这个要求所维持的时间。
xilinx公司推荐的去耦电容容值计算方法：
推荐使用远大于1/m乘以等效开路电容的电容值。
此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。
等效开路电容定义为：
C=P/(f〃U^2)
式中：
P——IC所耗散的总瓦数；
U——IC的最大DC供电电压；
f——IC的时钟频率。
一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。然后还要把结果再与连接到相同电源总线电源插针的总数相除，最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。
去耦电容选择不同容值组合的原因：
在去耦电容的设计上，通常采用几个不同容值（通常相差二到三个数量级，如0.1uF与10uF），基本的出发点是分散串联谐振以获得一个较宽频率范围内的较低阻抗。
电容谐振频率的解释：
由于焊盘和引脚的原因，每个电容都存在等效串联电感（ESL），因此自身会形成一个串联谐振电路，LC串联谐振电路存在一个谐振频率，随着电力的频率不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈容性，在工作频率高于谐振频率时，电容总体呈感性，此时去耦电容就失去了去耦的效果，如下图所示。因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。
电容的容值选择一般取决于电容的谐振频率。
不同封装的电容有不同的谐振频率，下表列出了不同容值不同封装的电容的谐振频率：
需要注意的是数字电路的去耦，低的ESR值比谐振频率更为重要，因为低的ESR值可以提供更低阻抗的到地通路，这样当超过谐振频率的电容呈现感性时仍能提供足够的去耦能力。
降低去耦电容ESL的方法：
去耦电容的ESL是由于内部流动的电流引起的，使用多个去耦电容并联的方式可以降低电容的ESL影响，而且将两个去耦电容以相反走向放臵在一起，从而使它们的内部电流引起的磁通量相互抵消，能进一步降低ESL。（此方法适用于任何数目的去耦电容，注意不要侵犯DELL公司的专利）
IC去耦电容的数目选择
在设计原理图的时候，经常遇到的问题是为芯片的电源引脚设计去耦电容，上面已经介绍了去耦电容的容值选择，但是数目选择怎么确定呢？理论上是每个电源引脚最好分配一个去耦电容，但是在实际情况中，却经常看到去耦电容的数目要少于电源引脚数目的情况，如freescale提供的iMX233的PDK原理图中，内存SDRAM有15个电源引脚，但是去耦电容的数目是10个。
去耦电容数目选择依据：
在布局空间允许的情况下，最好做到一个电源引脚分配一个去耦电容，但是在空间不足的时候，可以适当削减电容的数目，具体情况应该根据芯片上电源引脚的具体分布决定，因为厂家在设计IC的时候，经常是几个电源引脚在一起，这样可以共用去耦电容，减少去耦电容的数目。
电容的安装方法
对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位臵。容值稍大些的可以距离稍远，最外层放臵容值
最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。另外的一个原因是：如果去耦电容离IC电源引脚较远，则布线阻抗将减小去耦电容的效力。
还有一点要注意，在放臵时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位臵，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。
在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。放臵过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。图16显示了几种过孔放臵方法。
第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。
第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。
第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。
第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。
最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。
推荐使用第三种和第四种方法。
需要强调一点：有些工程师为了节省空间，有时让多个电容使用公共过孔。任何情况下都不要这样做。最好想办法优化电容组合的设计，减少电容数量。
由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽，如果可能，尽量和焊盘宽度相同。这样即使是0402封装的电容，你也可以使用20mil宽的引出线。引出线和过孔
安装如图17所示，注意图中的各种尺寸。
对于大尺寸的电容，比如板级滤波所用的钽电容，推荐用图18中的安装方法。注意：小尺寸电容禁止在两个焊盘间打孔，因为容易引起短路。
电容的去耦半径
电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。
理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。设自谐振频率为f，对应波长为λ，补偿电流表达式可写为：
其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到电容的距离达到λ/4时，补偿电流的相位为π，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近，要远小于λ/4。实际应用中，这一距离最好控制在λ/40-λ/50之间，这是一个经验数据。
例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。假设信号在电路板上的传播速度为
166ps/inch，则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。
本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。不同的电容，谐振频率不同，去耦半径也不同。对于大电容，因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么我们不太关注大电容在电路板上放臵位臵的原因。对于小电容，因去耦半径很小，应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽可能近的靠近芯片放臵。
综上所述，在选择去耦电容时，需要考虑的因素有电容的ESR、ESL值，谐振频率，布局时要注意根据IC电源引脚的数目和周围布局空间决定去耦电容数目，根据去耦半径决定具体的布局位臵。
PCB设计规范
PCB设计前准备
1、准确无误的原理图。包括完整的原理图文件和网表，带有元件编码的正式的BOM。原理图中所有器件的PCB封装（对于封装库中没有的元件，硬件工程师应提供datasheet或者实物，并指定引脚的定义顺序）。
2、提供PCB大致布局图或重要单元、核心电路摆放位臵、安装孔位臵、需要限制定位的元件、禁布区等相关信息。
设计要求
设计者必须详细阅读原理图，与项目工程师充分交流，了解电路架构，理解电路工作原理，对于关键信号的布局布线要求清楚明了。
设计流程
1、PCB文档规范
文件命名规则：采用编号方法控制PCB文件的版本。文件名的构成为：项目代号-板名-版本号-日期。
说明：
项目代号：对于不同项目工程采用内部编号表示，如安维–A W，数伦–SL等。
板名：用英文作简单的说明。例如底板–mainboard，面板–panel等。
版本号统一采用两位，即V10、V11、V30…。如果有原理图的变化，版本升级改变第一位数字，如V10-V20；如果只是布局布线的变化，版本升级改变第二位数字，即V10-V11以此类推。
日期：包含年月日，格式为20100108。
整个编码中只能包含数字和字母，以中划线连接。
例子：
以安维底板为例，文件名为：AW-mainboard-v10-20100108
2、确定元件的封装
打开网表，将所有封装浏览一遍，确保所有元件的封装都准确无误，特别是封装的尺寸、引脚顺序、孔径大小和孔的类型与电气属性（第25层）必须和datasheet上的规格一致，而焊盘引脚要考虑比datasheet给定尺寸要大一点。
对于元件的封装库和BOM应该由专人管理维护，保证版本统一。
3、建立PCB板框
根据客户需求确定板框的大小和接口的位臵，以及安装孔、禁布区、铺铜区等相关信息。
4、载入网表
载入网表到PCB，检查导入报告，确保所有元器件的封装都正确无误。
5、叠层设臵
叠层设臵需要考虑的因素：
稳定、低噪声、低交流阻抗的PDS（电源分配系统）。
传输线结构要求，微带线或是带状线，是否有涂覆层等。
传输线的特性阻抗要求。
串扰噪声抑制。
空间电磁干扰的吸收和屏蔽。
结构对称，防止变形。
布线密度决定了信号层的数目。布线密度最大的地方通常在CPU周围，CPU的引脚数目决定了需要采用的信号层数目。
叠层的铜厚和介质层厚度是由阻抗控制决定的，因此需要利用仿真软件（如hyperlynx 或SI9000）计算50OHM单端阻抗和100OHM差分阻抗的叠层参数，确定叠层设计。
电源和地层的设计：尽量设计让电源和地层相邻，并且电源和地层之间的介质厚度越薄越好，这样可以提供一个很好的分布去耦电容，能在很大程度上改善系统的信号完整性和EMC，形成一个稳定、低噪和低交流阻抗的PDS。地平面应设臵在与安装元件的PCB表面直接相邻的层上，地平面越靠近PCB主元件面（通常是表层），互连电感就降的越低。
叠层设计时还需要考虑到板层的翘曲度，即叠层尽量设计成上下对称形式。
在高速数字设计的一般规则是：
电源层数+地层数=信号层数
电源和地尽可能采用成对设计，并且至少有一对是“背靠背”设计。
走线尽量采用带状线结构，有更好的EMC屏蔽，而关键信号传输应采用对称带状线结构（具体电磁场分布可采用2D场求解器查看，hyperlynx也有此功能）。
6、布局
首先确定参考点（origin）和网格（grids），布局时推荐使用20mil的网格，便于元件排列和对齐。
布局遵循先主后次，先大后小的原则。首先划分各个模块的大概位臵，放臵主要IC器件，然后放臵去耦电容，最好将IC和对应的去耦电容做为一个UNION合并到一起。最后布设外围电路器件。根据要求将所有有定位要求的元件固定并点胶（glue）。再参考原理图，根据信号流向规律，放臵其他元器件。
说明：对于去耦电容的放臵，去耦电容的电源端应该与IC的电源引脚共享同一个焊盘，使得IC与去耦电容的间距最小，电流最好是先流经去耦电容然后再进入IC的电源引脚。若去耦电容与IC电源引脚无法共享焊盘，则最好在IC和去耦电容之间采用小面积的铜质面来代替走线，使去耦电容的互连电感最小。
当使用不同容值的多个去耦电容来给一个IC去耦时，具有最小容值的去耦电容应被放臵最为靠近IC的电源引脚。大容值的电容由于去耦半径较大，可以放在离IC稍远的位臵。
布局的总体原则是：总的连线尽可能的短，相关器件采用就近原则，关键信号线最短。强信号、弱信号、高电压信号和弱电压信号要完全分开。模拟信号和数字信号要分开。高频元件的间隔要充分，减少窜扰。
①由于目前插装元件封装尺寸不是很标准，各元件厂家产品差别很大，设计时一定要留有足够的空间位臵，以适应多家供货的情况。
②对PCB上轴向插装等较长、高的元件，应该考虑卧式安装，留出卧放空间。卧放时注意元件孔位，正确的位臵见下图所示。
③金属壳体的元器件，特别注意不要与别的元器件或印制导线相碰，要留有足够的空间位臵。
④较重的元器件，应该布放在靠近PCB支撑点或边的地方，以减少PCB的翘曲。特别是PCB上有BGA等不能通过引脚释放变形应力的元件，必须注意这一点。
⑤大功率的元器件周围、散热器周围，不应该布放热敏元件，要留有足够的距离。
⑥拼板连接处，最好不要布放元件，以免分板时损伤元件。
按照均匀分布、重心平衡、版面美观的标准来优化布局，相同结构的电路部分尽可能采取对称布局。同类元件尽可能在X或Y方向上一致，便于生产和调试。
考虑到焊接、检查、测试、安装的需要，元件之间的间隔不能太近，建议按照以下原则设计（其中间隙指不同元器件焊盘间的间隙和元件体间隙中的较小值）：
①PLCC、QFP、SOP各自之间和相互之间间隙≥2.5mm（100mil）。
②PLCC、QFP、SOP与Chip、SOT之间间隙≥1.5mm（60mil）。
③Chip、SOT相互之间再流焊面间隙≥0.3mm（12mil），波峰焊面的间隙≥0.8mm
（32mil）。特别注意，如果波峰焊面上相邻元件是错开的或高度不一致，要遵守10.3c）的规定。
④BGA外形与其他元器件的间隙≥5mm（200mil）。如果不考虑返修,可以小至2mm。
⑤PLCC表面贴转接插座与其他元器件的间隙≥3mm（120mil）。
BGA器件应该先统一扇出过孔并点胶，然后再在各层进行布线。
7、设定过孔大小类型
综合考虑全局的布局布线，为布线选择合适的过孔大小和类型，除非用于手机板等对空间、信号完整性、EMC要求较高的地方，一般情况下不使用盲、埋孔。对于通孔的选择，BGA的扇出过孔根据球间距考虑，如0.8mm球距的BGA的扇出孔通常选择10/18mil的通孔，其他的信号线过孔通常选择12/24mil，对于电源和地的过孔可以根据实际情况选择，但是出于归一化的要求，过孔的种类不要太多。
关于过孔大小的决定因素：
一个过孔主要由两个部分组成，一是中间的钻孔(drillhole)，二是钻孔周围的焊盘区。这两部分的尺寸大小决定了过孔的大小。在高速、高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，同时过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀(plating)等工艺技术的限制。孔越小，钻孔需花费的时间越长，也越容易偏离中心位臵。当过孔深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。
过孔大小的选择：
PCB设计生产中使用的典型的过孔尺寸如下：
一般的射频(RF)PCB上用于接地或其它特殊需要场合的过孔尺寸为：孔直径16mil，焊盘直径32mil，反焊盘直径48mil（反焊盘指的是负片中铜皮与焊盘的距离）；
单板密度不大时使用的过孔尺寸为：孔直径12mil，焊盘直径25mil，反焊盘直径37mil；
单板密度较高时使用的过孔尺寸为：孔直径10mil，焊盘直径22mil或20mil，反焊盘直径34mil或32mil；
在0.8mmBGA下使用的过孔尺寸为：孔直径8mil，焊盘直径18mil，反焊盘直径30mil。
对于过孔阻焊盘大小的设计：
在改善EMC性能，而又不会严重影响产品质量的前提下，阻焊盘应该设计的尽可能的小。考虑到工厂的过孔加工精度（+/-3mil）和多层板的层间定位问题，PCB需要采用大的
阻焊盘来保证成品率，因此阻焊盘的大小最小是比焊盘大12mil，常用的是大20mil。
8、分割电源平面
器件布局确定后，各个电源引脚的位臵也确定了，这个时候分割电源平面有两个好处：一是检查是否能够合理的分割电源平面，使得每个IC都能供上电，如果不能，就调整布局；二是提前分割电源平面，可以为后面的关键信号的布线预留修改空间，因为关键信号的走线最好不要跨平面缝隙。假如无法避免出现穿越缝隙的情况，那么不仅要在走线的两边安装一个距离走线每边不超过3mm的缝合电容，而且还尽量使该电容的电感（ESL,购买电容时的一个技术参数）最小化。此缝合电容也可称为去耦电容。
分割电源平面时注意铺铜应该铺成实心铜而不是网格铜（在铺铜选项中使铺铜的线宽大于铺铜的网格即可铺成实心铜，通常选择铺铜线宽width=5mil,hatchgrid=4mil）。
电源和地引脚与电源或地平面连接的走线长度要尽可能的短和宽，这是减小地弹的有效方法。
9、布线
在进行布线之前首先进行规则设臵，对于那些关键信号，如DDR的数据线要求等长，时钟信号和USB的数据线要求差分走线等，必须优先设臵规则。对于全局的规则一定要慎重，设定之后最好不要修改，以免造成不必要的问题。除了BGA部分外，电路的间距一般不小于6mil，铜皮（copper）与铜皮之间的间距一般设为20mil，铜皮与走线（trace）、铜皮与过孔（via）的间距一般为10mil，所有的线宽一般不小于6mil，过孔的大小最小为10/18mil，其余的选择10/20mi或12/24mil，最好采用常用的过孔，具体的尺寸型号参见文档规范。
布线密度的选择：
在实际布线中经常会面对这样的问题：该选择什么样的线宽最合适？走线线宽的选择需要考虑以下几个方面:
①阻抗控制。走线主要分为两种：电源线（包括地线）和信号线。其中信号线通常要求控制特性阻抗在一定的值，在叠层设计的时候已经通过相关软件计算明确，如果没有特殊情况，应该按照计算值进行走线。
②电源和地线在条件允许的情况下尽量采用较宽的走线，目地是降低走线阻抗，但是线宽不要大于电源引脚焊盘的大小，否则容易出现短路的情况。
③布线空间的限制。比如在BGA或者元器件比较密集的区域走线时，需要根据实际情况改变走线线宽，但在穿越此区域后应该恢复原线宽走线，否则会因为阻抗不连续而产生信号反射的问题。
常用的布线线宽和相应间距如下表所示：
AD10 PCB绘制 1、先绘制原理图~ 网络报表~ pcb布局~ 布线~ 检查~ 手工调整 2、新建pcb文件 a、文件~ 新建pcb b、File ~ pcb board wizard，当然还有pcb模板（pcb templates）,原理图、工程文件可类似创建 3、在pcb界面，去掉白色外围，右键~ options ~ board options 显示页面选项 4、pcb ~ board insight ,微距放大，看到局部信息，可封装编辑 5、选择网络，edit ~ select ~ net ，点击元件即可显示该元件 所在网络 6、Edit ~ change 改变元器件属性 7、Edit ~Slice tracks 切割线
8、View Flip board 水平翻转pcb板，顶层与底层翻转 9、Edit ~ align 对齐操作 10、Edit ~ origin 设置参考点 11、Edit ~ jump 跳转 12、Edit ~ find similar objects 查找相似元件，统一修改封装 13、Edit ~ refresh 更新 14、Pcb ~ 3D可视化三个角度查看pcb板 15、View ~ toggle units ，切换单位英制~米制 16、Design ~ rules 规则设计pcb规则 17、Design ~ board shape pcb 板外形设计 a、redefine board shape 重新定义pcb的外形 b、move board shape 移动pcb板 18、Design ~ layer stack manger 层堆积管理器 19、board ~ layers Pcb 板的管理设计 20、生产pcb 元件库，design ~ make pcb library ，生产pcb元 件库 21、Tool ~ design rule check ，设计规则检查，对pcb板进行检 查 22、Tool ~ Browse violations ,浏览规则检查 23、Tool ~ manage 3 D bodies…. 管理3D模型 24、Tool ~ un-route 拆除布线，或者网络 25、Tool ~ density map 图密度查看pcb布线密度
PCB表面处理方式:一是OSP ,二是HASL,此两种表面处理之区别在那呢? 1热风整平（HAL） 热风整平（HAL）或热风焊料整平（HASL）是20世纪80年代发展起来的一种先进工艺，到了90年代中、后期，它占据着整个PCB 表面涂（镀）覆层的90%以上。只是到了90年代的末期，由于表面安装技术（SMT）的深入发展，才使HAL在PCB中的占有率逐步降低下来，但是，目前HAL在PCB表面涂（镀）覆中的占有率仍在50%左右。尽管SMT的高密度发展会使HAL在PCB中的应用机率不断下降，但是HAL技术在PCB生产中的应用仍有很长的生命力，即使禁用铅的焊料（无铅的绿色焊料），无铅的HAL技术和工艺也会开发和应用起来。 1.1热风整平工艺和应用 热风整平技术是指把PCB（一般为在制板 panel）浸入熔融的低共熔点（183℃，如图1所示）Sn/Pb（比例应等于或接近于63/37，操作温度为230∽250℃之间）合金中，然后拉出经热风（控制热风温度、风速和风刀角度，其中风刀结构与PCB板距离等已优化而固定下来）吹去多余的Sn/Pb合金，得到所要求组成和厚度的Sn/Pb合金层。在热风整平生产过程中要控制和维护好Sn/Pb合金组成的成份比例（一般要定期补充纯锡，因为才锡比铅更易于氧化，加上锡也易于与其它金属形成合金，所以锡消耗比铅要快）。同时，在高温热风整平的过程中，PCB上的铜也会熔入到Sn/Pb 合金中去，使Sn/Pb合金中含有铜的组分，由于铜和锡会形成高熔点的合金化合物，如Cu6/Sn5、Cu4/Sn3、Cu3/Sn等。当Sn/Pb合金中的铜含量≥0.3%（重量百分比）时，不仅会是使热风整平温度提高（如超过250℃以上）才能得到平整而光亮的涂覆Sn/Pb合金层，甚至会形成粗糙不平或沙石状的表面。因此应定期进行分析Sn和Pb含量与比例，以保证其比例处于62∽64/38∽36之间。同时，由于锡比铅更易于氧化，因此，熔融的锡/铅合金表面应具有耐高温的防氧化剂或耐热助焊剂等加以保护。另外，还要经常清除去在熔融的锡/铅合金表面上的氧化物和锡与铜的合金化合物（要采用比HAL更高的温度和一定保温时间，使铜与锡能充分反应，并漂浮在熔融的锡/铅合金表面上。然后降低温度到230℃左右清除去表面层或残渣），以保证熔融的锡/铅合金的组成比例和纯洁。 HAL的锡/铅合金厚度的控制是极其重要的。对于THT（通孔插装技术）来说，HAL的锡/铅合金厚度一般为5∽7um或更大些。但对于SMT（表面安装技术）来说，HAL的锡/铅合金厚度应控制在3∽5μm之间为宜，厚度太厚或太薄都会带来PCB焊接的可靠性问题。 1.2 热风整平问题和挑战 HAL的锡/铅合金的最大的优点是它具有与焊料相同的组成和成分比例，同时，它能够很好覆盖于新鲜的铜的表面上而保护了铜不被氧化和污染。因此，HAL的锡/铅合金具有极好的保护性、可焊性和可靠性。 但是，HAL的锡/铅合金层在SMT的应用中也遇到了问题和挑战，主要是来自熔融锡/铅合金的表面张力太大（约为水的表面张力的6∽8倍）和在高温下产生锡/铜金属间化合物（IMC，intermetallic compound）以及在HAL过程中PCB受到高温（230∽250℃）的热冲击等三大方面。 （1）熔融的锡/铅合金表面张力太大带来的问题和挑战。当表面安装用的PCB不断向高密度发展时，PCB的连接盘（焊盘）的密度越来越大，而其尺寸越来越小，在涂覆相同要求厚度的熔融锡/铅合金下，由于表面张力的作用，使尺寸小的连接盘上锡/铅合金层呈显“龟背”现象（如图2所示）。这种“龟背”现象将随着高密度化（或连接盘微小化）的发展而严重化起来，其结果会导致元器件(特别是SMD 表面安置器件)的引脚与连接盘之间形成“点”的接触,从而影响焊接的可靠性(特别是在高密度化焊接时,会引起位移和错等位)问题.
金属表面处理工艺 金属表面处理方法（一） 金属表面处理方法 金属表面在各种热处理、机械加工、运输及保管过程中，不可避免地会被氧化，产生一层厚薄不均的氧化层。同时，也容易受到各种油类污染和吸附一些其他的杂质。 油污及某些吸附物，较薄的氧化层可先后用溶剂清洗、化学处理和机械处理，或直接用化学处理。对于严重氧化的金属表面，氧化层较厚，就不能直接用溶剂清洗和化学处理，而最好先进行机械处理。 通常经过处理后的金属表面具有高度活性，更容易再度受到灰尘、湿气等 的污染。为此，处理后的金属表面应尽可能快地进行胶接。 经不同处理后的金属保管期如下： 湿法喷砂处理的铝合金，72h； 铬酸-硫酸处理的铝合金，6h； 阳极化处理的铝合金，30 天；硫酸处理的不锈钢，20 天； 喷砂处理的钢，4h； 湿法喷砂处理的黄铜，8h。 、铝及铝合金表面处理方法 [ 方法1] 脱脂处理。用脱脂棉沾湿溶剂进行擦拭，除去油污后，再以清洁的棉布擦 拭几次即可。常用溶剂为：三氯乙烯、醋酸乙酯、丙酮、丁酮和汽油等。 [ 方法2] 脱脂后于下述溶液中化学处理：
浓硫酸27.3重铬酸钾7.5水65.2 在60-65°C 浸渍10-30min 后取出用水冲洗,晾干或在80°C 以下烘干；或者在下述溶液中洗后再晾干： 磷酸10正丁醇3水20 此方法适用于酚醛-尼龙胶等，效果良好。 [ 方法3] 脱脂后于下述溶液中化学处理： 氟化氢铵3-3.5氧化铬20-26磷酸钠2-2.5浓硫酸50-60 硼酸0.4-0.6水1000 在25-40°浸渍4.5-6min,即进行水洗、干燥。本方法胶接强度较高，处理后4h 内胶接，适用于环氧胶和环氧-丁腈胶胶接。 [ 方法4] 脱脂后于下述溶液中化学处理： 磷酸7.5 氧化铬7.5 酒精 5.0 甲醛（36-38%）80 在15-30 °浸渍10-15min，然后在60-80 °下水洗、干燥。 [ 方法5] 脱脂后于下述溶液中进行阳极化处理： 浓硫酸22g/l 在1-1.5A/dm2的直流强度下浸渍10-15min，再在饱和重铬酸钾溶液中，于95-100 C下浸渍5-20min，然后水洗，干燥。 [ 方法6]
原理图的绘制 A、新建工作空间和原理图 项目是每项电子产品设计的基础，在一个项目文件中包括设计中生成的一切文件，比如原理图文件、PCB图文件、以及原理库文件和PCB库文件。在项目文件中可以执行对文件的各种操作，如新建、打开、关闭、复制与删除等。但是需要注意的是，项目文件只是起到管理的作用，在保存文件时项目中的各个文件是以单个文件的形式存在的。所以每完成一个库就保存一次。 新建工作区间 1、在菜单栏中选择File-New-Project-PCB Project. 2、形成一个PCB-Project1.PriPCB面板然后重命名最后分别添加scematic sheet形成Sheet.SchDoc文件保存后面一次添加形成PCB.PcbDoc、Pcblib.Pcblib、schlib.schlib文件分别进行保存。 3、在schlib.schlib文件里面添加你需要的库文件进行保存这时候要区分引脚与网口标号，特别是引脚一定要放置正确按照所发的书上进行标号，创建一个库就保存一次直到你需要的几个模块的器件你都画好了。 4、然后找到库文件将你画好的东西放置到Sheet.SchDoc原理图上面这时候再来放置网口标号用线将该连接的地方连接起来画好了看看自己的和书上的区别检查是否有错误的地方，最后将文件进行保存。点击Libraries面板，点左上角Libraries按钮，
如果你想在所有工程里都用就在Imstalled里点Install添加，如果只想在当前工程里使用就在Projiect里面点Add Library。 5、画封装图。 根据我们焊电路板的板子来测量距离将需要的器件进行封装，封装的过程中那一页会出现一个十字号将焊盘放置在十字号上确保第一个焊盘的x、y值都为零然后按照自己测量的数据一次拍好焊盘在一个在Top Layer这一层上放置，防止完成后切换到Top Overlay上面进行划线封装。对于LED灯要表明它的正极同样的道理没画好一个库进行一次保存直到最终完成了。最终形成了一个PCB Project文件库。 6、所有元器件编号的方法 你可以双击元件来改变，Visual属性为True。还可以让所有元件自动编号。 7、形成PCB图 在原理图里面双击你要添加的那一个模块添加PCB封装图浏览一下然后查看引脚映射是否一一对应如果对应就是没有出现错误最后点设计然后点击形成PCB图就可以了这个过程中也有一个地方查错的只要对了就会有一个对勾。这也是我自己一个一个添加的原因防止哪里出现了错误难以发现、最终画好了是出现的虚实线连接。 8、布线绘制图 这里面可以选择自动布线也可以进行手动添加布线，布线的时候
【紧固件的表面处理——电镀、热镀锌、机械镀及达克罗】 紧固件的表面处理，按照其产品的要求，有许多处理的方法和种类。按表面处理方法，譬如有：涂漆、电镀、化学镀、真空涂镀、浸镀、阳极氧化、化学被膜处理、化学抛光、电解抛光、镀覆、珩磨、喷砂硬化、涂层、气相沉积、渗碳、氮化、表面淬火等；按加工技术，有物理的、化学的、电加工的、机械的、冶金的等等。目前，常用的表面处理方法有以下四种，介绍如下： 一、电镀： 将接受电镀的部件浸于含有被沉积金属化合物的水溶液中，以电流通过镀液，使电镀金属析出并沉积在部件上。一般电镀有镀锌、铜、镍、铬、铜镍合金等，有时将染黑，磷化等也包括其中。电镀中易产生氢脆，对工件机械强度影响大。 二、热镀锌（H.D.G.）： 通过将碳钢部件浸没温度约为510℃的熔化锌的镀槽内完成。其结果是钢件表面上的铁锌合金渐渐变成产品外表面上的钝化锌。但因热镀中因温度过高，钢材易产生高温退火不良影响。 三、机械镀(Mechanical plating): 机械镀是将活化剂、金属粉末、冲击介质（玻璃微珠）和一定量的水混合为浆料，与工件一起放入滚筒中，借助于滚筒转动产生的机械能作用，在活化剂及冲击介质（玻璃微珠）机械碰撞的共同作用下，常温下在铁基表面逐渐形成锌镀层的过程。 四、达克罗(dacromet)： 1.锌铬膜（达克罗）防腐机理简述： 锌铬膜（达克罗）涂复工艺是一种全新的表面处理技术，又称达克罗、达克乐、达克锈、锌铬膜（达克罗）、达克曼等。在发达国家的汽车工业、土木建筑、电力、化工、海洋工程、家用电器、铁路、公路、桥梁、地铁、隧道、造船、军事工业等多种领域已得到极为广泛的应用。我国随着该技术的逐步推广，已在汽车、电力、锚链、公路、海洋工程等方面开始大量使用，并获得了极高的评价。锌铬膜（达克罗）液是一种水基处理液，金属件可以采用浸涂、喷刷或刷涂处理，然后送进加热炉炉固化，固化温度在300℃左右，经四十五分钟到一小时的烘烤，形成锌铬膜（达克罗），铬固化时，涂膜中的水份、有机类（纤维素）物质等挥发份在挥发的同时，依靠锌铬膜（达克罗）母液中的高价铬盐
常见的PCB表面处理工艺 这里的“表面”指的是PCB上为电子元器件或其他系统到PCB的电路之间提供电气连接的连接点，如焊盘或接触式连接的连接点。 裸铜本身的可焊性很好，但是暴露在空气中很容易氧化，而且容易受到污染。这也是PCB必须要进行表面处理的原因。 1、HASL 在穿孔器件占主导地位的场合，波峰焊是最好的焊接方法。采用热风整平（HASL，Hot-air solder leveling）表面处理技术足以满足波峰焊的工艺要求，当然对于结点强度（尤其是接触式连接）要求较高的场合，多采用电镀镍/金的方法。HASL是在世界范围内主要应用的表面处理技术，但是有三个主要动力推动着电子工业不得不考虑HASL的替代技术：成本、新的工艺需求和无铅化需要。 从成本的观点来看，许多电子元件诸如移动通信和个人计算机正变成平民化的消费品。以成本或更低的价格销售，才能在激烈的竞争环境中立于不败之地。 组装技术发展到SMT以后，PCB焊盘在组装过程中要求采用丝网印刷和回流焊接工艺。在SMA场合，PCB表面处理工艺最初依然沿用了HASL技术，但是随着SMT器件的不断缩小，焊盘和网板开孔也在随之变小，HASL技术的弊端逐渐暴露了出来。HASL技术处理过的焊盘不够平整，共面性不能满足细间距焊盘的工艺要求。 环境的关注通常集中在潜在的铅对环境的影响。 2、有机可焊性保护层（OSP）
OSP的保护机理 故名思意，有机可焊性保护层（OSP, Organic solderability preser vative）是一种有机涂层，用来防止铜在焊接以前氧化，也就是保护P CB焊盘的可焊性不受破坏。目前广泛使用的两种OSP都属于含氮有机化合物，即连三氮茚（Benzotriazoles）和咪唑有机结晶碱（Imida zoles）。它们都能够很好的附着在裸铜表面，而且都很专一―――只情有独钟于铜，而不会吸附在绝缘涂层上，比如阻焊膜。 连三氮茚会在铜表面形成一层分子薄膜，在组装过程中，当达到一定的温度时，这层薄膜将被熔掉，尤其是在回流焊过程中，OSP比较容易挥发掉。咪唑有机结晶碱在铜表面形成的保护薄膜比连三氮茚更厚，在组装过程中可以承受更多的热量周期的冲击。 OSP涂附工艺 清洗: 在OSP之前，首先要做的准备工作就是把铜表面清洗干净。其目的主要是去除铜表面的有机或无机残留物，确保蚀刻均匀。 微蚀刻（Microetch）：通过腐蚀铜表面，新鲜明亮的铜便露出来了，这样有助于与OSP的结合。可以借助适当的腐蚀剂进行蚀刻，如过硫化钠（sodium persulphate），过氧化硫酸（peroxide/sulfuric aci d）等。 Conditioner：可选步骤，根据不同的情况或要求来决定要不要进行这些处理。 OSP：然后涂OSP溶液，具体温度和时间根据具体的设备、溶液的特性和要求而定。
金属表面处理种类简介 电镀 镀层金属或其她不溶性材料做阳极，待镀得工件做阴极,镀层金属得阳离子在待镀工件表面被还原形成镀层。为排除其它阳离子得干扰,且使镀层均匀、牢固，需用含镀层金属阳离子得溶液做电镀液，以保持镀层金属阳离子得浓度不变。电镀得目得就是在基材上镀上金属镀层，改变基材表面性质或尺寸。电镀能增强金属得抗腐蚀性（镀层金属多采用耐腐蚀得金属）、增加硬度、防止磨耗、提高导电性、润滑性、耐热性、与表面美观。 电泳 电泳就是电泳涂料在阴阳两极，施加于电压作用下，带电荷涂料离子移动到阴极，并与阴极表面所产生之碱性作用形成不溶解物,沉积于工件表面。 电泳表面处理工艺得特点： 电泳漆膜具有涂层丰满、均匀、平整、光滑得优点，电泳漆膜得硬度、附着力、耐腐、冲击性能、渗透性能明显优于其它涂装工艺。电泳工艺优于其她涂装工艺。 镀锌 镀锌就是指在金属、合金或者其它材料得表面镀一层锌以起美观、防锈等作用得表面处理技术。现在主要采用得方法就是热镀锌. 电镀与电泳得区别 电镀就就是利用电解原理在某些金属表面上镀上一薄层其它金属或合金得过程。 电泳：溶液中带电粒子（离子）在电场中移动得现象。溶液中带电粒子（离子）在电场中移动得现象。利用带电粒子在电场中移动速度不同而达到分离得技术称为电泳技术. 电泳又名—-电着 (著），泳漆,电沉积。 发黑 钢制件得表面发黑处理，也有被称之为发蓝得。其原理就是将钢铁制品表面迅速氧化，使之形成致密得氧化膜保护层，提高钢件得防锈能力. 发黑处理现在常用得方法有传统得碱性加温发黑与出现较晚得常温发黑两种。但常温发黑工艺对于低碳钢得效果不太好。A3钢用碱性发黑好一些。
一〉流程： 磨板→贴膜→曝光→显影 一、磨板 1、表面处理除去铜表面氧化物及其它污染物。 a. 硫酸槽配制H2SO4 1-3％（V/V）。 b. 酸洗不低于10S。 2、测试磨痕宽度控制范围10-15mm，磨痕超过15mm会出现椭圆孔或孔口边沿无铜，一般控制10-12mm
为宜。 3、水磨试验每日测试水膜破裂时间≥15s，试验表明，在相同条件下磨痕宽度与水膜破裂时间成正比。 4、磨板控制传送速度1.2-2.5M/min，间隔1＂，水压1.0-1.5bar，干燥温度7 0-90℃。 二、干膜房 1、干膜房洁净度10000级以上。 2、温度控制20-24°C，超出此温度范围容易引起菲林变形。 3、湿度控制60-70％，超出此温度范围也容易引起菲林变形。 4、工作者每次进入干膜房必须穿着防尘服及防尘靴风淋15-20s。 三、贴膜 1、贴膜参数控制 a. 温度100-120°C，精细线路控制115-120°C，一般线路控制105-110°C，粗线路控制100-105°C。 b. 速度＜3M/min。
c. 压力30-60Psi，一般控制40Psi左右。 2、注意事项 a. 贴膜时注意板面温度应保持38-40°C，冷板贴膜会影响干膜与板面的粘接性。 b. 贴装前须检查板面是否有杂物、板边是否光滑等，若板边毛刺过大会划伤贴膜胶辊，影响使用寿命。 c. 在气压不变情况下，温度较高时可适当加快传送速度，较低时可适当减慢传送速度，否则会出现皱 膜或贴膜不牢，图形电镀时易产生渗镀。 d. 切削干膜（手动贴膜机）时用力均匀，保持切边整齐，否则显影后出现菲林碎等缺陷。 e. 贴膜后须冷却至室温后方可进行曝光。 四、曝光 1、光能量 a.光能量（曝光灯管5000W）上、下灯控制40-100毫焦/平方厘米，用下晒架测试上灯，上晒架测试
电镀/电泳/锌镀/发黑/金属表面着色/抛丸/喷砂/喷丸/磷化/钝化电镀 镀层金属或其他不溶性材料做阳极，待镀的工件做阴极，镀层金属的阳离子在待镀工件表面被还原形成镀层。为排除其它阳离子的干扰，且使镀层均匀、牢固，需用含镀层金属阳离子的溶液做电镀液，以保持镀层金属阳离子的浓度不变。电镀的目的是在基材上镀上金属镀层，改变基材表面性质或尺寸。电镀能增强金属的抗腐蚀性(镀层金属多采用耐腐蚀的金属)、增加硬度、防止磨耗、提高导电性、润滑性、耐热性、和表面美观。 电泳 电泳是电泳涂料在阴阳两极，施加于电压作用下，带电荷之涂料离子移动到阴极,并与阴极表面所产生之碱性作用形成不溶解物，沉积于工件表面。 电泳表面处理工艺的特点： 电泳漆膜具有涂层丰满、均匀、平整、光滑的优点，电泳漆膜的硬度、附着力、耐腐、冲击性能、渗透性能明显优于其它涂装工艺。 镀锌 镀锌是指在金属、合金或者其它材料的表面镀一层锌以起美观、防锈等作用的表面处理技术。现在主要采用的方法是热镀锌。 电镀与电泳的区别 电镀就是利用电解原理在某些金属表面上镀上一薄层其它金属或合金的过程。 电泳:溶液中带电粒子（离子）在电场中移动的现象。溶液中带电粒子（离子）在电场中移动的现象。利用带电粒子在电场中移动速度不同而达到分离的技术称为电泳技术。 电泳又名——电着 (著)，泳漆，电沉积。
发黑 钢制件的表面发黑处理，也有被称之为发蓝的。其原理是将钢铁制品表面迅速氧化,使之形成致密的氧化膜保护层，提高钢件的防锈能力。发黑处理现在常用的方法有传统的碱性加温发黑和出现较晚的常温发黑两种。 但常温发黑工艺对于低碳钢的效果不太好。A3钢用碱性发黑好一些。 在高温下（约550℃）氧化成的四氧化三铁呈天蓝色，故称发蓝处理。在低温下（约3 50℃）形成的四氧化三铁呈暗黑色，故称发黑处理。在兵器制造中，常用的是发蓝处理；在工业生产中，常用的是发黑处理。 采用碱性氧化法或酸性氧化法；使金属表面形成一层氧化膜，以防止金属表面被腐蚀，此处理过程称为“发蓝”。黑色金属表面经“发蓝”处理后所形成的氧化膜，其外层主要是四氧化三铁，内层为氧化亚铁。 发蓝（发黑）的操作流程： 工件装夹→去油→清洗→酸洗→清洗→氧化→清洗→皂化→热水煮洗→检查。 所谓皂化，是用肥皂水溶液在一定温度下浸泡工件。目的是形成一层硬脂酸铁薄膜，以提高工件的抗腐蚀能力。 金属表面着色 金属表面着色，顾名思义就是给金属表面“涂”上颜色，改变其单一的、冰冷的金属色泽，代之以五颜六色，满足不同行业的不同需求。给金属着色后一般都增加了防腐能力，有的还增加了抗磨能力。但表面彩色技术主要的应用还在装饰领域，即用来美化生活，美化社会。 抛丸
PCB绘制时注意事项 1.原理图常见错误: (1)ERC报告管脚没有接入信号: a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上; c. 创建元件时pin方向反向,必须非pin name端连线 (2)元件跑到图纸界外:没有在元件库图表纸中心创建元件. (3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global. (4)当使用自己创建的多部分组成的元件时,千万不要使用annotate. 2.PCB中常见错误: (1)网络载入时报告NODE没有找到: a. 原理图中的元件使用了pcb库中没有的封装; b. 原理图中的元件使用了pcb库中名称不一致的封装; c. 原理图中的元件使用了pcb库中pin number不一致的封装.如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3. (2)打印时总是不能打印到一页纸上: a. 创建pcb库时没有在原点; b. 多次移动和旋转了元件,pcb板界外有隐藏的字符.选择显示所有隐藏的字符, 缩小pcb, 然后移动字符到边界内. (3)DRC报告网络被分成几个部分: 表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找.另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会; 多几次导出文件,做成新的DDB文件, 减少文件尺寸和PROTEL僵死的机会.如果作较复杂得设计,尽量不要使用自动布线.在PCB 设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的, 在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大.PCB布线有单面布线、双面布线及多层布线.布线的方式也有两种:自动布线及交互式布线,在自动布线之前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行, 以免产生反射干扰.必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合. 自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、导通孔的数目、步进的数目等.一般先进行探索式布经线,快速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线. 并试着重新再布线,以改进总体效果. 对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道使 布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的 过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛. 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好,但由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率.所以对电、地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量.对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因, 现只对降低式抑制噪音作以表述:众所周知的是在电源、地线之间加上去耦电容.尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最经细宽度可 达0.05~0.07mm,电源线为1.2~2.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用.或是做成多层板,电源,地线各占用一层. 2、数字电路与模拟电路的共地处理
喷锡板我们厂是按PAD的面积算的，不过我做了5年PCB了，客户指定喷锡厚度的板子很少。 沉锡板大概0.8-1.2um 沉金ENIG 金厚0.05um min 镍厚3um min （IPC 4552） 沉银0.12um min 典型值0.2~0.3um （IPC4553) 电金金厚0.8um 镍厚2.54 um min (IPC 6012) OSP 我们厂能0.2~0.5um 至于极限能力，厂子和厂子的能力不一样。具体问题要具体分析 OSP不同于其它表面处理工艺之处为：它是在铜和空气间充当阻隔层；简单地说PCB常见的表面处理有喷锡、化锡、化镍/金、化银、电镍/金、OSP等几种。 裸铜板： 优点：成本低、表面平整，焊接性良好（在还没有氧化的情况下）。 缺点：容易受到酸及湿度影响，不能久放，拆封后需在2小时内用完，因为铜暴露在空气中容易氧化；无法使用于双面制程，因为经过第一次回流焊后第二面就已经氧化了。如果有测试点，必须加印锡膏以防止氧化，否则后续将无法与探针接触良好。 喷锡板（HASL，Hot Air Solder Levelling，热风焊锡整平）： 优点：可以获得较佳的Wetting效果，因为镀层本身就是锡，价钱也较低，焊接性能佳。缺点：不适合用来焊接细间隙脚以及过小的零件，因为喷锡板的表面平整度较差。在PCB 制程中容易产生锡珠（solder bead），对细间脚（fine pitch）零件较易造成短路。使用于双面SMT制程时，因为第二面已经过了第一次高温回流焊，极容易发生喷锡重新熔融而产生锡珠或类似水珠受重力影响成滴落的球状锡点，造成表面更不平整进而影响焊锡问题。 化金板（ENIG，Electroless Nickel Immersion Gold，无电镀镍浸金）：
金属表面处理方法 金属表面在各种热处理、机械加工、运输及保管过程中，不可避免地会被氧化，产生一层厚薄不均的氧化层。同时，也容易受到各种油类污染和吸附一些其他的杂质。 油污及某些吸附物，较薄的氧化层可先后用溶剂清洗、化学处理和机械处理，或直接用化学处理。对于严重氧化的金属表面，氧化层较厚，就不能直接用溶剂清洗和化学处理，而最好先进行机械处理。 通常经过处理后的金属表面具有高度活性，更容易再度受到灰尘、湿气等的污染。为此，处理后的金属表面应尽可能快地进行胶接。经不同处理后的金属保管期如下： （1）湿法喷砂处理的铝合金，72h ； （2）铬酸-硫酸处理的铝合金，6h ； （3）阳极化处理的铝合金，30天； （4）硫酸处理的不锈钢，20天； （5）喷砂处理的钢，4h ； （6）湿法喷砂处理的黄铜，8h 。 一、铝及铝合金表面处理方法
[方法1] 脱脂处理。用脱脂棉沾湿溶剂进行擦拭，除去油污后，再以清洁的棉布擦拭几次即可。常用溶剂为：三氯乙烯、醋酸乙酯、丙酮、丁酮和汽油等。 [方法2] 脱脂后于下述溶液中化学处理： 浓硫酸重铬酸钾水 在60-65°C浸渍10-30min 后取出用水冲洗，晾干或在80°C以下烘干；或者在下述溶液中洗后再晾干： 磷酸10 正丁醇 3 水20 此方法适用于酚醛-尼龙胶等，效果良好。 [方法3] 脱脂后于下述溶液中化学处理： 氟化氢铵氧化铬20-26 磷酸钠浓硫酸50-60 硼酸水1000 在25-40°C浸渍，即进行水洗、干燥。本方法胶接强度较高，处理后4h 内胶接，适用于环氧胶和环氧-丁腈胶胶接。 [方法4] 脱脂后于下述溶液中化学处理：
一、电路版设计的先期工作 1、利用原理图设计工具绘制原理图，并且生成对应的网络表。当然，有些特殊情况下，如电路版比较简单，已经有了网络表等情况下也可以不进行原理图的设计，直接进入 PCB设计系统，在PCB设计系统中，可以直接取用零件封装，人工生成网络表。 2、手工更改网络表将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上，没任何物理连接的可定义到地或保护地等。将一些原理图和PCB 封装库中引脚名称不一致的器件引脚名称改成和PCB封装库中的一致，特别是 二、三极管等。 二、画出自己定义的非标准器件的封装库 建议将自己所画的器件都放入一个自己建立的PCB库专用设计文件。 三、设置PCB设计环境和绘制印刷电路的版框含中间的镂空等 1、进入PCB系统后的第一步就是设置PCB设计环境，包括设置格点大小和类型，光标类型，版层参数，布线参数等等。大多数参数都可以用系统默认值，而且这些参数经过设置之后，符合个人的习惯，以后无须再去修改。 2、规划电路版，主要是确定电路版的边框，包括电路版的尺寸大小等等。 在需要放置固定孔的地方放上适当大小的焊盘。对于3mm勺螺丝可用6.5~8mm 的外径和3.2~3.5mm内径的焊盘对于标准板可从其它板或PCBizard中调入。 注意：在绘制电路版地边框前，一定要将当前层设置成KeepOut层，即禁止布线层。 四、打开所有要用到的PCB库文件后，调入网络表文件和修改零件封装 这一步是非常重要的一个环节，网络表是PCB自动布线的灵魂，也是原理图设计与印象电路版设计的接口，只有将网络表装入后，才能进行电路版的布线。在原理图设计的过程中，ERC佥查不会涉及到零件的封装问题。因此，原理图设计时，零件的封装可能被遗忘，在引进网络表时可以根据设计情况来修改或补充零件的封装。 当然，可以直接在PCB内人工生成网络表，并且指定零件封装。 五、布置零件封装的位置，也称零件布局 Protel99可以进行自动布局,也可以进行手动布局。如果进行自动布局，运行"Tools"下面的"AutoPlace",用这个命令，你需要有足够的耐心。布线的关键是布局，多数设计者采用手动布局的形式。用鼠标选中一个元件，按住鼠标左键不放，拖住这个元件到达目的地，放开左键，将该元件固定。Protel99在布局 方面新增加了一些技巧。新的交互式布局选项包含自动选择和自动对齐。使用自 动选择方式可以很快地收集相似封装的元件，然后旋转、展开和整理成组，就可以移动到板上所需位置上了。当简易的布局完成后，使用自动对齐方式整齐地展开或缩紧一组封装相似的元件。 提示：在自动选择时，使用Shift+X或丫和Ctrl+X或丫可展开和缩紧选定组件的X、丫方向。 注意：零件布局，应当从机械结构散热、电磁干扰、将来布线的方便性等方面综合考虑。先布置与机械尺寸有关的器件，并锁定这些器件，然后是大的占位置的器件和电路的核心元件，再是外围的小元件。 六、根据情况再作适当调整然后将全部器件锁定 假如板上空间允许则可在板上放上一些类似于实验板的布线区。对于大板子，应在中
现在有许多PCB表面处理工艺，常见的是热风整平、有机涂覆、化学镀镍/浸金、浸银和浸锡这五种工艺，下面将逐一介绍。 1. 热风整平 热风整平又名热风焊料整平，它是在PCB表面涂覆熔融锡铅焊料并用加热压缩空气整（吹）平的工艺，使其形成一层既抗铜氧化，又可提供良好的可焊性的涂覆层。热风整平时焊料和铜在结合处形成铜锡金属间化合物。保护铜面的焊料厚度大约有1-2mil。 PCB进行热风整平时要浸在熔融的焊料中；风刀在焊料凝固之前吹平液态的焊料；风刀能够将铜面上焊料的弯月状最小化和阻止焊料桥接。热风整平分为垂直式和水平式两种，一般认为水平式较好，主要是水平式热风整平镀层比较均匀，可实现自动化生产。热风整平工艺的一般流程为：微蚀→预热→涂覆助焊剂→喷锡→清洗。 2. 有机涂覆 有机涂覆工艺不同于其他表面处理工艺，它是在铜和空气间充当阻隔层；有机涂覆工艺简单、成本低廉，这使得它能够在业界广泛使用。早期的有机涂覆的分子是起防锈作用的咪唑和苯并三唑，最新的分子主要是苯并咪唑，它是化学键合氮功能团到PCB上的铜。在后续的焊接过程中，如果铜面上只有一层的有机涂覆层是不行的，必须有很多层。这就是为什么化学槽中通常需要添加铜液。在涂覆第一层之后，涂覆层吸附铜；接着第二层的有机涂覆分子与铜结合，直至二十甚至上百次的有机涂覆分子集结在铜面，这样可以保证进行多次回流焊。试验表明：最新的有机涂覆工艺能够在多次无铅焊接过程中保持良好的性能。 有机涂覆工艺的一般流程为：脱脂→微蚀→酸洗→纯水清洗→有机涂覆→清洗，过程控制相对其他表面处理工艺较为容易。 3. 化学镀镍/浸金 化学镀镍/浸金工艺不像有机涂覆那样简单，化学镀镍/浸金好像给PCB穿上厚厚的盔甲；另外化学镀镍/浸金工艺也不像有机涂覆作为防锈阻隔层，它能够在PCB长期使用过程中有用并实现良好的电性能。因此，化学镀镍/浸金是在铜面上包裹一层厚厚的、电性良好的镍金合金，这可以长期保护PCB；另外它也具有其它表面处理工艺所不具备的对环境的忍耐性。镀镍的原因是由于金和铜间会相互扩散，而镍层能够阻止金和铜间的扩散；如果没有镍层，金将会在数小时内扩散到铜中去。化学镀镍/浸金的另一个好处是镍的强度，仅仅5微米厚度的镍就可以限制高温下Z方向的膨胀。此外化学镀镍/浸金也可以阻止铜的溶解，这将有益于无铅组装。 化学镀镍/浸金工艺的一般流程为：酸性清洁→微蚀→预浸→活化→化学镀镍→化学浸金，主要有6个化学槽，涉及到近100种化学品，因此过程控制比较困难。 4. 浸银
常见P C B表面处理工 艺的特点
精品好文档，推荐学习交流 常见PCB表面处理工艺的特点、用途和发展趋势摘要：本文详细介绍了目前常见的五种PCB表面处理工艺（热风整平、有机涂覆、化学镀镍/浸金、浸银、浸锡）的特点、用途和未来的发展趋势。 关键词：PCB 表面处理工艺热风整平有机涂覆化学镀镍/浸金浸银浸锡 一. 引言 随着人类对于居住环境要求的不断提高，目前PCB生产过程中涉及到的环境问题显得尤为突出。目前有关铅和溴的话题是最热门的；无铅化和无卤化将在很多方面影响着PCB的发展。虽然目前来看，PCB的表面处理工艺方面的变化并不是很大，好像还是比较遥远的事情，但是应该注意到：长期的缓慢变化将会导致巨大的变化。在环保呼声愈来愈高的情况下，PCB的表面处理工艺未来肯定会发生巨变。 二. 表面处理的目的 表面处理最基本的目的是保证良好的可焊性或电性能。由于自然界的铜在空气中倾向于以氧化物的形式存在，不大可能长期保持为原铜，因此需要对铜 仅供学习与交流，如有侵权请联系网站删除谢谢9
精品好文档，推荐学习交流 进行其他处理。虽然在后续的组装中，可以采用强助焊剂除去大多数铜的氧化物，但强助焊剂本身不易去除，因此业界一般不采用强助焊剂。 三. 常见的五种表面处理工艺 现在有许多PCB表面处理工艺，常见的是热风整平、有机涂覆、化学镀镍/浸金、浸银和浸锡这五种工艺，下面将逐一介绍。 1. 热风整平 热风整平又名热风焊料整平，它是在PCB表面涂覆熔融锡铅焊料并用加热压缩空气整（吹）平的工艺，使其形成一层既抗铜氧化，又可提供良好的可焊性的涂覆层。热风整平时焊料和铜在结合处形成铜锡金属间化合物。保护铜面的焊料厚度大约有1-2mil。 PCB进行热风整平时要浸在熔融的焊料中；风刀在焊料凝固之前吹平液态的焊料；风刀能够将铜面上焊料的弯月状最小化和阻止焊料桥接。热风整平分为垂直式和水平式两种，一般认为水平式较好，主要是水平式热风整平镀层比较均匀，可实现自动化生产。热风整平工艺的一般流程为：微蚀→预热→涂覆助焊剂→喷锡→清洗。 仅供学习与交流，如有侵权请联系网站删除谢谢9
金属件常用表面处理方法 自行车常用的表面处理方式分类 1.涂装，包含电泳涂装、静电涂装、手工涂装、静电粉末涂装及流化床粉末涂装等； 2.电镀，常用的有普通镀锌（台资企业叫UCP，有蓝锌与白锌）、彩色镀锌、镀铬（又叫CP，有亮面与雾面之分）； 3. 化学镀，主要用于塑料件，先在工件表面化学镀一层铜或镍，然后再进行后续的电镀，最后一层大多为镀铬； 4. 阳极氧化、电解着色或染色，主要是针对有色金属之铝合金，以及现在新兴起的镁合金，处理后表面形成一层致密的氧化膜，可以是金属本色，也可以染成不同的颜色，由于具有坚硬耐磨，耐腐蚀性优良的特点，一般外边不在涂装油漆或粉末； 5. 抛光、磨花、拉丝，也是针对铝合金的一种处理方式，通过机械（手工或震动抛光）或化学的（三酸或两酸化学抛光或电化学抛光）处理方式，使得铝合金表面微观变得平整，达到不同级别的平滑光亮效果，然后喷透明漆，或继续在抛光的工件表面磨花或拉丝等处理后改变外观效果再进行涂装； 6. 防锈磷化与发黑处理，不具有装饰性，目的就是为了提高工件的防锈性能，主要用在花鼓、轴承的处理； 7. 达克罗处理，又叫达克锈处理或锌铬膜，即片状锌基铬盐防护涂层，是国际上金属表面处理的一种高新技术，一种防锈性能很好的涂装方式，达克罗不用电沉积方法而将工件直接浸入达克罗处理液中，或用刷涂、静电喷涂法使处理液粘附于工件表面，然后经烧结而成的含锌、铝及铬元素的无机转化膜。主要用在小零件的防锈处理上，如螺丝螺帽等，也可应用在链条、支撑、泥除脚、车首竖杆、货架、停车架 ED电著处理意思金属表面电着色 一般来说,电镀的成膜物质是金属,电泳的成膜物质是树脂. 非金属(如塑料)可以电泳,但要求先电镀,再电泳,因为塑料的耐温较低,对电泳漆的选择就要多注意了 BED电泳, -----电泳的成膜物质是树脂
常见的P C B表面处理工艺 2007-11-0118:20 常见的P C B表面处理工艺 这里的“表面”指的是P C B上为电子元器件或其他系统到P C B的电路之间提供电气连接的连接点，如焊盘或接触式连接的连接点。 裸铜本身的可焊性很好，但是暴露在空气中很容易氧化，而且容易受到污染。这也是P C B必须要进行表面处理的原因。 1、H A S L 在穿孔器件占主导地位的场合，波峰焊是最好的焊接方法。采用热风整平（H A S L，H o t-a i r s o l d e r l e v e l i n g）表面处理技术足以满足波峰焊的工艺要求，当然对于结点强度（尤其是接触式连接）要求较高的场合，多采用电镀镍/金的方法。H A S L是在世界范围内主要应用的表面处理技术，但是有三个主要动力推动着电子工业不得不考虑H A S L的替代技术：成本、新的工艺需求和无铅化需要。 从成本的观点来看，许多电子元件诸如移动通信和个人计算机正变成平民化的消费品。以成本或更低的价格销售，才能在激烈的竞争环境中立于不败之地。 组装技术发展到S M T以后， P C B焊盘在组装过程中要求采用丝网印刷和回流焊接工艺。在S M A场合，P C B表面处理工艺最初依然沿用了H A S
L技术，但是随着S M T器件的不断缩小，焊盘和网板开孔也在随之变小，H A S L技术的弊端逐渐暴露了出来。H A S L技术处理过的焊盘不够平整，共面性不能满足细间距焊盘的工艺要求。 环境的关注通常集中在潜在的铅对环境的影响。 2、有机可焊性保护层（O S P） O S P的保护机理 故名思意，有机可焊性保护层（O S P,O r g a n i c s o l d e r a b i l i t y p r e s e r v a t i v e）是一种有机涂层，用来防止铜在焊接以前氧化，也就是保护P C B焊盘的可焊性不受破坏。目前广泛使用的两种O S P都属于含氮有机化合物，即连三氮茚（B e n z o t r i a z o l e s）和咪唑有机结晶碱（I m i d a z o l e s）。它们都能够很好的附着在裸铜表面，而且都很专一―――只情有独钟于铜，而不会吸附在绝缘涂层上，比如阻焊膜。 连三氮茚会在铜表面形成一层分子薄膜，在组装过程中，当达到一定的温度时，这层薄膜将被熔掉，尤其是在回流焊过程中，O S P比较容易挥发掉。咪唑有机结晶碱在铜表面形成的保护薄膜比连三氮茚更厚，在组装过程中可以承受更多的热量周期的冲击。 O S P涂附工艺 清洗:在O S P之前，首先要做的准备工作就是把铜表面清洗干净。其目
常见PCB表面处理工艺的特点、用途和发展趋势 摘要：本文详细介绍了目前常见的五种PCB表面处理工艺（热风整平、有机涂覆、化学镀镍/浸金、浸银、浸锡）的特点、用途和未来的发展趋势。 关键词：PCB 表面处理工艺热风整平有机涂覆化学镀镍/浸金浸银浸锡 一. 引言 随着人类对于居住环境要求的不断提高，目前PCB生产过程中涉及到的环境问题显得尤为突出。目前有关铅和溴的话题是最热门的；无铅化和无卤化将在很多方面影响着PCB的发展。虽然目前来看，PCB的表面处理工艺方面的变化并不是很大，好像还是比较遥远的事情，但是应该注意到：长期的缓慢变化将会导致巨大的变化。在环保呼声愈来愈高的情况下，PCB 的表面处理工艺未来肯定会发生巨变。 二. 表面处理的目的 表面处理最基本的目的是保证良好的可焊性或电性能。由于自然界的铜在空气中倾向于以氧化物的形式存在，不大可能长期保持为原铜，因此需要对铜进行其他处理。虽然在后续的组装中，可以采用强助焊剂除去大多数铜的氧化物，但强助焊剂本身不易去除，因此业界一般不采用强助焊剂。 三. 常见的五种表面处理工艺 现在有许多PCB表面处理工艺，常见的是热风整平、有机涂覆、化学镀镍/浸金、浸银和浸锡这五种工艺，下面将逐一介绍。 1. 热风整平
热风整平又名热风焊料整平，它是在PCB表面涂覆熔融锡铅焊料并用加热压缩空气整（吹）平的工艺，使其形成一层既抗铜氧化，又可提供良好的可焊性的涂覆层。热风整平时焊料和铜在结合处形成铜锡金属间化合物。保护铜面的焊料厚度大约有1-2mil。 PCB进行热风整平时要浸在熔融的焊料中；风刀在焊料凝固之前吹平液态的焊料；风刀能够将铜面上焊料的弯月状最小化和阻止焊料桥接。热风整平分为垂直式和水平式两种，一般认为水平式较好，主要是水平式热风整平镀层比较均匀，可实现自动化生产。热风整平工艺的一般流程为：微蚀→预热→涂覆助焊剂→喷锡→清洗。 图1 热风整平 2. 有机涂覆 有机涂覆工艺不同于其他表面处理工艺，它是在铜和空气间充当阻隔层；有机涂覆工艺简单、成本低廉，这使得它能够在业界广泛使用。早期的有机涂覆的分子是起防锈作用的咪唑和苯并三唑，最新的分子主要是苯并咪唑，它是化学键合氮功能团到PCB上的铜。在后续的焊接过程中，如果铜面上只有一层的有机涂覆层是不行的，必须有很多层。这就是为什么化学槽中通常需要添加铜液。在涂覆第一层之后，涂覆层吸附铜；接着第二层的有机涂覆分子与铜结合，直至二十甚至上百次的有机涂覆分子集结在铜面，这样可以保证进行多次回流焊。试验表明：最新的有机涂覆工艺能够在多次无铅焊接过程中保持良好的性能。