第一位是三星的猎户座，以i9100为例，该玩意十分强悍，可谓是目前ARM的尊者，神级玩意，可是这是三星独家设计的，而且是i9100的最大卖点，试问乔布斯会把自己的IOS移植到i9100上吗？答案很明显，不会，不然iPhone卖给谁啊；但是这并不是说猎户座不会卖给其他手机厂家，只是目前不会，而且三星的芯片是目前公认的对Android游戏兼容最不好的一家，所以小米根本不可能选择猎户座来砸自己的牌子。
第二位就是大名顶顶的英伟达Tegra2啦，这玩意GPU 非常强大，堪比几年前的电脑显卡，能给用户带来很强大的游戏体验，但是它也有一个致命的软肋，对视频的支持远比不上其它的三家，因为少了一个模块，试问发烧友哪个不用手机看电影的？？可能有些发烧友不看，但是当你需要时，却不能得到很好的支持，你会爽吗？至少我不会。
第三位就是高通的双核啦，目前只有HTC的双核机用上了，基本上HTC的手机都用高通的芯片，为什么？便宜，对游戏的兼容好，但是双核的问题也很明显，就是发热大，所以小米手机秉承着发烧友手机的设计理念毅然选择了高通，毕竟软件开发可以通过后期的努力，但是硬件设计好了要改就不那么容易了，而且
一旦改了，就要对前期那些买了小米手机的用户负责，不然小米手机就彻底玩完了，所以小米手机的散热会是投资的很大一部分，就算不能做到常温，也必须做到和单核一样的温度或略高，这就应该是小米手机目前要面临的问题。
PS：感谢26楼兄弟的补充，高通的芯片集成度高，CPU，通讯芯片等等都集成了
第三位就是德州仪器，我怀疑这家伙是不是真打算做双核芯片，目前唯一的双核芯片仅仅是加了个核心的单核芯片，看不出有哪里提升的，这肯定不符合小米手机的发烧友定位啦。
总结：既然采用了高通，小米就要处理好发热问题，因为解决了这个问题，其他的都不会成为问题的，希望小米越做越好啦，嘿嘿，最好能快点见到小米手机！！
下面来普及一下cpu的知识可以作为参考：
1.CPU生产厂商介绍
传统的桌面处理器领域只有Intel和AMD两大巨头，而在手机处理器领域则有多家厂商相互竞争，其中以高通、德州仪器、nVIDIA三家的规模和影响力最大。
高通(Qualcomm)公司以住给人的印象是在专利方面比较出名，但是随着智能手机的不断发展，其手机硬件产品也逐渐成为市场的焦点。高通公司旗下有著名的芯片组解决方案--Snapdragon，该方案结合了业内领先的3G/4G移动宽带技术与高通公司自有的基于ARM的微处理器内核、强大的多媒体功能、3D图形功能和GPS引擎。而Snapdragon众多芯片组中MSM7227、MSM7230、QSD8250、MSM8255等产品应用在许多的热门手机上，详细内容会在后面介绍。
德州仪器(Texas Instruments)，简称TI，是全球领先的半导体公司，为现实世界的信号处理提供创新的数字信号处理(DSP)及模拟器件技术。除半导体业务外，还提供包括传感与控制、教育产品和数字光源处理解决方案。德州仪器推出不少著名的手机处理器，其中以OMAP 3430和3630最为人熟悉。
nVIDIA(官方中文名称：英伟达)，是一家以设计显示芯片和主板芯片组为主的半导体公司。nVIDIA亦会设计游戏机内核，例如Xbox 和PlayStation 3。nVIDIA最出名的产品线是为游戏而设的GeForce 显示卡系列，为专业工作站而设的Quadro显卡系列，和用于计算机主板的nForce芯片组系列。近年来nVIDIA开始移动终端领域的研发，其中最为在熟悉的产品就是Tegra 2双核处理器。
上面介绍的三家手机CPU厂商并没有自己的手机品牌，其CPU 产品均提供给各大手机生产商，而三星和苹果也有生产CPU，不过产品主要是供应给自己的手机使用。
2.CPU型号及手机介绍
CPU型号：高通QSD8250
代表机型：HTC Desire、索尼爱立信X10等
高通Snapdragon核心的代表产品便是QSD8X50系列，而我们今天介绍的就是QSD8250，它采用65nm工艺，主频最高能够达到1GHz，运算处理能力较强，基本上不用担心在浏览网页等方面的流畅度问题。图形性能方面集成了adreno 200 GPU，在3D加速性能上，并不算如何出色。但是，由于高通芯片的使用率比较高，所以游戏厂家基本上都会针对高通的这款方案进行优化。视频播放上QSD8250集成了QSDP6000视频子系统，最高能够支持720P视频硬解码和480P 软解，在视频性能上比较的弱，不推荐爱好视频播放的朋友采购使用此款方案的产品。
CPU型号：高通MSM8255
代表机型：HTC Desire S、Incredible S、索爱LT15i、MT15i等在上面里我们介绍了QSD8250，接下来我们一起认识其升级型号：高通MSM8255。从命名上可以看到两个特点：MSM为第二代设计，QSD则为第一代设计。MSM系列处理器采用45nm的生产工艺，简单地说MSM系列就像intel酷睿一样低频高效，MSM很多频率不到1Ghz的CPU，其性能超过QSD的旧式1GHz处理器，也有效延长地
手机电池的续航时间。同时MSM8255搭载了更为强大的Adreno205图形处理器(GPU)，比旧QSD8250搭载的Adreno200性能强大了4倍(官方数据)。
Neuron多处理器芯片及其应用摘要：Neuron芯片是美国Mitorola公司和日本Toshiba 公司制造的一种多处理器结构的神经元芯片。它将通信协议和控制用微处理器有效地集成在一起，实现通信、控制、调度和I/O等功能。本文以MC134150为例，介绍有关Neuron芯片的基本结构和组成、LonTalk协议以及应用系统的组成方式等。关键词：神经元芯片多处理器 Neuron固件一、Neuron芯片的基本组成Neuron芯片作为一种多处理器结构的神经元芯片，有着完整的系统资源，如图1所示，其内部集成有三个管线CPU，最高工作频率可达10MHz。它设置有11编程输入、输出引脚（IO1～IO10），编程方法多达34种，方便了实现应用。片内设有EEPROM和RAM，支持有外部扩展多种存储器的接口，最大存储空间允许有64KB。内部含有两个16位定时器/计数器，能够由固件产生15个软件定时器。Neuron芯片的长处还在于它的网络通信功能，引出的五个通信引脚（CP0～CP4）提供了单端、差分和特殊应用模式等三种网络通信方式。 1.处理器单元Neuron芯片集成有三个处理器，其中一个用于执行用户编写的应用程序，另外两个完成网络任务。图2示意了Neuron芯片内三个处理器的功能分配及与内部共享存储器区域之间的关系。（1）MAC处理器是媒体访问控制层处理器。它处理OSI七层网络协议中的1，2层，主要包括驱动通信子系统硬件以及执行冲突回避算法等。MAC 处理器使用位于共享存储器中的网络缓冲区与网络处理器进行通信。（2）网络处理器实现网络协议中的3～6层。它实现网络变量处理、寻址、事务处理、文电鉴别、软件定时器、网络管理和路由等功能。网络处理器通过共享存储器中的网络缓冲区与MAC处理器通信，并采用应用缓冲区与应用处理器进行通信。应用缓冲区也是设置在共享存储器中的。对缓冲区的访问都用硬件信号灯来协调，以便在更新共享数据时消除竞争。（3）应用处理器一方面执行用户编写的应用程序代码，另一方面执行由用户代码所调用的操作系统服务。大多数应用程序均可采用Neuron C语言来编制，使编程工作真正从繁琐的汇编语言中解脱出来。2.存储器分配MC143150的外扩存储器接口总线中，有8位双向数据总线、16位处理器驱动的地址总线以及用于外部存储器存取访问的两个接口信号线R/W和E。总的地址空间为64KB，其中有6KB 的地址空间保留在芯片内，剩余的58KB的地址空间供外扩存储器使用。在外扩存储器中，通常用16KB存放固件，其余的42KB用于存放用户程序和数据信息。3.应用I/O口具有11个引脚的I/O接口提供有34种编程方式，另外，2个16位定时器/计数器可用于频率和定时I/O。由固件产生的15种软件定时器并不占用应用处理器的运算时间，而由完成网络功能的处理器实现。因此，用户可直接使用软件定时器，不必考虑其具体操作。[!--empirenews.page--]Neuron芯片提供的11个I/O引脚（IO0～IO10）可通过编程设定为34种不同的I/O对象，支持电平、脉冲、频率、编码等各种信号模式，有直接I/O对象、定时器/计数器I/O对象、串行I/O对象、并行I/O对象等供用户选择。它们与集成的硬件和固件一起可用于连接马达、阀门、显示驱动器、A/D转换器、压力传感器、热敏电阻、开关量、继电器、可控硅、转速计、其他处理器和调制解调器等，方便了实际应用。表1列举了所有I/O对象的基本类型。表1 I/O对象类型参照表I/O对象类型注释Bit input/output位输入/输出Bitshift input/output位称输入/输出Byte input/output字节输入/输出Dualslope input双积分输入Edgedivide output脉冲沿分离输出Edgelog input边沿跳变时间间隔序列输入Frequency output频率输出I2C input/outputI2C输入/输出Infrared input远红外输入Leveldetect input电平监测输入Magcard input磁卡编码输入Magtrackl input经录入1输入Muxbus input/output多总线输入/输出Neurowire input/output神经元接口输入/输出Nibble input/output半字节输入/输出Oneshot output单稳输出Ontime input逻辑电持续时间输入Parallel input/output并行输入/输出Preiod input周期输入Pulsecount input脉冲计数输入Pulsecount output脉冲计数输出Pulsewidth output脉宽输出Quadrature input位置码盘输入Serial input/output串行输入/输出Totalcount input 累加计数输入Touch input/output触点输入/输出Triac output触发输出Triggeredcount
要想提高CPU的运算能力 要想提高CPU的运算能力，有两种途径：一种是提高每一个运算部件的效率，制造出更强大的核心，以质取胜；另一种是增加运算部件的数量，在CPU内放置更多的核心，以量取胜。这两种思路，引领着通用CPU在几十年的发展道路上快速成长，它们为了提升运算能力这个同样的目标，又互相支撑、促进和竞争，同时衍生出更多富有创新价值的设计???? CPU 作者：Frame 选择更多的核心，还是更强的核心，已经不只是用户的任务，而成为整个CPU 业界关注的焦点。在传统思路的基础上，我们也看到了越来越多的架构革新。对用户来说，采用哪种方式提升性能并不重要，因为对于运算能力增强的渴望，是永无止境的。站在应用的角度上讲，CPU用户需要更强大的处理能力，制造商在相同成本上提供更出色的性能，就能获得市场。以性能价格比来衡量一套系统或对比多套系统，是永远没有错的。下文正是根据不同厂商提供的不同产品，为大家带来更多思想上的启示，让大家更明确地认识和选择适合自己的CPU产品。本世纪初，Intel明确表示，多核心CPU解决方案是摩尔定律发展的必然产物。Intel反复表明着自己的鲜明观点：主频不变的情况下，从单核增加到多核，功耗增加是线性的，更容易控制，摩尔定律晶体管增加的趋势完全可以转换到集成多核心上来。同时AMD也在努力着，花费巨大代价设计出原生多核特别是原生4核，以及AMD努力推广，都表明了它鲜明的立场与发展方向。在各个市场层面，IBM与SUN，Intel和AMD，还有更多厂商，无一例外都在积极实践着多核心CPU的制造和应用。在桌面级市场上，多核心CPU同样正在以惊人的速度普及。毋庸置疑，以多核心作为未来CPU的发展趋势是明智之举。但就目前的发展水平和市场情况来看，多核心CPU正在面临种种考验和压力，多核之路的确坎坷不平。1 这里提及的多核心，实际上是我们现在能够看到实际产品的对等多核心CPU，如Athlon64 X2、Core 2 Duo和Core 2 Quad等CPU。所谓多核心CPU技术，是在同一个硅晶片（Die）上集成了多个独立物理核心，在实际工作中多颗核心协同工作，以达到性能倍增的目的。多核心技术在应用上的优势有两个方面，一方面是为用户带来更强大的计算性能，更重要的一方面则是可满足用户同时进行多任务处理和多任务计算环境的要求。单核心CPU在面对多个任务时，必须为不同的任务分配CPU资源，我们可以形象理解为：单核心CPU将CPU资源变成时间片，多个任务采用时间片轮转的方式共享资源。面对日益增长的CPU主频和晶体管规模，芯片巨头Intel逐渐意识到：这样继续下去，自己的制造技术将不能应对迅猛增长的功耗和发热。AMD方面，受制于较短的CPU流水线和相对缓慢的工艺更新，也面临着主频难以提升的窘境。形成鲜明对比的是，IBM早在2001年成功产出了世界上第一款双核处理器——POWER 4，POWER4处理器拥有2个64位PowerPC 核心。应该说多核之门由IBM打开，Intel与AMD迅速迈进，加速了整个业界的多核进程。但是多核处理器仅是解决方案的一部分，更大的问题在于软件开发没有跟上硬件开发的进展。2 在现在单线程应用广泛的情况下，程序绝大多数情况下只能使用到一个核心。这是由于CPU在工作时是受软件高度控制的。它要处理的问题是软件提出的，问题到了CPU中变成具体线程，如果软件编写时使用单线程，它在被CPU执行时只能调用一个线程。多余的那个内核和其他线程由于没有权限执行而浪费。尽管利用并行CPU提高总体软件性能的概念至少已经出现近40年了，但是在开发工具方面，使这种方法进入商业市场的东西却非常少。可供程序员迅速开发出来的程序还是单线程的。在广为关注的游戏编程方面，并行多线程编程是非常困难的，在桌面级多核CPU诞生的最初几年里，所有游戏开发商都把并行游戏编程视为噩梦。在软件下，我们的CPU普遍遇到上图这种环境。双核心CPU 的一个核心运行系统检查和一些后台程序，另一个核心运行前台任务。这样使用似乎合理，但是我们仔细思考后就会发现，Core1基本是空闲的，因为后台程序在任何时刻，都只会消耗微小的CPU资源。而在实际应用中，不可否认有一些程序对多核心做出了非常好的优化，如上图。它们可以将自己分身，放在不同的核心上同时运行，这样提供了非常可观的性能增
－.背景说明 早期手机的功能较为阳春，主要提供语音通话及文字短讯的传送，当时的基频零组件也较为单纯，主要含括有类比基频(Analog Baseband)、数位基频(Digital Baseband)、记忆体(Memory)、功率管理(Power Management)四大部分。但随着手机应用不断的扩充下，基频零组件数目也越来越多，多媒体处理器(Multimedia Coprocessor)提供和弦铃声、CMOS/CCD感光元件(CMOS/CCD Sensor)及影像处理器(Image Processor)提供照相功能等，手机基频零组件元件数随着手机应用功能扩充也不断的增加。 手机基频零组件数目，随着应用的扩充而不断增加，应用处理器的出现，形成手机基频双处理器的概念，此概念让数位讯号处理器负责语音讯号的处理，应用处理器负责影音应用的处理。 二、基频新架构：应用处理器概念 由于手机上影音功能不断的扩充，在影像方面，彩色萤幕的色阶越来越高，由早期的4096色阶到现在的262k色阶(实际为262,144色阶)；在相机模组上，由早期搭载11万画素的CMOS/CCD相机模组，到现在百万画素以上的CMOS/CCD相机模组。而音乐方面，手机铃声的发展上，由16和弦、32和弦到64和弦，还能将录音的内容当作铃声，再来则是转为音乐的播放，支援MIDI、MP3形式的播放，还有强调立体声的喇叭。除了上述的影音功能，还有许多无线传输与应用，如：蓝芽传输、Wi-Fi、GPS及FM收音机纷纷加在手机上。 表一手机多媒体功能规格的演进 资料来源：工研院IEK(2005.02) 这些影音加在手机上，大量资料讯号的处理势必增加在基频上，在这样的趋势下，手机基频不但要处理既有的语音讯号，还要加入大量的资料讯号，对于原先的数位讯号处理器来说，无疑是一大负担。在影音发展的初期，简单的影音传送，资料的处理还是落在数位讯号处理器上，但随着影音规格不断提升，处理和弦铃声相关，必须多一颗和弦铃声IC(Melody IC)，处理照相功能相关，必须再多一颗影像处理器(Image Processor)，基频的零组件越加越多，所占的面积也越来越大。 为了整合这些影音元件，应用处理器(Application Processor；AP)的概念因应而生，让手机基本的语音讯号处理由原先的数位讯号处理器负责，而影音方面的资料处理就交由应用处理器负责。
为了完虐AMD/英特尔，国产处理器 四大流派都做了什么 2016-07-15 09:54:48 来源：超能网中晟宏芯：借力蓝色巨人IBM，Power架构能撑起一片天？ 通用处理器架构也曾百花齐放，Intel当年面对的对手比现在多得多，但X86现在差不多一统天下了，能跟Intel竞争的公司就更少了，强大如IBM这样拥有Power架构的公司也不行了，他们索性于2013年联合NVIDIA、泰安电脑等公司成立OpenPower开放联盟，其他公司也可以获得Power架构授权。此后在2014年还推动成立中国POWER技术产业生态联盟，IBM与多家中国公司签署了授权协议，中晟宏芯就是其中的一家。 IBM的Power架构一度成为国产处理器的希望 中晟宏芯成立于2013年，发起人是江苏梦兰集团、江苏中晟智源、苏州高新创业投资集团，梦兰集团之前我们说过是中科院旗下的公司，而后两者可以说是江苏政府代表，因此中晟宏芯获得Power架构技术得到了工信部及江苏政府、中科院计算所的支持，计算所甚
至派了一个技术团队，如果一切都能按照预定的引进、消化、吸收，中晟宏芯应该在2019年推出国产化的Power处理器。 但是事与愿违，中晟宏芯虽然很快就推出了CP1处理器，但这只是IBM Power 8处理器的马甲而已，还没等这家公司消化Power技术，他们就闹出了欠薪风波，中科院派出的技术人员发不出工资，此后公司也不断动荡，股东发生变化，人员也波动频繁，指望中晟宏芯推动Power架构国产化是没希望了。 此外，IBM的Power架构在国内银行等关键行业有重要应用，而且Power处理器性能强劲，是个好东西，但真要引进消化也没这么容易，以Power 8架构为例，它是12核心96线程，核心面积达到了650mm2，复杂度远高于普通处理器，再加上原本使用的是IBM 自己的22nm SOI工艺，而SOI工艺已经没多少代工厂搞了（GlobalFoundries用过，28nm 节点放弃，后来又继承了IBM的衣钵），这无疑增加了Power处理器的国产化难度。 兆芯/海光：中国能用X86技术打败Intel、AMD？ 前面提到的国产处理器中，除了军方背景的申威、飞腾之外，基于MIPS、SPARC以及Power架构的处理器发展过程都是一波三折，他们面临的核心问题也是一样的——软件生态远不如X86。既然大家都能注意到这个问题，那中国为什么不直接选择X86体系呢？这是个好问题，你还别说，国内还真有搞X86架构的。 国内较早跟X86架构授权有关的是北大微电子中心，2005年AMD跟中国政府达成了协议，科技部指定北大微电子中心接收AMD Geode-2处理器技术授权，北大微电子中心还把这事作为重点宣传，表示“这是美国历史上，第一次向在美国境外授权开发X86兼容的微处理器及系统芯片。此次合作也是迄今为止中美半导体领域最具影响力的技术合作。” AMD给的这个处理器是X86架构的，中国因此获得了X86技术，不过Geode处理器大部分人是没听说过的吧，因为这是AMD嵌入式处理器，其最初起源于Cyrix公司的
多核处理器的发展趋势 摘要：多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。介绍了 Hydra、Cell、RAW 这 3 种典型的多核处理器结构，重点讨论了核心结构选择、存储结构设计、低功耗等 4个影响当前多核处理器发展的关键技术，最后得出多核处理器的未来将呈现众核、低功耗和异构结构 3 种发展趋势。 Abstract：Multi-core processor has replaced single processor as the mainstream in the market for its high performance and low power. Three typical structures of multi-core processor: Hydra, Cell, RAW is introduced, and then four key techniques is presented, such as core architecture, memory architecture design, low power and finally thedevelopmenttrends of multi-coreprocessor isdiscussed, whichare manycore, low power and heterogeneous. 多核处理器也称为片上多处理器 (chip multi-processor，CMP)，或单芯片多处理器。自 1996 年美国斯坦福大学首次提出片上多处理器(CMP)思想和首个多核结构原型，到 2001 年IBM 推出第一个商用多核处理器 POWER4，再到 2005 年 Intel和AMD多核处理器的大规模应用，最后到现在多核成为市场主流，多核处理器经历了十几年的发展。在这个过程中，多核处理器的应用范围已覆盖了多媒体计算、嵌入式设备、个人计算机、商用服务器和高性能计算机等众多领域，多核技术及其相关研究也迅速发展，比如多核结构设计方法、片上互连技术、可重构技术、下一代众核技术等。然而，多核处理器的技术并未成熟，多核的潜力尚未完全挖掘，仍然存在许多待研究的问题。 多核处理器将多个完全功能的核心集成在同一个芯片内，整个芯片作为一个统一的结构对外提供服务，输出性能。多核处理器首先通过集成多个单线程处理核心或者集成多个同时多线程处理核心，使得整个处理器可同时执行的线程数或任务数是单处理器的数倍，这极大地提升了处理器的并行性能。其次，多个核集成在片内，极大地缩短了核间的互连线，核间通信延迟变低，提高了通信效率，数据传输带宽也得到提高。再者，多核结构有效共享资源，片上资源的利用率得到了提高，功耗也随着器件的减少得到了降低。最后，多核结构简单，易于优化设计，扩展性强。这些优势最终推动了多核的发展并逐渐取代单处理器成为主流。 在整体结构设计上多核处理器与传统的单处理器相比，多核内部结构没有固定的组织形式，可以有很多种实现方式。各个研究机构和厂商根据自己的应用目标设计出结构完全不同的多核结构。虽然如此，但在已有的多核处理器中仍存在几种比较典型的结构，它们分别代表了多核处理器结构中的某一类特点，而 Hydra、Cell 和 RAW 处理器就是 3 种典型的结构。 Hydra处理器是 1996 年美国斯坦福大学研制得一个集成了 4 个核心的处理器，这在当时是一种新型的处理器结构。Hydra在一个芯片上集成了 4 个核心，核心间通过总线结构共享片上二级缓存、存储器端口和 I/O 访问端口。4 个核心采用了通用的百万指令级(MIPS)处理器，每个独立的处理核心有私有的一级缓存，其中指令缓存和数据缓存相互分离。 4 个核心共享的二级缓存，采用 DRAM 存储。核心之间、核心到二级缓存、主存与片内以及I/O 设备与片内的通信都是由总线结构来实现的。Hydra 被认为是一种典型的多核结构，不仅在于它是第一个多核处理器设计原型，还因为它采用了共享二级缓存的同构对称设计和高速总线的核间通信方式。 2001 年 3 月，IBM 与 Sony、Toshiba 合作，着手开发一种全新的微处理器结构——Cell 处理器，旨在以高效率、低功耗来处理下一代宽带多媒体与图形应用。Cell 处理器主要包含 9 个核心、一个存储器控制器和一个 IO 控制器，片上的部件互联总线将它们连接在一起。核心间通信和访问外部端口均是通过内部总线进行，而且为了便于核间通信，整
第5章通用后处理器(POST1) 静力分析 5.1概述 使用POST1通用后处理器可观察整个模型或模型的一部分在某一时间点（或频率）上针对指定载荷组合时的结果。POST1有许多功能，包括从简单的图象显示到针对更为复杂数据操作的列表，如载荷工况的组合。 要进入ANSYS通用后处理器，输入/POST1命令（Main Menu>General Postproc）. 5.2将数据结果读入数据库 POST1中第一步是将数据从结果文件读入数据库。要这样做，数据库中首先要有模型数据（节点，单元等）。若数据库中没有模型数据，输入RESUME命令(Utility Menu>File>Resume Jobname.db)读入数据文件Jobname.db。数据库包含的模型数据应该与计算模型相同，包括单元类型、节点、单元、单元实常数、材料特性和节点座标系。 注：数据库中被选来进行计算的节点和单元组应和模型中的节点和单元组属于相同组，否则会出现数据不匹配。有关数据不匹配的详细资料见5.2.2.3章。 一旦模型数据存在数据库中，输入SET,SUBSET或APPEND命令均可从结果文件中读入结果数据。 5.2.1 读入结果数据 输入SET命令（Main Menu>General PostProc>datatype）,可在一特定的载荷条件下将整个模型的结果数据从结果文件中读入数据库，覆盖掉数据库中以前存在的数据。边界条件信息（约束和集中力）也被读入，但这仅在存在单元节点载荷或反作用力的情况下，详情请见OUTRES命令。若它们不存在，则不列出或显示边界条件，但约束和集中载荷可被处理器读入，而且表面载荷和体积载荷并不更新，并保持它们最后指定的值。如果表面载荷和体积载荷是使用表格指定的，则它们将依据当前的处理结果集，表格中相应的数据被读入。加载条件靠载荷步和子步或靠时间（或频率）来识别。命令或路径方式指定的变元可以识别读入数据库的数据。例如：SET，2，5读入结果，表示载荷步为2，子步为5。同理，SET，，，，，3.89表示时间为3.89时的结果（或频率为3.89，取决于所进行分析的类型）。若指定了尚无结果的时刻，程序将使用线性插值计算出该时刻的结果。 结果文件（Jobname.RST）中缺省的最大子步数为1000，超出该界限时，需要输入SET，Lstep，LAST引入第1000个载荷步，使用/CONFIG增加界限。 注：对于非线性分析，在时间点间进行插值常常会降低精度。因此，要使解答可用，务必在可求时间值处进行后处理。
第1章 1.将下列十进制数转换成二进制数： （1）58；（2）67.625; （3）5721; 解：（1）58D = 0011 1010B （2）67.625D = 0100 0011.1010B （3）5721D = 0001 0110 0101 1001B 2.将二进制数变换成十六进制数： （1）1001 0101B；（2）11 0100 1011B；（3）1111 1111 1111 1101B；（4）0100 0000 10101B；（5）0111 1111B；（6）0100 0000 0001B 解：（1）1001 0101B = 95H （2）11 0100 1011B = 34BH （3）1111 1111 1111 1101B = FFFDH （4）0 1000 0001 0101B = 815H （5）0111 1111B = 7FH （6）0100 0000 0001B = 401H 3.将十六进制数变换成二进制数和十进制数： （1）78H；（2）0A6H；（3）1000H；（4）0FFFFH 解：（1）78H = 120D = 0111 1000B （2）0A6H = 166D = 1010 0110B （3）1000H = 4096D = 0001 0000 0000 0000H （4）0FFFFH = 65535D = 1111 1111 1111 1111B 4.将下列十进制数转换成十六进制数： （1）39；（2）299.34375；（3）54.5625 解：（1）39D = 27H （2）299.34375D = 12B.58H （3）54.5625D = 36.9H 5.将下列二进制数转换成十进制数： （1）10110.101B；（2）10010010.001B；（3）11010.1101B 解：（1）10110.101B = 22.625D
. CPU逻辑运算原理 第一季继电器先不要扯什么图灵，冯诺依曼这些先贤。因为他们都太遥远。计算机一切计算的源头其Relay）”。继电器是什么鬼？看下图，实是源自一个非常非常中二的东西：“继电器 （ 其实就是一个线圈利用电磁感应做成的电磁铁。原理和“电报机”一样，当开关闭合，黄色），接通右边灰色的电电路通电，线圈是金属棒变成磁铁，吸引中间的小开关（Anker 路，点亮灯泡。
简单说，就是你在家一按开关，隔壁老王家的灯亮了。 “反相器”和“非门”第二季专业资料Word . 不按绝对不为什么说继电器是个很中二的东西？因为这不就是开关吗？我按了它才亮，真就是这货发展而来的。它的变种就开始好玩了。最简单的一个变种，就CPU亮。但。就是隔壁老王家的灯本来是亮着的，“反相器（是“反继电器”，或者叫Inverter）”我手上的开关一按，灯就灭了。 是接通的，。本来开关T1）”反相器到了现代计算机里，就叫做“非门（NOT Gate低位电，电路中断，输出变为T10（1V高位电平）。一旦闭合开关（是Output15V 平）。
，输出就1“非门”用下面这个符号表示。简单说，就是输出永远和输入是反的，输入专业资料Word . 0。输入，输出就是1。是0 第三季逻辑门家族”，就AND Gate与门（）和“非门”一样，我们能得到一堆其他特性的门。比如，“是两个开关串联。必须两个开关同时闭合，灯泡才能亮。
）”，两个开关并联，只要其中一个开关闭合，灯泡就会亮。OR Gate“或门（ 专业资料Word . ）”Logic Gates。长话短说，下图是所能得到的几个基本“逻辑门 （
单片机课程设计密码锁
1．设计内容及意义.........................................................................2. 2．整体设计原理及方案 (2) 3．硬件电路图 (3) 4．程序设计流程图 (6) 5．实验结果及数据 (7) 6．问题及心得 (7) 7．完整程序 (8)
1.设计内容及意义 1.1设计内容 ①密码通过键盘输入，若密码正确，则将锁打开。②报警、锁定键盘功能。密码输入错误数码显示器会出现错误提示，若密码输入错误次数超过 3 次锁定键盘。电子密码锁的设计主要由三部分组成：4×4 矩阵键盘接口电路、密码锁的控制电路、输出八段显示电路。另外系统还有LED 提示灯。密码锁设计的关键问题是实现密码的输入、清除、更改、开锁等功能：①密码输入功能：按下一个数字键，一个“－”就显示在最右边的数码管上，同时将先前输入的所有“－”向左移动一位。②密码清除功能：当按下清除键时，清除前面输入的所有值，并清除所有显示。③开锁功能：当按下开锁键，系统将输入与密码进行检查核对，如果正确锁打开，否则不打开。 1.2 设计意义 随着经济的发展，人们对日常生活质量的要求也越来越高，从工作、学习、出行、购物等的各个方面，人们也对现代安全设施提出来更高的要求。在安全技术防范领域，具有防盗报警功能的电子密码锁逐渐代替传统，克服了机械式密码锁密码量少、安全性能差的缺点，使密码锁无论在技术上还是在性能上都大大提高一步。密码锁具有安全性高、成本低、功耗低、易操作等优点，同时还引入了智能化管理、专家分析系统等功能，从而使密码锁具有很高的安全性、可靠性，应用日益广泛。 ２．整体设计原理及方案 2.1 整体设计原理 本设计主要由单片机、4*4矩阵键盘、LED和密码存储等部分组成。其中矩阵键盘用于输入数字密码和进行各种功能的实现。由用户通过连接单片机的矩阵键盘输入密码，后经过单片机对用户输入的密码与自己保存的密码进行比较，从而判断密码是否正确，然后控制引脚的高低电平传到开锁电路或者报警电路控制开锁还是报警。 2.2 整体设计方案 在单片机的外围电路外接输入键盘用于密码的输入和一些功能的控制，外接LED数码管用于显示作用，连线时LED1接P1.1,LED2接P1.2,LED3接P1.3。当用户需要开锁时，先按键盘的数字键任意输入密码，密码输完后按下确认键,若输入正确则开门；不正确
通用PC系统与嵌入式系统的区别.txt精神失常的疯子不可怕，可怕的是精神正常的疯子！一什么是嵌入式系统 嵌入式系统一般指非pc系统，有计算机功能但又不称之为计算机的设备或器材。它是以应用为中心，软硬件可裁减的，适应应用系统对功能、可靠性、成本、体积、功耗等综合性严格要求的专用计算机系统。简单地说，嵌入式系统集系统的应用软件与硬件于一体，类似于pc中bios的工作方式，具有软件代码小、高度自动化、响应速度快等特点，特别适合于要求实时和多任务的体系。嵌入式系统主要由嵌入式处理器、相关支撑硬件、嵌入式操作系统及应用软件系统等组成，它是可独立工作的“器件”。 嵌入式系统几乎包括了生活中的所有电器设备，如掌上pda、移动计算设备、电视机顶盒、手机上网、数字电视、多媒体、汽车、微波炉、数字相机、家庭自动化系统、电梯、空调、安全系统、自动售货机、蜂窝式电话、消费电子设备、工业自动化仪表与医疗仪器等。 嵌入式系统的硬件部分，包括处理器/微处理器、存储器及外设器件和i/o端口、图形控制器等。嵌入式系统有别于一般的计算机处理系统，它不具备像硬盘那样大容量的存储介质，而大多使用eprom、eeprom或闪存 (flash memory)作为存储介质。软件部分包括操作系统软件(要求实时和多任务操作)和应用程序编程。应用程序控制着系统的运作和行为；而操作系统控制着应用程序编程与硬件的交互作用。 二嵌入式处理器 嵌入式系统的核心是嵌入式微处理器。嵌入式微处理器一般具备4个特点：(1)对实时和多任务有很强的支持能力，能完成多任务并且有较短的中断响应时间，从而使内部的代码和实时操作系统的执行时间减少到最低限度；(2)具有功能很强的存储区保护功能，这是由于嵌入式系统的软件结构已模块化，而为了避免在软件模块之间出现错误的交叉作用，需要设计强大的存储区保护功能，同时也有利于软件诊断；(3) 可扩展的处理器结构，以能迅速地扩展出满足应用的高性能的嵌入式微处理器；(4)嵌入式微处理器的功耗必须很低，尤其是用于便携式的无线及移动的计算和通信设备中靠电池供电的嵌入式系统更是如此，功耗只能为mw 甚至μw级。 据不完全统计，目前全世界嵌入式处理器的品种总量已经超过1000种，流行的体系结构有30 多个系列。其中8051体系占多半，生产这种单片机的半导体厂家有20多个，共350多种衍生产品，仅philips就有近100种。现在几乎每个半导体制造商都生产嵌入式处理器，越来越多的公司有自己的处理器设计部门。嵌入式处理器的寻址空间一般从64kb到16mb，处理速度为 0.1~2000mips，常用封装8~144个引脚。 根据现状，嵌入式计算机可分成下面几类: (1)嵌入式微处理器(embedded microprocessor unit, empu) 嵌入式微处理器采用“增强型”通用微处理器。由于嵌入式系统通常应用于环境比较恶劣的环境中，因而嵌入式微处理器在工作温度、电磁兼容性以及可靠性方面的要求较通用的标准微处理器高。但是，嵌入式微处理器在功能方面与标准的微处理器基本上是一样的。根据实
FPGA与处理器核心技术的的应用领域 作为“门之海”，FPGA为任何数字功能提供了几乎无限的平台，可以使用通过各种宽度的查找表实现的逻辑表达式来实现。自成立以来，它提供了前所未有的灵活性，同时它们的均匀性和阵列式结构使它们成为最新制造节点的早期采用者。 尽管始终处于半导体技术的前沿，但性能仍然是依赖于日益复杂的路由模式和时钟结构的架构的限制因素;正是出于这个原因，供应商首先使用硬连线的知识产权（IP）块实现了关键功能。 对更高性能和最佳功耗的无穷无尽的需求促使FPGA供应商将越来越多的固定功能IP集成到他们的产品中。虽然stalwart可能认为这是对FPGA技术核心优势的侵蚀，但实际上它提供了对逻辑结构中难以实现或难以实现的补充功能的访问。 高端FPGA的核心市场之一一直是电信;在这里，性能是关键，成本可以是次要的。为了满足这一需求，FPGA现在集成了大量针对数据路径的IP，例如高速以太网，以及其他串行收发器，以及最近的光学接口。它们与其他性能关键功能（如PLL和DSP模块）相邻。添加软核处理器以处理控制路径功能的能力意味着大型FPGA在该领域仍然非常流行，通常优于ASIC。 虽然软核可以解决许多任务，特别是在最新和最快的FPGA中，它们仍然有限，可能不适合性能很重要的其他任务。因此，有些自然地，IP集成的扩展看到了“硬”处理器内核的引入;这个概念经过多次迭代才能完全实现，但现在正在许多应用领域产生重大影响。 在FPGA中嵌入硬核处理器内核的早期尝试未能激发整个行业的兴趣或革新技术：太多，太快，也许。整个行业都回归到软核选项上，但很快就会发现嵌入式处理器确实存在市场;它只需要正确的解决方案。可以说，结果证明是ARM。 今天有许多FPGA提供嵌入式ARM内核以及软核选项，原因很明显;性能得到保证。此外，在FPGA架构中通过硬件加速扩展硬核的能力开辟了更多的应用领域，FPGA厂商现在热衷于探索这些领域。 SoC
影响CPU运算速度的因素有哪些 一：CPU 的主频（主频=外频X倍频） CPU的主频，即CPU内核工作的时钟频率（CPU Clock Speed）。通常所说的某某CPU是多少兆赫的，而这个多少兆赫就是“CPU的主频”。 二：架构（这个词语比较难理解，其实架构一词源于英文“architecture”的翻译，它的原意是建筑，建筑学，设计及构造的方式和方法。这个词应用于处理器(CPU) 是指处理器内部各个运算部件的有序安排和构造，达到设计的和谐统一，使之在运行时协调一致达到高效率。在计算机教科书上比较多的翻译成“体系结构”，“体系架构”或者“系统结构”。这个其实弄不懂也没关系关键点在于选购CPU 的时候买热门的架构体系的CPU 就不会错了！比如现在表热门的架构就是INTEL 的酷睿，和AMD的K8及K10为刚出来的新架构，市场上货不是很多！ 三：CPU 的核心数 CPU 的性能大致可以用以下公式来计算：CPU性能= 主频x IPC IPC就是每个时钟周期内可以执行的指令数(IPC: Instruction Per Clock)，CPU架构的更新换代直接影响和提高的是IPC值，当然制造工艺和架构对主频的影响也是关联的。另外，并行计算也是直接提高IPC的途径，这也是现在为什么主流CPU从单核转向双核，将来转向四核，和更多核。如果把主频和架构综合起来考虑，为了让大家更容易理解，我以百米运动员赛跑为例。主频相当于百米选手的步频，架构类比于步幅。所以大家可以看到：1．步幅一样大(架构相同)，步频快的选手跑的快。 2．步频一样快，步幅大(架构先进)的选手跑的快。 3．步频也快，步幅也大，选手成为世界百米飞人也就不是天方夜谭了
通用 PC系统与嵌入式系统的区别.txt精神失常的疯子不可怕，可怕的是精神正常的疯子！ 一什么是嵌入式系统 嵌入式系统一般指非 pc 系统，有计算机功能但又不称之为计算机的设备或器材。它是以应用 为中心，软硬件可裁减的，适应应用系统对功能、可靠性、成本、体积、功耗等综合性严格 要求的专用计算机系统。简单地说，嵌入式系统集系统的应用软件与硬件于一体，类似于pc 中 bios 的工作方式，具有软件代码小、高度自动化、响应速度快等特点，特别适合于要 求实时和多任务的体系。嵌入式系统主要由嵌入式处理器、相关支撑硬件、嵌入式操作系统 及应用软件系统等组成，它是可独立工作的“器件”。 嵌入式系统几乎包括了生活中的所有电器设备，如掌上pda、移动计算设备、电视机顶盒、 手机上网、数字电视、多媒体、汽车、微波炉、数字相机、家庭自动化系统、电梯、空调、安 全系统、自动售货机、蜂窝式电话、消费电子设备、工业自动化仪表与医疗仪器等。 嵌入式系统的硬件部分，包括处理器 / 微处理器、存储器及外设器件和 i/o 端口、图形控制器等。嵌 入式系统有别于一般的计算机处理系统，它不具备像硬盘那样大容量的存储介质，而 大多使用eprom、eeprom 或闪存 (flash memory)作为存储介质。软件部分包括操作系统软件 ( 要求实时和多任务操作 ) 和应用程序编程。应用程序控制着系统的运作和行为；而操作系统控制 着应用程序编程与硬件的交互作用。 二嵌入式处理器 嵌入式系统的核心是嵌入式微处理器。嵌入式微处理器一般具备 4 个特点： (1) 对实时和多任务有很强的支持能力，能完成多任务并且有较短的中断响应时间，从而使内部的代码和实时 操作系统的执行时间减少到最低限度；(2) 具有功能很强的存储区保护功能，这是由于嵌入 式系统的软件结构已模块化，而为了避免在软件模块之间出现错误的交叉作用，需要设计强 大的存储区保护功能，同时也有利于软件诊断；(3) 可扩展的处理器结构，以能迅速地扩展 出满足应用的高性能的嵌入式微处理器；(4) 嵌入式微处理器的功耗必须很低，尤其是用于便携式的无线及移动的计算和通信设备中靠电池供电的嵌入式系统更是如此，功耗只能为mw 甚至μ w 级。 据不完全统计，目前全世界嵌入式处理器的品种总量已经超过1000 种，流行的体系结构有 30 多个系列。其中 8051 体系占多半，生产这种单片机的半导体厂家有20 多个，共 350 多种衍生产品，仅 philips 就有近 100 种。现在几乎每个半导体制造商都生产嵌入式处理器，越来越多的公司有自己的处理器设计部门。嵌入式处理器的寻址空间一般从64kb 到 16mb，处理速度为 0.1~2000mips ，常用封装 8~144 个引脚。 根据现状，嵌入式计算机可分成下面几类: (1) 嵌入式微处理器(embedded microprocessor unit, empu) 嵌入式微处理器采用“增强型”通用微处理器。由于嵌入式系统通常应用于环境比较恶劣的 环境中，因而嵌入式微处理器在工作温度、电磁兼容性以及可靠性方面的要求较通用的标准 微处理器高。但是，嵌入式微处理器在功能方面与标准的微处理器基本上是一样的。根据实
浅谈ARM架构应用处理器与X86架构处理器如今在嵌入式和移动平台上ARM架构的处理器可谓是风生水起，以智能手机平板电脑为代表的移动新兴势力已对以Wintel联盟为代表传统PC市场产生了巨大的冲击。在当今的芯 的控制技术，已经在移动设备领域有着突出的优势。可以说ARM和X86就如同一对冤家。 那么什么是X86架构，ARM架构呢？首先我们先来简单的了解下这两种架构。 Intel X86架处理器 x86或80x86是英特尔Intel首先开发制造的一种微处理器体系结构的泛称。该系列较早期的处理器名称是以数字来表示，并以“86”作为结尾，包括Intel 8086、80186、80286、80386以及80486，因此其架构被称为“x86”。由于数字并不能作为注册商标，因此Intel及其竞争者均在新一代处理器使用可注册的名称，如Pentium。现时Intel把x86-32称为IA-32，全名为“Intel Architecture，32-bit”。
x86架构是重要的可变指令长度的CISC(复杂指令集计算机，Complex Instruction Set Computer)。字组(word，4字节)长度的存储器访问允许不对齐存储器地址，字组是以低位字节在前的顺序储存在存储器中。向前兼容性一直都是在x86架构的发展背后一股驱动力量(设计的需要决定了这项因素而常常导致批评，尤其是来自对手处理器的拥护者和理论界，他们对于一个被广泛认为是落后设计的架构的持续成功感到不解)。但在较新的微架构中，x86处理器会把x86指令转换为更像RISC的微指令再予执行，从而获得可与RISC比拟的超标量性能，而仍然保持向前兼容。x86架构的处理器一共有四种执行模式，分别是真实模式，保护模式，系统管理模式以及虚拟V86模式。 ARM处理器 ARM架构(过去称作进阶精简指令集机器(Advanced RISC Machine)，更早称作Acorn RISC Machine)是一个32位元精简指令集(RISC) 中央处理器(processor)架构，其广泛地使用在许多嵌入式系统(embedded)设计。由于节能的特点，ARM处理器非常适用于移动通讯领域，符合其主要设计目标为低耗电的特性。在今日，ARM家族占了所有32位元嵌入式处理器75%的比例[1]，使它成为占全世界最多数的32位元架构之一。ARM处理器可以在很多消费性电子产品上看到，从可携式装置(PDA、移动电话、多媒体播放器、掌上型电玩，和计算机)到电脑周边设备(硬盘、桌上型路由器)甚至在导弹的弹载计算机等军用设施中都有他的存在。在此家族中衍伸的重要产品还包括Marvell的XScale架构和德州仪器的OMAP系列。 ARM与X86架构对比区别
cpu主频计算方法 cpu主频计算方法一一般的cpu频率在3ghz左右就比较好，但cpu主频不是性能定位的指标。 1、cpu的架构影响力最大，例如p4 3.0ghz的架构相比haswell 架构，性能差距很远。 2、散热器性能，散热不好，会导致cpu性能下降。 3、主板供电不足时，cpu性能也有一定影响。 cpu主频计算方法二双核cpu主频跟其中每个单核处理器的主频是一致的，也就是说，主频的概念和含义就是每个处理器核心的时钟频率，它们之间是相同设计的，并没有叠加计算主频的情况。 cpu的核心架构在发展到多核的时候，目的主要为了多任务的并行处理更快捷方便，因为老的单核流水线形式已经无法满足日渐增长的多任务需求，而每个核心的频率又无法继续大幅度增加所以通过多个核心并存并行的方式进行。这里的并行不是对一个任务分解为小任务单元后同时计算运行，而是每个处理器核心对应一个不同的任务，各自之间几乎独立同时进行，互不干扰运算。 当然，多核并行的执行还要取决于程序支持多核运算。但无论怎样，整个cpu的主频就是其中每个单核心的主频。不存在其他的计算方式。
cpu主频计算方法三外频x倍频=主频外频也叫cpu前端总线频率或基频，计量单位为“mhz“。cpu的主频与外频有一定的比例(倍频)关系，由于内存和设置在主板上的l2cache的工作频率与cpu外频同步，所以使用外频高的cpu组装电脑，其整体性能比使用相同主频但外频低一级的cpu要高。这项参数关系古巴使用主板的选择。 倍频系数是cpu主频和外频之间的比例关系，一般为：主频=外频*倍频。iintel公司所有cpu(少数测试产品例外)的倍频通常已被锁定(锁频)，用户无法用调整倍频的方法来调整cpu的主频，但仍然可以通过调整外频为设置不同的主频。adm和其它公司的cpu未锁频。 相关阅读： cpu处理技术 在解释超流水线与超标量前，先了解流水线(pipeline)。流水线是intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在cpu中由5-6个不同功能的电路单元组成一条指令处理流水线，然后将一条x86指令分成5-6步后再由这些电路单元分别执行，这样就能实现在一个cpu时钟周期完成一条指令，因此提高cpu的运算速度。经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。超标量是通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间。而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以空间换取时间。例如pentium 4的流水线就长