复习题
一．选择题：
1．下列各式中哪个是四变量A 、B 、C 、D 的最小项？（ ）
a ．A′＋B′＋C
b ．AB′C
c ．ABC′D
d ．ACD 2．组合逻辑电路的分析是指（ ）。
a ．已知逻辑要求，求解逻辑表达式并画逻辑图的过程
b ．已知逻辑要求，列真值表的过程
c ．已知逻辑图，求解逻辑功能的过程 3．正逻辑是指（ ）。
a ．高电平用“1”表示，低电平用“0”表示
b ．高电平用“0”表示，低电平用“1”表示
c ．高电平、低电平均用“1”或“0”表示 4．寄存器、计数器属于（ ）。
a ．组合逻辑电路
b ．时序逻辑电路
c ．数模转换电路 5．全加器是指（ ）的二进制加法器。
a ．两个同位的二进制数相加
b ．两个二进制数相加
c ．两个同位的二进制数及来自低位的进位三者相加
6．4选1数据选择器的输出表达式Y ＝A 1′A 0′ D 0＋A 1′A 0D 1＋A 1A 0′ D 2＋A 1A 0D 3，若用该数据选择器实现Y ＝A 1′，则D 0～D 3的取值为（ ）。 a ．D 0 ＝D 1＝1，D 2＝D 3＝0 b ．D 0 ＝D 3＝0，D 1＝D 2＝1 c ．D 0 ＝D 1＝D 2＝D 3＝1 7．JK 触发器用做 T ′ 触发器时，输入端J 、K 的正确接法是（ ）。 a ．J ＝K b ．J=K ＝0 c ．J ＝K ＝1 8．按触发信号触发方式的不同来分，触发器有（ ）。
a ．SR 、JK 、D 、T 、T′ 五类
b ．TTL 、CMOS 两类
c ．电平触发、脉冲触发、边沿触发三类 9．经过有限个CLK ，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。 a ．不能 b ．能 c ．不一定能 10．在二进制算术运算中1+1=（ ）。 a ．1 b ．0 c ．2
11．3线—8线译码器处于译码状态时，当输入A 2A 1A 0=001时，输出70~Y Y ''=（ ）。 a ．11101111 b ．10111111 c ．11111101 12．时序电路输出状态的改变（ ）。
a ．仅与该时刻输入信号的状态有关
b ．仅与时序电路的原状态有关
c ．与a 、b 皆有关 13．已知F ＝(ABC ＋CD)′，可以确定使F ＝0的情况是（ ）。
a ．A ＝0，BC ＝1
b ．B ＝1，C ＝1
c ．C ＝1，D ＝0
d ．BC ＝1，D ＝1 14．一只四输入端与非门，使其输出为0的输入变量取值组合有（ ）种。 a ．15 b ．8 c ．7 d ．1 15．T 触发器，在T=1时，加上时钟脉冲，则触发器（ ）。 a ．保持原态 b ．置0 c ．置1 d ．.翻转 16．采用集电极开路的OC 门主要解决了（ ）。
a ．TTL 门不能相“与”的问题
b ．TTL 门的输出端不能“线与”的问题
c ．TTL 门的输出端不能相“或”的问题 17．D/A 转换器能够将数字信号转变成（ ）。
a ．正弦信号
b ．数字信号
c ．模拟信号 18．电路如图所示，这是由555定时器构成的：（ ） a ． 多谐振荡器 b ． 单稳态触c ．施密特触发器 19．多谐振荡器可产生( ) a ．正弦波 b ．矩形脉冲
c ．三角波
20．随机存取存储器具有( )功能
a ．读/写
b ．只读
c ．只写
二、填空题：
1．已知Y=A(B+C)+CD ，则Y ′= _______ _。
2．完成数制间的转换：(F A)16=( )2=（ ）8421BCD 。
3．二进制加法计数器从0计数到十进制数25时，需要_____个触发器构成，有_____个无效状态。 4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。 5．___________和___________是衡量A/D 转换器和D/A 转换器性能优劣的主要标志。
三、化简下列逻辑函数：
1．F=AC+BC′ +A′B(公式法)
2．F(A,B,C,D)＝∑m)14,11,8,7,3,2(＋∑d)15,10,5,0((卡诺图法)
3．F＝ABC + ABD + C′D′ + AB′ C + A′C D′+AC′D(卡诺图法)
4．F= AB′C D+ ABD + AC′D(公式法)
四．分析与设计：
1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。
2．在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q′的波形，设触发器的初始状态为0。
3．用与非门设计四人表决电路，当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决。
4．分析下图所示电路的逻辑功能。（设初始状态为000）
(1)．驱动方程(2)．状态方程：(3)．输出方程：(4)．状态转换表：(5)．状态转换图(6)．电路功能：
5．用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）
附：部分答案
一. 选择题： 1. c 2. c 3. a 4. b 5. c 6. a 7. c 8. c 9. b 10. b
11. c 12. b 13. d 14.d 15. d 16. b 17. c 18. b 19. b 20. a
二. 填空题：
1. Y′=(A′+B′C′)(C′+D′)=A′C′+B′C′+A′D′
2. 11111010 100101000
3. 5 6
4. 双极型MOS型
5. 转换精度转换速度
三. 化简：（每题4分，共16分）
四. 分析与设计：
1. 解：
功能: 同或或检偶电路(2分)
2. 解：
3. 解：)
4. ：
(6). 电路功能：它是一个同步的五进制的可以自启动的加法计数器。
5：
二．选择题：
1．下列各式中哪个是三变量A 、B 、C 的最小项？（ ） a ．A′＋B′＋C b ．A ＋AB′C c ．ABC′ 2．组合逻辑电路的设计是指（ ）。
a ．已知逻辑要求，求解逻辑表达式并画逻辑图的过程
b ．已知逻辑要求，列真值表的过程
c ．已知逻辑图，求解逻辑功能的过程 3．当TTL 与非门的输入端通过一个小于700欧姆的电阻接地时相当于输入为（ ）。 a ．逻辑1 b ．逻辑0 c ．不确定
4．在二进制的逻辑运算中，1+1＝（ ）。 a ．0 b ．1 c ．2 5．半加器是指（ ）的二进制加法器。
a ．两个同位的二进制数相加
b ．两个二进制数相加
c ．两个同位的二进制数及来自低位的进位三者相加
6．4选1数据选择器的输出表达式Y ＝A 1′A 0′ D 0＋A 1′A 0D 1＋A 1A 0′ D 2＋A 1A 0D 3，若用该数据选择器实现Y ＝A 1，则D 0～D 3的取值为（ ）。 a ．D 0 ＝D 1＝1，D 2＝D 3＝0 b ．D 0 ＝D 3＝0，D 1＝D 2＝1 c ．D 0 ＝D 1＝0，D 2＝D 3＝1 7．JK 触发器的特性方程是（ ）。
a ．Q *＝KQ′＋J′Q
b ．Q *＝J′Q′＋KQ
c ．Q *＝JQ′＋K′Q 8．D 触发器用做T′ 触发器时，输入端D 的正确接法是（ ）。 a ．D ＝Q b ．D=Q′ c ．D ＝1 9．按逻辑功能的不同来分，触发器有（ ）。
a ．SR 、JK 、D 、T 、T′ 五类
b ．TTL 、CMOS 两类
c ．电平触发、脉冲触发、边沿触发三类 10．一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为（ ）。 a ．1011 b ．1100 c ．1101 11．不属于时序逻辑电路的是（ ）。 a ．寄存器 b ．编码器 c ．计数器
12．3线—8线译码器处于译码状态时，当输入A 2A 1A 0=101时，输出70~Y Y ''=（ ）。 a ．11101111 b ．10111111 c ．11111101 13．时序电路输出状态的改变（ ）。
a ．仅与该时刻输入信号的状态有关
b ．仅与时序电路的原状态有关
c ．与a 、b 皆有关 14．已知F ＝(ABC ＋CD)′，可以确定使F ＝0的情况是（ ）。
a ．A ＝0，BC ＝1
b ．B ＝1，C ＝1
c ．C ＝1，D ＝0
d ．BC ＝1，D ＝1 15．一只四输入端与非门，使其输出为1的输入变量取值组合有（ ）种。 a ．15 b ．8 c ．7 d ．1 16．采用集电极开路的OC 门主要解决了（ ）。
a ．TTL 门不能相“与”的问题
b ．TTL 门的输出端不能“线与”的问题
c ．TTL 门的输出端不能相“或”的问题 17．A/D 转换器能够将模拟信号转变成（ ）。
a ．正弦信号
b ．数字信号
c ．模拟信号
18．电路如图所示，这是由555定时器构成的：（ ） a ． 多谐振荡器 b ． 单稳态触c ．施密特触发器 19．多谐振荡器可产生( ) a ．正弦波 b ．矩形脉冲 c ．三角波
20．随机存取存储器具有(
)功能
a ．读/写
b ．只读
c ．只写
二、填空题：
1．已知Y=((AB ′+C) ′+D) ′+C ，则Y ′= _______ _。
2．完成数制间的转换：(A8)16=( )2=（ ）8421BCD 。 3．二进制加法计数器从0计数到十进制24时，需要_____个触发器构成，有_____个无效状态。 4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。 5．___________和___________是衡量A/D 转换器和D/A 转换器性能优劣的主要标志。
三、化简下列逻辑函数：
1．F(A,B,C,D)＝∑m)14,12,10,9,8,5,2,1,0((卡诺图法)
2．F(A,B,C,D)＝∑m)14,11,8,7,3,2(＋∑d)15,10,5,0((卡诺图法)
3．F＝AB′C D+ ABD + AC′D(公式法)
4．F=AC′+ABC+ACD′+CD(公式法)
四．分析与设计：
1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。
2．在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q′的波形，设触发器的初始状态为0。
3．用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′。
4．用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）
5．分析下图所示电路的逻辑功能。（设初始状态为000）
(1)．驱动方程：
(2)．状态方程、
(3)．输出方程：
(4)．状态转换表：
(5)．状态转换图：
(6)．电路功能
附：部分答案
选择题：
1. c
2. a
3. b
4. b
5. a
6. c
7. c
8. b
9. a 10. b
11. b 12. a 13. c 14.d 15. a 16. b 17. b 18. b 19. b 20. a
二. 填空题：(每题2分，共10分)
1. Y′=(((A′+B)C ′) ′D′) ′C′
2. 10101000 101101000
3. 5 7
4. 双极型MOS型
5. 转换精度转换速度
三. 化简：
四. 分析与设计：
1.功能: 同或或检偶电路
2.
3. 解：
4. 解：
5. 解：
(6) 说明这个电路的逻辑功能：
这个电路是一个可控计数器。当A＝0时，是一个加法计数器，在时钟信号连续作用下，Q2Q1的数值从00到11递增。当A＝1时，是一个减法计数器，在时钟信号连续作用下，Q2Q1的数值从11到00递减。
三．选择题：
1．下列各式中哪个是四变量A、B、C、D的最小项？（）
a．A′＋B′＋C＋D b．AB′C c．ABD d．AB′C D
2．组合逻辑电路的设计是指（）。
a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程3．负逻辑是指（）。
a．高电平用“1”表示，低电平用“0”表示b．高电平用“0”表示，低电平用“1”表示c．高电平、低电平均用“1”或“0”表示
4．寄存器属于（）。
a．时序逻辑电路b．组合逻辑电路c．数模转换电路
5．半加器是指（）的二进制加法器。
a．两个同位的二进制数相加b．两个二进制数相加c．两个同位的二进制数及来自低位的进位三者相加
6．4选1数据选择器的输出表达式Y＝A1′A0′ D0＋A1′A0D1＋A1A0′ D2＋A1A0D3，若用该数据选择器实现Y＝A1′，则D0～D3的取值为（）。a．D0＝D1＝1，D2＝D3＝0 b．D0＝D3＝0，D1＝D2＝1 c．D0＝D1＝D2＝D3＝1
7．D触发器的特性方程是（）。
a．Q*＝D Q′b．Q*＝DQ c．Q*＝D
8．JK触发器用做T触发器时，输入端J、K的正确接法是（）。
a．J＝K=T b．J=K＝0 c．J＝K＝1
9．按触发器逻辑功能的不同来分，触发器有（）。
a．SR、JK、D、T、T′五类b．TTL、CMOS两类c．电平触发、脉冲触发、边沿触发三类
10．TTL与非门悬空时相当于输入为（）。
a．逻辑1 b．逻辑0 c．不能确定
11．多谐振荡器能产生（）。
a．正弦波b．脉冲波c．三角波
12．三位二进制译码器，其输出端共有（）。
a．4 b．3 c．8
13．一个四位二进制的加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（）。
a．1000 b．1001 c．1010
14．在二进制的逻辑运算中，1+1＝（）。
a．0 b．1 c．2
15．一只三输入端与非门，使其输出为0的输入变量取值组合有（）种。
a．15 b．8 c．7 d．1
16．下列说法不正确的是（）。
a．编码器是组合逻辑电路b．单稳态触发器有两个稳定状态c．计数器是组合逻辑电路d．寄存器是时序逻辑电路17．采用集电极开路的OC门主要解决了（）。
a．TTL门不能相“与”的问题b．TTL门的输出端不能“线与”的问题c．TTL门的输出端不能相“或”的问题
18．A/D转换器能够将模拟信号转变成（）。
a．正弦信号b．数字信号c．模拟信号d．脉冲信号
19．电路如图所示，这是由555定时器构成的：（）
a．多谐振荡器b．单稳态触发器b．施密特触发器
20．随机存取存储器具有( )功能
a．读/写b．只读c．只写
二、填空题：
1．已知Y=AB+(C+D) ′，则Y D= _______ _。
2．完成数制间的转换：(AF)16=( )2=（）8421BCD。
3．二进制加法计数器从0计数到十进制数27时，需要_____个触发器构成，有_____个无效状态。
4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。
5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。
三、化简下列逻辑函数：
1．F(A,B,C,D)＝∑m)14,12,10,9,8,5,2,1,0((卡诺图法)
2．F(A,B,C,D)＝∑m)14,11,8,7,3,2(＋∑d)15,10,5,0((卡诺图法)
3．F=AC+BC′ +A′B(公式法)
4．F=AC′+ABC+ACD′+CD(公式法)
四．分析与设计：
1．写出右图所示电路输出信号Y1、Y2的逻辑表达式，列出真值表，并说明电路完成什么逻辑功能。
C
C
2．在下图所示边沿T触发器中，已知CLK、T的波形，试画出Q、Q′的波形，设触发器的初始状态为0。（8分）
3．用二进制译码器74LS138三人表决电路。
4．用二进制计数器74LS161及适当门电路构成九进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）
5．分析下图所示电路的逻辑功能(设初始状态为000)。
(1)．驱动方程(2)．状态方程：(3)．状态转换表：(4)．状态转换表(5)．状态转换图：(6)．说明这个电路的逻辑功能
附：部分答案
一. 选择题：(每题1.5分，共30分)
1. d
2. a
3. b
4. a
5. a
6. a
7. c
8. a
9. a 10. a
11. b 12. c 13. b 14. b 15. d 16. c 17. b 18. b 19. b 20. a
二. 填空题：(每题2分，共10分)
1. Y D=(A+B).(CD) ′
2. 10101111 101110101
3. 5 4
4. 双极型MOS型
5. 转换精度转换速度
三. 化简：（每题4分，共16分）
四. 分析与设计：（共44分）
1. 电路功能为:完成全加器的逻辑功能，A、B分别是加数和被加数，C是来自低位的进位，Y1是和，Y2是向高位的进位。
2.
3. 解：
4. 解：十一进制计数器，状态从0000－1010共11个有效状态
5. 解：
(6) 逻辑功能：
这个电路是一个同步的能自启动的七进制的加法计数器。
一．选择题（每小题1.5分） 第一章：
1.正逻辑是指（ A ）
A.高电平用“1”表示，低电平用“0”表示
B.高电平用“0”表示，低电平用“1”表示
C.高电平、低电平均用“1”或“0”表示
2.8421BCD 码01100010表示十进制数为（ C ） A.15 B.98 C.62 D.42
3. 若1101是2421BCD 码的一组代码，则它对应的十进制数是( C )
A.9
B.8
C.7
D.6
4.十进制数8对应的余3码为（ B ） A.1000
B.1011
C.1110
D.1101
5.一个6位二进制数能表示最大的十进制数是（D ） A.16
B.64
C.30
D.32
6.将100份文件顺序编码，如果采用二进制，最少需要( C )位 A.5 B.6 C.7 D.8
7. 压缩BCD 码12H 表示( A) A.12 B.+12 C.18 D.+18
8. 带符号位二进制数10011010的反码是（ A ）。
A. 11100101
B. 10011010
C. 10011011
D. 11100110 9. 十进制数5对应的余3码是（ B ）。
A. 0101
B. 1000
C. 1010
D. 1100 10. 二进制代码1011对应的格雷码是（C ）。
A. 1011
B. 1010
C. 1110
D. 0001 第二章：
1. 下列各式中哪个是四变量A 、B 、C 、D 的最小项？（C ） A.A′＋B′＋C B.AB′C C.ABC′D
D.ACD
2. AB+A 'C+(D )＝AB+A 'C
A.A C '
B.B 'C
C.AC
D.BC
3. F=A （A '+B ）+B （B+C+D ）=( A )
A.B
B.A+B
C.1
D.C 4.AB C '+A D '在四变量卡诺图中有( C )个小格是“1”。 A. 13 B. 12 C. 6 D. 5 5. A ⊕1⊕0⊕1⊕1⊕0⊕1=( A )。
A. A
B.A '
C. 0
D. 1 6. F(A ，B ，C)的任意两个最小项之积=( A )
A. 0
B. 1
C. ()ABC '
D. ABC
7.已知函数F 1=(A ⊕B)C+AB,F 2=AB+AC+BC ；试问F 1与F 2的关系是（ D ） A.相等 B.反演 C.对偶 D.不相关 8. 下列逻辑等式中不成立的是( C ) A ．()A B '+=A B ''
B.()AB '=A B ''+
C.A '+AB=A+B
D.A+AB=A
9. 某函数卡诺图中有4个“1”几何相邻，合并成一项可消去( B )个变量。 A. 1 B. 2 C. 3 D. 4
10. 下列各式中哪个是四变量A 、B 、C 、D 的最大项？（B ） A. ''A B C ++
B. ''A B C D +++
C. 'A BC
D. ''AB C D
11. '()AB A B +=（ A ）
A. AB
B. 'AB
C. A B +
D. 'A B 12. F(A ，B ，C)的任意两个最大项之和=( A )
A. 0
B. 1
C. ()ABC '
D. A B C ++ 13. 下列函数中等于 A 的是( D )
A.A+1
B.A’+A
C.A’+AB
D. A（A+B）
14.在逻辑代数的加法运算中：1+1=( A )
A.10
B.2
C.1
D.0
15.指出下列说法那一个不是组合逻辑函数的表示方法是( C )
A.真值表
B.逻辑表达式
C.卡诺图
D.状态图和时序波形图
16.二输入异或门的逻辑函数表达式为( B )
A.Y(A,B)=AB
B.Y(A,B)=A⊕B
C.Y(A,B)=A+B
D.Y(A,B)=(AB)’
17. 下列函数中等于AB的是( D )
A.(A+B)A
B.(A+1)B
C.B+AB
D.A(AB)
18. 下列函数中等于1的是( D )
A.A⊕0
B. A⊕1
C. A⊕A D .A⊕A’
19. 三变量A、B、C的最小项中表示m5的是哪项（D ）
A.A′B′C
B.AB′C′
C.ABC′
D.AB′C
20. 三变量A、B、C的最小项中跟AB′C′不相邻的是哪项（D ）
A.A′B′C
B.A′B′C′
C.AB′C
D.ABC′
21. A=1,B=0时，以下运算结果为0的是（B ）
A.(AB)’
B.(A+B)’
C.A⊕B
D.A⊙B’
22. 以下公式不正确的是（C ）
A.AB=BA
B.(AB)’=A’+B’
C.A+AB’=A+B’
D.AB+A’C+BC=AB+A’C
23. 以下常用公式不正确的是（C ）
A.A(A+B)=A
B.A(AB)’=AB’
C.A’(AB)’=A’
D.A+AB=B
24. A⊕1＝（C ）。
A. A
B. 1
C. A'
D. 0
25. 含有A、B、C、D四个逻辑变量的函数Y=A+B+D中所含最小项的个数是（ C ）。
A. 3
B. 8
C. 14
D. 16
26. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ B ）位。
A. 3
B. 10
C. 1024
D. 600
27. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ B ）位。
A. 3
B. 4
C. 10
D. 75
第三章:
1.当TTL与非门的输入端悬空时相当于输入为( )
A.逻辑0
B.逻辑1
C.不确定
D.0.5V
2.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有( )结构，否则会产生数据冲突。
A.集电极开路
B.三态门
C.灌电流
D.拉电流
3.采用集电极开路的OC门主要解决了（）
A.TTL门不能相“与”的问题
B.TTL门的输出端不能“线与”的问题
C.TTL门的输出端不能相“或”的问题
4.以下能正确得到TTL噪声容限的等式是( )
A. U NH=U OHmin-U IHmax
B. U NH=U OHmax-U IHmin
C. U NH=U ILmin-U OLmin
D. U NH=U ILmax-U Olmax
5.将TTL与非门作非门使用，则多余输入端应做( )处理
A.全部接高电平
B.部分接高电平，部分接地
C.全部接地
D.部分接地，部分悬空
6.某集成电路芯片，查手册知其最大输出低电平U OL max=0.5V，最大输入低电平U IL max=0.8V，最小输出高电平U OH min=2.7V，最小输入高电平U IH min=2.0V，则其低电平噪声容限U NL=( )
A.0.4V
B.0.6V
C.0.3V
D.1.2V
7.数电中MOS管的导通条件是（）
A.源极为高电平
B. 栅极为高电平
C.漏极为高电平
8.数电中三极管的导通条件是（）
A.基极为高电平
B. 集电极为高电平
C.发射极为高电平
9. 以下器件不可做开关元件的是（）
A. 二极管
B.三极管
C.场效应管
D.可变电阻
10. 三极管的三个电极不包括（ ）
A.基极
B.集电极
C.漏极
D.发射极 11. 场效应管的三个电极不包括（ ） A. 栅极 B.源极 C.基极 D.漏极 12. 二极管的基本特性是（ ）
A.单向导电
B.有两个电极
C.可发光
D.可导电 13. 三极管CE 间导电性最好是工作于（ ） A.截止区 B.饱和区 C.放大区
14. 场效应管DS 间导电性最强是工作于（ ） A.截止区 B.可变电阻区 C.恒流区
15. 下列哪个特点不属于CMOS 传输门？（ ）
A. CMOS 传输门属于双向器件。
B. CMOS 的输入端和输出端可以互易使用。
C. CMOS 传输门很容易将输入的高、低电平0/V 1DD V 变换为输出的高、低电平0/V 2DD V 。 16. 晶体三极管是（ ），场效应管是（ ）。
A. 电压控制器件
B. 电流控制器件
C. 其它物理量控制器件 17. 如果将与非门当作反相器使用，各输入端应如何连接？ （ ） A. 与非门的一个输入端当作反相器的输入端，其它输入端都接高电平 B. 与非门的一个输入端当作反相器的输入端，其它输入端都接低电平 C. 与非门的一个输入端当作反相器的输出端，其它输入端都接高电平
D. 与非门的一个输入端当作反相器的输出端，其它输入端都接低电平 18. 下列哪种门电路不能实现数据的双向传输？ （ ） A. OD 门 B. CMOS 传输门 C. 三态门 19. 如果将异或门当作反相器使用，各输入端应如何连接？ （ ） A. 异或门的一个输入端当作反相器的输入端，另一个输入端都接高电平 B. 异或门的一个输入端当作反相器的输入端，另一个输入端都接低电平 C. 异或门的一个输入端当作反相器的输出端，另一个输入端都接高电平 D. 异或门的一个输入端当作反相器的输出端，另一个输入端都接低电平 第四章:
1.编码电路和译码电路中，（
）电路的输入是二进制代码
A.编码
B.译码
C.编码和译码 2.组合逻辑电路输出状态的改变（
）
A.仅与该时刻输入信号的状态有关
B.仅与时序电路的原状态有关
C.与A 、B 皆有关
3.16位输入的二进制编码器，其输出端有( )位 A. 256 B. 128 C. 4 D. 3
4.对于四位二进制译码器，其相应的输出端共有( )
A.4个
B. 16个
C. 8个
D. 10个
5.在下列逻辑电路中，不是组合逻辑电路的有(
)
A.译码器
B.编码器
C.全加器 D .寄存器
6.用四选一数据选择器实现函数Y =1010A A A A '+，应使（ ）
A.D 0=D 2=0，D 1=D 3=1
B.D 0=D 2=1，D 1=D 3=0
C.D 0=D 1=0，D 2=D 3=1
D.D 0=D 1=1，D 2=D 3=0
7.对于输出低电平有效的2—4线译码器来说要实现，Y=A B AB ''+的功能，应外加( ) A.或门 B.与门 C.或非门 D.与非门 8.两片8-3线优先编码器(74148)可扩展成( )线优先编码器。 A. 16-4 B. 10-5 C. 16-8 D. 10-8 9.两片3-8线译码器(74138)可扩展成( )线译码器。 A. 4-16 B. 5-10 C. 8-16 D.8-10
10.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出
70~Y Y ''=(
)
A.11101111
B.10111111
C.11111101
D.11110011 11.对于三位二进制译码器，其相应的输出端共有(
)
A.4个
B. 16个
C. 8个
D. 10个
12.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=110时，输出
70~Y Y ''=(
)
A.11011111
B.10111111
C.11111101
D.11110011
13.具有3条地址输入线的选择器含（ ）条数据输入线。 A.4
B.8
C.12
D.16
14.八选一数据选择器74LS151的地址线为011时，输出Y=（ ） A.0
B.1
C. 3D
D. 5D
15.显示译码器7448的输入为0101时，输出~a g Y Y =（ ）
A.1111110
B.1101101
C.1110000
D.1011011
16.1位半加器的输入和输出分别为（ ） A. ,,A B CI 和,S CO
B. ,A B 和S
C. ,A B 和,S CO
17.半加器的求和的逻辑关系是（ ）
A.与非
B.或非
C.与或非
D.异或
18.优先编码器74LS148输入为 —
，输出为
、
、
。当使能输入
，
,时，输出
应为（ ）
A.001
B.010
C.110
D.011
19.显示译码器7448灯测试输入脚LT ’=0执行的功能是（ ） A.全部点亮 B.全部熄灭 C.逐个点亮 D.熄灭掉该位的0
20.在下列逻辑电路中，不是组合逻辑电路的有（ ） A.译码器
B.数据选择器
C.计数器
D.数值比较器
21. 能起到多路开关作用的是（ ）
A.编码器
B.译码器
C.数据选择器
D.数值比较器
22. 能实现对一系列高低电平编成对应的二值代码的器件是（ ） A.编码器 B.译码器 C.加法器 D.数据选择器
23. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ ） A.编码器 B.译码器 C.数据选择器 D.数值比较器
24. 显示译码器7448灭零输入脚RBI ’=0执行的功能是（ ） A.全部点亮 B.全部熄灭 C.只熄灭0 D.逐个熄灭
25. 显示译码器7448灭灯输入/灭零输出脚BI ’/RBO ’做输出时低电平表示的含义是（ ）
A.全部己熄灭
B.译码器输入为0
C.译码器输入为0并且被熄灭
D.全部已点亮 26. 以下器件不可用来设计组合逻辑函数的是（ ） A.编码器 B.译码器 C.数据选择器 D.加法器
27. 用3-8译码器设计的组合逻辑函数变量最大数为（ ） A.2 B.3 C.4 D.5
28. 用8选1数据选择器可设计的组合逻辑函数变量最大数为（ ）
A.2
B.3
C.4
D.5
29. 用4片74148可扩展成的编码器是（ ）
A.8线-3线
B.16线-4线
C.24线-5线
D.32线-5线 30. 用4片74138可扩展成的译码器是（ ）
A.3线-8线
B.4线-16线
C.5线-24线
D.5线-32线
31. 编码电路和译码电路中，（
）电路的输出是二进制代码。
A. 编码
B. 译码
C. 编码和译码
32. （ ）是构成组合逻辑电路的基本单元。
A. 触发器
B. 门电路
C. 门电路和触发器
33. 下列说法错误的是（ ）。
A. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。
34. 对于3位二进制译码器，其相应的输出端共有（ ）个。
A. 3
B. 8
C. 6
D. 10
35. 一个8选1数据选择器的地址端有（ ）个。
A. 8
B. 1
C. 3
D. 2
36. 用7448可以直接驱动（ ）的半导体数码管。
A. 共阴极
B. 共阳极
37. 两个1位二进制数A 和B 相比较，可以用（ ）作为A > B 的输出信号Y （A>B ）。
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
38. 两个1位二进制数A 和B 相比较，可以用（ ）作为A < B 的输出信号Y （A
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
39. 两个1位二进制数A 和B 相比较，可以用（ ）作为A = B 的输出信号Y （A=B ）。
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
40. 一个4选1数据选择器的地址端有（ ）个。
A. 8
B. 1
C. 3
D. 2
41. 在8线－3线优先编码器74HC148中，扩展端EX Y '的低电平输出信号表示（ ）。
A. “电路工作，但无编码输入”
B. “电路工作，而且有编码输入”
第五章:
1.T 触发器，在T=1时，加上时钟脉冲，则触发器( ) A ．保持原态 B.置0 C.置1 D.翻转
2.为实现将JK 触发器转换为D 触发器，应使（ ） A.J=D,K=D ' B.K=D,J=D ' C.J=K=D D.J=K=D '
3.为实现将JK 触发器转换为T 触发器，应使（ ） A.J=T,K=T ' B .K=T,J=T ' C .J=K=T D .J=K=T '
4.当两个输入端均为1时，输出Q 不定的是（ ） A ．基本RS 触发器 B ．T 触发器 C ．主从JK 触发器 D ．D 触发器
5.欲使D 触发器按*Q Q '=工作，应使输入D=( ) A.0 B.1 C.Q
D.Q '
6.在CLK( )时主从R-S 触发器的主触发器接收输入信号。 A. 0→1 B. ＝1 C. 1→0 D. ＝0
7.R-S 型触发器的“R ”意指( ) A.重复 B.复位
C.优先
D.异步
8.在下列触发器中，有约束条件的是（ ）
A.主从JK 触发器
B.主从D 触发器
C.同步RS 触发器
D.边沿D 触发器
9.T 触发器，在T=0时，加上时钟脉冲，则触发器( ) A ．保持原态 B.置0 C.置1 D.翻转
10.JK 触发器的特性方程是（ ）
A. *''Q JQ K Q =+
B. *''Q JQ K Q =+
C. *''Q J Q KQ =+
D. *''Q J Q KQ =+ 11.以下触发器中抗干扰能力最好的触发器为（ ）
A.电平触发的触发器
B.脉冲触发的触发器
C.边沿触发的触发器 12. 为实现将JK 触发器转换为D 触发器，应使（ ） A.J=K=D B .K=D,J='D C .J=K='D
D .J=D ，K='D
13.由于R-S 触发器有（ ）个稳态，因此它可记录（ ）位二进制码。若存储一字节二进制信息，需要（ ）个触发器。 A. 0、1、1 B.2、1、1 C.2、2、2 D.2、2、1 14.下列触发器中只有计数功能的是（ ）
A.RS 触发器
B.JK 触发器
C.D 触发器
D.T ' 触发器 15.下列说法正确的是：（ ） A.编码器是时序逻辑电路 B.单稳态触发器有两个稳定状态 C.计数器是时序逻辑电路
D.寄存器是组合逻辑电路
16. 按逻辑功能来分，触发器可分为（ ）
A. TTL 、CMOS 两类
B. 电平触发、脉冲触发、边沿触发三类
C. SR 、JK 、D 、T 五类 17. 按制造工艺来分，触发器可分为（ ）
A. TTL 、CMOS 两类
B. 电平触发、脉冲触发、边沿触发三类
C. SR 、JK 、D 、T 五类 18. 按触发方式来分，触发器可分为（ ）
A. TTL 、CMOS 两类
B. 电平触发、脉冲触发、边沿触发三类
C. SR 、JK 、D 、T 五类 19. JK 触发器的特性方程是（ ）。
A.Q*＝KQ′＋J′Q
B.Q*＝J′Q′＋KQ
C.Q*＝JQ′＋K′Q 20. SR 触发器的特性方程是 （ ）
A.Q*=S+R ’Q
B.Q*=SR ’+Q
C.Q*=S ’R+SQ
D.Q*=S+RQ 21. D 触发器的特性方程是 （ ）
A.Q*=D
B.Q*=Q
C.Q*=D ’
D. Q*=Q ’ 22. 按逻辑功能划分的4种触发器，功能最强的是（ ） A. SR B. JK C.D D.T
23. 为实现将D 触发器转换成T '触发器，应使（ ）。 A. D=Q B. D=Q ' C. D=T
24. 为实现将D 触发器转换成T 触发器，应使（ ）。
A. D=Q
B. D=Q '
C. D=T
D. Q T Q T D '+'= 25.JK 触发器，在J=K=1时，加上时钟脉冲，则触发器( ) A. 保持原态 B. 置0 C. 置1 D. 翻转 26. 一个触发器可记录一位二进制代码，它有（ ）个稳态。 A. 0 B. 1 C. 2 D.4 27. 存储8位二进制信息需要（ ）个触发器。 A. 2 B. 3 C. 4 D. 8
28. JK 触发器，在J=0，K=1时，加上时钟脉冲，则触发器( ) A. 保持原态 B. 置0 C. 置1 D. 翻转
29. 对于T 触发器，若原态Q=0，欲使次态1Q *
=，应使输入端T=（ ）。 A. 0 B. 1 C. Q D. Q '
30. 对于T 触发器，若原态Q=1，欲使次态1Q *=，应使输入端T=（ ）。 A. 0 B. 1 C. Q D. Q '
第六章：
1.5位移位寄存器作扭环计数器时，会有无效状态( )个 A.10 B.22 C.5 D.27
2.N 个触发器可以构成最大计数长度（进制数）为( )的计数器 A.N B.2N C.N 2 D.2N
3.同步时序电路和异步时序电路比较，其差异在于后者( ) A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关
4.可以直接用( )计数器构成顺序脉冲发生器
A. 加法
B. 减法
C. 环形
D. 扭环 5.某计数器的输出波形如图1所示，该计数器是( )进制计数器
A.5
B.6
C.7
D.8 7.Mealy 型时序逻辑电路的输出是( )的函数 A.输入 B.系统状态 C 输入和系统状态
8.一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( ) A.1100
B.1000
C.1001
D.1010
9.一个4位的二进制加计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为( ) A.1100 B.1000 C.1011 D.1010 10.二进制加法计数器74LS161的进位输出信号C 在D C B A Q Q Q Q =（ ）时出现高电平 A.1010
B.1001
C.0111
D.1111
11.十进制加法计数器74LS160的进位输出信号C 在D C B A Q Q Q Q =（ ）时出现高电平 A.1010
B.1001
C.0111
D.1111
12.采用异步置零法将74LS160接为8进制计数器时，D
R '应在D C B A Q Q Q Q =（ ）时出现低电平有效信号 A.0110
B.0111
C.1000
D.1001
13.在用SSI 设计六进制加法计数器中，最少需要（ ）个触发器. A.2
B.3
C.1
D.6
14.将驱动方程代入触发器特性方程，直接得到的是
A.状态方程
B.时序图
C.状态转换图
D.状态转换表
15. 时序逻辑电路的输出取决于（ ）
A.此刻的输入
B.电路原来的状态
C.此刻的输入和电路原来的状态 16. 时序逻辑电路的描述方程不包括（ ）
A.输出方程
B.驱动方程
C.状态方程
D.特性方程
17. 移位寄存器不具有的功能是（ ）
A.存储代码
B.串并转换
C.算术运算
D.逻辑运算 18. 计数器不具有的功能是（ ）
A.计数
B.分频
C.译码
D.定时 19.计数器按触发方式来分，可分为（ ）
A.同步和异步
B.加、减、可逆
C.二进制、BCD 、循环码 20. 计数器按计数模式来分，可分为（ ）
A.同步和异步
B.加、减、可逆
C.二进制、BCD 、循环码 21. 计数器按编码方式来分，可分为（ ）
A.同步和异步
B.加、减、可逆
C.二进制、BCD 、循环码 22. 下列说法正确的是（ ）。
A. 编码器是时序逻辑电路。
B. 计数器是时序逻辑电路。
C. 单稳态触发器有两个稳定状态。
D. 寄存器是组合逻辑电路。 23. 以下集成电路属于计数器的是（ ）。
A. 74LS138
B. 74LS148
C. 74LS160
D. 74LS151 24. Moore 型时序逻辑电路的输出是( )的函数。
A.输入
B.系统状态
C 输入和系统状态
25. 某计数器的输出波形如下图所示，该计数器是（ ）进制计数器。
A. 4
B. 5
C. 6
D. 7
26. 4位移位寄存器作环形计数器时，会有（ ）个无效状态。 A. 8 B. 10 C. 12 D. 16 27. 一位8421BCD 码计数器至少需要（ ）个触发器。 A. 3 B. 4 C. 5 D. 10
28. 用同步二进制计数器从0做加法，计到十进制数178，则最少需要（ ）个触发器。 A. 10 B. 6 C. 7 D. 8
29. 4位移位寄存器，串行输入时经（ ）个脉冲后，4位数码全部移入寄存器中。 A. 2 B. 4 C. 10 D. 16
第七章:
1.随机存取存储器具有(
)功能
A.读/写
B.无读/写
C.只读
D.只写
2.只读存储器ROM 中的内容，当电源断掉后又接通，存储器中的内容(
)
A.全部改变
B.全部为0
C.不可预料 D .保持不变
3.寻址容量为16K ×8的RAM 需要(
)根地址线
A.14
B.16
C.18
D.20
4.采用18K ?位的存储芯片构成48K ?位的存储器，高位地址线和低位地址线分别为（ ） A.10,12
B.3,10
C.2,10
D.1,4
5.若存储器的容量为4K ?8位，则地址代码应取（ ）位 A.8 B.10 C.2
D.12
6. 只读存储器ROM 是指（ ）
A.不可改写
B.可改写1次
C.通常情况下不可改写
D.可任意可写 7. RAM 是指（ ）
A.只读存储器
B.只写存储器
C.随机存储器
D.随机函数发生器 8. 动态存储器的优点是（ ）
A.速度快
B.集成度高
C.价格偏移
D.制造简单
9. 要构成容量为4K ×8的RAM ，需要（ ）片容量为256×8的RAM 。
A. 4
B. 8
C. 16
D. 32 10. 寻址容量为256K ×4的RAM 需要（ ）根地址线。 A. 4 B. 8 C. 16 D. 18 11. 一个容量为512×1的静态RAM 具有（ ）。
A. 地址线9根，数据线1根
B. 地址线1根，数据线9根
C. 地址线512根，数据线9根
D. 地址线9根，数据线512根
第八章:
1.以下PLD 中，与、或阵列均可编程的是( )器件。 A. PROM B. PAL C. PLA D. GAL
2.GAL 与PAL 的区别在于( )
A.输入采用缓冲器
B.输出逻辑宏单元(OLMC)
C.输出固定或阵列
D.输入采用可编程与阵列 3. PAL 是一种(
)的可编程逻辑器件
A ．与阵列可编程、或阵列固定
B ．与阵列固定、或阵列可编程
C ．与、或阵列固定
D ．与、或阵列都可编程
4.FPLA 是一种(
)的可编程逻辑器件
A ．与阵列可编程、或阵列固定
B ．与阵列固定、或阵列可编程
C ．与、或阵列固定
D ．与、或阵列都可编程
5.PROM 的与阵列( 1 )编程，或阵列( 2 )编程。 A.1_可编程，2_不可编程 B.1_可编程，2_可编程 C.1_不可编程，2_可编程
D.1和2均不可编程
6. PLD 全称是（ ）
A.集成电路
B.可编程逻辑器件
C.在系统可编程
D.在应用可编程 7. FGPA 全称是（ ）
A.可编程逻辑器件
B.现场可编程门阵列
C.复杂的可编程逻辑器件
D.集成电路
8. CPLD 的全称是（ ）
A.集成电路
B.复杂的可编程逻辑器件
C.现场可编程门阵列
D.可编程逻辑器件
9. PROM 、PAL 两种可编程器件中，（ ）是可编程的。
A. PROM 的与门阵列和或门阵列
B. PAL 的与门阵列
C. PAL 的与门阵列和或门阵列
D. PROM 的与门阵列
10. 下列哪种不属于高密度PLD ？（ ）
A. EPLD
B. CPLD
C. GAL
D. FPGA
第十章:
1.多谐振荡器可产生( )
A.正弦波 B .矩形脉冲 C.三角波 D.锯齿波 2.555定时器构成施密特触发器时，其回差电压为( )
A ．CC V B.1
2CC V C.23CC V D.
13
CC V 3.多谐振荡器的振荡周期为T=tw 1+tw 2，其中tw 1为正脉冲宽度，tw 2为负脉冲宽度，则占空比应为( ) A.tw 1/T B.tw 1/tw 2 C.tw 2/tw 1 D.tw 2/T 4. 555定时器构成多谐振荡器时，若121R R K ==Ω，1C F μ=，则电路的振荡周期为（ ） A. ln 2s μ
B. 2ln 2s μ
C. 3ln 2s μ
D. 4ln 2s μ
5. 电路如图所示，这是由555定时器构成的（ ）
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.双稳态触发器
6. 以下关于单稳态触发器特点描述错误的是（ ）
A.有稳态和暂稳态两个不同工作状态
B.在外界信号作用下能从稳态进入暂稳态，一段时间后返回稳态
C.触发信号决定了暂稳态的停留时间
7. 施密特触发器的应用中不包括（ ）
A.波形变换
B.脉冲整型
C.脉冲鉴幅
D.脉冲发生 8. 石英晶体多谐振荡器的突出优点是（ ）。
A. 速度高
B. 电路简单
C. 振荡频率稳定
D. 输出波形边沿陡峭 9. TTL 单定时器型号的最后几位数字为（ ）。
A. 555
B. 556
C. 7555
D. 7556 10. CMOS 双定时器型号的最后几位数字为（ ）。
A. 555
B. 556
C. 7555
D. 7556
第十一章:
1.A/D 转换器中，转换速度最高的为( )转换。 A. 并联比较型 B. 逐次渐近型 C. 双积分型 D. 计数型
2.在A/D 、D/A 转换器中，衡量转换器的转换精度常用的参数是( ) A.分辨率 B.分辨率和转换误差 C.转换误差 D.参考电压
3.输入至少( )位数字量的D/A 转换器分辨率可达千分之一。 A. 9 B. 10 C. 11 D. 12
4.输入至少( )位数字量的D/A 转换器分辨率可达百分之一。 A. 6 B. 7 C.8 D. 9
5. DAC 是指( )
A.模数转换
B.数模转
C.串并转换
D.并串转换
6. ADC 是指（ ）
A.模数转换
B.数模转换
C.串并转换
D.并串转换 7. AD 转换器的性能指标中不包括（ ）
A.转换精度
B.生产厂商
C.转换时间
D.转换误差
8. 4位倒T 型电阻网络DAC 的电阻网络的电阻取值有（ ）种。 A. 1 B. 2 C. 4 D. 8
9. 将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为（ ）。 A. 采样 B. 量化 C. 保持 D. 编码 10. 一个无符号8位数字量输入的DAC ，其分辨率为（ ）。 A. 1 B. 3 C. 4 D. 8
二．填空题(每题3分) 第一章:
1. (48.5)10=(_______)2, (3D.08)16=(_________)10=(_____)8
2. (36.5)10=(_______)2, (2E.10)16=(_________)10=(_____)8
3. (22.5)10=(_______)2, (1F.25)16=(_________)10=(_____)8
4. (11.5)10=(_______)2, (4B.25)16=(_________)10=(_____)8
5. X=（-13）10，其一字节长的[X]反= ；[X]补= 。
6. 完成进制转换123.5D= B, 101.1H= B= D 。
7. 完成码制转换 010010(原)= （反） （补）；
8. 完成码制转换 110010(原)= （反） （补）；
9. (5.375)10＝( )2
(3D.4)16＝( )10＝( )8 10. (54.375)10＝( )2
(8F.4)16＝( )10＝( )8 11. (37.375)10＝( )2
(2C.4)16＝( )10＝( )8
第二章:
1.函数Y=AB+AC 的最小项表达式为________
2.对逻辑函数Y=A B '+A 'B+B 'C+B C '利用代入规则，令A=BC 代入，得Y=_______
3.函数Y=A B '+AC 的最小项表达式为__________
4.函数'''Y AB C BD C D =++ 的与非-与非形式为__________
5. 4变量的全部最小项个数为 。
6. 使（A+B+C ）’等于1的变量组合有 种，使(A ⊕B)⊕C 等于1的变量组合有 种。
7. 使（ABC ）’等于1的变量组合有 种，使(A ⊙B)⊙C 等于1的变量组合有 种。
8. 使（AB+C ）’等于1的变量组合有 种，使(A ⊙B)⊕C 等于1的变量组合有 种。
9. 逻辑代数的基本运算有 、 和 三种。
10.逻辑代数的三种基本定理是、和。
11.函数Y＝AB＋BC的最小项表达式为。
第四章：
1. 4线－１０线译码器有个输入端，个输出端，个不用的状态。
2.组合电路与时序电路的主要区别：
第六章:
1.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。
2.两片中规模集成电路10进制计数器串联后，最大计数容量为
3.描述时序电路的逻辑表达式为___________,___________和驱动方程。
4.时序电路可分为Mealy型和__________型
5.把一个五进制计数器与一个四进制计数器串联可得到_______进制计数器
6.两片中规模集成电路二进制计数器串联后，最大计数容量为
U D=1时，计数器作计数
7.同步十六进制加/减计数器74LS191的加/减控制线'/
D，右移输出为
8.双向移位寄存器74LS194A的右移输入为
IR
9.利用触发器设计同步30进制加法计数器，需要个触发器，其中无效状态有种。
10. 利用触发器设计同步40进制加法计数器，需要个触发器，其中无效状态有种。
11. 利用触发器设计同步70进制加法计数器，需要个触发器，其中无效状态有种。
12. 对于N位同步二进制计数器，Q1输出端的分频系数是，其计数容量是。
13.对于N位同步二进制计数器，Q3端的分频系数是，进位输出端的分频系数是。
14.用2个4位二进制计数器级联，最大可实现进制计数器，如用2个10进制计数器，最大计数容量是。
15.数字电路按照是否有记忆功能通常可分为两类：和。
16. 欲设计七进制计数器，如果设计合理，采用同步二进制计数器，最少应使用个触发器。
17. 五个D触发器构成环形计数器，其计数长度为。
18. 鉴于时序电路在工作时是在电路的有限个状态间按一定的规律转换的，所以又将时序电路称为。
19. 环形计数器的突出优点是，主要缺点是。
20. 欲设计一个37进制的计数器至少需要用片74LS160。
第七章:
1.ROM的位扩展只要把各个芯片的地址线和_______, 等控制线都分别并联起来即可
2.ROM的字扩展是用(高位或低位)地址线通过译码产生片选信号, (高位或低位)地址线用作片内地址线
3.要构成容量为4K×8的RAM，需要_______片容量为256×4的RAM
4.一个具有8个地址线，8个数据线的存储器的容量为_______
5.只读存储器ROM的特点是。若存储器的容量为512K×8位，则地址代码应取位。
6.半导体存储器从功能上可分为和。
7. 静态存储器的优点是：，动态存储器的优点是：。
8. 用1K×4位的ROM设计16K×16位的存储器，需要进行扩展，共需要片。
9. 某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，则它的最大存储量是。
10. 一个容量为1024×8位的静态RAM有根地址线，根数据线。
第十章：
1. 施密特触发器的特点是。
2. 单稳态触发器的特点是。
3. 描述脉冲信号的参数有。
第十一章:
1.A/D转换过程是通过________、保持、________、________四个步骤完成的
2.逐次渐进型A/D与双积分型A/D转换比较，____________的转换速度快
3.对于一个频率有限的模拟信号，设其最高频率分量的频率为f max，在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：f s≥__________
4.逐次渐进型A/D与并联比较型A/D转换比较，____________的转换速度慢
5. 和是衡量A/D转换器和D/A转换器性能优劣的主要标志。
6. 权电阻网络D/A转换器的优点，缺点是。
7. 在D/A转换器和A/D转换器中通常用和来描述转换精度。
三.化简题(每小题4分)
第二章:
1.F(A,B,C)＝∑m)6,5,4,3,2,1,0(
2.F(A,B,C,D)＝∑m)14,11,8,7,3,2(＋∑d)15,10,5,0(
∑
3. F(A,B,C)＝(0,1,4,7)
m
4.F(A,B,C,D)＝
(3,4,9,10,13,15)m
∑
＋(0,5,11,14)d ∑
5.F ＝ABC + ABD + C ′D ′ + AB′ C + A ′C D′+AC ′D
6.F ＝ABC ′+ AB C + CD + A ′B′ C + A ′BC D′+BC ′D
7.F(A,B,C)＝
(1,2,3,5,6)m
∑
8.F(A,B,C,D)＝
(1,4,5,8,11,15)m
∑＋(0,3,12,13,14)d ∑
9.F=A B C A BD A BC BD BC AD ''''''+++++ 10. F(A,B,C)＝
(0,1,2,4)m
∑
11. F(A,B,C,D)＝
(1,3,5,8,12,14)m
∑＋(7,10,15)d ∑
12. '''F AB C BC A BC D =++ 13. 用基本公式和定理证明下列等式
BC A D C A BC B A C A +=+++
14. 用卡诺图化简函数F1（ABCD ）=∑m （0，1，3，8，9，11），写出最简与或表达式。 15. 用卡诺图化简函数写出最简与或表达式，并化简成最简的与非-与非式。
16. Y=AB ’CD+ABD+AC ’D
17. Y=AB ’(A ’CD+(AD+B ’C ’)’)(A ’+B) 18. Y=A+(B+C ’)’(A+B ’+C)(A+B+C)
19. 用卡诺图化简 Y=ABC+ABD+C ’D ’+AB ’C+A ’CD ’+AC ’D
20. 用卡诺图化简 Y=AB ’+A ’C+BC+C ’D
21. 用卡诺图化简 Y=A ’B ’+BC ’+A ’+B ’+ABC
数字电路练习题
一、填空题
1、一个译码器若有60个译码输出端，则译码器地址输入端至少有_ ___个。
2、(1110 0101)2=( )16
3、基本逻辑运算有______________三种。
4、数制转换：(31)10=( )2.
5、 TTL 门电路的工作电源电压均为（ ），TTL 门电路输入端悬空相当于接（ ）电平。
6、n 个变量的函数的全体最小项之或恒为（ ），任何两个最小项之与恒为（ ）。
8、时序逻辑电路当前输出不仅与当时的（ ）有关，而且还与过去时刻的（ ）有关。 9、时序逻辑电路按状态变化的特点,可分为 _________时序电路和 _________时序电路。 1、（100110000111）8421BCD=（ ）16 。 2、（FA ）16 =（ ）2。
3、逻辑变量只有_____和______ 两种取值;在正逻辑规定中分别用______和______电平表示.。
4、TTL 与非门的输入端悬空相当于加 电平。
5、在函数F=AB+CD 的真值表中，F=1的状态共有 个。
6、一个四位二进制递减计数器的初态为1100，经过三个计数脉冲后，该计数器的状态为 。
7、 “与非”门的逻辑功能是有0则输出为_______，全部为1则输出为_______。 10、当逻辑函数有n 个变量时，共有 个变量取值组合
11、完成数制转换（51．625）10 = （ ）2=（ ）16。 12、最基本的逻辑关系有___ _ 逻辑___ _ 逻辑和____ _逻辑三种。
13、任意时刻的输出信号仅仅取决于当时 信号的电路叫做组合逻辑电路。 14、一个译码器若有60个译码输出端，则译码器地址输入端至少有_ ___个。
15、逻辑函数的表示方法有 、 、 和 等。 18、触发器按逻辑功能可分为 、 、 、 、和 等五种。
二、判断题
1、循环码具有任何相邻码只有一位码元不同的特性。（ ）
2、 逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）
3、 一般TTL 门电路的输入电压为+12V 。（ ）
4、 对边沿JK 触发器，在CP 为高电平期间，当J=K=1时，状态会翻转一次（ ）
5、 D 触发器可以转化为基本RS 触发器（ ）
6、 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）
7、 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ） 8、 同步时序电路具有统一的时钟CP 控制。（ ） 9、 时序电路的输出只于输入信号有关（ ） 10、触发器也是时序电路（ ）
1、循环码具有任何相邻码只有一位码元不同的特性。（ ）
2、 逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）
3、 一般TTL 门电路的输入电压为+12V 。（ ）
4、对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次（）
5、D触发器可以转化为基本RS触发器（）
6、逻辑函数的卡诺图中，几何相邻必然逻辑相邻。（）
7、Moore型时序逻辑电路的输出不仅取决于电路的现态，还取决于当前电路的8、（）
9、触发器属于时序电路。（）
10、计数器自启动就是指其能从无效的状态跳转回有效状态。（）
11、设计一个3进制计数器可用2个触发器实现（）
12、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）
14、同步时序电路具有统一的时钟CP控制。（）
15、时序电路的输出只于输入信号有关（）
二、单项选择题
1、具有"置0""置1"保持"和"计数翻转"功能的触发器叫______
A. JK触发器
B. D触发器
C. T触发器
D. RS触发器
2、四变量逻辑函数Y(ABCD)的最小项m8为。
A. ABC D
B. A BC D
C. A B CD
D. ABCD
4、符合右图真值表的门电路是_________
A、与门
B、或门
C、非门
5、触发器与组合电路比较（）
A、两者都有记忆能力
B、组合逻辑电路有记忆能力
C、触发器有记忆能力
6、已知A
+
=，下列结果正确的是（）
Y+
+
B
A
A
B
B
A．Y=A B．Y=B C．A
=D．Y=1
B
Y+
7、TTL集成门电路的输入端悬空，逻辑上相当于（）。
A、接地
B、高电平
C、低电平
D、不定态
8、属于时序逻辑电路的是（）。
A、门电路
B、编码器
C、计数器
D、译码器
9、函数F=A B?+A?B转换成或非－或非式为（）
A、B
+B、B
+
A+
A
B
+
+
B
A+
A
C、B
A+D、B
B
A
+
+
A
A+
B
10、最小项ABCD的逻辑相邻最小项是（）。
A、ABCD
B、ABCD
C、ABCD
D、ABCD
11、一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有( )。
A．1个 B. 2个C．4个D．8个
12、下列描述不正确的是（）
A．D触发器具有两个有效状态，当Q=0时触发器处于0态
B．移位寄存器除具有数据寄存功能外还可构成计数器
C．主从JK触发器的主触发器具有一次翻转性
D．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触
13、具有"置0""置1"保持"和"计数翻转"功能的触发器叫______
A. JK触发器
B. D触发器
C. T触发器
D. RS触发器
14、对于电平控制RS型F-F，若要求其输出“1”状态不变，则输入RS应为（）。
A、RS=X 0
B、RS= X1
C、RS=1X
D、RS=0X
15、多谐振荡器与单稳态触发器的区别之一是( )
A.前者有2个稳态，后者只有1个稳态
B.前者没有稳态，后者有2个稳态
C.前者没有稳态，后者只有1个稳态
D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持
1、若输入变量A 、B 为1时，输出F=0，则输入与输出不可能的关系是（ ）。 A 、异或 B 、与非 C 、同或 D 、或非
2、以下式子中不正确的是（ ） A ．1?A ＝A B ．A ＋A=A C ．B A B A +=+ D ．1＋A ＝1
3、已知B A B B A Y ++=下列结果中正确的是（ ） A ．Y ＝A B ．Y ＝B C ．Y ＝A ＋B D ．B A Y +=
5、只具有"置0"和"置1"功能的触发器叫______
A. JK 触发器
B. D 触发器
C. T 触发器
D. RS 触发器
6、用n 个时钟触发器构成计数器，可得到最大计数长度是（ ）。 A 、n B 、2n C 、2n D 、2n -1
7、要使JK 型触发器的输出Q 在连续CP 作用下为0，输入信号JK 应为（ ）。 A 、00 B 、01 C 、10 D 、11 8、以下错误的是（ ）
A ．数字比较器可以比较数字大小
B ．实现两个一位二进制数相加的电路叫全加器
C ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器
D ．编码器可分为普通编码和优先编码器 9、多谐振荡器有（ ） A 、两个稳定状态 B 、一个稳定状态，一个暂稳态 C 、两个暂稳态 D 、记忆二进制数的功能
三、逻辑函数化简题（每小题6分，共12分）
2、把逻辑函数F=ABC+AC D +A C +CD 化简为最简与或式。
3、把逻辑函数D AC C A CD C B F +++= 化简为最简与或式。
1、用卡诺图法化简函数F(A ，B ，C ，D)=BC+D+D B C (+)(AD+B),求出最简“与或”表达式
2、()D C A C B A B A D C Y ?++⊕=，给定约束条件为AB ＋CD ＝0
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
74LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ×××× 1 0 1 ↑ ×d 0 d 1 d 2 d 3 加法计数 减法计数 命 题 人 ： 审 题 人 ： 命 题 时 间 ： 系名 专业 年级、班 学号 姓名 数字电子技术 课程试题（ 卷） 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 （请将答案写在答题纸上，答在试卷上不给分） 一． 选择题（16分） 1．已知A B A B B A Y +++=，下列结果正确的是（ ） a ． Y =A b ．Y=B c ．A B Y += d ．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（ ） a ． A=（1010．1）2 b ．A=（0A ．8）16 c ． A=（12．4）8 d ．A=（20．21）5 3．下列说法不正确的是（ ） a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线与运算 d ．集电极开路的门称为OC 门 4．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ． 半加器可实现两个一位二进制数相加 c ．编码器可分为普通全加器和优先编码器 d ．上面描述至少有一个不正确 5．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 b ．时序电路必然存在状态循环 c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．主从JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ ） a ．“101” b ．“100” c ．“011” d ．“000” 7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ ） a ．“1100” b ．“1011” c ．“1101” d ．“0000” 8．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b ．DAC 的含义是数-模转换、ADC 的含义是模数转换 c ．积分型单稳触发器电路只有一个状态 d ．上面描述至少有一个不正确 二．判断题（9分） 1．TTL 输出端为低电平时带拉电流的能力为5mA （ ） 2．TTL 、CMOS 门中未使用的输入端均可悬空（ ） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） 5．设计一个3进制计数器可用2个触发器实现（ ） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n 的计数器。所以又称为移存型计数器（ ） 7． 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ） 8． 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ） 9． DRAM 需要定期刷新，因此，在微型计算机中不如SRAM 应用广泛（ ） 三．计算题（8分） 1、在如图所示电路中，U cc =5V ，U BB =9V ，R 1=5.1kΩ， R 2=15kΩ，R c =1kΩ，β=40，请计算U I 分别为5V ，0.3V 时输出U O 的大小？。 密 线 封 A B
数字电子技术基础第二次实验报告 一、题目代码以及波形分析 1. 设计一款可综合的2选1多路选择器 ①编写模块源码 module multiplexer(x1,x2,s,f); input x1,x2,s; output f; assign f=(~s&x1)|(s&x2); endmodule ②测试模块 `timescale 1ns/1ps module tb_multiplexer; reg x1_test; reg x2_test; reg s_test; wire f_test; initial s_test=0;
always #80 s_test=~s_test; initial begin x1_test=0; x2_test=0; #20 x1_test=1; x2_test=0; #20 x1_test=0; x2_test=1; #20 x1_test=1; x2_test=1; #20 x1_test=0; x2_test=0;
#20 x1_test=1; x2_test=0; #20 x1_test=0; x2_test=1; #20 x1_test=1; x2_test=1; end multiplexer UUT_multiplexer(.x1(x1_test),.x2(x2_test),.s(s_test),.f(f_test)); endmodule ③仿真后的波形截图
④对波形的分析 本例目的是令s为控制信号，实现二选一多路选择器。分析波形图可以知道，s为0时，f 输出x1信号；s为1时，f输出x2信号。所以实现了目标功能。 2. 设计一款可综合的2-4译码器 ①编写模块源码 module dec2to4(W,En,Y); input [1:0]W; input En; output reg [0:3]Y; always@(W,En) case({En,W}) 3'b100:Y=4'b1000; 3'b101:Y=4'b0100; 3'b110:Y=4'b0010;
Q 1 CP Q 1 Q 0 &&D 1D 0第一组： 计算题 一、（本题20分） 试写出图示逻辑电路的逻辑表达式，并化为最简与或式。 解：C B A B A F ++=C B A B A F ++= 二、（本题25分） 时序逻辑电路如图所示，已知初始状态Q 1Q 0＝00。 （1）试写出各触发器的驱动方程； （2）列出状态转换顺序表； （3）说明电路的功能； 解：（1）100Q Q D =，101Q Q D =； （2）00→10→01 （3）三进制移位计数器 三、（本题30分）
由集成定时器555组成的电路如图所示，已知：R 1＝R 2＝10 k Ω，C ＝5μF 。 （1）说明电路的功能； （2）计算电路的周期和频率。 解：（1）多谐振荡器电路 （2）T 1＝7s ， T 2＝3.5s 四、（本题25分） 用二进制计算器74LS161和8选1数据选择器连接的电路如图所示， （1）试列出74LS161的状态表； （2）指出是几进制计数器； （3）写出输出Z 的序列。 "1" 解： （1）状态表如图所示 （2）十进制计数器 （3）输出Z 的序列是0010001100 C R R CC u o
第二组： 计算题 一、（本题20分） 逻辑电路如图所示，试答： 1、写出逻辑式并转换为最简与或表达式，2、画出用“与”门及“或”门实现的逻辑图。 B 二、（本题25分） 试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票决定权的前提下遵照少数服从多数原则，即满足：1、A=1时，F一定等于1，2、A、B、C中有两2个以上等于1，则输出F=1。 试：（1）写出表决电路的真值表； （2）写出表决电路的逻辑表达式并化简； （3）画出用与非门设计的逻辑电路图。 解： （1）真值表
《数字电子技术基础实验》 实验报告 学院： 学号： 姓名： 专业： 实验时间： 实验地点： 2016年12月
Figure 5.51n位移位寄存器 一、实验目的及要求 编写testbench 验证Figure 5.51源代码功能，实现n位移位寄存器。 了解并熟悉移位寄存器的工作原理功能； 熟悉n位移位寄存器的逻辑功能。 所需功能：实现所需功能需要R，Clock，L，w，Q，5个变量，其中参数n 设为缺省值16，以定义触发器的个数。 当时钟信号Clock从0变为1时刻，正边沿触发器做出响应： 当L=0时，对输出结果Q进行向右移位，将w的值赋给Q的 最高位，实现移位； 当L=1时，将输入R的值寄存在Q中； 所需EDA工具及要求： Modelsim： 1、在Modelsim中建立工程，编写Figure 5.51模块的源码； 2、编写Figure 5.51的测试模块源码，对Figure 5.51进行仿真、测 试，观察仿真波形图并进行分析等； Synplify Pro： 1、使用Synplify Pro对Figure 5.51进行综合，得到RTL View、 Technology View、综合报表等，进行观察、分析等； 二、实验内容与步骤 1、在Modelsim中建立工程，编写Figure 5.51模块的源码； 本题实现的是一个n位移位寄存器，触发器对时钟信号Clock敏感，为正边沿敏感型。L实现对Q的控制，若L=1，则将R寄存到Q中；若L=0，则对Q向右移位。 如下图是一个4位移位寄存器 图表说明了该四位移位寄存器的移位过程
module shiftn (R, L, w, Clock, Q); parameter n = 16; input [n-1:0] R; input L, w, Clock; output reg [n-1:0] Q; integer k; always @(posedge Clock) if (L) Q <= R; else begin for (k = 0; k < n-1; k = k+1) Q[k] <= Q[k+1]; Q[n-1] <= w; end endmodule 这是可用于表示任意位宽的移位寄存器的代码，其中参数n设为缺省值16，以定义触发器的个数。R和Q的位宽用n定义，描述移位操作的else 分支语句用for循环语句实现，可适用于由任意多个触发器组成的移位操作。 2、编写Figure 5.51的测试模块源码，对Figure 5.51进行仿真、测试，观察仿真波形图并进行分析等； `timescale 1ns/1ns module shiftn_tb;
； 数字电子技术基础试题 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。【 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 （ C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 " 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3 . A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 \ A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。
实验一组合逻辑电路设计与分析 1.实验目的 （1）学会组合逻辑电路的特点； （2）利用逻辑转换仪对组合逻辑电路进行分析与设计。 2.实验原理 组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过程，一般按图1-1所示步骤进行分析。 图1-1 组合逻辑电路的分析步骤 根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2所示步骤进 行设计。 图1-2 组合逻辑电路的设计步骤 3.实验电路及步骤 （1）利用逻辑转换仪对已知逻辑电路进行分析。 a.按图1-3所示连接电路。 b.在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出 简化表达式后，得到如图1-4所示结果。观察真值表，我们发现：当四个输入变量A,B,C,D中1的个数为奇数时，输出为0，而当四个输入变量A,B,C,D 中1的个数为偶数时，输出为1。因此这是一个四位输入信号的奇偶校验电路。
（2）根据要求利用逻辑转换仪进行逻辑电路的设计。 a.问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火 灾探测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。 b.在逻辑转换仪面板上根据下列分析出真值表如图1-5所示：由于探测器发出 的火灾探测信号也只有两种可能，一种是高电平（1），表示有火灾报警；一种是低电平（0），表示正常无火灾报警。因此，令A、B、C分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令F 为报警控制电路的输出。 图1-4 经分析得到的真值表和表达式
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．1是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 三．化简逻辑函数（14） 1．用公式法化简- -+++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画 出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Q n +=- +1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作 波形，并求出振荡频率。（15）
数字电子技术基础1 一．1．（1５分） 试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”。 二．（15分） 已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。 八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。 三．（8分） 试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。要求用三个3输入端与门和一个或门实现。 四．（12分） 试按步骤用74LS138和门电路产生如下多输出逻辑函数。 74LS138逻辑表达式和逻辑符号如下所示。 五．（15分） 已知同步计数器的时序波形如下图所示。试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。 六．（18分） 按步骤完成下列两题 1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。 2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。 图5-1
图5-2 七． 八．（10分） 电路下如图所示，按要求完成下列问题。 1．指出虚线框T1中所示电路名称. 2．对应画出V C 、V 01、A 、B 、C 的波形。并计算出V 01波形的周期T=？。 数字电子技术基础2 一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。 （1）求电路的静态工作点; （2） 画出微变等效电路图, 求Au 、r i 和r o ； （3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、b U 、b U 、c U 及L I 。 三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。设各触发器初始状态为“0”态。 四．（8分）判断下面电路中的极间交流反馈的极性（要求在图上标出瞬时极性符号）。如为负反馈，则进一步指明反馈的组态。 （a ） （b ）
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式
第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
《数字电子技术》习题 一. 单项选择题： 1．十进制数128的8421BCD码是（）。 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与或表达式 3. 已知函数的反演式为 ，其原函数为（）。 A． B． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的：（A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器 C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8
8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为 I OL(max)=10mA，输出高电平时最大输出电流为 I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： __________________________________________________________ _____; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5. 组合逻辑电路是指电路的输出仅由当前的_____________决定。 6. 5个地址输入端译码器，其译码输出信号最多应有 _____________个。 7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 _____________。 8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。 9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8. 基本RS触发器的约束条件是_____________。 三．电路分析题（36分）
数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院 专业 （班级） 姓名 学号 …… … … … … 线 …
6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。 图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 A B C F
数字电子技术基础答案 第1章 自测题 1.1填空题 1. 100011.11 00110101.01110101 11110.01 1E.4 2. 4 3. n 2 4. 逻辑代数 卡诺图 5.)(D C B A F += )(D C B A F +=' 6.))((C B D C B A F +++= 7. 代数法 卡诺图 8. 1 1.2判断题 1. √ 2.√ 3. × 1.3选择题 1.B 2.C 3.C 1.4 A F =1⊙B AB F =2 B A F +=3 1.5 1.6 C L = 1.7 AB C B A BC Y ++= 习题 1.1 当000012=A A A ,7A 到3A 有1个不为0时，就可以被十进制8整除 1.2 (a)AC BC AB L ++=（b ）B A AB L += (c)C B A S ⊕⊕= AC BC AB C ++=0 1.3略 1.4 (1) ）（B A D C F ++=)(1 ))((1B A D C F ++=' (2) ）（B A B A F ++=)(2 ))((2B A B A F ++=' (3) E D C B A F =3 DE C AB F =' 3
(4) )()(4D A B A C E A F +++=）（ ))()((4D A C AB E A F +++=' 1.5 C B A F ⊕⊕= 1.6 (1) B A C B C A L ++= (2) D B C B D C A L +++= (3) AD L = (4) E ABCD L = (5) 0=L 1.7 C B A BC A C AB ABC C B A L +++=),,( 1.8(1) ABD D A C F ++=1 (2) BC AB AC F ++=2 (3) C A B A B A F ++=3 (有多个答案) (4) C B A D C AB C A CD F +++=4 (5) C B A ABD C B A D B A F +++=5 (6) 16=F 1.9 (1) AD D C B B A F ++=1 (2) B A AC F +=2 (3) D A D B C B F ++=3 (4) B C F +=4 1.10 (1) C A B F +=1 (2) B C F +=2 (3) D A B C F ++=3 (4) C B A D B D C F ++=4 1.11 C A B A D F ++= 1.12 (1) D B A D C A D C B F ++=1（多种答案） (2) C B BCD D C D B F +++=2 (3) C B C A D C F ++=3 (4) A B F +=4 (5) BD D B F +=5 (6) C B D A D C A F ++=6（多种答案） (7) C A D B F +=7（多种答案） (8) BC D B F +=8（多种答案） (9) B D C F +=9 1.13 略 第2章 自测题 2.1 判断题 1. √ 2. √ 3. × 4. √ 5. √ 6. √ 7. × 8. √ 9. × 10√ 2.2 选择题 1．A B 2．C D 3．A 4．B 5．B 6．A B D 7．C 8．A C D 9．A C D 10.B 习题 2.1解：ABC Y =1
一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = (1)。 3 . 三态门输出的三种状态分别为：高电平、低电平和高阻态。 4 . 主从型JK 触发器的特性方程 = 。 5 . 用4个触发器可以存储4位二进制数。 6 . 存储容量为4K×8位的RAM 存储器，其地址线为12条、数据线为 8条。 1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ； 十进制数 98 的 8421BCD 码 为（ 10011000 ） 8421BCD 。 2 . TTL 与非门的多余输入端悬空时，相当于输入 高电平。 3 .图15所示电路 中 的最简逻辑表达式为AB 。 图 15 4. 一个 JK 触发器有 两 个稳态，它可存储 一 位二进制数。 5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 多谐振荡器 电路。 6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 表 1 F 1 ；F 2 ；F 3 分别为：同或 ， 与非门 ， 或门 1.(11011)2 =（__27__）10 2.8421BCD 码的1000相当于十进制的数值 8 。 3．格雷码特点是任意两个相邻的代码中有__一__位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的__与或运算__互换，_原变量___互换，__反变量__互换，就得到F 的反函数 F 。 5．二极管的单向导电性是外加正向电压时 导通 ，外加反向电压时 截止 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 高阻 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 上拉电阻 和 电源 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 多 。 10． 输出n 位代码的二进制编码器，一般有 __2n ____个输入信号端。 11．全加器是指能实现两个加数和___(低位)进位信号____三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 RS=0 。