第一章测试座与老化座的区别
3、CSP封装量产测试中存在的问题
如前所述，CSP封装芯片的量产测试采用类似晶圆测试的方法进行，但是两者的区别在于：晶圆的测试，探针是扎在管芯的PAD(通常情况下为铝金属)上，而CSP封装的测试，探针是扎到CSP封装的锡球上。问题由此产生，在晶圆测试中铝质的PAD对探针污染很小，测试过程中不需要经常对探针进行清洁（一般测试几百上千颗进行在线清针一次即可），而CSP封装的锡球对探针污染非常严重，特别是在空气中放置一段时间后，加重了锡球的氧化，对探针的污染就更为严重，另外流过探针的电流大小也会直接影响探针和锡球之间的电气接触。这样对探针的抗粘粘度及抗氧化能力要求很高，对于一般的探针，测试几十颗就需要对其进行清洁，否则随着沾污越来越严重，会造成探针与锡球之间的接触电阻大到2欧姆以上（一般情况下在0.5欧姆以下），从而严重影响测试结果。对于本文所举实例而言，在负载电阻仅为8.2欧姆的情况下，这样测试得到的VOP-P及PO值仅为真实值的8.2/(8.2+2+2)，既0.672倍左右，从而导致测试的严重失效，同时也会影响到THD测试值。所以在测试过程中需要对探针进行不断的清洁动作，这样在不断的清针过程中，既浪费了测试的时间又加速了探针的老化，导致针卡寿命急剧缩短，同样也会造成测试的误判，需要通过多次的复测才能达到比较可信的测试良率。
在当前下游整机厂家对IC封装尺寸及性能的要求日益提高的情况下，无疑，目前的CSP封装以其超小的封装尺寸、优良的散热性能以及较高的性价比，当为众多消费类芯片的封装首选，但是，采用CSP封装，尤其是目前的无铅封装，给产品的量产测试带来了一定的技术难题，本文就CSP封装量产测试的基本方法、测试中存在的问题以及简单经济的解决办法稍做阐述，并举以实例，希望能够对一些正在寻求CSP测试解决方案的工程师能有一些帮助。1、CSP封装简介CSP封装，即Chip Scale Package，芯片级封装；也称Chip Size Package，芯片尺寸封装，如图为一9脚的CSP封装的芯片,是最近几年才发展起来的新型集成电路封装技术。应用CSP技术封装的产品封装密度高，性能好，体积小，重量轻，与表面安装技术兼容，因此它的发展速度相当快，现已成为集成电路重要的封装技术之一。目前已开发出多种类型的CSP，品种多达100多种；另外，CSP产品的市场也是很大的，并且还在不断扩大，与其相关的测试也在迅速发展。
2、CSP封装量产测试的基本方法
CSP封装的芯片测试，由于其封装较小，采用普通的机械手测试无法实现，目前主要采用类似晶圆测试的方法，在芯片完成置
球封装后，先不做划片，而直接用探针卡进行测试，测试完成后，再实行划片、分选和包装。测试时探针卡固定在探针台上，
探针直接扎在CSP封装的锡球上以实现电气连接，然后测试机通过导线施加电压或波形等激励进行测试芯片的相关电气参数，
以目前CSP封装应用较多的消费类芯片手机音频功放为例，作详细说明以便大家理解，其功能框图如下：
在此针对接触电阻稍作说明：在实际生产测试中，探针的接触电阻在很大程度上取决于PAD的材料、清洗的次数、以及
探针的状况。就探针而言，目前主要有钨针和钨铼针两种，其中钨铼合金的探针接触电阻比钨稍高，抗疲劳性相似。但是，
由于钨铼合金的晶格结构比钨更加紧密，其探针顶端的______________平面更加光滑。因此，这些探针顶端被污染的可能性更小，更容易清
洁，其接触电阻也比钨更加稳定。所以一般的探针材料均选用钨铼合金。另外影响接触电阻的关键参数为触点压力，触点压
力的定义为探针顶端施加到接触区域的压力，顶端压力主要由探针台的驱动器件控制，额外的Z运动（垂直行程）会令其
直线上升，一般情况下，接触电阻会随着压力的增大，探针从开始接触PAD并逐渐深入PAD氧化物，并接触到PAD金属
的亚表层而减小，但当压力达到一定的程度后，接触电阻就接本保持不变，此时再增加触点压力会损伤PAD 或者芯片内部
结构，而导致芯片直接失效。因此，在正常的生产过程中，触点压力的大小有比较严格的控制的，一般表现为探针台设置的
OVER DRIVER大小。
4、CSP封装量产测试问题的解决
由以上分析可知，问题的关键在于探针与锡球的接触电阻过大，那么如何才能减小接触电阻或者消除接触电阻的影响呢？通
常，工程师们会从探针的角度出发，寻找一种抗沾污能力较强的探针，就目前来讲，这种材料的探针也确实存在，但费用极
其昂贵，用其测试低附加值的消费类产品得不偿失；另外一种方法就是采用类似成品量产测试中使用的socket （测试座），
这种socket是用贵金属金特殊加工的弹簧针来实现电气接触，从实际的应用的结果来说，效果相对较好，但其价格为普通
探针卡的4到5倍，且寿命比一般的针卡短，因此这种方法也只能作为过度所用。本文所提到的即经济又简单的方法为：
借助kelvin的接触方式（或称四线测试方式）来消除接触电阻的影响，所谓Kelvin接触；既对于每个测试点都有一条激励
线F 和一条检测线S，二者严格分开，各自构成独立回路；同时要求S 线必须接到一个有极高输入阻抗的测试回路上，使
流过检测线S 的电流极小，近似为零，这样在S线上就不会有电压损失，检测出来的电压最为准确。针对本文实例具体做
法也非常简单，只需要在VO+及VO-端在原来的基础上多加上一根探针作为测量用，让电流只从另外一根探针上流过，这
样从这根测试用探针测试出来的电压值就是很准确的输出电压值了。
https://www.doczj.com/doc/494543717.html,
第二章测试座的种类
IC/测试座/老化座/插座IC Test and Burn-In Socket
得技通电子代理YAMAICHI，ENPLAS，WELLS-CTI，3M Textool，TI，MERITEC，PLASTRONICS等各大厂商生产的IC老化测试座/ 原型贴
片测试座，封装类型主要有BGA，CSP，DIP，PGA，PLCC，QFN/MLF，QFP，SOJ，SOP，TSOP，SSOP，SOT/TO……
我公司可按照客户要求定制测试座/ 转接座，详情请来电咨询。
注：请点击封装分类表中的封装类型或点击厂商LOGO 图标进入对应页面了解详情。
IC插座(IC Socket)/测试座/烧录座/主要封装类型:
BGA老化测试座CSP老化测试座DIP老化测试座PGA老化测试座PLCC老化测试座QFN/ MLF老化测试座
QFP老化测试座QFP贴片测试座TSOP老化测试座SOP老化测试座TSOP贴片测试座SOT/ TO 老化测试座
IC 插座/适配座/老化座/适配器/编程座/烧录座厂商主要类型:
现货供应特价销售中!
https://www.doczj.com/doc/494543717.html,
第三章测试座/适配座的保养与清洗方法
活动适配器的保养与清洗方法：
“UP&UP”系列的活动适配器均采用优质材料原厂精工生产，采用翻盖顶针结构，顶针为良好电气导通性能的优质铍金测试针，芯片定
位快捷准确，再结合性能良好的欧式插针，经久耐用。
坚持对适配器良好的日常保养与维护，不仅有利于保证适配器长期处于“完好”状态，而且还可延长适配器的使用寿命。因此必须
按下列要求进行认真而有效的日常保养。
活动适配器的翻盖与座体由铰链连接，具有一定夹角，请不要强行后翻，以免损坏。
将芯片清洗干净后再放入活动适配器，避免松香等杂质进入适配器内污染测试针而引起短路或接触不良等。多次使用之后或者定期对活动适配器进行清洗，可用超声波和酒精一起清洗。
注意：黑色翻盖易被强力清洁剂如天那水、苯、丙酮或者稀释剂等腐蚀，请用酒精等中性溶剂清洗干净活动座。不用时请密
封存放，以免灰尘杂质进入活动适配器内部。
活动适配器的清洗方法：（超声波+酒精清洗）
清洗过程：
1、首先，把活动适配器翻盖打开，接着把活动适配器倒放在超声波清洁器内，如图1；
2、然后，在超声波清洁器内倒入适量的酒精，酒精的份量以把整个座头浸没为佳（如图2），并打开超声波清洁器开关，开始进行
清洗工作，大概十分钟之后（如果活动座比较脏，清洗时间可以适当延长），把超声波清洁器开关关掉，用镊子把座头取出。
https://www.doczj.com/doc/494543717.html,
3、最后，用吹风筒把座头彻底吹干。
“UP&UP”系列的BGA系列活动适配器有：
一）BGA80F、BGA100、BGA120、BGA130、BGA256：适用于管脚间距为0.75mm 和0.8mm 的BGA 封装字库，满足目前绝大
部分BGA封装芯片的需要。各种活动适配器分别配套“UP&UP”系列编程器使用。
二）EBGA64：适用于管脚间距为1.0mm的BGA封装字库，如MOTOROLA 388C的字库RD28F128K3，“UP&UP”系列编程器均适用
三）BGA40：适用于管脚间距为0.5m 的BGA封装字库，如NOKIA 8310的字库29BDS643DT，“UP&UP”系列编程器均适用。
https://www.doczj.com/doc/494543717.html,
第四章测试座的寿命
简单介绍
集成电路老化测试座该产品用于航空航天、军工、科研单位以及集成电路生产企业，可配进口老化台、老化板做器件及高、
低温测试、老化筛选作连接之用: 产品型号及规格；IC-8J、IC-14J、IC-16J、IC-18J 、IC-18J（K）宽跨度、IC-20J、IC-24J、
IC-24Z窄脚、IC-28J、IC-28J（K）宽跨度、IC-40J主要技术指标；间距；2.54mm 环境温度；-55℃—
+155℃绝缘电阻；
≤0.01欧工作电压；DC500V 单脚插入力；≤0.2Kg 弹片金层厚度；2umAu:lu(镍金）插拔寿命；高低温状态下插拔寿命；
2000-3000次
TO封装集成电路老化测试插座该插座用于金属壳封装集成电路的老化、测试、筛选作连结之用，连结金属管材料采用磷
青铜表面镀金、镀银、镀镍等工艺，该插座耐高温、绝缘性能好，经久耐用，深受用户的欢迎。产品型号及规格；TO-4、
6、8、10、12 主要技术指标；环境温度；-20℃—+255℃接触电阻；≤0.01欧工作电压；DC500V 单脚插入力；≤0.2Kg
磷青铜管镀银层厚度；1um 镍2um 银高低温状态下插拔寿命；2000-3000次
IC集成电路老化测试座（DIP封装）详细介绍:
集成电路老化测试座该系列夹具适用于DIP封装的双列直插式集成电路的老化、测试、筛选及可靠性试验作连接之用。该
产品广泛运用于航空航天、军工、科研院所、电子、通讯产品型号及规格；IC-8J、IC-14J、IC-16J、IC-
18J 、IC-18J（K）
宽跨度、IC-20J、______________IC-24J、IC-24Z窄脚、IC-28J、IC-28J（K）宽跨度、IC-40J 主要技术指标；间距；2.54mm 环境温度；
-55℃—+155℃接触电阻；≤0.01 欧工作电压；DC500V 单脚插入力；≤0.2Kg 弹片金层厚度；1um 镍2um 金插拔寿命；
高低温状态下插拔寿命；2000-3000次
IC老化测试座：
该产品用于航空航天、军工、科研单位以及集成电路生产企业，可配进口老化台、老化板做器件及高、低温测试、老化
筛选作连接之用:
产品型号及规格；
IC-8J、IC-14J、IC-16J、IC-18J 、IC-18J（K）宽跨度、IC-20J、IC-24J、IC-24Z窄脚、IC-28J、IC-28J （K）宽跨度、IC-40J
主要技术指标；
间距；2.54mm 环境温度；-55℃—+155℃
绝缘电阻；≤0.01欧工作电压；DC500V
单脚插入力；≤0.2Kg 弹片金层厚度；2umAu:lu(镍金）
插拔寿命；高低温状态下插拔寿命；2000-3000次
BGA产品说明:
特点：
1.BGA测试座透过转接板与PCB板连接，使得测试座与板子之间容易组装及拆拔和便于操作及维修。
2.转接板采用与BGA 大小BGA封装与PCB板相连，此BGA测试座不受PCB板机构限制。
3.BGA 有无锡球皆可测试.
4.可加挂风扇执行长时间的烧机测试
承接BGA有铅、无铅的植球工艺，BGA焊接以及测试等加工。
5.探针寿命可达到1－3万次以上.
结构：
结构由下至上依次分为：转接板（1）——套管（2）——固定板（3）——治具下层（4）——高弹性固定钢片（5）——治
具上层(6)——探针(7)——护板(8)——散热铝盖(9);环环相接，缺一不可
https://www.doczj.com/doc/494543717.html,
分类介绍：
1、转接板：BGA治具与PCB板转接桥梁，可灵活的使测试座与板子组装及拆卸，为日常操作提供便于维修和拆装的特点.
2、固定板：保_______________护套筒的作用，固定板可以上下移动，以便测试座灵活插拔.
3、套管：材质磷青铜与镀金，其结构与转接针和探针的紧密连接，阻值降到最小，确保信号的良好传递
4、上层和下层：将套管和固定钢片构成一整体，其连接方法用小圆柱固定.
5. 探针：二段式高弹性四爪状探针经热处理之铍铜或高碳钢,镀铑，确保与BGA良好接触.
6、护板：其精密度使BGA准确的定位，和保护探针的作用！
7、铝盖：采用铝合金材料制作，使测试座测试过程中BGA 良好的散热，和固定BGA测试.BGA测试操作注意问题
1、动作要规范，压扣及支开固定钢片的力度要适当，具要尽可能使钢片左右两边的受力均匀，即左右两边的压扣及支开要
交递进行，这样可以增加测试治具的使用寿命。
2、任何对测试汉具的操作都必须在断电的情况下进行，否则很有可能会烧坏测试治具及周边测试设备
3、测试时要注意观察测试状况，如发现点不亮或者诊断卡产生闪烁的现象，请立即关闲电源，避免烧坏测试设备。
4、如发现连续数颗芯片不良，则请用已确认OK 芯片校对，如通过则可以继续测试，如连续校对几次都
未通过，则请检查及维护测试治具。。
手动翻盖式结构，采用进口全镀硬金探针；
压板自动调节对IC的压力，保证下压力均匀；
探针自适能力强，对残锡、锡球不均的IC都能精准接触；
定位精确，操作方便；
使用寿命长，测试精度高；
可根据用户要求定做各种阵列的BGA/QFN SOCKET；
适配座/烧录座/测试座现货供应特价销售中!
https://www.doczj.com/doc/494543717.html,
第五章什么是IC封装
什么是IC封装？IC封装是什么意思？
IC封装：指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。
IC封装编码规则（术语解析）
1、BGA(ball grid array
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然
后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm
的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸
点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认，由于焊接的中心距较大，连接可以看作是稳定的，
只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和
GPAC)。
2、BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半
导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array)
表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
5、Cerdip
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型
EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封
的意思)。
6、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散
热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、
0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。
https://www.doczj.com/doc/494543717.html,
第六章SOP 是什么意思
所谓SOP,是Standard Operation Procedure三个单词中首字母的大写,即标准作业程序,就是将某一事件的标准操作步骤和要求以统一的
格式描述出来,用来指导和规范日常的工作.SOP的精髓,就是将细节进行量化,用更通俗的话来说,SOP就是对某一程序中的关键控制点进行
细化和量化.
用更通俗的话来说,SOP就是对某一程序中的关键控制点进行细化和量化.从对SOP 的上述基本界定来看,SOP 具有以下一些内在的特征:
SOP是一种程序.SOP 是对一个过程的描述,不是一个结果的描述.同时,SOP又不是制度,也不是表单,是流程下面某个程序中关控制点如何
来规范的程序.
SOP是一种作业程序.SOP首是一种操作层面的程序,是实实在在的,具体可操作的,不是理念层次上的东西.如果结合ISO9000体系的标
准,SOP 是属于三阶文件,即作业性文件.
SOP是一种标准的作业程序.所谓标准,在这里有最优化的概念,即不是随便写出来的______________操作程序都可以称做SOP,而一定是经过不断实践总结
出来的在当前条件下可以实现的最优化的操作程序设计.说得更通俗一些,所谓的标准,就是尽可能地将相关操作步骤进行细化,量化和优化,
细化,量化和优化的度就是在正常条件下大家都能理解又不会产生歧义.
SOP 标准化作业程序SOP不是单个的,是一个体系.虽然我们可以单独地定义每一个SOP,但真正从企业管理来看,SOP不可能只是单个的,
必然是一个整体和体系,也是企业不可或缺的.余世维在他的讲座中也特别提到:一个公司要有两本书,一本书是红皮书,是公司的策略,即作战
指导纲领;另一本书是蓝皮书,即SOP,标准作业程序,而且这个标准作业程序一定是要做到细化和量化.
2. 为什么企业要做SOP
企业做SOP的目的和意义，从企业的根本目的来看，无非是为了提高管理运营能力，使企业获得更大的效益。从稍微细化的角度，我们可
以从以下两个方面来进行简单的分析。
1) 为了提高企业的运行效率
由于企业的日常工作有两个基本的特征，一是许多岗位的人员经常会发生变动，二是一些日常的工作的基本作业程序相对比较稳定。不同
的人，由于不同的成长经历、性格、学识和经验，可能做事情的方式和步骤各不相同。即使做事的方式和步骤有相同，但做每件事的标准
和度仍会有一些差异，比方说，我们经常会在一些窗口行业看到“微笑服务”，他们的经理人员和上级也会对员工有这样的要求，但到底什么
是微笑，可能每个人都会有不同的理解。而对于客户来说，他希望得到的是确确实实的微笑，且从每一位员工那里得到的感受也应该是大
体上相同的。因此，我们就可以通过SOP 的方式将微笑进行量化，比方说“露出8颗牙齿”就是微笑。这样就将细节进行量化和规范了。
同时，由于SOP本身也是在实践操作中不断进行总结、优化和完善的产物，在这一过程中积累了许多人的共同智慧，因此相对比较优化，
能提高做事情的效率。通过每个SOP对相应工作的效率的提高，企业通过整体SOP 体系必然会提高整体的运行效率。
2) 为了提高企业的运行效果
由于SOP是对每个作业程序的控制点操作的优化，这样每位员工都可以按照SOP的相关规定来做事，就不会出现大的失误。即使出现失
误也可以很快地通过SOP加以检查发现问题，并加以改进。同时，有了SOP，保证了我们日常工作的连续性和相关知识的积累，也无形
中为企业节约了一些管理投入成本。特别是在当今经济全球化、竞争全球化的知识经济时代，更是如此。从每一个企业的经营效果来看，
关键的竞争优势在于成本最低或差异化。对于同等条件的竞争企业来看，差异化往往不是在硬件，而是在软件。软件的差异化又往往不是
在大的战略方面，而是在具体的细节。细节的差异化不体现在理解上，而体现在能否将这些细节进行量化，也即细节决定成败。因此，从
这个意义上来看，SOP 对于提高企业的运行效果也是有非常好的促进作用。
3. 如何做SOP
做SOP 的方式可能基本不同的管理模式和管理方式，会有一定的区别。从国瑞公司的实际情况来看，我们大体上可以按以下几个步骤来进
行：
1) 先做流程和程序。按照公司对SOP的分类，各相关职能部门应首先将相应的主流程图做出来，然后根据主流程图做出相应的子流程图，
并依据每一子流程做出相应的程序。在每一程序中，确定有哪些控制点，哪些控制点应当需要做SOP，哪些控制点不需要做SOP，哪些控
制点是可以合起来做一个SOP的，包括每一个分类，都应当考虑清楚，并制定出来。
2) 确定每一个需要做SOP的工作的执行步骤。对于在程序中确定需要做SOP的控制点，应先将相应的执行步骤列出来。执行步骤的划分
https://www.doczj.com/doc/494543717.html,
应有统一的标准，如按时间的先后顺序来划分。如果对执行步骤没有把握，要及时和更专业的人员去交流和沟通，先把这些障碍扫除掉。
3) 套用公司模板，制定SOP。在这些问题都搞清楚的前提下，可以着手编写SOP 了。按照公司的模板在编写SOP 时，不要改动模板上
的设置；对于一些SOP，可能除了一些文字描述外，还可以增加一些图片或其他图例，目的就是能将步骤中某些细节进行形象化和量化。
4) 用心去做，才能把SOP好。由于编写SOP本身是一个比较繁杂的工作，往往很容易让人产生枯燥感觉，但SOP这项工作对于公司来
说又非常重要，公司在这方面也准备进行必要的投放，特别是从时间用2到3年的时间来保证，因此我们必然用心去做，否则不会取得真
正好的效果，甚至走到形式主义的负面去了。
https://www.doczj.com/doc/494543717.html,
第七章IC 封装SO,SOJ,SOP的区别在哪里
1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基
板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种
封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为
31mm 见方；而引脚中心
距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，
首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为
225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方
法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的
封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防
止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从
84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除
型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃
密封的意思)。
6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM
电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、
0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。
7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗
口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。
8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线
缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但
它的封装密度远不如TAB 和倒片焊技术。
9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP).
11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP 是最普及
的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。
有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为
DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是
TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处
于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP 命名为DTP。
15、DIP(dual tape carrier package) 同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
16、FP(flat package) 扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采用此名称。
17、flip-chip 倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊
连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。但如果基板的热膨胀系数与LSI 芯片不同，
就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
https://www.doczj.com/doc/494543717.html,
18、FQFP(fine pitch quad flat package) 小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采用
此名称。
19、CPAC(globe top pad array carrier) 美国Motorola 公司对BGA 的别称(见BGA)。
20、CQFP(quad fiat package with guard ring) 带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变形。
在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装在美国Motorola 公司已批_______________量生产。引脚
中心距0.5mm，引脚数最多为208 左右。
21、H-(with heat sink) 表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
22、pin grid array(surface mount type) 表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的底面
有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，
比插装型PGA 小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材
有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
23、JLCC(J-leaded chip carrier) J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半导体厂
家采用的名称。
24、LCC(Leadless chip carrier) 无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC
用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
25、LGA(land grid array) 触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227 触点
(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速逻辑LSI 电路。LGA 与QFP 相比，能够以比较小的封装容
纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用。
预计今后对其需求会有所增加。
26、LOC(lead on chip) 芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，
用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package) 薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外
形规格所用的名称。
28、L－QUAD 陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。封装的框架用氧化铝，芯片用
灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种封装，在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中
心距)和160 引脚(0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
29、MCM(multi-chip module) 多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM－L，
MCM－C 和MCM－D 三大类。MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM－C
是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。
布线密度高于MCM－L。MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组件。布线密谋在三种
组件中是最高的，但成本也高。
30、MFP(mini flat package) 小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
31、MQFP(metric quad flat package) 按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为0.65mm、
本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
32、MQUAD(metal quad) 美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空冷条件下可容许
2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产。
33、MSP(mini square package) QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会______________规定的名称。
34、OPMAC(over molded pad array carrier) 模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见BGA)。
35、P－(plastic) 表示塑料封装的记号。如PDIP 表示塑料DIP。
36、PAC(pad array carrier) 凸点陈列载体，BGA 的别称(见BGA)。
37、PCLP(printed circuit board leadless package) 印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。
引脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。
https://www.doczj.com/doc/494543717.html,
38、PFPF(plastic flat package) 塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
39、PGA(pin grid array) 陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都采用多层陶瓷基板。在
未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模逻辑LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从
64 到447 左右。了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PG A。另外，还有一种引脚中
心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装型PGA)。
40、piggy back 驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN 相似。在开发带有微机的设备时用于评价程序确认操作。
例如，将EPROM 插入插座进行调试。这种封装基本上都是定制品，市场上不怎么流通。
41、PLCC(plastic leaded chip carrier) 带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形，是塑
料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，现在已经普及用于逻辑LSI、DLD(或程逻辑器件)等电路。
引脚中心距1.27mm，引脚数从18 到84。J 形引脚不易变形，比QFP 容易操作，但焊接后的外观检查较为困难。PLCC 与LCC(也称
QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标
记为塑料LCC、PC LP、P －LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出J 形引脚的封装称
为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier) 有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见
QFJ 和QFN)。部分LSI 厂家用PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。
43、QFH(quad flat high package) 四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得较厚(见QFP)。
部分半导体厂家采用的名称。
44、QFI(quad flat I-leaded packgac) 四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字。也称为
MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面积小于QFP。日立制作所为视频模拟IC 开发并使
用了这种封装。此外，日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。
45、QFJ(quad flat J-leaded package) 四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J 字形。是日本
电子机械工业会规定的名称。引脚中心距1.27mm。材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈
列、DRAM、ASSP、OTP 等电路。引脚数从18 至84。陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型
EPROM 以及带有EPROM 的微机芯片电路。引脚数从32 至84。
46、QFN(quad flat non-leaded package) 四侧无引脚扁平封装。表面贴_______________装型封装之一。现在多称为LCC。QFN 是日本电子机械工业会
规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度比QFP 低。但是，当印刷基板与封装之间产生应
力时，在电极接触处就不能得到缓解。因此电极触点难于作到QFP 的引脚那样多，一般从14 到100 左右。材料有陶瓷和塑料两种。
当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极
触点中心距除1.27mm 外，还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P－LCC 等。
47、QFP(quad flat package) 四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有陶瓷、金属和塑料
三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时，多数情况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。
不仅用于微处理器，门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距有1.0mm、
0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。日本将引脚中心距小于0.65mm 的
QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度
分为QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专
门称为收缩型QFP 或SQFP、VQFP。但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱。
QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个
角带有树指缓冲垫的BQFP(见BQFP)；带树脂保护环覆盖引脚前端的GQFP(见GQFP)；在封装本体里设置测试凸点、放在防止引脚变
形的专用夹具里就可进行测试的TPQFP(见TPQFP)。在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心
距最小为0.4mm、引脚数最多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqa d)。
48、QFP(FP)(QFP fine pitch) 小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为
0.55mm、0.4mm 、0.3mm 等
小于0.65mm 的QFP(见QFP)。
https://www.doczj.com/doc/494543717.html,
49、QIC(quad in-line ceramic package) 陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
50、QIP(quad in-line plastic package) 塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
51、QTCP(quad tape carrier package) 四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利用TAB 技
术的薄型封装(见TAB、TCP)。
52、QTP(quad tape carrier package) 四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的名
称(见TCP)。
53、QUIL(quad in-line) QUIP 的别称(见QUIP)。
54、QUIP(quad in-line package) 四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚中心距1.27mm，
当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板。是比标准DIP 更小的一种封装。日本电气公司在台式计算
机和家电产品等的微机芯片中采用了些种封装。材料有陶瓷和塑料两种。引脚数64。
55、SDIP (shrink dual in-line package) 收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，
因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
56、SH－DIP(shrink dual in-line package) 同SDIP。部分半导体厂家采用的名称。
57、SIL(single in-line) SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
58、SIMM(single in-line memory module) 单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插座的
组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格。在印刷基板的单面或双面装有用SOJ 封
装的1 兆位及4 兆位DRAM 的SIMM 已经在个人计算机、工作站等设备中获得广泛应用。至少有30～40％的DRAM 都装配在SIMM
里。
59、SIP(single in-line package) 单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时封装呈侧立状。
引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形状各异。也有的把形状与ZIP 相同的封装称为SIP。｝
60、SK－DIP(skinny dual in-line package) DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见DIP)。
61、SL－DIP(slim dual in-line package) DIP 的一种。指宽度为10.16mm，引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。
62、SMD(surface mount devices) 表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。
63、SO(small out-line) SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
64、SOI(small out-line I-leaded package) I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心距
1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引脚数26。
65、SOIC(small out-line integrated circuit) SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
66、SOJ(Small Out-Line J-Leaded Package) J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此得
名。通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配
在SIMM 上。引脚中心距1.27mm，引脚数从20 至40(见SIMM )。
67、SQL(Small Out-Line L-leaded package) 按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
68、SONF(Small Out-Line Non-Fin) 无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意增添了
NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
69、SOF(small Out-Line package) 小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两
种。另外也叫SOL 和DFP。SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不超过10～40 的
领域，SOP 是普及最广的表面贴装封装。引脚中心距1.27mm，引脚数从8 ～44。另外，引脚中心距小于
1.27mm 的SOP 也称为SSOP；
装配高度不到1.27mm 的SOP 也称为TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。
70、SOW (Small Outline Package(Wide-Jype)) 宽体SOP。部分半导体厂家采用的名称。
https://www.doczj.com/doc/494543717.html,
第八章什么是DIP
DIP封装（Dual In-line Package），也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小
规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP 封装的CPU芯片有两排引脚，需要插入到具有DIP
结构的芯片插座上。表面贴装技术SMT 表面安装技术，英文称之为“Surface Mount Technology”,简称SMT，它是将表
面贴装元器件贴、焊到印制电路板表面规定位置上的电路装联技术，所用的负责制电路板无无原则钻孔。具体地说，就
是首先在印制板电路盘上涂布焊锡膏，再将表面贴装元器件准确地放到涂有焊锡膏的焊盘上，通过加热印制电路板直至
焊锡膏熔化，冷却后便实现了元器与印制板之间的互联。20世纪80 年代，SMT 生产技术日趋完善，用于表面安装技术
的元器件大量生产，价格大幅度下降，各种技术性能好，价格低的设备纷纷面世，用SMT 组装的电子产品具有体积小，
性能好、功能全、价位低的优势，故SMT 作为新一代电子装联技术，被广泛地应用于航空、航天、通信、计算机、医疗
电子、汽车、办公自动化、家用电器等各个领域的电子产品装联中。SMD 表面贴装器件(Surface Mounted Devices) “在
电子线路板生产的初级阶段，过孔装配完全由人工来完成。首批自动化机器推出后，它们可放置一些简单的引脚元件，
但是复杂的元件仍需要手工放置方可进行波峰焊。表面贴装元件在大约二十年前推出，并就此开创了一个新纪元。从无
源元件到有源元件和集成电路，最终都变成了表面贴装器件(SMD)并可通过拾放设备进行装配。在很长一段时间内人们
都认为所有的引脚元件最终都可采用SMD封装。
https://www.doczj.com/doc/494543717.html,
第九章QFN封装的问题与解答
问题1：什么是QFN？
答案1：无引线四方扁平封装(QFN) 是具有外设终端垫以及一个用于机械和热量完整性暴露的芯片垫的无铅封装。该封装可为正方形或
长方形。
问题2：什么样的应用可使用QFN 封装？
答案2：QFN 封装可用于各种应用。要求低支架高度、提高热性能、缩小尺寸或减小重量的应用都是QFN 设计的理想候选者。手机、
PDA、便携式音乐和视频播放器可从此封装中显著获益。
问题3：如何比较QFN 外引脚与TSSOP、SOIC 或SSOP？
答案3：TI 的新款QFN 封装产品允许与传统双列直插式封装类似的传统外引脚方案。将QFN 中引脚编号分配的功能分配给TSSOP 和
其它双列直插式封装中的相同引脚编号。
问题4：这是否为无铅封装？
答案4：是的，这些QFN 封装全都是使用雾锡涂层的无铅封装，以满足无铅环境法规的要求。本涂层两种方法都兼容，即无铅焊膏和SnPb
焊膏都可以。无铅焊接建议使用Sn-Cu-Ag 冶金。如需样片，请与当地TI 现场销售代表联系。
问题5：应在电路板上为这些封装设计哪种尺寸的焊盘？
答案5：焊盘和裸露焊盘的设计是板级可靠性的关键，TI 强烈建议遵守应用手册中包含的设计规则，此规则符合IPC-SM-782。大小相似
的QFN 封装的试验显示这些封装能轻易在带有OSP 焊盘且焊接暴露焊盘的0.8 毫米厚的PCB 上，在从-40C 到125C（持续15 分
钟）的情况下经受超过1000 个周期。数据显示特征寿命值为>3000 个周期。
问题6：使用QFN 封装时，应选择哪种布线方式？
答案6：在经济节约的前提下，焊盘设计允许使用大多数在焊盘中导通孔的布线技术。由于直通式设计，通过封装轮廓外的单层布线方式
或标准布线方式也是可行的。
问题7：是否可以在PCB 板的底部贴装QFN 封装？
https://www.doczj.com/doc/494543717.html,
答案7：是的。理想的第二次回流配置文件与第一次相同（应用手册中建议使用回流配置文件）。在第二次回流过程中焊接暴露焊盘时，
封装得到充分保护。TI 建议按照符合IPC-SM-782 的应用手册设计丝印板。
问题8：能否在电路板上对封装返工？
答案8：可以。请参见提供的返工和维修工具及设备。返工流程与BGA 流程大致相同。
问题9：如何比较QFN 的电路板组装良率与BGA 的电路板组装良率？
答案9：已证明良率将非常近似，因为在回流期间这两种封装都能够自定位。
问题10：可能的定位准确度是多少？
答案10：0.50 毫米节距封装的定位精度取决于板级衬垫容差、布局精确度和引线端子定位容差。标称引线端子定位容差为± 50 微
米。这些封装在回流焊接过程中进行自定位，因此最终定位精度可能比布局精度更好。
问题11：这些建议是否是特定于SMT 处理？
答案11：德州仪器(TI) 建议，对NanoStar 封装使用引线端子定位。如果机器可以与引线端子衔接，这种方法是最精确的，但是此方法
可能比使用封装轮廓定位速度慢。封装轮廓也可用于定位，但是这可能导致较低的定位准确度。必须实现定位的流程鉴定、焊膏特性、线
印板良率以及回流参数，因此选择的定位流程要求最少的时间和自定位以校正较小的定位偏差。
问题12：是否可以在回流后检查焊点？
答案12：可视化检查可用于检查焊点的外部。标准BGA 检查流程（例如lamographic X 射线技术）可用于更加细致的检查。
问题13：能否探测测试已安装的QFN？
答案13：是。可探测封装连接杆暴露的一端的外围焊点以及接地暴露焊盘。
问题14：是否需要将暴露的芯片垫焊接到电路板上？
答案14：将暴露的芯片垫焊接到电路板上可极大地改善功耗，温度循环和其它电路板/封装应力测试过程中板级可靠性也获得较大提高。
问题15：能否在暴露焊盘/PWB 接口下使用热通路______________？
答案15：使用热通路可将功耗改善1.5-2 倍。如果您的应用需要增强的热性能，热通路会很有用。
https://www.doczj.com/doc/494543717.html,
问题16：有关封装内线迹电磁干扰的所有问题，以及客户如何设计电路板才能最大程度地降低电磁干扰？答案16：可以通过最大程度地减少PCB 线迹上的任何复杂电流回路来控制电磁干扰。下面列出了一些有用的提示：设计中应使用一致的
接地平面和电源平面。而不能使用分区的接地平面和电源平面。这些接地分区和电源分区可能会使电路回路变得复杂，从而增加辐射。避
免在线迹上出现直角或T 型交叉。直角会导致阻抗不匹配和增加线迹电容，从而导致信号劣化。通过使接地线迹和电源线迹保持平行且彼
此相邻，以最大程度地减少电源回路。通过这种方法可以明显减少封装电磁干扰。
问题17：标准交付的数量如何？
答案17：目前，提供的卷带封装数量为1000 个。
https://www.doczj.com/doc/494543717.html,
第十章晶级CSP组装及其可靠性
CSP(芯片级封装)技术推动着封装和印刷电路板向更小型化方向发展。圆晶级CSP是指将带有再分布薄膜层的硅片与标准表面装贴线相
连。这种封装小而轻，适用于I/O 脚数量在4 到200 之间的精细线条贴装。
圆晶级CSP 的精细线条特性常常要求将PCB 的布线与连线技术结合将器件功能开发到极致。虽然大家倾向于选择“狗骨”连线结构，布线
密度还是要求导通孔技术能适应圆晶级的封装。
圆晶级器件的长期可靠性是我们必须考虑的一个因素。直接接触芯片或者倒装片组装是现在广泛使用着的一项改进技术。圆晶级器件多多
少少也可以看作为大的倒装片。不过，倒装片要依赖填充胶来改进封装的机械和热疲劳阻抗。如果用圆晶级CSP替代传统的CSP 作连线，
就不能用填充胶材料了。
本文主要讨论在传统的PCB 底垫和导通孔结构上分别装配具有46 个I/O 口，75mm线宽的圆晶级器件的方法。然后我们会就不同组装形
式的可靠性从全热循环方面以威布尔故障数据分析为准作评估和比较。
圆晶级CSP 的可靠性
与传统的CSP相比，圆晶级CSP产生较少的封装破裂（爆米花）、芯片衬底分层和其他的湿致缺陷。不过圆晶级CSP的机械和热性能仍
由硅片决定。但这仍意味着与传统CSP相比，圆晶级CSP 一般具有低得多的热膨胀系数（CTE）并且更硬，更能抵抗热和机械原因导致
的压力。
封装描述
用于组装和进行可靠性试验的器件不需要填充料。封装底垫用CSP尺寸的焊球连到0.75mm线宽的范围内。此器件将用于制造诸如flash、
DRAM、EEPROM和SRAM 的存储器。
此器件是一个真正的圆晶级封装，它用标准的半导体工艺设备制造了再分布薄膜层，还运用了圆晶级焊点连接工艺。这个封装包含了一个
双层电介质系统和苯并环丁烯聚合物（BCB）的聚合体以及一个Al/NiV/Cu 的可软焊再分布薄膜层。
这个器件包含48个焊块，数量向中心慢慢减少地排列在6×8 的面积内。封装呈矩形，物理尺寸为0.317×
0.246〃，厚度为0.438〃（从芯
片顶部到焊块尾部）。硅片的全部厚度是0.027〃，上面的附属层厚_______________约0.0003〃。焊块组装前直径为0.0215〃，高度为0.0165〃。
https://www.doczj.com/doc/494543717.html,
封装的CTE 约为4.5ppm/℃，质地坚硬，不因加热或冷却而弯曲。
测试版描述
在实验中用的测试版厚0.041〃，采用四层（两个表面和两个内层）双侧FR4 基板。板子刷上了有机可焊性保护层以保护铜底垫。
板子的玻璃态转化温度为175℃，CTE 约为16 ppm/℃。
实验中先后采用了六种测试图形。其中三种包含了标准的非阻焊层限定（NSMD）底垫，直径分别为0.011，0.013和0.015〃。另外三种
图形也包含了直径为别为0.011，0.013 和0.015〃的NSMD，但是每个底垫另外包含了一个直径0.005〃的连线，形成的导通孔用于连接
表面信号层和内部信号层，未被填充。图1显示了导通孔结构的图形，我们可以看到导线图像的重合失调现象。
测试计划
试验的主要目的是：
·研究圆晶级CSP贴装中的各种问题；
·比较焊膏贴装法和熔接贴装法和其焊节的可靠性；
·确定在各种导通孔图形上进行贴装的可行性，将其焊节分别与传统的NSMD 底垫连结方式作比较；
·对PCB底垫尺寸分别对传统和导通孔结构焊接形式可靠性的影响作评估。
组装方案
圆晶级器件分别用两套方案进行贴装。方案1采用传统的CSP 贴装工艺，而方案2采用标准倒装晶片流程。两种工艺中都用强制对流烘箱
对器件进行一次回流焊。
贴装之前，圆晶级器件以125 ℃的温度烘烤12小时——这是为了去除封装上多余的水汽，防止前述封装破裂和分层现象出现。测试板被
存储在密封的包装中，不进行烘烤。
方案1采用免清洗的含90%金属的IV Sn/37Pb 焊膏进行贴装。首先，我们用0.005〃厚的不锈钢片做模板，用硬度95%的聚氨酯橡胶滚
轮以与测试版成60°的角度把焊膏刷到PCB底垫上。15mm/s 的印刷速度和0.49公斤/英寸的压力可以得到完美的涂布结果。然后，圆晶
级器件被粘贴在PCB 上，最后送入强制对流烘箱进行回流焊。
https://www.doczj.com/doc/494543717.html,
方案2用薄膜涂料器将焊剂涂在圆晶级器件上。在贴装前，器件浸在0.0045〃厚的免清洗粘质焊料中。器件一旦贴装后，马上被送入强制
对流烘箱，这一过程不需要用填料。
回流过程采用标准的“ramp-soak-ramp”法。首先将测试版和圆晶级器件以1.5℃/s 的速率从室温开始加热到165℃。保持这一温度约140
秒，使溶剂充分挥发。接着，以4.0℃/s 的速率将板子和器件再加热到220℃的峰值。最后，以2.0 ℃/s 的平均速率冷却到85℃，在这一
过程中，先用47秒将温度降到焊料的液相线（183℃），再用6 分54秒完成随后的冷却。在整个过程中，烘箱中通入减量氧气，同时通
入氮气使氧气浓度低于50ppm。
组装观测
我们运用了电子、肉眼和X射线等观测技术来评定圆晶级贴装工艺。
万用表探针测试显示所有的组装件的电学性能都很好。分析还显示不同的参数组合（PCB底垫的不同尺寸，采用焊膏法或熔接法）对菊花
链式组装件的平均阻抗会有微小影响。
组装件的X射线图片显示板上没有出现焊点桥接、焊节起球或其他缺陷。但是，无论是焊膏组装还是熔接组装方式，导通孔结构PCB上的
焊点内均有气泡出现。图片显_______________示，这些气泡的尺寸（约为焊节横截面积的5%）和出现频率（每个焊节一个）基本一致。因此，这样的气泡
可以为球栅阵列的IPC-7095标准所接受。一般PCB底垫上的焊节气泡都小到可以忽略不计。
通过观测典型组装件的横截面我们可以研究焊节质量、高度，用X 射线可以观测气泡情况。横截面显示焊料隆点对传统PCB底垫的分布大
小正好，可形成崩溃和冶金结合性能都很棒的焊点。形成导通孔结构的焊节，其横截面显示X射线所观察到的无数气泡是回流过程中被截
留在导通孔中的气体形成的，因为在多数情况下，虽然焊料被涂布在导通孔的底部和边墙上，还是有一些气泡会留在孔中。在器件直接置
于通孔之上的接触垫周围，气泡出现的概率较小，这样通孔就可以完全被焊料填满。通常，气泡的尺寸与通孔的尺寸大小相当。图2显示
了焊点的横截面图。
焊节高度用激光轮廓测定仪结合横截面分析来测量。高度对于封装重量、I/O 管脚数、焊球大小、PCB 底垫尺寸、焊膏量以及其他参数都
有影响。测量结果强烈的显示出熔接法贴装器件的焊节高度与PCB底垫的尺寸成反比。当底垫尺寸减小的时候，可用于焊接的实际底垫面
积也会减小。为了减小因焊球在板面上铺开而使焊料污染PCB底垫的情况，焊节高度就要增加。而焊膏法贴装没有这种情况出现。事实上，
https://www.doczj.com/doc/494543717.html,
在底垫尺寸分别为0.011、0.013 和0.015〃的PCB 上以焊膏法贴装器件并没有观察到焊点高度有什么显著不同。这是因为______________试验中所用的
模板在PCB 上引入了大缝隙从而增大了底垫面积，于是需要运用更多的焊膏来填补增加的可焊面积。不过总的来说，焊膏法比相应的熔接
法产生的焊球更高。我们在表1 中对焊节高度情况作了总结。
可靠性分析
电子组件或独立器件的可靠性是指“在一个期望时间段内器件在可接受的失效概率下正常工作的能力”。空对空加速测试是检测电子器件可靠
性的常用方法之一。它的目的是加速二级焊料的机械疲劳失效时间，其机能通常是场失效。
试验中采用的测试方法是20 分钟的0/100 ℃空对空热循环法。每个循环中会分别在一个温度极限停留5分钟，然后以20℃/分的转换速率
变化到另一温度极限。
测试样品放置在原位，以一个256信道的事件探测系统（EDS）监测着。EDS可编程用来记录“事件”的发生，即循环地在最短间隔200ns
的时间范围内检查电阻是否超过了300 欧姆。在一个循环中，一个“事件”被探测到后，如用IPC-SM-785 又验证到了9 个相同“事件”，我们
就可以确定器件发生了失效。
为减少组装件进一步损坏，我们在热循环过程中通常会去除这些失效点。用电子探针测试出现问题的板子，将可疑的失效点隔离起来，然
后在失效点将组装件从衡截面切开，用显微镜检测。
每个样品的可靠性都以完成热循环测试的情况来表征。封装可靠性，即寿命，通常以样品上63.2%的焊点发生失效时的数据来描述。这些
数据包括2维参数的威布尔故障数据分析，它为我们提供了寿命（N63.2）和其他信息——适合度（fit）、斜率(slope)和失效初始态(N01)。
适合度描述了数据对直线的偏离。单个机械疲劳失效的适合度通常为0.900或更大一点。斜率，即β值，描述了样品的连续失效率。斜率
越大，疲劳失效率越大，斜率小于1定义为非失效情况。初始态描述了在一个循环时间内1%的样品失效的情况。软件包用测量可靠性的
传统“排序回归法”形成威布尔图。我们通过以下几个方面进行可靠性分析：
·常规底垫和导通孔结构的比较；
·焊膏组装和焊剂组装的比较；
·PCB底垫的不同尺寸。
https://www.doczj.com/doc/494543717.html,
结果和失效分析
热循环试验中用了72 个封装器件。第一次失效发生在第309个循环。圆晶级封装用焊膏装配在0.013"的普通底垫上，失效位置已用电学
方法确定，但是截面分析却没能找出早期失效的原因。焊点的二级失效继续发生，但是没有发现焊点有疲劳迹象。第二次失效发生在第1756
个热循环，可确定由二级焊料疲劳造成。（图3）
早期失效对于圆晶级封装的可靠性分析有显著影响。在威布尔故障数据分析中组装件的N01 预期值为1098（第1098 个热循环）。而实际
上N01通常为1500。不过，早期失效对于N63.2 的值没有多少影响（3035 vs 3008）。
威布尔可靠性分析数据列于表2。这里请注意，早期失效数据不包括分析结果，因为现在失效机理还没有很好地确定。
分析表2 的数据我们可以看到以下趋势：
·以导通孔结构组装器件，其N63.2比在一般底垫上装配高16%。假设分析发现两者间差别显著。
·减小底垫的尺寸可以增加焊节的可靠性。实验发现底垫尺寸从0.015 减小到0.011〃可使N63.2 平均增加35%。假设分析发现这种差别非
常显著。
·用焊膏法或熔接法贴装器件对可靠性影响不?大（对于同一种底垫）。熔接法组装的N63.2的值稍?大一点。横截面分析显示封装失效模型主要由焊料疲劳引起。疲劳失效发生在器件接触脚附近的焊料块中，与板子底垫的尺寸和类型无关。疲劳裂
纹非常细小，从焊节外围拐角处开始，向中心延伸。
失效样本的电学测试显示焊点在封装外围拐角上发生严重疲劳，此处离中性点距离最长。我们又对样品进行染色渗透试验（图4），证实
了横截面分析和电学分析的观察结果。
推论
·圆晶级器件可以用标?准表面贴装技术进行大批量组装。
·导通孔结构上焊点的可靠性与普通底垫上的焊点可靠性相同。
·将底垫尺寸从0.015 减小到0.011’’比将焊膏工艺换为熔接工艺对可靠性的改进更大。
·导通孔结构中因有空气滞留在孔中而在焊节内形成气泡，但对焊节的可靠性没有影响。
https://www.doczj.com/doc/494543717.html,
__
I C测试原理解析 Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】
IC测试原理解析3 存储器和逻辑芯片的测试? ?存储器芯片测试介绍? ?存储器芯片是在特定条件下用来存储数字信息的芯片。存储的信息可以是操作代码，数据文件或者是二者的结合等。根据特性的不同，存储器可以分为以下几类，如表1所示：? ? ?存储器术语的定义? ?在讨论存储器芯片测试之前，有必要先定义一些相关的术语。? ?写入恢复时间(Write?Recovery?Time):一个存储单元在写入操作之后和正确读取之前中间必须等待的时间。? ? ;?保持时间(Hold?Time):输入数据电平在锁存时钟之后必须保持的时间间隔。? ?Pause?Test:存储器内容保持时间的测试。? ?刷新时间(Refresh?Time):存储器刷新的最大时间间隔。? ?建立时间(Setup?Time):输入数据电平在锁存时钟之前必须稳定保持的时间间隔。? ?上升和下降时间(Rise?and?Fall?Times)：功能速度测试是通过重复地进行功能测试，同时改变芯片测试的周期或频率来完成的。测试的周期通常使用二进制搜索的办法来进行改变。这些测试能够测出芯片的最快运行速度。? ?写入恢复(Write?Recovery):一个存储单元在写入操作之后和下一个存储单元能正确读取之前中间必须等待的时间。? ?读取时间(Access?time):通常是指在读使能，片选信号或地址改变到输出端输出新数据的所需的最小时间。读取时间取决于存储器读取时的流程。?
?存储器芯片测试中的功能测试? ?存储器芯片必须经过许多必要的测试以保证其功能正确。这些测试主要用来确保芯片不包含一下类型的错误：? ?存储单元短路：存储单元与电源或者地段路? ?存储单元开路：存储单元在写入时状态不能改变相邻单元短路：根据不同的短路状态，相邻的单元会被写入相同或相反的数据地址? ?开路或短路：这种错误引起一个存储单元对应多个地址或者多个地址对应一个存储单元。这种错误不容易被检测，因为我们一次只能检查输入地址所对应的输出响应，很难确定是哪一个物理地址被真正读取。? ?存储单元干扰：它是指在写入或者读取一个存储单元的时候可能会引起它周围或者相邻的存储单元状态的改变,也就是状态被干扰了。? ?存储器芯片测试时用于错误检测的测试向量? ?测试向量是施加给存储器芯片的一系列的功能，即不同的读和写等的功能组合。它主要用于测试芯片的功能错误。常用的存储器测试向量如下所示，分别介绍一下他们的执行方式以及测试目的.? -------------------------------------------------------------------------------- ?全”0”和全”1”向量:?4n行向量? ?执行方式：对所有单元写”1”再读取验证所有单元。对所有单元写”0”再读取验证所有单元。? ?目的：检查存储单元短路或者开路错误。也能检查相邻单元短路的问题。?
实验二：常用电力电子器件特性测试 （一）实验目的 （1）掌握几种常用电力电子器件（SCR、GTO、MOSFET、IGBT）的工作特性；（2）掌握各器件的参数设置方法，以及对触发信号的要求。 （二）实验原理 图1.MATLAB电力电子器件模型 MATLAB电力电子器件模型使用的是简化的宏模型，只要求器件的外特性与实际器件特性基本相符。MATLAB电力电子器件模型主要仿真了电力电子器件的开关特性，并且不同电力电子器件模型都具有类似的模型结构。 模型中的电阻Ron和直流电压源Vf分别用来反映电力电子器件的导通电阻和导通时的门槛电压。串联电感限制了器件开关过程中的电流升降速度，模拟器件导通或关断时的动态过程。MATLAB电力电子器件模型一般都没有考虑器件关断时的漏电流。 在MATLAB电力电子器件模型中已经并联了简单的RC串联缓冲电路，在参数表中设置，名称分别为Rs和Cs。更复杂的缓冲电路则需要另外建立。对于MOSFET模型还反并联了二极管，在使用中要注意，需要设置体内二极管的正向压降Vf和等效电阻Rd。对于GTO和IGBT需要设置电流下降时间Tf和电流拖尾时间Tt。 MATLAB的电力电子器件必须连接在电路中使用，也就是要有电流的回路，
但是器件的驱动仅仅是取决于门极信号的有无，没有电压型和电流型驱动的区别，也不需要形成驱动的回路。尽管模型与实际器件工作有差异，但使MATLAB电力电子器件模型与控制连接的时候很方便。MATLAB的电力电子器件模型中含有电感，因此具有电流源的性质，所以在模块参数中还包含了IC即初始电流项。此外也不能开路工作。 含电力电子模型的电路或系统仿真时，仿真算法一般采用刚性积分算法，如ode23tb、ode15s。电力电子器件的模块上，一般都带有一个测量输出端口，通过输出端m可以观测器件的电压和电流。本实验将电力电子器件和负载电阻串联后接至直流电源的两端，给器件提供触发信号，使器件触发导通。 （三）实验内容 （1）在MATLAB/Simulink中构建仿真电路，设置相关参数。 （2）改变器件和触发脉冲的参数设置，观察器件的导通情况及负载端电压、器件电流的变化情况。 （四）实验过程与结果分析 1．仿真系统 Matlab平台 2．仿真参数 （1）Thyristor参数设置： 直流源和电阻参数：
电路板老化标准 为了达到满意的合格率，几乎所有产品在出厂前都要先藉由老化。制造商如何才能够在不缩减老化时间的条 件下提高其效率？本文介绍在老化过程中进行功能测试的新方案，以降低和缩短老化过程所带来的成本和时间问题。 在半导体业界，器件的老化问题一直存在各种争论。像其它产品一样，半导体随时可能因为各种原因而出现故障，老化就是藉由让半导体进行超负荷工作而使缺陷在短时间内出现，避免在使用早期发生故障。如果不藉由老化，很多半导体成品由于器件和制造制程复杂性等原因在使用中会产生很多问题。 在开始使用后的几小时到几天之内出现的缺陷(取决于制造制程的成熟程度和器件总体结构)称为早期故障，老化之后的器件基本上要求100%消除由这段时间造成的故障。准确确定老化时间的唯一方法是参照以前收集到的老化故障及故障分析统计数据，而大多数生产厂商则希望减少或者取消老化。 老化制程必须要确保工厂的产品 满足用户对可靠性的要求，除此之外， 它还必须能提供工程数据以便用来改 进器件的性能。 一般来讲，老化制程藉由工作环 境和电气性能两方面对半导体器件进 行苛刻的试验使故障尽早出现，典型 的半导体寿命曲线如右图。由图可见， 主要故障都出现在器件寿命周期开始 和最后的十分之一阶段。老化就是加 快器件在其寿命前10%部份的运行过 程，迫使早期故障在更短的时间内出 现，通常是几小时而不用几月或几年。 不是所有的半导体生 产厂商对所有器 件都需要进行老化。普通器件制造由 于对生产制程比较了解，因此可以预先掌握藉由统计得出的失效预计值。如果实际故障率高于预期值，就需要再作老化，提高实际可靠性以满足用户的要求。 本文介绍的老化方法与 10 年前几乎一样，不同之处仅仅在于如何更好地利用老化时间。提高温度、增加动态信号输入以及把工作电压提高到正常值以上等等，这些都是加快故障出现的通常做法；但如果在老化过程中进行测试，则老化成本可以分摊一部份到功能测试上，而且藉由对故障点的监测还能收集到一些有用信息，从总体
IC测试原理解析(第一部分) 本系列一共四章，下面是第一部分，主要讨论芯片开发和生产过程中的IC测试基本原理， 内容覆盖了基本的测试原理，影响测试决策的基本因素以及IC测试中的常用术语。 第一章 数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此，测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口，懂得怎样模拟器件将来的电操作环境，这 样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是，测试成本是一个很重要的因素，关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下，测试成本有时能占到器件总体成本的40%左右。良品率和测试时间必须达到一个平衡，以取得最好的成本效率。 第一节 不同测试目标的考虑 依照器件开发和制造阶段的不同，采用的工艺技术的不同，测试项目种类的不同以及待测器件的不同，测试技术可以分为很多种类。 器件开发阶段的测试包括: ? 特征分析：保证设计的正确性，决定器件的性能参数; ? 产品测试：确保器件的规格和功能正确的前提下减少测试时间提高成本效率 ? 可靠性测试：保证器件能在规定的年限之内能正确工作; ? 来料检查：保证在系统生产过程中所有使用的器件都能满足它本身规格书要求，并能正确工作。 制造阶段的测试包括: ?圆片测试：在圆片测试中，要让测试仪管脚与器件尽可能地靠近，保证电缆，测试仪和器件之间的阻抗匹配，以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 ? 封装测试：器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 ? 特征分析测试，包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、 接触电阻以及FET寄生漏电等参数测试。 通常的工艺种类包括: ? TTL
方多系曲尤＜200/200学年第学期考试题（卷）宀 子 签 审 任 主 ） 系 （ 室 研 教 师教题命 记 标 何 任 作 准 不 内 以 线 订订 名 姓 装 一号 学 一、选择填空题：下列各题每题有一个最优答案，任选10题，并在空格中填入答案序号多做按错的计分（每小题6分，共60分）0 1.普通晶闸管是 A. B . C. D. 一二极四层结构的 一三极三层结构的 一三极四层结构的 一五极四层结构的 PN型器件，它具有单向导电性。 PNP型器件，它具有双向导电性。 PNPN型器件，它具有单向导电性。 PNPNP型器件，它不具有双向导电性。 2.三相整流电路，共阳极组与共阴极组接法晶闸管的触发控制角 A.不同，相位相差120° C.有点区别，但差别不大 B.相同 a计算的起 点 D.不同，相位相差180° 3.单向桥式全控整流电路电阻负载时，输出直流电压Ud的计算公式 A. B . C . D . U d U d U d U d O.225U2(1 O.45U2(1 O.225U2(1 O.225U2(1 COS ），此时晶闸管导通角为 COS ），此时晶闸管导通角为 COS ），此时晶闸管导通角为2 。 COS ），此时晶闸管导通角为 4.三相半波可控整流电路，电阻负载下 A. a > 30o后电流不连续，此 时 B . 60o后电流不连续，此时 C . > 90°后电流不连续，此 时 D . a > 60°后电流不连续，此 时 O.675U2[1 COS(- 6 ) ] O.765U2[1 COS(- 6 )] O.655U2[1 COS(- 6 )] O.675U2[1 COS(- ) ] U d U d U d U d
第1章认识半导体和测试设备 更多.. 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要... 第1节 晶圆、晶片和封装 第3节 半导体技术 第5节 测试系统的种类 第7节 探针卡（ProbeCard） 第2节 自动测试设备 第4节 数字和模拟电路 第6节 测试负载板（LoadBoard）... 第2章半导体测试基础 更多.. 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标... 第1节 基础术语 第3节 测试系统 第5节 管脚电路 第2节 正确的测试方法 第4节 PMU 第6节 测试开发基本规则 第3章基于PMU的开短路测试 更多.. Open-Short Test也称为Continuity Test或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路... 第1节 测试目的 第2节 测试方法 第4章DC参数测试 更多.. 测试程序流程中的各个测试项之间的关系对DC测试来说是重要的，很多DC测试要求前提条件... 第1节基本术语 第3节VOL/IOL 第5节Static IDD 第7节IIL / IIH 第11节High Impedance Curren... 第2节VOH/IOH 第4节Gross IDD 第6节IDDQ & Dynamic IDD 第8节Resistive Input & Outpu...
第12节IOS test 第5章功能测试 更多.. 功能测试是验证DUT是否能正确实现所设计的逻辑功能，为此，需生成测试向量或真值表以检测DUT中的错误，真值表检测错误的能力可用故障覆盖率衡量，测试向量和测试时序组成功能测试的核心... 第1节基础术语 第3节输出数据 第5节Vector Data 第7节Gross Functional Test an... 第9节标准功能测试 第2节测试周期及输入数据 第4节Output Loading for AC Te... 第6节Functional Specification... 第8节Functionally Testing a D... 第6章AC参数测试 更多.. 第1节 测试类型 第1节 晶圆、晶片和封装
一、单选题（共 6 道试题，共 30 分。） V 1. 全控型器件在较高频率下工作，当器件关断时，因正向电流的迅速降低而由线路电感在器 件两端感应出的过电压称为（）。 A. 操作过电压 B. 雷击过电压 C. 换相过电压 D. 关断过电压 满分：5 分 2. 电力电子器件采用的主要材料是（）。 A. 铁 B. 钢 C. 银 D. 硅 满分：5 分 3. 使IGBT开通的栅射极间驱动电压一般取（）V。 A. （-5）-（-15） B. 10-15 C. 15-20 D. 20-25 满分：5 分 4. （）是将电力MOSFET与晶闸管SCR组合而成的复合型器件。 A. MCT B. SIT C. SITH D. IGCT 满分：5 分 5. 电力二极管的最高工作结温通常在（）℃之间。
A. 0-100 B. 50-125 C. 100-175 D. 125-175 满分：5 分 6. 电力场效应晶体管的英文表示为（）。 A. GTO B. GTR C. 电力MOSFET D. IGBT 满分：5 分 二、多选题（共 6 道试题，共30 分。） V 1. GTR的主要特性是（）。 A. 耐压低 B. 耐压高 C. 电流大 D. 电流小 满分：5 分 2. 下列哪些是对触发脉冲和脉冲触发电路的要求？（） A. 触发脉冲有足够的幅值 B. 触发脉冲波形有一定的宽度 C. 触发脉冲功率足够 D. 触发电路有良好的抗干扰性能 满分：5 分 3. 下列属于晶闸管的派生器件的是（）。 A. 快速晶闸管
B. 双向晶闸管 C. 逆导晶闸管 D. 光控晶闸管 满分：5 分 4. 晶闸管门极说法正确的是（）。 A. 可以控制其导通 B. 可以控制其关断 C. 不能控制其导通 D. 不能控制其关断 满分：5 分 5. 下列是常用的过电流保护措施的是（）。 A. 快速熔断器 B. 直流快速断路器 C. 过电流继电器 D. 以上都不正确 满分：5 分 6. 下列不是电力电子器件并联均流措施的是（）。 A. 尽量采用特性一致的元器件进行并联 B. 尽量采用特性不一致的元器件进行并联 C. 安装时尽量使各并联器件具有对称的位置 D. 安装时不能使各并联器件具有对称的位置 满分：5 分 三、判断 1~8 ABBAABBB
一、外观质量检查 拿到一个电子元器件之后，应看其外观有无明显损坏。比如变压器，要看其所有引线有否折断，外表有无锈蚀，线包、骨架有无破损等。又如三极管，要看其外表有无破损，引脚有无折断或锈蚀，还要检查一下器件上的型号是否清晰可辨。对于电位器、可变电容器之类的可调元件，还要检查在调节范围内，其活动是否平滑、灵活，松紧是否合适，无机械噪声，手感好，并保证各触点接触良好。 各种不同的电子元器件都有自身的特点和要求，爱好者平时应多了解一些有关各元件的性能和参数、特点，积累经验。 二、电气性能的筛选 要保证试制的电子装置能够长期稳定地通电工作，并且经得起应用环境和其他可能因素的考验，这是对电子元器件的筛选必不可少的一道工序。所谓筛选，就是对电子元器件施加一种应力或多种应力试验，暴露元器件的固有缺陷而不破坏它的完整性。筛选的理论是：如果试验及应力等级选择适当，劣质品会失效，而优良品则会通过。人们在长期的生产实践中发现新制造出来的电子元器件，在刚投入使用的时候，一般失效率较高，叫做早期失效，经过早期失效后，电子元器件便进入了正常的使用期阶段，一般来说，在这一阶段中，电子元器件的失效率会大大降低。过了正常使用阶段，电子元器件便进入了耗损老化期阶段，那将意味着寿终正寝。这个规律，恰似一条浴盆曲线，人们称它为电子元器件的效能曲线。 电子元器件失效，是由于在设计和生产时所选用的原材料或工艺措施不当而引起的。元器件的早期失效十分有害，但又不可避免。因此，人们只能人为地创造早期工作条件，从而在制成产品前就将劣质品剔除，让用于产品制作的元器件一开始就进入正常使用阶段，减少失效，增加其可靠性。 在正规的电子工厂里，采用的老化筛选项目一般有：高温存储老化；高低温循环老化；高低温冲击老化和高温功率老化等。其中高温功率老化是给试验的电子元器件通电，模拟实际工作条件，再加上＋80℃～＋180℃的高温经历几个小时，它是一种对元器件多种潜在故障都有检验作用的有效措施，也是目前采用得最多的一种方法。对于业余爱好者来说，在单件电子制作过程中，是不太可能采取这些方法进行老化检测的，在大多数情况下，采用了自然老化的方式。例如使用前将元器件存放一段时间，让电子元器件自然地经历夏季高温和冬季低温的考验，然后再来检测它们的电性能，看是否符合使用要求，优存劣汰。对于一些急用的电子元器件，也可采用简易电老化方式，用一台输出电压可调的脉动直流电源，使加在电子元器件两端的电压略高于元件额定值的工作电压，调整流过元器件的电流强度，使其功
实验三 常用电力电子器件的特性和驱动实验 一、实验目的 (1) 掌握常用电力电子器件的工作特性。 (2) 掌握常用器件对触发MOSFET 、信号的要求。 (3) 理解各种自关断器件对驱动电路的要求。 (4) 掌握各种自关断器件驱动电路的结构及特点。 (5) 掌握由自关断器件构成的PWM 直流斩波电路原理与方法。 二、预习内容 (1) 了解SCR 、GTO 、GTR 、MOSFET 、IGBT 的结构和工作原理。 (2) 了解SCR 、GTO 、GTR 、MOSFET 、IGBT 有哪些主要参数。 (3) 了解SCR 、GTO 、GTR 、MOSFET 、IGBT 的静态和动态特性。 （4）阅读实验指导书关于GTO 、GTR 、MOSFET 、IGBT 的驱动原理。 三、实验所需设备及挂件 四、实验电路原理图 1、SCR 、GTO 、MOSFET 、GTR 、IGBT 五种特性实验原理电路如下图X-1所示： 图 X-1特性实验原理电路图 X-2虚框中五种器件的1、2、3标号连接示意图 三相电网电压
2、GTO、MOSFET、GTR、IGBT四种驱动实验原理电路框图如下图X-3所示： 图X-3 GTO、MOSFET、GTR、IGBT四种驱动实验原理电路框图 3、GTO、MOSFET、GTR、IGBT四种驱动实验的流程框图如图X-4 图X-4 GTO、MOSFET、GTR、IGBT四种驱动实验的流程框图 五、实验内容 1、SCR、GTO、MOSFET、GTR、IGBT 五种器件特性的测试 2、GTO、MOSFET、GTR、IGBT驱动电路的研究。 六、注意事项 （1）注意示波器使用的共地问题。 （2）每种器件的实验开始前，必须先加上器件的控制电压，然后再加主回路的电源；实验结束时，必须先切断主回路电源，然后再切断控制电源。 （3）驱动实验中，连接驱动电路时必须注意各器件不同的接地方式。 （4）不同的器件驱动电路需接不同的控制电压，接线时应注意正确选择。 七、实验方法与步骤 1、SCR、GTO、MOSFET、GTR、IGBT 五种器件特性的测试 1）关闭总电源，按图X－5的框图接主电路 图X－5实验接线框图
老化测试老化试验 老化检测是可靠性检测的一部分，是模拟产品在现实使用条件中涉及到的各种因素对产品产生老化的情况进行相应条件加强实验的过程。 主要通过使用各种环境试验设备模拟气候环境中的高温、低温、高温高湿以及温度变化等情况，加速激发产品在使用环境中可能发生的失效，来验证其是否达到在研发、设计、制造中的预期的质量目标，从而对产品整体进行评估，以确定产品可靠性寿命。老化检测正是可靠性测试的重要部分。 一、主要的测试范围包括： 材料寿命推算 冷热冲击 盐雾测试 快速温变 老化检测气候老化（自然气候暴晒试验，人工气候老化） 紫外老化检测 臭氧老化检测 老化试验湿热老化检测 氙灯老化检测 碳弧灯老化检测 二、重点检测项目 1、紫外老化检测 采用荧光紫外灯为光源（有UVA,UVB不同型号灯源），通过模拟自然阳光中的紫外辐射和冷凝，对材料进行加速耐气候性试验，以获得材料耐候性的结果。 紫外老化测试，可以再现阳光、雨水和露水所产生的破坏。设备通过将待测材料曝晒放在经过控制的阳光和湿气的交互循环中，同时提高温度的方式来进行试验。试验设备采用紫外线荧光灯模拟阳光，同时还可以通过冷凝或
喷淋的方式模拟湿气影响。用来评估材料在颜色变化、光泽、裂纹、起泡、催化、氧化等方面的变化。 紫外老化试验机并不模拟全光谱太阳光，但是却模拟太阳光的破坏作用。通过把荧光灯管的主要辐射控制在太阳光谱的紫外波段来实现。这种方式是有效的，因为短波紫外线是造成户外材料老化的最主要因素。 2、盐雾老化检测 盐雾试验是一种主要利用盐雾试验设备所创造的人工模拟盐雾环境条件来考核产品或金属材料耐腐蚀性能的环境试验。 盐雾试验分为：天然环境暴露试验；人工加速模拟盐雾环境试验。 人工模拟盐雾试验： 包括中性盐雾试验、醋酸盐雾试验、铜盐加速醋酸盐雾试验、交变盐雾试验。 3、臭氧老化检测 臭氧老化就是将试样暴露于密闭无光照的含有恒定臭氧浓度的空气和恒温的试验箱中，按预定时间对试样进行检测，从试样表面发生的龟裂或其它性能的变化程度，以评定试样的耐臭氧老化性能。 臭氧老化分为静态拉伸测试和动态拉伸测试，在这个测试中臭氧浓度、温度、试样定伸比是非常重要的三个参数。 4、湿热老化检测 湿热老化检测适用于可能在温暖潮湿的环境中使用的产品，湿度试验、恒定湿热、交变湿热，是可靠性测试的一种。 试验的目的：检验产品对温暖潮湿的环境的适应能力。对塑性材料、PCB、PCBA多孔性材料或成品等而言,各种不同材料对温度与湿气有不同形态之物理反应，温度所产生效应多为塑性变形或产品过温或低温启动不良等等,多孔性材料在湿度环境下会应毛细孔效应而出现表面湿气吸附,渗入、凝结等情形，在低湿环境中会因静电荷累积效应诱发产品出现失效。 常见湿度效应：物理强度的丧失、化学性能的改变、绝缘材料性能的退化、电性短路、金属材料氧化腐蚀、塑性的丧失、加速化学反应、电子组件的退化等现象。
一、填空题(本题共8小题，每空1分，共20分) 1、电子技术包括_信息电子技术__和电力电子技术两大分支，通常所说的模拟电子技术和数字电子技术就属于前者。 2、为减少自身损耗，提高效率，电力电子器件一般都工作在―开关 _______ 状态。当器件的工作频率较高时，__ 开关______损耗会成为主要的损耗。 3、在PWM控制电路中，载波频率与调制信号频率之比称为___________ 载波比__________ ，当它为常数时的调制方式称 为—同步________ 调制。在逆变电路的输出频率范围划分成若干频段，每个频段内载波频率与调制信号频率之 比为桓定的调制方式称为_______ 分段同步_________ 调制。 4、面积等效原理指的是，—冲量________ 相等而—形状—不同的窄脉冲加在具有惯性的环节上时，其效果基本相 同。 5、在GTR、GTO、IGBT与MOSFET中，开关速度最快的是___________ M OSFET________ ，单管输出功 率最大的是___ GTO _______________ 应用最为广泛的是_______ IGBT __________ 。 6设三相电源的相电压为U2,三相半波可控整流电路接电阻负载时，晶闸管可能承受的最大反向电压为电源线电压的峰值，即—■' ■亠 ____________ ，其承受的最大正向电压为: I _ ■ 7、逆变电路的负载如果接到电源，则称为________ 有源____ 逆变，如果接到负载，则称为_______ 无源—逆变。 &如下图，指岀单相半桥电压型逆变电路工作过程中各时间段电流流经的通路(用V1,VD1,V2,VD2 表示)。 (1) 0~t1时间段内，电流的通路为—VD1 __________ ; (2) t1~t2时间段内，电流的通路为—V1 _________ ; (3) t2~t3时间段内，电流的通路为—VD2 _________ ; (4) t3~t4时间段内，电流的通路为—V2 _________ ; (5) t4~t5 时间段内，电流的通路为—VD1 ________ ;
本系列一共四章，下面是第一部分，主要讨论芯片开发和生产过程中的IC测试基本原理，内容覆盖了基本的测试原理，影响测试决策的基本因素以及IC测试中的常用术语。 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此，测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口，懂得怎样模拟器件将来的电操作环境，这样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是，测试成本是一个很重要的因素，关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下，测试成本有时能占到器件总体成本的40%左右。良品率和测试时间必须达到一个平衡，以取得最好的成本效率。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同，采用的工艺技术的不同，测试项目种类的不同以及待测器件的不同，测试技术可以分为很多种类。 器件开发阶段的测试包括: ·特征分析：保证设计的正确性，决定器件的性能参数; ·产品测试：确保器件的规格和功能正确的前提下减少测试时间提高成本效率 ·可靠性测试：保证器件能在规定的年限之内能正确工作; ·来料检查：保证在系统生产过程中所有使用的器件都能满足它本身规格书要求，并能正确工作。 制造阶段的测试包括: ·圆片测试：在圆片测试中，要让测试仪管脚与器件尽可能地靠近，保证电缆，测试仪和器件之间的阻抗匹配，以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 ·封装测试：器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。·特征分析测试，包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、接触电阻以及FET寄生漏电等参数测试。 通常的工艺种类包括: · TTL · ECL · CMOS · NMOS · Others 通常的测试项目种类: ·功能测试：真值表，算法向量生成。 ·直流参数测试：开路/短路测试，输出驱动电流测试，漏电电源测试，电源电流测试，转换电平测试等。·交流参数测试：传输延迟测试，建立保持时间测试，功能速度测试，存取时间测试，刷新/等待时间测试，上升/下降时间测试。 第二节直流参数测试 直流测试是基于欧姆定律的用来确定器件电参数的稳态测试方法。比如，漏电流测试就是在输入管脚施加电压，这使输入管脚与电源或地之间的电阻上有电流通过，然后测量其该管脚电流的测试。输出驱动电流测试就是在输出管脚上施加一定电流，然后测量该管脚与地或电源之间的电压差。
第一章复习题 1.使晶闸管导通的条件是什么？ 答：当晶闸管承受正向电压时，仅在门极有触发电流的情况下晶闸管才能导通。 2．维持晶闸管导通的条件是什么？怎样才能使晶闸管由导通变为关断？ 答：（1）维持晶闸管导通的条件是使晶闸管的电流大于能保持晶闸管导通的最小电流，即维持电流。 （2）若要使已导通的晶闸管关断，只能利用外加电压和外电路的作用使流过晶闸管的电流降到接近于零的某一数值以下，即降到维持电流以下，便可使导通的晶闸管关断。 3.GTO和普通晶闸管同为PNPN结构，为什么GTO能够自关断，而普通晶闸管不能？ 答：（1）GTO在设计时，a2较大，这样晶体管v2控制灵敏，易于GTO关断； （2）GTO导通时a1+a2的更接近于1，普通晶闸管a1+a2≥1.5，而GTO则为约等于1.05，GTO的饱和程度不深，接近于临界饱和，这样为门极控制提供了有利条件； （3）多元集成结构每个GTO元阴极面积很小，门极和阴极间的距离大为缩短，使得p2极区所谓的横向电阻很小，从而使从门极抽出较大的电流成为可能。 4．如何防止电力MOSFET因静电感应引起的损坏？ 答：（1）一般在不用时将其三个电极短接； （2）装配时人体，工作台，电烙铁必须接地，测试时所有仪器外壳必须接地； （3）电路中，栅，源极间常并联齐纳二极管以防止电压过高。 （4）漏，源极间也要采取缓冲电路等措施吸收过电压。 5.IGBT,GTR,GTO和电力MOSFET的驱动电路各有什么特点？ 答：IGBT驱动电路的特点是：驱动电路具有较小的输出电阻，IGBT是电压驱动型器件，IGBT 的驱动多采用专用的混合集成驱动器。 GTR驱动电路的特点是：驱动电路提供的驱动电流有足够陡的前沿，并有一定的过冲，这样可加速开通过程，减小开通损耗，关断时，驱动电路能提供幅值足够大的反向基极驱动电流，并加反偏截止电压，以加速关断速度。 GTO驱动电路的特点是：GTO要求其驱动电路提供的驱动电流的前沿应有足够的幅值和陡度，且一般需要在整个导通期间施加正门极电流，关断需施加负门极电流，幅值和陡度要求更高，其驱动电路通常包括开通驱动电路，关断驱动电路和门极反偏电路三部分。 电力MOSFET驱动电路的特点：要求驱动电路具有较小的输入电阻，驱动功率小且电路简单。 6.全控型器件的缓冲电路的主要作用是什么？试分析RCD缓冲电路中各元件的作用。 答：全控型器件缓冲电路的主要作用是抑制器件的内因过电压，du/dt或过电流和di/dt，
德信诚培训网 更多免费资料下载请进：https://www.doczj.com/doc/494543717.html, 好好学习社区 电子元器件可靠性试验规范 目 录 4.1 高温反向偏压试验 ------------------------------------ 第4页 4.2 压力蒸煮试验 ------------------------------------ 第6页 4.3 正向工作寿命试验 ------------------------------------ 第7页 4.4 高温储存试验 ------------------------------------ 第8页 4.5 低温储存试验 ------------------------------------ 第9页 4.6 温度循环试验 ------------------------------------ 第10页 4.7 温度冲击试验 ------------------------------------ 第11页 4.8 耐焊接热试验 ------------------------------------ 第12页 4.9 可焊性度试验 ------------------------------------ 第13页 4.10 拉力试验 ------------------------------------ 第14页 4.11 弯曲试验 ------------------------------------ 第15页 4.12 稳态湿热试验 ------------------------------------ 第18页 4.13 变温变湿试验 ------------------------------------ 第20页 4.14 正向冲击电流(浪涌电流)试验 -------------------------- 第23页
IC测试原理解析(第三部分) 芯片测试原理讨论在芯片开发和生产过程中芯片测试的基本原理，一共分为四章，下面将要介绍的是第三章。我们在第一章介绍了芯片测试的基本原理；第二章讨论了怎么把这些基本原理应用到存储器和逻辑芯片的测试上；本文主要介绍混合信号芯片的测试；接下来的第四章将会介绍射频/无线芯片的测试。 第三章混合信号芯片测试基础 基于DSP的测试技术 利用基于数字信号处理(DSP)的测试技术来测试混合信号芯片与传统的测试技术相比有许多优势。这些优势包括： 由于能并行地进行参数测试，所以能减少测试时间； 由于能把各个频率的信号分量区分开来(也就是能把噪声和失真从测试频率或者其它频率分量中分离出来)，所以能增加测试的精度和可重复性。 能使用很多数据处理函数，比如说求平均数等，这对混合信号测试非常有用 采样和重建 采样用于把信号从连续信号(模拟信号)转换到离散信号(数字信号)，重建用于实现相反的过程。自动测试设备(A TE)依靠采样和重建给待测芯片(DUT)施加激励信号并测量它们的响应。测试中包含了数学上的和物理上的采样和重建。图1中说明了在测试一个音频接口芯片时用到的各种采样和重建方法。 采样和重建在混合信号测试中的应用
纯数学理论上，如果满足某些条件，连续信号在采样之后可以通过重建完全恢复到原始信号，而没有任何信号本质上的损失。不幸的是，现实世界中总不能如此完美，实际的连续信号和离散信号之间的转换总会有信号的损失。 我们周围物理世界上的许多信号，比如说声波、光束、温度、压力在自然界都是模拟的信号。现今基于信号处理的电子系统都必须先把这些模拟信号转换为能与数字存储，数字传输和数学处理兼容的离散数字信号。接下来可以把这些离散数字信号存储在计算机阵列之中用数字信号处理函数进行必要的数学处理。 重建是采样的反过程。此过程中，被采样的波形(脉冲数字信号)通过一个数模转换器(DAC)和反镜象滤波器一样的硬件电路转换为连续信号波形。重建会在各个采样点之间填补上丢失的波形。DAC和滤波器的组合就是一个重建的过程，可以用图2所示的冲击响应p(t)来表示。 由一个数据序列重建连续时间波形 混合信号测试介绍 最常见的混合信号芯片有：模拟开关，它的晶体管电阻随着数字信号变化；可编程增益放大器(PGAs)，能用数字信号调节输入信号的放大倍数；数模转换电路(D/As or DACs)；模数转换电路(A/Ds or ADCs)；锁相环电路(PLLs)，常用于生成高频基准时钟或者从异步数据流中恢复同步时钟。
部分电子器件的测试和判断方法 1、二极管和桥堆 二极管的检测是用万用表的二极管档测PN结的压降，二极管的正极是PN结的正端，负极是PN结的负端。PN结的正向压降约为0.3—0.8V，反向为∞。桥堆的检测和二极管一样，分别测四个二极管的好坏，若其中有一个坏的，则桥堆是坏的。 2、三极管 三极管有NPN型和PNP型，用万用表的二极管档测两个PN结的压降，可粗略判断三极管的好坏，PN结的正向压降约为0.2—0.7V，反向为∞。也可以测三极管的放大倍数，数值为0或∞的管子一般是坏的。三极管的损坏形式一般是b-e结击穿，严重时连c-b结也击穿。 3、MOS管 场效应管（常用MOS管）有N沟道型和P沟道型，测试时用万用表的二极管档，栅极（G）对源极（S）和漏极（D）是双向绝缘的（数值为∞）；S对D相当于一个PN结（P沟道型为D对S），测试时可参照PN结的测试。MOS管的损坏形式一般是D-S结击穿，严重时连G-S绝缘也击穿。 4、IGBT IGBT模块可通过测量G-E间的结电容来判断，模块的G-E结电容与它的耐流值有关，一般好的100A以下模块G-E结电容在4~20nF间，100A以上模块的G-E结电容可能超过20nF。我们也可以通过测量模块G-E、G-C、C-E的电阻来判断，常见模块的损坏形式是G-E击穿或C-E击穿。 5、变压器 变压器的损坏一般是匝间短路或开路。开路的情况可以用万用表测量；对于短路情况，我们可以在它的高压端加交流市电，然后测它的空载损耗和或副边电压来判断它的好坏。对于小变压器而言，损坏较多的情况还是原边开路。 6、电容 温度升高而形成恶性循环，继而膨胀、失效。有些损坏的电容可从外观上来判断， 膨胀、变形或出现漏液的电容一般是坏的。电容也可以万用表来测量，对于容值较小的，可 以用万用表的电容档测其容值，偏差不大的电容是好的；对于容值较大的电容，可用万用表
电子元器件老化标准 YKK standardization office【 YKK5AB- YKK08- YKK2C- YKK18】
一、外观质量检查 拿到一个电子元器件之后，应看其外观有无明显损坏。比如变压器，要看其所有引线有否折断，外表有无锈蚀，线包、骨架有无破损等。又如三极管，要看其外表有无破损，引脚有无折断或锈蚀，还要检查一下器件上的型号是否清晰可辨。对于电位器、可变电容器之类的可调元件，还要检查在调节范围内，其活动是否平滑、灵活，松紧是否合适，无机械噪声，手感好，并保证各触点接触良好。 各种不同的电子元器件都有自身的特点和要求，爱好者平时应多了解一些有关各元件的性能和参数、特点，积累经验。 二、电气性能的筛选 要保证试制的电子装置能够长期稳定地通电工作，并且经得起应用环境和其他可能因素的考验，这是对电子元器件的筛选必不可少的一道工序。所谓筛选，就是对电子元器件施加一种应力或多种应力试验，暴露元器件的固有缺陷而不破坏它的完整性。筛选的理论是：如果试验及应力等级选择适当，劣质品会失效，而优良品则会通过。人们在长期的生产实践中发现新制造出来的电子元器件，在刚投入使用的时候，一般失效率较高，叫做早期失效，经过早期失效后，电子元器件便进入了正常的使用期阶段，一般来说，在这一阶段中，电子元器件的失效率会大大降低。过了正常使用阶段，电子元器件便进入了耗损老化期阶段，那将意味着寿终正寝。这个规律，恰似一条浴盆曲线，人们称它为电子元器件的效能曲线。 电子元器件失效，是由于在设计和生产时所选用的原材料或工艺措施不当而引起的。元器件的早期失效十分有害，但又不可避免。因此，人们只能人为地创造早期工作条件，从而在制成产品前就将劣质品剔除，让用于产品制作的元器件一开始就进入正常使用阶段，减少失效，增加其可靠性。 在正规的电子工厂里，采用的老化筛选项目一般有：高温存储老化；高低温循环老化；高低温冲击老化和高温功率老化等。其中高温功率老化是给试验的电子元器件通电，模拟实际工作条件，再加上＋80℃～＋180℃的高温经历几个小时，它是一种对元器件多种潜在故障都有检验作用的有效措施，也是目前采用得最多的一种方法。对于业余爱好者来说，在单件电子制作过程中，是不
IC测试原理解析 主要讨论芯片开发和生产过程中的IC测试基本原理，内容覆盖了基本的测试原理，影响测试决策的基本因素以及IC测试中的常用术语。 第一章数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此，测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口，懂得怎样模拟器件将来的电操作环境，这样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是，测试成本是一个很重要的因素，关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下，测试成本有时能占到器件总体成本的40%左右。良品率和测试时间必须达到一个平衡，以取得最好的成本效率。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同，采用的工艺技术的不同，测试项目种类的不同以及待测器件的不同，测试技术可以分为很多种类。 器件开发阶段的测试包括: ?特征分析：保证设计的正确性，决定器件的性能参数; ?产品测试：确保器件的规格和功能正确的前提下减少测试时间提高成本效率 ?可靠性测试：保证器件能在规定的年限之内能正确工作; ?来料检查：保证在系统生产过程中所有使用的器件都能满足它本身规格书要求，并能正确工作。 制造阶段的测试包括: ?圆片测试：在圆片测试中，要让测试仪管脚与器件尽可能地靠近，保证电缆，测试仪和器件之间的阻抗匹配，以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 ?封装测试：器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 ?特征分析测试，包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、接触电阻以及FET寄生漏电等参数测试。 通常的工艺种类包括:
份测验电力电子技术第一次作业
————————————————————————————————作者：————————————————————————————————日期：
2014年9月份考试电力电子技术第一次作业 一、单项选择题（本大题共100分，共 40 小题，每小题 2.5 分） 1. 晶闸管从阻断转为导通，必须同时具备的两个条件是（）。 A. A、阳极正向电压和门极反向电流 B.阳极反向电压和门极反向电流 C. C、阳极反向电压和门极正向电流 D、阳极正向电压和门极正向电流 2. 利用附加的换流电路对晶闸管施加反向电压或反向电流的换流方式，称为（）。 A.电网换流 B.强迫换流 C.负载换流 D.器件换流 3. 无源逆变指的是（）。 A. 将直流电能转变为某一频率或频率可调的交流电能，送给负载 B. 将直流电能转变为某一频率或频率可调的交流电能，送给电网 C. 将交流电能转变为某一频率或频率可调的交流电能，送给负载 D. 将交流电能转变为某一频率或频率可调的交流电能，送给电网 4. 晶闸管的额定电流是用一定条件下流过的最大工频正弦半波（）来确定。 A. 电流有效值 B. 电流峰值 C. 电流瞬时值 D. 电流平均值 5. 晶闸管工作过程中，管子本身的损耗等于管子两端的电压乘以（）。 A. 阳极电流 B. 门极电流 C. 阳极电流与门极电流之差 D. 阳极电流与门极电流之和 6. 晶闸管导通后，要使晶闸管关断，必须（） A. 在门极施加负脉冲信号 B. 使控制角应该大于90度 C. 使阳极电流小于维持电流 D. 使控制角小于90度 7. 单相桥式全控整流电路带反电势负载，串联电感L，工作在有源逆变状态，的工作范围 是（） A. B. C. D. 8. 三相半波带电阻性负载时， 为（）度时，可控整流输出的电压波形处于连续和断续的临界状态。 A. 0 B. 60 C. 30 D. 120 9. 逆变角β值的大小等于（）。 A. B. C. D. 10. 题目：以下正确的叙述是（）。 A. A、晶闸管只存在动态损耗，而不存在静态损耗 B. B、晶闸管只存在静态损耗，而不存在动态损耗 C. C、晶闸管既不存在动态损耗，也不存在静态损耗 D. D、晶闸管既存在动态损耗，也存在静态损耗 11. 三相半波可控整流电路的自然换相点是( )。 A. 交流相电压的过零点 B. 本相相电压与相邻相电压正半周的交点处 C. 比三相不控整流电路的自然换相点超前30° D. 比三相不控整流电路的自然换相点滞后60°