(此文档为word格式，下载后您可任意编辑修改！)
I-
基于Nios II的PWM直流电机控制系统设计
摘要
电力电子技术、微处理器技术、信号检测与处理技术、自动控制理论和计算机应用技术的发展以及永磁材料技术的进步，极大地推动了运动控制系统向纵深发展。从而加速了直流电动机调速及伺服系统向一体化电动机以及控制数字化方向发展的进程，为运动控制系统的高实时性、强稳定性的控制要求提供了保障和依据。针对运动控制系统的高实时性、强稳定性的控制要求，开发高精度、高效率和开放式的运动控制器具有十分重要的意义。
本文以两相直流电机为控制对象，采用基于Nios II的自定制Avalon外设技术，以单芯片大容量现场可编程门阵列(FPGA)为核心控制器，设计了基于可编程片上系统(SOPC，System on Programmable Chip)技术的运动控制器。
本文首先介绍了电气传动系统和PWM技术的基本情况，说明了本文设计的控制系统所使用的技术。其次，本文介绍了利用嵌入FPGA内部Nios II软核来构建一个真正意义上的小型SoC(System On a Chip)直流电机控制系统的具体方法，并以此说明了SOPC思想和实现途径。该系统采用通用的PWM直流电机调速方案，并使用ALTERA公司的DE2开发板上的FPGA芯片EP2C35F672C6作为系统控制器，同时利用硬件描述语言将调速控制所需的一些电路高度集合成直流电机控制系统，从而为电机的控制提供了一种新的思路。最后，本文给出了控制系统软件中的几个关键函数，说明了系统是如何控制电机运动的。
依据上述的设计思想，做出了实体模型并进行验证测试，相关运行结果证明了设计的可行性和正确性。本文所采用的Nios II软核组成的SOPC系统技术解决方案具有集成度高、灵活性强、扩展性好、可以大大缩短产品的开发周期的优点和特点。
关键词直流电机控制；脉宽调制（PWM）;现场可编程门阵列（FPGA）；可编程片上系统（SOPC）；硬件描述语言
II-
Based on the Nios II PWM DC Motor Control System
Design
Abstract
Along with the development of electronic technology, microprocessor technology, signal detection and processing technology, automatic control theory and computer application technology and permanent magnet materials technology, people the movement control system. Thus speeding up the DC motor the speed governing and servo systems evolving into the integrative motor and the control digital direction of proceedings, for the Motion Control System of accordance with Motion Control System for the and the Motion Controller of great significance.
In this thesis, two-phase DC motor to control the object, to use the Nios II-based Avalon peripherals customized technology, to use large-capacity single-chip field programmable gate array(FPGA)as the core controller, design based on programmable chip system (SOPC, System on Programmable Chip) technology of motion controller.
At first, this thesis introduces the electric transmission system and the basic situation of PWM technology, illustrates the technology of control system, which is designed in this paper. Secondly, the thesis introduces the method of building a true small-scale SoC(System on a Chip)for DC motor control system with embedded soft-core FPGA internal Nios II and illustrates ideas and the way to the realization of SOPC. This system uses a common DC motor PWM speed control program and the FPGA chip named EP2C35F672C6 on ALTERA's DE2 development board as the system controller. At the same time, it integrates some circuit which is needed by speed control to DC motor control system with the language. Thus it provides a new way of the motor control. Finally, this paper provides several key functions in the control system software to explain the above design, I’ve made a solid model and carried out proof tests, the related results proved the feasibility and correctness of this design. The program of the SOPC system technology which are composed of Nios II soft-core in this thesis , greatly shorten the product development cycle.
Keywords DC Motor Control; PWM；Field Programmable Gates Array (FPGA)；System On Programmable Chip(SOPC); Hardware
Description Language;
III-
目录
摘要…….............................................................................................................. I Abstract .............................................................................................................. I I
第1章绪论 (1)
1.1 课题背景 (1)
1.2 电气传动与PWM技术概述 (1)
1.2.1 电气传动的发展与趋势 (1)
1.2.2 PWM技术发展概述 (2)
1.3 FPGA概述 (2)
1.3.1 EDA简介 (2)
1.3.2 FPGA简介 (3)
1.3.3 Cyclone II系列FPGA简介 (3)
1.3.4 FPGA开发基本流程 (4)
1.4 SOPC概述 (5)
1.4.1 SOPC简介 (5)
1.4.2 Nios II软核简介 (6)
1.5 本文研究内容 (6)
第2章PWM直流电机控制系统设计原理 (7)
2.1 直流电机驱动器的组成 (7)
2.1.1 直流PWM控制的基本原理 (7)
2.1.2 驱动电路概述 (8)
2.2 直流电机闭环控制系统的组成 (11)
2.2.1 闭环控制的基本思想 (11)
2.2.2 闭环控制的基本实现方法 (11)
2.3 直流电机控制器的组成 (12)
2.3.1 Avalon总线结构概述 (12)
2.3.2 基于Avalon总线自定义外设概述 (13)
2.4 本章小结 (13)
第3章基于Nios II的系统硬件设计 (14)
3.1 系统的的主体框架 (14)
3.2 控制器各部分模块 (15)
3.2.1 Nios II软核构建 (15)
3.2.2 PWM信号产生模块 (19)
3.2.3 电机运行状态控制电路模块 (22)
3.2.4 频率计模块 (22)
3.2.5 显示译码模块 (24)
3.2.6 闭环控制电路 (26)
IV-
3.2.7 分频器 (27)
3.3 直流电机驱动电路 (28)
3.3.1 TLP521光耦电气隔离 (28)
3.3.2 L298N驱动电路 (29)
3.3.3 工作电源 (31)
3.4 直流电机闭环控制电路 (31)
3.4.1 电机转速信号采集 (31)
3.4.2 电机转速信号整理电路 (33)
3.5 本章小结 (35)
第4章基于IDE环境的软件工程设计 (36)
4.1 控制系统软件主体构架 (36)
4.2 控制软件各工作模式 (37)
4.2.1 单速工作模式 (37)
4.2.2 分级定速工作模式 (38)
4.2.3 实时调节工作模式 (39)
4.3 主要函数读解 (40)
4.3.1 单速工作程序 (40)
4.3.2 分级定速工作程序 (40)
4.3.3 实时调节工作程序 (41)
4.3.4 闭环控制程序 (42)
4.3.5 系统异常处理程序 (43)
4.4 本章小结 (43)
结论 (44)
致谢 (45)
参考文献 (46)
附录A (47)
附录B (55)
附录C (63)
附录D (65)
附录E (67)
附录F (68)
附录G (69)
第1章绪论
1.1课题背景
随着电力电子技术、微处理器技术的发展以及永磁材料技术的进步，直流电动机调速及伺服系统正在向一体化电动机以及控制数字化的方向发展。一体化电动机的发展方向主要体现于集控制及电动机于一体的无刷直流电动机。而脉宽调制（PWM）技术以及相应的功率开关电路技术则是控制数字化的基础。
EDA（Electronic Design Automation）技术作为现代电子设计技术的核心，依赖功能强大的计算机，在EDA工具软件平台上，实现既定的电子线路功能系统的设计。单片机及DSP的性能不断提高，使得PWM控制技术及电动机控制技术也日趋成熟。FPGA和CPLD等超大规模可编程逻辑器件的出现，不仅可以制作成控制器来代替单片机及DSP，同时还能讲外围电路集成到同一个芯片当中，大大提高了系统的集成度和可靠性。
1.2电气传动与PWM技术概述
1.2.1电气传动的发展与趋势
随着现代技术的发展，电气传动系统正在向系统高性能、控制数字化、一体化机电的方向发展。直流传动系统控制简单、调速特性好，一直是调速传动领域中的重要组成部分[1]。现代的直流传动系统的发展方向是电动机主极永磁化及换向无刷化，而无刷直流电机正是在这样的趋势下所发展起来的机电一体化电动机系统。一般意义上的无刷直流电机是指方波无刷直流电动机，其特征是只需简单的开关位置信号即可通过逆变桥驱动永磁电动机工作。
近年来，虽然永磁直流电动机也随着永磁材料技术的发展而得到了性能的提高，依然在直流传动系统中被广泛应用，但直流传动系统已经处于无刷直流电动机大规模普及与应用的阶段。
永磁同步电动机调速及高性能伺服技术发展迅速，应用功率范围不断扩大。永磁同步电动机，实际上为带有位置传感器的、由逆变器驱动的永磁同步电动机系统。其反电势波形为正弦波，相应的绕组电流也为正弦波。关于永磁同步电动的研究主要集中于电动机的新型结构形式、气隙磁场的设计、计算和绕组电流的控制。其中，绕组电流的控制为大部分文献研究的焦点。此后的研究虽然在控制手段上不断改进，但控制方法没有本质的突破。一般实现电流控制的手段有模拟方法、模拟数字混合方法、全数字方法等，并在逐步向全数字控制方向发展。
高性能直流传动系统在向方波无刷直流电动机为主的方向发展，而方波无刷直流电动机在向电流正弦化的方向发展，而永磁同步电动机系统也在向无位置检测或位置检测简易化方向发展。随着发展，交、直流之分越来越模糊，二者的发展方向相同，概念趋向一致。
如今，无刷直流电动机或永磁同步电动机系统集特种电动机、变流机构、检测元件、控制软件和硬件于一体，形成新一代的一体化电动机系统，体现着当今应用科学的最新成果，是机电一体化的高科技产物。
1.2.2PWM技术发展概述
随着全控型功率电子器件的发展，脉冲调制（PWM）技术与开关功率电路成为主流技术，在功率应用中基本取代了线性功率放大电路，以减小功率器件导通损耗，提高驱动效率。在PWM技术中，功率器件工作在开关饱和导通状态，通过改变功率器件的驱动脉冲信号的开通与关断的时间，来改变加在负载两端的平均电压的大小。
改变脉冲信号的开通、关断时间有两种基本方式。一种方式是将脉冲信号的开关频率及周期T固定，通过改变导通脉冲的宽度来改变负载的平均电压，这就是脉冲宽度调制（PWM）。另一种方式是将脉冲信号的导通宽度固定，通过改变开关频率及周期T来改变负载的平均电压，这就是脉冲频率调制（PFM）。
由于PFM控制是通过改变脉冲频率来实现平均电压的调节的，频率变化范围较大。在频率较低时，往往人耳所感觉到的电磁噪声较高；而在频率较高时，会导致功率器件开关损耗的增加，而且还存在功率器件关断速度的限制。最严重的情况是，在某些特殊频率下系统有可能产生机械谐振，就会导致系统产生震荡和出现音频啸叫声。而在PWM控制中，由于脉冲频率固定，通过频率选择不但可以克服上述问题，而且有利于消除系统中由于功率器件开关所导致的固定频率的电磁干扰。因此在电气传动领域内PWM控制技术成为应用的主流技术。
1.3FPGA概述
1.3.1EDA简介
在现代高新电子产品的设计和生产中，微电子技术和现代电子设计技术是相互促进、相互推动又相互制约的两个技术环节。前者代表了物理层在广度和深度上硬件电路实现的发展，后者则反映了现代先进的电子理论、电子技术、仿真技术、设计工艺和设计技术与最新的计算机软件技术有机的融合和升华。因此，EDA技术便是这两者的结合[2]。
EDA（Electronic Design Automation）技术在硬件实现方面融合了大规模集成电路制造技术、IC版图设计技术、ASIC测试技术和封装技术、FPGACPLD编程下载技术、自动测试技术等；在计算机辅助工程方面融合了计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）、计算机辅助工程（CAE）技术以及多种计算机语言的设计概念；而在现代电子学方面则容纳了更多的内容，如电子线路设计理论、数字信号处理技术、数字系统建模等。因此EDA技术为现代电子理论和设计的表达与实现提供了可能性。
EDA技术通过超大规模可编程逻辑器件、半定制或全定制ASIC及混合ASIC三种途径来实现完成专用集成电路的设计和实现这一最终目标。ASIC作为最终的物理平台，容纳了用户通过EDA技术将电子用系统的既定功能和技术指标具体实现的硬件实体。
1.3.2FPGA简介
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB （Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：
1.采用FPGA设计ASIC电路，用户不需要投片生产，就能得到可用的芯片。
2.FPGA可做其它全定制或半定制ASIC电路的中试样片。
3.FPGA内部有丰富的触发器和IO引脚。
4.FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
5.FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。
FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA有并行主模式、主从模式、串行模式及外设模式等多种配置模式。
1.3.3Cyclone II系列FPGA简介
Cyclone II系列FPGA芯片是ALTERA公司的产品。ALTERA公司的PLD具有高性能、高集成度和高性价比的优点。其中，Cyclone II系列芯片是最新推出的产品系列。Cyclone II器件的制造基于300mm晶圆，采用TSMC 90nm、低K值电介质工艺。Cyclone II FPGA系列是低成本系列FPGA，其功
能包括：
1.多达68416LE，用于高密度应用。
2.多达1.1Mb的用于嵌入式处理器的通用存储单元。
3.多达150个18×18用于嵌入式处理器的低成本数字信号处理（DSP）应用。
4.专用外部存储器疾控电路用以连接DDR2、DDR和SDR SDRAM以及QDRII SRAM存储器件。
5.最多4个嵌入式PLL，用于片内和片外系统时钟管理。
6.支持单端IO标准用于64为、66MH Z PCI和64为、100MH Z PCI-X （模式1）协议。
7.具有差分IO信号，支持RSDS、mini-LVDS、LVPECL和LVDS，数据速率接收端最高达805Mbps，发送端最高633Mbps。
8.对安全敏感应用极性紫铜CRC检测。
9.具有支持完全定制Nios II嵌入式处理器。
10.采用串行配置器件的低成本配置解决方案。
1.3.4FPGA开发基本流程
FPGA系统设计流程包括硬件和软件设计流程。首先确定系统功能，并对关键部分予以仿真。在确定系统功能并划分功能模块之后，根据不同的结构和算法，确定不同的资源消耗。由上述过程可以确定系统设计需要消耗的门数、存储器的大小。根据系统设计的要求，对系统时序和时钟速率进行考察和估计，可以确定所需器件的速度级别。根据系统外部接口的要求，确定接口时序和芯片引脚资源消耗情况。在上述过程完成以后，考虑系统功能和性能的可扩展性，确定器件型号。型号确定之后，需要确定配置方式，因为不同型号的器件，其配置方式是有很大的差异的。硬件设计和软件设计可以同时进行。所谓软件设计是用HDL语言(Hardware Description Language)利用FPGA内部资源实现设计的过程，一般包括设计输入、综合、功能仿真(前仿真)、设计实现、时序仿真(后仿真)、配置下载五个过程[3]。具体设计流程如图1-1所示：
1.设计输入：FPGA设计一般基于某种EDA软件的开发，设计输入就是设计人员将所要设计的系统或电路以开发软件要求的形式表示出来，目前比较流行的做法是采用硬件描述语言(HDL)用文本的形式来描述设计。硬件描述语言可以对系统进行行为级和寄存器传输级描述。
2.设计综合：综合，就是针对给定的电路实现功能和实现此电路的约束条件，通过计算机进行优化处理，获得一个能满足上述要求的电路设计方案。也就是说，被综合的文件是HDL文件(或相应文件等)，综合的依据是逻辑设计的描述和各种约束条件，综合的结果则是一个硬件电路的实现方案，该方案必须同时满足预期的功能和约束条件。
图1–1 FPGA基本开发流程
3.仿真验证：从广义上讲，设计验证包括功能与时序仿真和电路验证。仿真是指使用设计软件包对已实现的设计进行完整测试，模拟实际物理环境下的工作情况。前仿真是指仅对逻辑功能进行测试模拟，以了解其实现的功能否满足原设计的要求，仿真过程没有加入时序信息，不涉及具体器件的硬件特性，如延时特性；而在布局布线后，提取有关的器件延迟、连线延时等时序参数，并在此基础上进行的仿真称为后仿真，它是接近真实器件运行的仿真。
4.设计实现：实现可理解为利用实现工具把逻辑映射到目标器件结构的资源中，决定逻辑的最佳布局，选择逻辑与输入输出功能连接的布线通道进行连线，并产生相应文件(如配置文件与相关报告)其主要过程包括，设计文件转换、映射和布局布线。
5.时序提取：产生一反标文件，供给后续的时序仿真使用。
6.配置：产生FPGA配置时需要的位流文件。
7.下载验证：下载是在功能仿真与时序仿真正确的前提下，将综合后形成的位流下载到具体的FPGA芯片中，也叫芯片配置。
1.4SOPC概述
1.4.1SOPC简介
SOPC（System On Programmable Chip）,是Altera公司提出来的一种灵活、高效的SOC解决方案，是一种新的软硬件协同设计的系统设计技术。它将处理器、存储器、IO口、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统[4]。SOPC是PLD和ASIC技术融合的结果，可以把它看成半导体产业未来的发展方向的代表。SOPC结合了ASIC和FPGA各自的优点，其基本特征：
1.以具有系统性能的FPGA为平台，至少包含一个以上的嵌入式处理器核(软核或硬核)。
2.具有小容量的高速片内RAM资源。
3.丰富的IP资源可供选择。
4.具有丰富的片上可编程资源。
5.具有处理器调试接口和FPGA编程接口。
6.单芯片、低功耗。
SOPC方案构成途径有基于FPGA嵌入IP硬核的SOPC系统、基于FPGA嵌入IP软核的SOPC系统和基于HardCopy 技术的SOPC系统三种。
1.4.2Nios II软核简介
Nios II系列32位RISC嵌入式处理器具有超过200DMIP的性能，在低成本FPGA中实现成本只有35美分。由于处理器是软核形式，具有很大的灵活性，可以在多种系统设置组合中即兴选择，满足成本和功能要求。采用Nios II 处理器进行设计，可以帮助用户将产品迅速推向市场，延长产品生命周期，防止出现处理器逐渐过时的情况[5]。
采用Nios II处理器，用户将不会局限于预先制造的处理器技术，而是根据自己的要求定制处理器，按照需要选择合适的外设、存储器和接口。此外，用户还可以轻松集成自己专有的功能，创建一款“完美”的处理器。由于今后发展具有不确定性，因此，设计人员必须能够更改其设计，加入多个CPU，定制指令集及硬件加速器，以达到新的性能目标，而Nios II处理器能满足以上要求。
1.5本文研究内容
鉴于上述电气传动和PWM技术的发展和趋势，本文以两相直流电机为控制对象，使用基于SOPC系统的Nios II软核，并利用PWM技术设计实现一个直流电机控制系统，主要研究内容包括以下几点：
1.对PWM技术的原理进行分析研究，选取适合PWM技术控制的直流电机驱动系统。
2.研究基于SOPC系统的Nios II软核的控制系统的构架，确定整体片上系统，完成运动控制系统FPGA硬件逻辑设计。
3.研究SOPC系统的软件开发流程和控制程序结构。
第2章PWM直流电机控制系统设计原理
本章主要阐述了PWM技术的基本原理和电机驱动电路选择的理论依据。说明了本文设计的直流电机控制系统所使用的闭环控制的基本思想和实现方法。其次，对控制器设计中使用的Avalon总线结构以及基于的Avalon总线的自定制外设进行了简要的说明。
2.1直流电机驱动器的组成
2.1.1直流PWM控制的基本原理
脉冲宽度调制（PWM）是英文“Pulse Width Modulation”的缩写，简称脉宽调制。它是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用于测量，通信，功率控制与变换等许多领域。
PWM是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用，方波的占空比被调制用来对一个具体模拟信号的电平进行编码。PWM 信号仍然是数字的，因为在给定的任何时刻，满幅值的直流供电要么完全有(ON)，要么完全无(OFF)。电压或电流源是以一种通(ON)或断(OFF)的重复脉冲序列被加到模拟负载上去的。通的时候即是直流供电被加到负载上的时候，断的时候即是供电被断开的时候。只要带宽足够，任何模拟值都可以使用PWM 进行编码。[6]多数负载(无论是电感性负载还是电容性负载)需要的调制频率高于10Hz，通常调制频率为1kHz到200kHz之间。占空比是接通时间与周期之比；调制频率为周期的倒数。执行PWM操作之前，这种微处理器要求在软件中完成以下工作：
1.设置提供调制方波的片上定时器计数器的周期。
2.在PWM控制寄存器中设置接通时间。
3.设置PWM输出的方向，这个输出是一个通用IO管脚。
4.启动定时器。
5.使能PWM控制器。
具体调制时，功率器件工作在开关饱和导通状态，通过改变功率器件的驱动脉冲信号的开通与关断的时间，来改变加在负载两端的平均电压的大小。当负载为直流电动机时，也就实现了电动机的调压调速控制，这也就是PWM控制的基本原理。
直流PWM调速控制电路如图2-1所示，可控开关S1以固定的周期重复的接通和断开。当S1接通时，供电电源U通过开关S1施加到直流电动机两端，电动机在电源作用下旋转，同时电动机电枢电感储存能量；当开关S1断开时，供电电源停止向电动机提供能量，但此时电枢电感所储存的能量将通过续流二极管VD1使电机电枢电流继续维持，电枢电流仍然产生电磁转矩使得电动机继续旋转。开关S1重复动作时，在电动机电枢两端就形成了一系列的电压脉冲波
形，如图2-2所示。
图2–1 直流PWM调速控制控制电路
在PWM控制中，电枢电压平均值U av由电源电压、脉冲周期T以及开关S1在每个周期内所导通的时间t on决定。
可由公式2-1来表示：
U av=U =αU （2—1）式2-1中，α为占空比，也就是导通时间t on与脉冲周期T之比，α=。公式2-1表明，平均电压由脉冲占空比及电源电压所决定，与占空比成正比。改变占空比能够相应地改变平均电压，也就实现了直流电动机的调压调速。
图2–2 直流PWM调速控制电压及电流波形
2.1.2驱动电路概述
电动机的驱动电路本质上是功率放大电路，利用功率放大器件做成驱动级电路，电路基本结构根据使用范围的不同而采取不同的形式。现在比较成熟的技术有MOS门功率器件构成的驱动电路和IGBT的专用驱动集成电路，本设计使用的驱动电路是L298N专用集成电路，属于MOS门功率器件构成的驱动电路。
本设计要求可以控制直流电机正反转状态，所以驱动系统属于可逆直流PWM系统。直流电动机的可逆PWM控制，即电动机的双向控制，基本电路拓扑结构包括T型半桥电路和H桥电路。T型半桥电路可以应用在双电源情况，而广泛采用的电路是H桥电路。可逆直流PWM控制中的H桥电路如图2-3 所示。
图2–3 可逆直流PWM控制中的H桥电路
本设计采用的控制PWM信号为单极性信号，工作模式是单极性可逆PWM模式，该模式的特点是在一个开关周期内，作用到电枢两端的电压极性是单一极性的。单极性可逆PWM模式实现的基本方法是：当转速给定信号为正时，一侧的上、下桥臂控制信号是相反极性的双极性PWM信号或互补的单极性PWM信号，而另外一侧的控制信号是下桥臂恒通而上桥臂关断；当转速给定信号为负时两侧的信号互换[7][8]。对于图2-2所示的H桥电路，控制信号是：V1=V2为PWM信号，V3关断，V4恒通；或者是V3=V4为PWM信号，V1关断，V2恒通.不同情况决定了不同的转向。
实际上，当一侧的控制信号是相反极性PWM信号时，另一侧的控制信号也可以使上桥臂恒通而下桥臂关断，电动机的转向不同。以电动机的正向旋转为例，即控制信号是V1=V2为PWM信号，V3关断，V4恒通的情况，对电动机的运行状态进行分析。电机共有四种可能的运行状态。
状态1：电动状态。由于V3关断，V4恒通，在V1的PWM信号为高电平时，功率管V1、V4饱和导通而V2、V3关断，电枢两端所加电压为U。电枢电流上升，电动机处于正方向的电动状态，等效电路如图2-4a所示。
状态2：电动续流状态。在V1的PWM信号变为低电平后，功率管V1、V3关断而V2、V4饱和导通。此时电枢两端所作用电压为零。由于电枢电流方向不能立刻改变，电动机的自感电动势克服反电动势通过VD2、V4续流，电动机消耗存储在电感中的能量，电流衰减。电动机处于电动的续流状态，等效电路如图2-4b所示。
状态3：能耗制动状态。如果电动机续流结束，但PWM信号依然没有变
化，即V1、V3维持关断而V2、V4维持饱和导通，此时电动机在反电动势的作用下，产生一个反方向的电流回路。如果电动机方向没有改变，运行状态相当于是能耗制动。等效电路如图2-4c 所示。
状态4：再生制动状态。如果存在上述的能耗制动状态，则在V1、V4的PWM 变为高电平后，电枢两端电压重新为U 。电枢电流方向不能立刻改变，反向电流将经二极管VD1、VD4向电流充电并逐渐剪下为零，电动机处于再生制动的状态，等效电路如图2-4d 所示。
电机在正常运行时，可能只存在前两个状态。电动机在反转情况时的运行状态与之相似。
(a)
(b)
(c) (d)
图 2–4 单极性可逆PWM 模式中的等效电路
(a) 电动状态 (b) 电动续流状态
(c) 能耗制动状态 (d) 再生制动状态
2.2直流电机闭环控制系统的组成
2.2.1闭环控制的基本思想
闭环控制的目的是为了增加系统的稳定性，PWM直流控制时，电枢两端的电压一直在改变，根据占空比得到的电压只是理想状态下的平均值，所以电枢电压在一定范围内波动，闭环控制的添加，使得PWM信号的占空比也根据反馈在一定范围内改变，进而改变电枢两端电压，减小电枢电压的波动，从而提高系统的稳定性。闭环控制的主要组成部分是反馈信号的获得以及闭环控制的方法。反馈信号的获得有以下两种途径：
1.霍尔效应传感器。霍尔效应传感器是利用半导体材料的霍尔效应构成的磁敏元件，基本器件为霍尔元件，在此基础上集成稳压、放大、滤波和比较等电路就构成了线性霍尔传感器和开关型霍尔传感器。霍尔传感器的反馈原理是通过传感器来检测转子的位置，并产生一个正比于磁感应强度的信号，该信号当磁场为零时输出为12电源电压，输出稳定性可以达到1mT左右。
2.光电开关。光电开关一般是由发光二极管、光敏晶体管以及遮光片组成。一般做法是利用光电开关做成平面型光断续器，即把红外发光二极管和光敏晶体管布置在同一平面上，遮光片在等角度处打孔，孔数可自由选择，但要平均分布，利用光电开关的通断来形成脉冲，脉冲信号经过光电编码器形成标准的脉冲信号，反馈到控制系统。
两种方法都是比较有效地方法，只是反馈信号产生的装置位置不同，一般来说霍尔效应传感器安装在电枢后端，即与电动机是一体的，不会增加电枢的负载；光电开关由于遮光板的使用，必须将遮光板安放在电枢主轴的外延部分，变相的增加了电动机的负载，同时码盘（打孔的遮光板）的制造精度要求很高，大大增加了成本。
本设计的闭环控制使用的是比例控制，反馈回来的信号与标准信号进行比较，并产生一个开关量，讲该开关量送到Nios II软核中，利用程序控制PWM 信号站空比的调节，来实现闭环控制。
2.2.2闭环控制的基本实现方法
对于利用霍尔传感器得到的反馈信号，其信号是一个标准的正弦波，对于信号要先进行处理，信号整形电路我们直接使用施密特触发器就可以，利用施密特触发器的整形功能，将得到的信号整理成标准的单极性脉冲信号，然后将该信号传送到FPGA芯片中，经过分频、去抖，用频率计测出信号的频率，就的得到了电机的转速信息，测出的频率进行后续的处理，完成闭环控制。
对于利用光电开关和光电编码器得到的反馈信号，由于光电编码器产生的信号就是单极性脉冲信号，所以直接将该信号送到FPGA芯片中，同样经过分频、去抖，用频率计测出信号的频率，得到电机的转速信息，测出的频率进行后续的处理，用以完成闭环控制。
2.3直流电机控制器的组成
2.3.1Avalon总线结构概述
Avalon交换式总线是由Altera公司开发的一种专用的内部连线技术。Avalon交换式总线由SOPC Builder自动生成，是一种理想的用于系统处理器和外设之间的内联总线。SOPC Builder利用最少的FPGA资源，产生新的最佳Avalon交换式结构。在SOPC Builder中，每当一个新的组件被添加到系统中或是某个外设介入优先权被改变了，就会有一个新的、最佳的Avalon交换式总线被生成。Avalon交换式总线的整个生成过程都由SOPC Builder自动完成。SOPC Builder自动生成的Avalon交换式总线使用最少的逻辑资源来支持数据总线的复用、地址译码、等待周期的产生、外设的地址对齐、中断优先级的制定以及高级的交换式总线传输。Avalon交换式总线定义的内联线的策略使得任何一个Avalon总线上的主外设都可以与任何一个从外设沟通。
Avalon总线结构与传统总线结构相比有着显著的优点。传统总线结构中，单个总线仲裁器控制总线主机和从机之间的通信。每个总线主机发起总线控制请求，由总线仲裁器对某个主机授权接入总线。如果多个主机试图同时接入总线，总线仲裁器会根据一套固定的仲裁规则，分配总线资源给某个主机。由于每次只有一个主机能够接入总线，使用总线资源，因此导致带宽瓶颈。
Avalon交换结构能进行多路数据同时处理，实现无与伦比的系统吞吐量。采用Avalon交换结构，每个总线主机均有自己的专用互联，总线主机只需抢占共享从机，而不是总线本身。Avalon交换结构支持多种系统体系结构，可实现数据在外设与性能最佳数据通道之间的无缝传输。Avalon交换结构同样支持用户设计的片外处理器和外设。
Avalon接口定义了Avalon交换结构与Avalon外设之间的连接。Avalon接口是一个灵活的接口，使用者可以只用系统所需的几个信号来进行数据传输。Avalon接口还定义了一组信号类型，包括这些信号的行为以及所支持的传输类型。Avalon接口是一个完全开放的标准。其显著特性有：
1.使用独立的地址、数据、控制线，提供与偏上逻辑的最简单的接口。因使用相互独立的地址和数据通路，Avalon外设不需要识别数据和地址周期。
2.支持最高达128位的数据宽度，支持不是2的偶数幂的数据宽度。
3.支持同步操作，所有Avalon外设的接口与Avalon交换结构的时钟同步，不需要负载的握手应答机制。这样就简化了Avalon接口的时序行为，而且偏于集成高速外设。
4.支持动态地址对齐，可处理具有不同数据宽度的外设之间的数据传输。具体动态地址对齐使具有不同数据宽度的Avalon外设能轻松地进行接口，设计时无需特殊的考虑。
5.接口协议简单，容易学习，易于理解。
6.资源占用少，减少片内逻辑资源的占用。
7.Avalon接口性能很高，可达到每个时钟传输1次。
2.3.2基于Avalon总线自定义外设概述
定制用户外设有两种可行的方法：一种是SOPC Builder提供的元件编辑器在图形用户界面下将用硬件描述语言描述的用户逻辑封装成一个SOPC Builder 元件；另一种是在Altera提供的元件的基础上来修改。本设计使用第一种方法，来创建一个PWM信号生成器，作为系统的Avalon外设。
一般来说，一个元件由描述元件逻辑的硬件描述文件、软件文件以及元件的描述文件三部分组成。一个典型元件定制的步骤如下：
1.规划元件的硬件功能。
2.如果采用微控制器来控制元件，则规划访问该硬件的应用程序接口。
3.在硬件和软件要求的基础上，定义一个恰当的Avalon接口。
4.使用硬件描述语言来描述硬件逻辑。
5.单独验证元件的硬件功能。
6.写用于描述寄存器的C头文件来为软件定义硬件寄存器映像。
7.使用元件编辑器来封装硬件HDL和软件文件，得到一个元件。
8.将该元件集成到一个简单的Nios II系统中。
9.使用Nios II来测试寄存器级的访问是否正确。
10.如果以后将使用微控制器来访问该元件，就要写元件的驱动软件。
11.反复改进元件的硬件设计和软件驱动，并使用元件编辑器来更新所做的修改。
12.建立一个完整的SOPC Builder system，里面含有一个或多个该元件。
13.执行系统级的验证，如果需要在进行改进。
14.完成元件的定制，并分发给其他设计者。
一个用户逻辑外设必须进行硬件设计。这里的硬件设计是指用硬件描述语言HDL来描述和仿真硬件逻辑的组成。一个典型的元件由任务逻辑、寄存器文件和Avalon接口三种功能模块组成。
2.4本章小结
本章讲解了PWM直流电机控制系统设计所基于的基本原理技术，说明了PWM技术、驱动电路的基本原理，阐述了系统闭环控制的基本思想，以及控制器所利用的Avalon总线技术的基本情况。
第3章基于Nios II的系统硬件设计
本章是全文的核心部分，在本章，由基于Nios II的系统框架引申出各个模块的构建和硬件的设计，其中包括主控制器各个模块的基本设置、驱动电路的设计以及闭环控制电路的设计。同时，部分模块给出了时序仿真结果，用以验证设计思想。
3.1系统的的主体框架
系统的主体主要由FPGA片上系统、驱动电路和电机构成的驱动控制系统以及处理反馈信号的闭环控制系统组成。
图3–1 系统主体框架及接口示意图
由图3-1可以看出，除了与控制对象直接连接的电路外，其余电路都可以集成到一个FPGA芯片当中，同时我们使用了Nios II软核作为主控制器，完全体现了FPGA集成度高、灵活性强、扩展性好的特点，同时相比较于现在比较成熟的单片机PWM控制系统来说，利用FPGA芯片构成的系统，集成度更高、运算速度更快、处理精度更高、外围电路更简单，对于设计人员来说，利用FPGA芯片可以大大缩短设计开发的时间。
3.2控制器各部分模块
3.2.1Nios II软核构建
本系统的控制器使用的是Altera公司的DE2开发板上的FPGA芯片。Nios II处理器作为实现控制的中央处理器，它的特点之一就是Avalon总线，这是连接片上处理器和其他模块的一种简单的总线协议，它规定了主设备和从设备之间进行连接的端口和通信时序。由于Nios II是一个位于FPGA中的处理软核，因而定制其外设比较容易。此外，在定制中，本系统还加入了并行输入输出口（PIO）、定时器（Timer），以及可提供PWM信号的用户自定义外设。为了精简系统，没有添加片上RAM、ROM，只添加了一个片外SDRAM，为了提高系统的性能，添加了一个基于Avalon总线的锁相环（PLL）将系统时钟倍频到了80MH Z,同时利用该PLL使片外SDRAM的时序与NIOS II处理器同步，由于被设计只是系统设计验证，不需要形成产品，所以没有添加EPCS模块。NIOS II软核的配置，类型选用经济型(Nios IIe)，指定中断和复位寄存器（片外SDRAM）；片上RAMROM信息以及CPU的Cache信息使用缺省配置；JTAG模式选择层级1。
软核的其他模块的配置：
1.PLL锁相环的配置：
PLL(Phase Locked Loop)：为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料。PLL用于振荡器中的反馈技术。锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。[9]而FPGA中含有的高性能嵌入式模拟锁相环，其性能远优于数字锁相环，此锁相环PLL可以与一输入的时钟信号同步，并以其作为参考信号实现锁相，从而输出一至多个同步倍频或分频的片内时钟，以供逻辑系统应用，而SOPC中的PLL模块是基于Avalon总线的PLL性能更优于嵌入式模拟锁相环。
本设计使用的配置为芯片速度级别6级输入时钟50MH Z；输出使用C0,C1两个输出时钟，均倍频到80MH Z，占空比为50%；Avalon接口属性中，locked output属性选择Export;将PLL.C0信号名更改为SYSCLK，提供系统芯片时钟，将PLL.C1信号名更改为SDRAMCLK，为片外存储器提供时钟输入。
PLL锁相环模块的添加，使外部存储器与芯片时序同步，同时将芯片的工作时序提高到80MH Z提高了系统的性能，这是单片机所不能实现的。
2.JTAG-UART的配置：
带Avalon接口的JTAG-UART设备实现PC和NIOS II系统之间的串行通信，在许多设计中JTAG-UART常取代RS-232通信设备，用于字符的输入和输出。与UART设备不同的是，JTAG-UART是通过JTAG接口来传输数据的。程序员可以使用HAL层提供的API函数对JTAG-UART进行操作，而不