计算机专业基础综合计算机组成原理（输入／输出(I／O)系统）
历年真题试卷汇编2
(总分：64.00，做题时间：90分钟)
一、单项选择题(总题数：25，分数：50.00)
1.计算机的外部设备是指____。
（分数：2.00）
A.输入／输出设备
B.外存储器
C.输入／输出设备和外存储器√
D.电源
解析：解析：考查计算机外部设备的概念。除主机以外的硬件装置统称为外部设备或外围设备，包括输入／输出设备和外存储器。
2.下列说法正确的是____。
（分数：2.00）
A.计算机中一个汉字内码在主存中占用4B
B.输出的字型码16×16点阵在缓冲存储区中占用32B √
C.输出的字型码16×16点阵在缓冲存储区中占用16B
D.以上说法都不对
解析：解析：考查基本概念。计算机中一个汉字内码在主存中占用2B，输出的字型码16×16点阵在缓冲
存储区中占用(16×16／8)B=32B。
3.对于字符显示器，主机送给显示器的是打印字符的____。【北京理工大学2002年】
（分数：2.00）
A.AscII码√
B.列点阵码
C.BCD码
D.行点阵码
解析：解析：考杏字符显示器。当显示器刷新显示时，首先要从缓冲存储器中读出一个要显示的字符编码，即打印字符的ASCII码，然后以此编码为依据，到字符发生器读取该字符的第1行光点信息，然后通过并串转换电路，变成串行信息送到CRT显示。对于字符显示器来说，生机送给显示器的是打印字符的ASCII 码，而从字符发生器中取出的是字符的行点阵码。
4.在打印机或显示器的字库中，存放着字符的____。【北京理工大学2002年】
（分数：2.00）
A.二进制码
B.ASCII码
C.BCD码
D.点阵编码√
解析：解析：考查打印机和显示器的字符存放方式。在打印机或显示器的字库中，存放着字符的点阵编码。
5.CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为____。【大连理工大学2005年】
（分数：2.00）
A.256MB
B.1MB √
C.256KB
D.32MB
解析：解析：考查刷新存储器容量的计算。刷新存储器的容量为1024×1024×8bit=1MB。
6.cRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器每单元字长是____。【西安理工大学2002年】
（分数：2.00）
A.256位
B.1024位
C.8位√
D.1024×1024×8位
解析：解析：考查刷新存储器每单元字长。刷新存储器中存储单元的字长取决于显示的颜色数，颜色数为m，字长为n，二者关系为2 n =m。本题颜色数为256，因此刷新存储器单元字长为8位。
7.磁盘存储器的平均等待时间通常是指____。
（分数：2.00）
A.磁盘旋转一周所需的时间
B.磁盘旋转半周所需的时间√
C.磁盘旋转1，3周所需的时间
D.磁盘旋转2／3周所需的时间
解析：解析：考查磁盘存储器的平均等待时间。磁盘存储器的平均等待时间等于磁盘旋转半周所需的时间。
8.各种外部设备均需通过____电路，才能挂接到系统总线上。【北京科技大学2006年】
（分数：2.00）
A.外设
B.内存
C.中断
D.接口√
解析：解析：考查接口的概念。接口是一种为主机和外设之间传送信息而设置的硬件线路，它的基本功能是在系统总线和外设之间传输信号，提供缓冲作用，以满足接口两边的需要。
9.I／O接口中数据缓冲器的作用是____。【北京理工大学2004年】
（分数：2.00）
A.用来暂存外设和CPU之间数据的传送√
B.用来暂存外设的状态
C.用来暂存CPU发出的指令
D.以上全部
解析：解析：考查I／O接口数据缓冲器的作用。
10.按照不同的数据传送格式，可以将外部接口划分为两类____。【华中理工大学1999年】
（分数：2.00）
A.中断接口和DMA接口
B.直接传送接口和查询接口
C.同步接口和异步接口
D.并行接口和串行接口√
解析：解析：考查接口的分类。按照信息传送的格式，接口可分为串行接口和并行接口：串行接口在接口和设备之间逐位的串行传送信息，而接口和主机之间是按字或字节并行传送；并行接口不管在接口与设备，还是接口与主机之间都是按字或字节并行传送数据信息。
11.在统一编址的方式下，存储单元和I／O设备是靠____来区分的。【北京理工大学2005年】
（分数：2.00）
A.不同的地址码√
B.不同的地址线
C.不同的控制线
D.不同的数据线
解析：解析：考查统一编址方式。在统一编址方式下，存储单元和I／O设备占用不同的地址空间。
12.在独立编址的方式下，存储单元和I／O设备是靠____来区分的。
（分数：2.00）
A.不同的地址码
B.不同的地址线
C.不同的指令√
D.不同的数据线
解析：解析：考查独立编址方式。在独立编址方式下，存储单元和I／O设备是靠不同的指令来区分的。
13.在I／O系统中，下列有关I／O设备的编址方式中说法正确的是____。【南京航空航天大学2002年】（分数：2.00）
A.统一编址方式是指I／O端口地址与存储器地址无关
B.独立编址方式是把I／O端口当做存储器的单元进行地址分配
C.统一编址方式下不能用统一的访问存储器指令访问I／O端口
D.独立编址方式下CPU需要设置专门的输入／输出指令访问端口√
解析：解析：考查I／O设备编址方式。统一编址是把I／O端口当作存储器的单元进行地址分配，这种方式下CPU不用设置专门的I／O指令，用统一的访存指令就可以访问I／O端口。独立编址是指I／O端口地址与存储器地址无关，独立编址方式下CPU需要设置专门的输入／输出指令来访问端口。
14.在采用____对设备进行编址的情况下，不需要专门的I／O指令组。【北京理工大学2004年】
（分数：2.00）
A.统一编址法√
B.独立编址法
C.两者都是
D.两者都不是
解析：解析：考查I／O设备编址方式。统一编址方式下CPU不用设置专门的I／O指令。
15.中断的概念是指____。【西安交通大学2005年】
（分数：2.00）
A.暂停正在运行的程序√
B.暂停对内存的访问
C.暂停CPU运行
D.I／O设备的输入或输出
解析：解析：考查中断的概念。
16.当有中断源发出请求时，CPU可执行相应的中断服务程序，提出中断请求的可以是____。【东南大学2000年】
（分数：2.00）
A.通用寄存器
B.专用寄存器
C.外部事件√
D.Cache
解析：解析：考查中断源。中断源分为内中断和外中断。内中断是指发生在主机内部的中断，有强迫中断和自愿中断两种。强迫中断产生的原因是硬件故障和软件出错等；自愿中断是计算机为了方便用户调试软件、检查程序等，设置了自愿中断指令和进管指令，当CPU执行程序时遇到这种指令就进入中断。外中断是由主机外部事件引起的中断。
17.中断响应由高到低的优先次序宜用____。【大连理工大学2004年】
（分数：2.00）
A.访管→程序性→机器故障
B.访管→程序性→重新启动√
C.外部→访管→程序性
D.程序性→I／O→访管
解析：解析：考查各种中断的优先级。中断优先级高低为：访管→程序性→重新启动。
18.中断向量表用于保存____。【北京航空航天大学2002年】
（分数：2.00）
A.向量地址
B.服务程序入口地址√
C.中断类型号
D.控制／状态字
解析：解析：考查中断向量表。中断向量表中存放的是中断服务程序入口地址。
19.中断向量地址是____。【上海交通大学1995年】
（分数：2.00）
A.子程序入口地址
B.中断服务例行程序入口地址
C.中断服务例行程序入口地址的地址√
D.例行程序入口的地址
解析：解析：考查中断向量地址。CPU响戍中断后，在转中断服务程序入口地址时，将各中断服务程序的入口地址包括状态字，组织成中断向量表，在响应中断时，根据中断向麓表产生对应的中断源的地址。所以中断向量地址是中断服务例行程序入口地址的地址。
20.发生中断请求的条件是____。【大连理工大学2004年】
（分数：2.00）
A.一条指令执行结束√
B.一次I／O操作结束
C.一个机器周期结束
D.一次DMA操作结束
解析：解析：考查中断请求的条件。一条指令结束后才可以发出中断请求。
21.中断响应是在____。【国防科技大学2001年】
（分数：2.00）
A.一条指令执行开始
B.一条指令执行中间
C.一条指令执行之末√
D.一条指令执行的任何时刻
解析：解析：考查中断响应的时间。CPU响应中断必须满足下列3个条件：1)CPU接收到中断请求信号。首先中断源要发出中断请求，同时CPU还要收到这个中断请求信号。2)CPU允许中断，即开中断。3)一条指令执行完毕。
22.禁止中断的功能可以由____来完成。【北京理工大学2004年】
（分数：2.00）
A.中断触发器
B.中断允许触发器√
C.中断屏蔽触发器
D.中断禁止触发器
解析：解析：考查允许触发器。中断允许触发器呵以用程序指令来置位，当中断允许触发器为1时，某设备可以向CPU发出中断请求；当中断允许触发器为0时，不能向CPU发出巾断请求。设置中断允许触发器的目的就是通过软件来控制是否允许某设备发出中断请求。
23.中断屏蔽字的作用是____.
（分数：2.00）
A.暂停外设对主存的访问
B.暂停对某些中断的处理√
C.暂停对一切中断的处理
D.暂停CPU对主存的访问
解析：解析：考查中断屏蔽码。中断屏蔽字的作用是暂停对某些中断的处理。
24.某机有四级中断，优先级从高到低为1→2→3→4。若将优先级顺序修改，改后1级中断的屏蔽字为1101，2级中断的屏蔽字为0100，3级中断的屏蔽字为1111，4级中断的屏蔽字为0101，则修改后的优先顺序从高到低为____。【哈尔滨工业大学2008年】
（分数：2.00）
A.1→2→3→4
B.3→1→4→2√
C.1→3→4→2
D.2→1→3→4
解析：解析：考查中断屏蔽。屏蔽字可以改变中断处理优先级，利用中断屏蔽字可以不改变中断响应次序的情况下改变中断处理的次序。
25.下列哪种指令不属于程序控制指令____。【国防科技大学2001年】
（分数：2.00）
A.无条件转移指令
B.条件转移指令
C.中断隐指令√
D.循环指令
解析：解析：考查中断隐指令。中断隐指令并不是一条由程序员安排的真正的指令，因此小可能把它预先编入程序中，只能在响应中断时由硬件直接控制执行，它好像是隐藏于机器中的指令，只有在响应巾断时被执行，中断隐指令不在指令系统中，不属于程序控制指令。
二、分析题(总题数：6，分数：14.00)
26.设某光栅扫描显示器的分辨为为1024×768像素，逐行扫描帧频为50Hz，凹扫和水平回扫时间忽略不计，则此显示器的行帧是多少?每一像素允许时间足多少?【沈阳航空工业学院2005年】
（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：行频为768×50行／秒=38400行／秒每像素允许读出时间小于[1／
(38400x1024)]μs≈0．0254μs。)
解析：
27.如果显示器的分辨率为800×600像素，具有256色，那么它的显示缓冲存储器至少应该有多少?【北京科技大学2006年】
（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：256色，所以每像素占8bit=lB显示缓冲存储器至少需字节数=800×600／
1024KB≈469KB。)
解析：
有一台磁盘机，其平均寻道时间为30ms，平均等待时间为10ms，数据传输率为500B／ms，磁盘机中随机存放着1000块，每块为3000B的数据。现欲把一块块数据取走，更新后再放回原地。假设一次取出或写入所需时问为：平均寻道时间+平均等待时间+数据传输时间。另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入／输出操作不相重叠。试问：（分数：4.00）
(1).更新磁盘上的全部数据的时间?（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：由于数据块是随机存放的，所以每取出或写入一块均要定位。数据传输时间
=3000B÷500B／ms=6ms。更新全部数据所需时间=2×1000×(平均寻道时间+平均等待时间+数据传输时间)+1000×CPU。更新信息时间=[2×1000×(30+10+6)+1000×4]ms=96000ms=96s。)
解析：
(2).若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间?（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：磁盘机旋转速度提高一倍后，平均等待时间为5ms。数据传输率提高一倍为1000B ／ms，数据传输时间变为3000B÷1000B／ms=3ms。更新全部数据所需时间
=[2×1000×(30+5+3)+1000×4]ms=80000ms=80s。)
解析：
28.I／O编址的方法有哪几种?各有什么优缺点?【南京航空航天大学2002年】
（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：I／O接口有端口地址与主存统一编址方式和端口地址单独编址方式两种。统一编址方式是把I／O端口当作存储器的单元进行地址分配。在这种方式下CPU不需要设置专门的I／O指令，用统一的访问寄存器指令就可以访问I／O端口。该方式的优点是使CPU访问I／O的操作更灵活、更方便，此外还可使端口有较大的编址空间。该方式的缺点是端口占用了存储器地址，使内存容量变小。再者，利用存储器编址的I／O设备进行数据输入／输出操作执行速度较慢。独立编址是指I／O端口地址与存储器地址无关，独立编址CPU需要设置专门的输入／输出指令访问端口。其优点是输入／输出指令与存储器指令有明显区别，程序编制清晰、便于理解。其缺点是输入／输出指令少，一般只能对端口进行传送操作，尤其需要CPU提供存储器读／写、I／O设备读／写两组控制信号，增加了控制的复杂性。)
解析：
29.中断屏蔽和禁止中断有什么不同?【天津大学2003年】
（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：中断屏蔽：给每个可屏蔽中断源设置一个中断屏蔽触发器，用来决定是否屏蔽该中断源提出的中断请求。当CPU响应某个中断源的中断请求后，由相应的中断服务程序送出一个中断屏蔽字，对同级和低级中断实施屏蔽，只允许CPU响应优先级更高的中断，从而实现多重中断处理。禁止中断由CPU 内部设置一个可以由程序设定的中断允许触发器实现，当其为“1”时允许CPU响应中断，否则禁止CPU响应中断。)
解析：
30.假定某计算机有A、B、C、D共4个中断源，它们的中断优先级别分别为1、2、3、4。若这4级同时发…中断请求，但要求中断处理次序为C、D、A、B。请设计各级处理程序的中断级屏蔽值，并画出进入各级中断程序的过程示意图。【清华大学2002年】
（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：要求中断处理次序为C、D、A、B，因为中断的响应顺序还是根据中断的优先级别，为A、B、C、D。当同时到达时，首先是处理中断A，这时要求中断A的中断屏蔽码对C是开放的，即可以执行C，执行完后返回A。要执行D的话，则要求中断A的中断屏蔽码对D是开放的，执行完了D，则执行
A，然后执行B中断。所以设计中断屏蔽码见表7-2。进入各个中断的处理程序的过程示意图如图7-1
)
解析：
实验报告 课程名称计算机组成原理部件实验 实验项目实验二运算器组成实验 系别___ _计算机学院 _ ______ 专业___ 计算机科学与技术 ___ 班级/学号___计科1601/55___ 学生姓名 ______罗坤__ ________ 实验日期_（2018年4月12日） 成绩_______________________ 指导教师吴燕
实验二运算器组成实验一．实验目的 （1）掌握算术，逻辑运算单元的工作原理。 （2）熟悉多通用寄存器结构的简单运存器。 （3）进一步熟悉运算器的结构传送通路及控制方法。（4）按给定的各种操作流程完成运算。 二．实验电路
三．试验设备 数据通路板（B板）、控制信号板（A板）各一块。 四．实验数据 R0 ○OH→R0 SW=OH SW-BUS Ys1Ys0=11 LDR0,T4 R1 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR1 YS1YS0=00 R1-BUS LDDR1,T4 ○(DR1)+1→R1 000001 ALU YS1YS0=11 LDR1,T4 YS1YS0=00 R1-BUS R2 ○**H→R2 SW=**H SW-BUS YS1YS0=11 LDR2,T4 ○(R2)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR2非)→R2 010110 ALU YS1YS0=11
YS1YS0=00 R2-BUS R1,R0 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR2) →R0 YS1YS0=00 LDR0,T4 YS1YS0=00 R0-BUS R1,R0 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR1 YS1YS0=00 R1-BUS LDDR1,T4 ○**H→R0 SW=**H SW-BUS Ys1Ys0=11 LDR0,T4 ○(R0)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR1)-(DR2)→R0 011001 ALU YS1YS0=11 LDR2,T4 YS1YS0=00
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
实验三：八位运算器组成实验 一：实验目的： 1：掌握运算器的组成原理、工作原理； 2：了解总线数据传输结构； 3：熟悉简单的运算器的数据通路与控制信号的关系； 4：完成给定数据的算术操作、逻辑操作； 二：实验条件： 1：PC机一台； 2：MAX+PLUSⅡ软件； 三：实验内容（一） 1：所用到的芯片 74181：四位算术逻辑运算单元； 74244：收发器（双向的三态缓冲器） 74273：八位D触发器； 74374：八位D锁存器； 74163：八进制计数器； 7449：七段译码器 2:实验电路图 （1）运算器电路图 （A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。 （B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。内部由一个74163构成。
内部结构： （C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。 scan内部结构： （D）运算器电路图
（2）波形仿真图 （A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B）对两个数进行各种数学运算和逻辑运算。加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H
四：实验内容（二） 给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图 （1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B; /A A⊕B A⊙B A and B A or B 输入控制s3s2s1s0 0000 0110 1001 1011 1110 计算结果FAH 0FH F0H 00H 0FH
实验四模型机设计 1 实验目的 (1) 掌握一个简单CPU的组成原理。 (2) 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。 (3) 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。 2 实验设备 PC机一台，TD-CMA实验系统一套。 3 实验原理 本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。CPU由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成,如图4-1所示。这个CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。 图4-1 基本CPU构成原理图 除了程序计数器（PC），其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC）和地址寄存器（AR）集成在一片CPLD芯片中。CLR连接至CON单元的总清端CLR，按下CLR按钮，将使PC清零，LDPC和T3相与后作为计数器的计数时钟，当LOAD为低时，计数时钟到来后将CPU内总线上的数据打入PC。
T3 CLR 图4-2 程序计数器(PC)原理图 本模型机和前面微程序控制器实验相比，新增加一条跳转指令JMP，共有五条指令：IN（输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下（高４位为操作码）： 助记符机器指令码说明 IN0010 0000IN R0 ADD0000 0000R0 + R0 R0 OUT0011 0000R0 OUT JMP addr1110 0000 ********addr PC HLT0101 0000停机 其中JMP为双字节指令，其余均为单字节指令，********为addr对应的二进制地址码。微程序控制器实验的指令是通过手动给出的，现在要求CPU自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图4-3所示。 本实验在前一个实验的基础上增加了三个部件，一是PC（程序计数器），另一个是AR（地址寄存器），还有就是MEM（主存）。因而在微指令中应增加相应的控制位，其微指令格式如表4-1所示。
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。
实验3 MIPS指令系统和MIPS体系结构 一.实验目的 （1）了解和熟悉指令级模拟器 （2）熟悉掌握MIPSsim模拟器的操作和使用方法 （3）熟悉MIPS指令系统及其特点，加深对MIPS指令操作语义的理解（4）熟悉MIPS体系结构 二. 实验内容和步骤 首先要阅读MIPSsim模拟器的使用方法，然后了解MIPSsim的指令系统。（1）、启动MIPSsim （2）、选择“配置”->“流水方式”选项，使模拟器工作在非流水方式。
（3）、参照使用说明，熟悉MIPSsim模拟器的操作和使用方法。 （4）、选择“文件”->“载入程序”选项，加载样例程序 alltest.asm，然后查看“代码”窗口，查看程序所在的位置。 （5）、查看“寄存器”窗口PC寄存器的值：[PC]= 0x00000000 。
（6）、执行load和store指令，步骤如下： 1)单步执行一条指令（F7）。 2)下一条指令地址为 0x00000004 ，是一条有(有，无)符号载入字节 (字节，半字，字)指令。 3)单步执行一条指令（F7）。 4)查看R1的值，[R1]=-128。
5)下一条指令地址为 0x00000008 ，是一条(有，无)符号载入字(字节，半字，字)指令。 6)单步执行1条指令。 7)查看R1的值，[R1]=128。 8)下一条指令地址为 0x0000000C ，是一条无(有，无)符号载入字(字节，半字，字)指令。 9)单步执行1条指令。
10)查看R1的值，[R1]=128。 11)单步执行1条指令。 12)下一条指令地址为 0x00000014 ，是一条保存字(字节，半字，字)指令。 13）单步执行一条指令。
湖南科技学院 电子与信息工程学院 实验报告 课程名称： 姓名： 学号： 专业： 班级： 指导老师：
实验四微程序控制组成实验 一、实验目的及要求 1．将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机。 2．用微程序控制器控制模型计算机的数据通路。 3．执行给定的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验将前面几个实验中的所模块，包括运算器、存储器、通用寄存器堆等同微程序控制器组合在一起，构成一台简单的模型机。这是最复杂的一个实验，也将是最有收获的一个实验。 在前面的实验中，实验者本身作为“控制器”，完成了对数据通路的控制。而在本次实验中，数据通路的控制将交由微程序控制器来完成。实验机器从内存中取出一条机器指令到执行指令结束的一个指令周期，是由微程序完成的，即一条机器指令对应一个微程序序列。 实验电路大致如下面框图所示。其中控制器是控制部件，数据通路是执行部件，时序发生器是时序部件。需使用导线将各个部件控制信号与控制器相连。 三、实验主要仪器设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 四、实验任务 1.对机器指令组成的简单程序进行译码。将下表的程序按机器指令格式手工汇编成二进制机器代码， 此项任务请在预习时完成。 2. 3.使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH。
4.使用控制台命令将任务1中的程序代码存入内存中（注意起始地址为30H），以及将内存地址为 11H的单元内容设置为0AAH。 5.用单拍（DP）方式执行一遍程序，执行时注意观察各个指示灯的显示并做好记录（完成实验表格）， 从而跟踪程序执行的详细过程（可观察到每一条微指令的执行过程）。 6.用连续方式再次执行程序。这种情况相当于计算机正常的工作。程序执行到STP指令后自动停机。 读出寄存器中的运算结果，与理论值比较。 五、实验步骤和实验结果记录 1．程序译码。 2．实验接线（本实验接线比较多，需仔细） 只要把上表种同列的信号用线连接即可，一共接线33条。 接好线后，将编程开关拨到“正常位置”。合上电源，按CLR#按钮，使TEC-5实验实验系统处于初始状态。 3．实验任务3:使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH的操作步骤及结果记录。 （1）掌握写寄存器WRF的原理和步骤（详见实验参考资料）。 （2）操作过程如下：
实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表
2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0
團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2
计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日
SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。
2.5 PC实验 姓名：孙坚学号：134173733 班级：13计算机日期：2015.5.15 一．实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，实现程序计数器PC的写入及加1 功能。 二．实验目的：1、了解模型机中程序计数器PC的工作原理及其控制方法。2、了解程序执行过程中顺序和跳转指令的实现方法。 三．实验电路：PC 是由两片74HC161构成的八位带预置记数器，预置数据来自数据总线。记数器的输出通过74HC245（PCOE）送到地址总线。PC 值还可以通过74HC245（PCOE_D）送回数据总线。 PC 原理图 在CPTH 中，PC+1 由PCOE 取反产生。 当RST = 0 时，PC 记数器被清0 当LDPC = 0 时，在CK的上升沿，预置数据被打入PC记数器 当PC+1 = 1 时，在CK的上升沿，PC记数器加一 当PCOE = 0 时，PC值送地址总线
PC打入控制原理图 PC 打入控制电路由一片74HC151 八选一构成(isp1016实现)。 当ELP=1 时，LDPC=1，不允许PC被预置 当ELP=0 时，LDPC 由IR3，IR2，Cy，Z确定 当IR3 IR2 = 1 X 时，LDPC=0，PC 被预置 当IR3 IR2 = 0 0 时，LDPC=非Cy，当Cy=1时，PC 被预置 当IR3 IR2 = 0 1 时，LDPC=非Z，当Z=1 时，PC 被预置 连接线表 四．实验数据及步骤： 实验1：PC 加一实验
置控制信号为： 按一次STEP脉冲键，CK产生一个上升沿，数据PC 被加一。 实验2：PC 打入实验 二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据12H 置控制信号为： 每置控制信号后，按一下STEP键，观察PC的变化。 五．心得体会： 经过上一个实验的练习，在做这个实验的时候更加得心应手，了解了模型机中程序计数器PC的工作原理及其控制方法，还有了解了程序执行过程中顺序和跳转指令的实现方法。
经济管理学院信息管理与信息系统专业班 __组学号 姓名协作者教师评定_____________ 实验题目_ 微程序控制器实验_________________ 1.实验目的与要求： 实验目的：1.理解时序产生器的原理，了解时钟和时序信号的波形； 2.掌握微程序控制器的功能、组成知识； 3掌握微指令格式和各字段功能； 4.掌握微程序的编制、写入、观察微程序的运行，学习基 本指令的执行流程。 实验要求：按练习一要求完成测量波形的操作，画出TS1、TS2、TS3、TS4的波形，并测出所有的脉冲Φ的周期。按练习二的要 求输入微指令的二进制代码表，并单步运行五条机器指 令。 2.实验方案： 1.用联机软件的逻辑示波器观测时序信号： 测量Φ、TS1、TS2、TS3、TS4信号的方法： （1）按图接线，接一根即可； （2）把探笔的探头端按颜色分别插到试验仪左上角的CH1、CH2，黑探头插CH1，红探头插CH2，将黑探笔的探头插在Φ接线的上孔，将红探笔的探针夹在TS1两针之间； （3）将实验仪的STOP开关置为RUN、STEP开关置为EXEC，“SWITCH UNIT”中CLR开关置为1状态，按动START按键； （4）启动“组成原理联机软件”，点击“调试”菜单下的“显示逻辑示波器窗口”，点击示波器开关，即可在屏幕上看到波形。使用“步数”或“速度”调整波形，波形调整好后，不要用同步通道来稳定波形，应该单击示波器开关，这样整个波形都停下来；（5）鼠标停留在波形线上，会有时间提示，两者相减可以算出波形周期； （6）测完Φ和TS1后，接着测量TS1和TS2，把黑红探针分别夹在TS1两根针之间和TS2两根针之间，相互比较，可以测量TS1 和TS2之间相位关系。同理通过测量TS2、TS3可以测量出TS2
《计算机组成原理》 实 验 报 告 学院：数学与计算机学院 专业：软件工程 班级学号： 学生姓名： 实验日期： 2014-11-8 指导老师： 成绩评定： 西华大学数学与计算机学院计算机组成原理实验 室 实验四存储器和总线实验 一、实验目的 熟悉存储器和总线的硬件电路
二、实验要求 按照实验步骤完成实验项目，熟悉存储器的读、写操作，理解在总线上数据传输的方法。 三、实验说明 （一）存储器和总线的构成 1．总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。二片74LS374锁存当前的数 据、地址总线上的数据以供LED显示。（如图8）
图8 总线布局图 2．存储器采用静态RAM（1片6264） 3．存储器的控制电路由一片74LS32和74LS08组成。如图9
图9 存储器控制电路布局图（二）存储器和总线的原理
1．总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片 74LS244作为地址总线（如图10）。总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当 BUS=0时数据由外到内。 图10 总线单元 2．由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图11）。 6264的数据、地址总线已经接在总线单元的外部总线 上。存储器有3个控制信号：地址总线设置存储器地 址，RM＝0时，把存储器中的数据读出到总线上；当 WM＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。为了更方便地编辑内存中的数 据，在实验机处于停机状态时，可由监控来编辑其中的数据。
计算机组成原理实验1 运算器（脱机）实验 通过开关、按键控制教学机的运算器执行指定的运算功能，并通过指示灯观察运算结果。实验原理： 为了控制Am2901运算器能够按照我们的意图完成预期的操作功能，就必须向其提供相应的控制信号和数据。 控制信号包括 1、选择送入ALU的两路操作数据R和S的组合关系（实际来源）。 2、选择ALU的八种运算功能中我们所要求的一种。这可通过提供三位功能选择码I5、 I4、I3实现。 3、选择运算结果或有关数据以什么方式送往何处的处理方案，这主要通过通用寄存器 组合和Q寄存器执不执行接收操作或位移操作，以及向芯片输出信息Y提供的是 什么内容。这是通过I8、I7、I6三位结果选择码来控制三组选择门电路实现的。 外部数据包括 1、通过D接收外部送来的数据 2、应正确给出芯片的最低位进位输入信号C n 3、关于左右移位操作过程中的RAM3、RAM0、Q3和Q0的处理。 4、当执行通用寄存器组的读操作时，由外部送入的A地址选中的通用寄存器的内容送 往A端口，由B地址选中的通用寄存器的内容送往B端口，B地址还用作通用寄 存器的写汝控制。 对于芯片的具体线路，需说明如下几点： 1、芯片结果输出信号的有无还受一个/OE（片选）信号的控制。 2、标志位F=0000为集电极开路输出，容易实现“线与”逻辑，此管脚需经过一个电阻 接到+5V。 3、RAM3、RAM0、Q3和Q0均为双向三态逻辑，一定要与外部电路正确连接。 4、通用寄存器组通过A端口、B端口读出内容的输出处均有锁存器线路支持。 5、该芯片还有两个用于芯片间完成高速进位的输出信号/G和/P。 6、Am2901芯片要用一个CLK（CP）时钟信号作为芯片内通用寄存器、锁存器和Q寄 存器的打入信号。 实验步骤如下： （1）选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；（2）需要时，通过数据开关向运算器提供原始数据； （3）通过24位的微型开关向运算器提供为完成指定运算功能所需要的控制信号； （4）通过查看指示灯或用电表量测，观察运算器的运行结果（包括计算结果和特征标志）。实验准备 12为微型开关的具体控制功能分配如下： A口和B口地址：送给Am2901器件用于选择源与目的操作数的寄存器编号； I8～I0：选择操作数来源、运算操作功能、选择操作数处理结果和运算器输出内容的3组3位控制码； Sci,SSH和SST：用于确定运算器最低位的进位输入、移位信号的入/出和怎样处理Am2901产生的状态标志位的结果。
实验五CPU组成与机器指令执行实验 第一步,对机器指令系统组成的简单程序进行译码。 第二步,接线 本实验的接线比较多，需仔细。 1．将跳线开关J1用短路子短接。时序发生器的输入TJI接控制存储器的输出TJ。控制器的输入C接运算器ALU的C。控制器的输入IR7、IR6、IR5、IR4依次指令寄存器IR的输出IR7、IR6、IR5、IR4。共6条线。
2．控制器的输出LDIR（CER）、LDPC(LDR4)、PC_ADD、PC_INC、M4、LDIAR、LDAR1(LDAR2)、AR1_INC、M3、LDER、IAR_BUS#、SW_BUS#、RS_BUS#、ALU_BUS、CEL#、LRW、WRD、LDDR1(LDDR2)、M1（M2）、S2、S1、S0 依次与数据通路的对应信号连接。共27条线。
3．指令寄存器IR的输出IR0接双端口寄存器堆的RD0、WR0，IR1接RD1、WR1，IR2接RS0，IR3接RS1。共6条线。 合上电源。按CLR#按钮，使实验系统处于初始状态。 第三步,利用控制台微程序KLD设置通用寄存器R2、R3的值 在本操作中，我们打算使R2 = 60H，R3 = 61H。 1．令DP = 0，DB = 0，DZ =0，使实验系统处于连续运行状态。令SWC = 0、SWB = 1、SWA = 1，使实验系统处于寄存器加载工作方式KLD。按CLR#按钮， 使实验系统处于初始状态。 2．在SW7—SW0上设置一个存储器地址，该存储器地址供设置通用寄存器使用。 该存储器地址最好是不常用的一个地址，以免设置通用寄存器操作破坏重要的存储 器单元的内容。例如可将该地址设置为0FFH。按一次QD按钮，将0FFH写入AR1 和AR2。
成绩：计算机原理实验室实验报告 课程：计算机组成原理 姓名：姜香玉 专业：网络工程 学号：132055215 日期：2015年12月 太原工业学院 计算机工程系
实验一：运算器实验 实验环境PC机＋Win 2003＋emu8086＋proteus仿真器实验日期2015年.10 一．实验内容 1.熟悉proteus仿真系统 2.设计并验证4位算数逻辑单元的功能 3.实现输入输出锁存 4.实现8位算数逻辑单元 二．理论分析或算法分析 实验原理： 算术逻辑运算单元的核心是由74LS181 构成，它可以进行二进制数的算术逻辑运算，74LS181 的各种工作方式可通过设置其控制信号来实现。当正确设置74LS181的各个控制信号，74LS181 会运算数据锁存器内的数据。由于数据锁存器已经把数据锁存，只要74LS181的控制信号不变，那么74LS181 的输出数据也不会发生改变。输出缓冲器采用74LS245，当控制信号为低电平时，74LS245导通，把74LS181 的运算结果输出到数据总线，高电平时，74LS245 的输出为高阻。 实验中所用的运算器数据通路如图所示。 其中运算器由两片74LS181以并/串形式构成8位字长的ALU。 运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连，运算器的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁平线方式与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运算的数据，经一三态门(74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。
上海大学计算机学院 实验名称：指令系统实验 一、实验目的 1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理 微程序和机器指令，实验箱的机器指令系统，实验箱机器指令系统的布线，实验箱机器指令系统的工作原理，实验箱PC的打入原理，程序存储器模式下的操作。 三、实验内容 1. 考察机器指令64的各微指令信号，确定该指令的功能。 (假设R0=77, A=11, 77单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT”操作。 3*. 修改机器指令F0，使其完成“A＋R2的结果右移一位的值到OUT”的操作 四、实验步骤 实验任务一：
考察机器指令64的各微指令信号，确定该指令的功能。 实验步骤： 1．初始化系统（Reset)，进入μEM，在Adr字段送入64,按NX键,可查看其对应的微指令： 64: FF 77 FF 65: D7 BF EF 66：FF FE 92 67：CB FF FF 2．分析其二进制代码，分析其控制功能 64: 1111 1111 0111 0111 1111 1111 从寄存器R?中取出地址打入地址寄存器MAR。 65: 1110 0111 1011 1111 1110 1111 把地址寄存器MAR的存储器值EM打入寄存器W。 66：1111 1111 1111 1110 1001 0010 把寄存器A和寄存器W中的数据进行或运算后打入寄存器A和标志位C,Z。 67：1100 1011 1111 1111 1111 1111 读出下一条指令并立即执行。 四条指令功能：把寄存器A和寄存器R?中地址内存的数据进行或运算，结果保存在寄存器A中，然后执行下一条指令。 实验任务二： 1.分解任务：修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT”操作的操作。第一步完成A＋W；并把“左移一位的值送OUT”；第二步完成取指令。 2.编制微指令：由“控制总线功能对应表”，可确定这四步基本操作的微指令码为：
计算机组成原理 实验报告 学院（系）：软件学院 专业：软件设计 班级：软件设计一班 学号：1415925365 姓名：沈烨 2016年11月24日
实验1 Cache模拟器的实现 一.实验目的 (1)加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 (2)掌握Cache容量、相联度、块大小对Cache性能的影响。 (3)掌握降低Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。 (4)理解LRU与随机法的基本思想以及它们对Cache性能的影响。 二、实验内容和步骤 1、启动CacheSim。 2、根据课本上的相关知识，进一步熟悉Cache的概念和工作机制。 3、依次输入以下参数：Cache容量、块容量、映射方式、替换策略和写策略。 4、读取cache-traces.zip中的trace文件。 5、运行程序，观察cache的访问次数、读/写次数、平均命中率、读/写命中率。思考：1、Cache的命中率与其容量大小有何关系？ Cache 的容量与块长是影响cache效率的重要因素； Cache 容量越大，其CPU命中率就越高，当然容量过大，增加成本，而且cache 容量达到一定值时，命中率已不因容量的增加而又明显的提高； 2、Cache块大小对不命中率有何影响？ Cache 当块由小到大，在已被访问字的附近，近期也可能访问，增大块长，可将更多有用字存入缓存，提高命中率；但是继续增大块长，命中率可能下降，因为所装入缓存的有用数据反而少于被替换掉的有用数据，由于块长增大，块数减少，装入新的块要覆盖旧块，很可能出现少数块刚装入就被覆盖，故命中率可能下降； 3、替换算法和相联度大小对不命中率有何影响？ 替换算法中:LRU算法的平均命中率比FIFO的高 LRU算法比较好地利用访存局部性原理，替换出近期用得最少的字块，它需要随时记录cache 各个字块使用情况。FIFO不需要记录各个字块的使用情况，比较容易实现开销小，但是没有根据访存的局部性原理，最早调入的信息可能以后还要用到，或经常用到例如循环程序； Cache 容量一定时，随着相联度的不断增加，不命中率渐渐减小，但是当相连度增加到一定程度时，不命中率保持不变；
计算机组成原理实验五 参考 文档编制序号：[KK8UY-LL9IO69-TTO6M3-MTOL89-FTT688]
实验五 CPU组成与机器指令执行实验 第一步,对机器指令系统组成的简单程序进行译码。 地址指令机器代码 00H LDAR0,[R2]58H 01H LDA R1,[R3]5DH 02H ADD R0,R104H 03H JC +596H 04H AND R2,R33EH 05H SUB R3,R21BH 06H STA R3,[R2]4BH 07H MUL R0,R124H 08H STP60H 09H JMP [R1]84H 第二步,接线 本实验的接线比较多，需仔细。 1．将跳线开关J1用短路子短接。时序发生器的输入TJI接控制存储器的输出TJ。控制器的输入C接运算器ALU的C。控制器的输入IR7、IR6、IR5、IR4依次指令寄存器IR的输出IR7、IR6、IR5、IR4。共6条线。 2．控制器的输出LDIR（CER）、LDPC(LDR4)、PC_ADD、PC_INC、M4、LDIAR、
LDAR1(LDAR2)、AR1_INC、M3、LDER、IAR_BUS#、SW_BUS#、RS_BUS#、 ALU_BUS、CEL#、LRW、WRD、LDDR1(LDDR2)、M1（M2）、S2、S1、S0 依次与数据通路的对应信号连接。共27条线。 3．指令寄存器IR的输出IR0接双端口寄存器堆的RD0、WR0，IR1接RD1、WR1，IR2接RS0，IR3接RS1。共6条线。 合上电源。按CLR#按钮，使实验系统处于初始状态。 第三步,利用设置通用寄存器R2、R3的值