存储器那点事(一)常见存储器分类 前言 注：本文中所谈到的存储器主要是指磁盘阵列，通过SAN/NAS/iSCSI等接口与主机相连，虽然说SAN交换机、物理带库、磁带机和光盘塔也属于存储的范畴，但不在本文讨论范围内。 存储器，或者称作存储阵列，是当今业界一个比较Fashion的词，见过不少这个圈子里的公司为了提高档次，会主动往存储行业靠，经常自我标榜“哥所在的系统集成公司是高科技，不仅搬箱子，哥还做存储”，“哥公司自己生产具有完全知识产权的存储器”…（当然现在再这么说有点out了，现在流行自我标榜“哥公司现在做云计算高科技呢”）。 当然，这个圈子里面的人在和身边朋友自我介绍是做存储这个高科技行业时，也经常碰到另外一种情况，“哥们你们那边250G的盘多少钱一块啊，你们卖U盘么？”… 那么存储器究竟该如何定义呢？在我看来，二十多年前Sun公司提出了“网络就是计算机”的理念，对于整个IT行业发生了翻天覆地的变化，那么我们也完全可以说“存储也是计算机”。存储是什么呢，对，存储也是计算机。 2000年前的存储器，多是作为主机的附属品出现的，记得97年本人在做系统管理员时，看到厂商在调试几套HP 9000和SUN小型机，几个集成商的工程师将一个个磁盘塞进一个独立架子里面（后来才知道那叫磁盘柜），一边塞进去还一边说：“哥们千万注意啊，这玩意叫磁盘阵列，贼贵，一块磁盘顶一台夏利呢”。我们当时大吃一惊，高科技啊，一块小铁片竟然顶得上大街上一辆出租车（其实当时也不过是给个JBOD+软件RAID，现在想想，真叫暴利啊）… 而且当时安装磁盘阵列也是看起来很高深的一件事情，不同于主机UNIX操作系统要插入光盘，输入命令、不断回车，磁盘阵列的安装往往是在主机安装完后再导入一些软件，然后运行一个脚本，出去吃个饭、抽根烟….就完成了。这就是早期DAS 阶段的典型工作流程，存储器在当时仅仅是服务器的附属品。 2000年左右以后，国内的存储器市场慢慢进入了一个繁荣发展阶段，具有独立控制器的磁盘阵列产品越来越多（不再依赖于主机端的软件RAID技术）；另外除了 IBM/HP/SUN/Compaq/SGI五大UNIX厂商有自己的存储器产品外，独立存储厂商在国内也如雨后春笋般出现了，EMC（第一次还以为是那个做显示器的厂商）、Brocade、Netapp、MCData、HDS等存储网络产品公司也慢慢地出现在招标书和投标现场，可以说，2000年以后，存储器进入了一个快速发展的时期。 存储器和主机的采购可以分开、建立独立的存储网络等概念分别被以EMC和Brocade 为代表的存储公司发扬光大。存储与计算分离的概念颠覆了传统的DAS模式，在传统模式中，存储器被看作一个简单的外设依附于主机系统，而存储与计算分离以后，存储子系统从原来的计算系统中分离出来形成一个独立的子系统（这是EMC早期一再强调的概念），存储和主机间通过高速网络互联，这样存储器从后台走向了前台，这样诞生了Brocade和Mcdata（后被Brocade收购）等SAN网络设备公司。同时随着网络共享应用的持续增长和网络文件共享协议的成熟（SUN发明的NFS协议和
第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷
新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)
[考研类试卷]计算机专业基础综合（存储器系统的层次结构）模拟试卷 2 一、单项选择题 1-40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 1 下列关于DRAM和SRAM的说法中，错误的是( )。 Ⅰ．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成 Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高 （A）Ⅱ、Ⅲ和Ⅳ （B）Ⅰ、Ⅲ和Ⅳ （C）Ⅰ、Ⅱ和Ⅲ （D）Ⅰ、Ⅱ、Ⅲ和Ⅳ 2 某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。 （A）11位 （B）13位 （C）18位 （D）20位 3 在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns。如果希望有效(平均)存取时间不超过(；ache存取时间的15％，则Cache的命中率至少应为( )。
（A）90％ （B）98％ （C）95％ （D）99％ 4 下列关于Cache写策略的论述中，错误的是( )。 （A）全写法(写直达法)充分保证Cache与主存的一致性 （B）采用全写法时，不需要为Cache行设置“脏位／修改位” （C）写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量) （D）多处理器系统通常采用写回法 5 假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FDH所在芯片的最大地址是( )。 （A）0000H （B）4FFFH （C）5FFFH （D）7FFFH 6 某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为( )。 （A）1：1
闪速存储器[浏览次数：271次] 闪速存储器(Flash Memory)是一类非易失性存储器NVM(Non-Volatile Memory)即使 在供电电源关闭后仍能保持片内信息；而诸如DRAM、SRAM这类易失性存储器，当供电电源关闭时片内信息随即丢失.相对传统的EEPROM芯片，这种芯片可以用电气的方法快速地擦写.由于快擦写存储器不需要存储电容器，故其集成度更高，制造成本低于DRAM. 它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丢失信息的特点，所以快擦写存储器技术发展最迅速。 目录 ?闪速存储器的概要 ?闪速存储器的分类及特征 ?闪速存储器指令 ?闪速存储器在图像采集系统中的应用 ?闪速存储器的研究与进展 闪速存储器的概要 ?闪速存储器的基本存储器单元结构如图1所示。一眼看上去就是n沟道的MOSFET那样的东西，但又与普通的FET不同，特点是在栅极（控制栅）与漏极／源极之间存在浮置栅，闪速存储器利用该浮置栅存储记忆。 图1 闪速存储器的单元结构 浮置栅被设计成可以存储电荷的构造，栅极及主板利用氧化膜进行了绝缘处理，一次积累的电荷可以长时间（10年以上）保持。当然，如果氧化膜存在缺陷，或者由于某种原因使绝缘膜遭到破坏，那么闪速存储器将失去记忆。同时，因为热 能必定致使电荷以某概率发生消减，因此数据保存的时间将受到温度的影响。 下面，我们将进一步讨论闪速存储器的擦除与写人的原理。
我们知道，数据的写人与擦除是通过主板与控制栅之间电荷的注人与释放来进行的。例如，一般的NOR闪速存储器在写人时提高控制栅的电压，向浮置栅注人 电荷（图2）。而数据的擦除可以通过两种方法进行。一种方法是通过给源极加上 ＋12V左右的高电压，释放浮置栅中的电荷（Smart Voltage Regulator）；另 一种方法是通过给控制栅加上负电压（-10V左右），挤出浮置栅中的电荷（负极 门擦除法）。各种电压提供方式如图3所示。 图2 闪速存储器的写入操作 图3 闪速存储器的擦除操作 图4图示了闪速存储器单元的电压－电流特性。浮置栅的电荷可抵消提供给控制栅的电压。也就是说，如果浮置栅中积累了电荷，则阈值电压（Vth）增高。与 浮置栅中没有电荷时的情况相比，如果不给控制栅提供高电压，则漏极－源极间不会处于导通的状态。因此，这是判断浮栅中是否积累了电荷，也就是判断是“1”还是“0”的机制。 图4 闪速存储器单元的电压一电流特性变化 那么，写入操作是提高了Vth还是降低了Vth呢？根据闪速存储器的类型情况也有所不同。作为传统EPROM的一般替代晶的NOR以及硅盘中应用的NAND 闪速存储器，在写入时为高Vth；而AND及DINOR闪速存储器中，在写人时为低Vth。 闪速存储器的分类及特征 闪速存储器根据单元的连接方式，如表所示，可分成NAND、NOR、DINOR（Divided bit Line NOR）及AND几类。NAND闪速存储器单元的连接 方式如图1所示，NOR闪速存储器如图2所示，DINOR闪速存储器如图3所示，AND闪速存储器单元的结构如图4所示。市场上销售的闪速存储器基本上就是NOR 及NAND两种，其中只有NAND闪速存储器的单元是串联的，其他所有类型的单 元都是并联的。 表闪速存储器的单元方式
计算机存储系统输入输出设备的使用 一、存储器：是计算机的重要组成部分. 它可分为: 计算机内部的存储器（简称内存） 计算机外部的存储器（简称外存） 内存储器从功能上可以分为 读写存储器ＲＡＭ 只读存储器ＲＯＭ两大类 计算机存储容量以字节为单位，它们是:字节B( 1Byte=8bit)、千字节(1KB=1024B)、兆字节(1MB=1024KB)、千兆字节（1GB=1024MB)、1TB＝1024GB 二、计算机的外存储器一般有：软盘和软驱、硬盘、CD－ROM、可擦写光驱即CD－RW光驱还有USB接口的移动硬盘、光驱、或可擦写电子硬盘（优盘）等。 三、存储器的容量的基本单位是字节(Byte)，并有下列的运算换算关系： 1KB=1024Bytes 1MB=1024KB 1GB=1024MB 1TB=1024GB
1个汉字在计算机内需要2个字节来存储； 1个英文字符(即ASCII码)在计算机中需要1个字节来存储； 1个字节相当于8个二进制位。 一、计算机的输入设备一般有：键盘、鼠标、磁盘存储器、扫描仪、麦克风等。 1、键盘的接口类型与键盘的基本分类 2、键盘的基本键分布区，基本键的使用 3、鼠标的分类与基本保养方法 4、软盘的使用注意事项 5、硬盘的接口与硬盘使用的注意事项 二、计算机的输出设备一般有：显示器、打印机、绘图仪、磁盘存储器等。 1、显示器一般有：LCD显示器和CRT显示器，显示器的关键有三个参数：分辨率、点锐度和可显示区域大小等。显示器的功能发挥还必须依赖于显示卡的性能参数。 2、打印机作为常用的计算机输出设备，越来越普及。目前，打印机的流行类型一般有喷墨打印机、针式打印机和激光打印机三大类。
闪速存贮器FLASH技术分类 全球闪速存储器的技术主要掌握在AMD、ATMEL、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA，由于各自技术架构的不同，分为几大阵营。 1.NOR技术 NOR技术（亦称为Linear技术）闪速存储器是最早出现的Flash Memory，目前仍是多数供应商支持的技术架构。它源于传统的EPROM器件，与其它Flash Memory技术相比，具有可靠性高、随机读取速度快的优势，在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用，如PC的BIOS固件、移动电话、硬盘驱动器的控制存储器等。 NOR技术Flash Memory具有以下特点：(1) 程序和数据可存放在同一芯片上，拥有独立的数据总线和地址总线，能快速随机读取，允许系统直接从Flash中读取代码执行，而无需先将代码下载至RAM中再执行；(2)可以单字节或单字编程，但不能单字节擦除，必须以块为单位或对整片执行擦除操作，在对存储器进行重新编程之前需要对块或整片进行预编程和擦除操作。由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。不过，仍有支持者在以写入为主的应用，如CompactFlash卡中继续看好这种技术。 Intel公司的StrataFlash家族中的最新成员——28F128J3，是迄今为止采用NOR技术生产的存储容量最大的闪速存储器件，达到128Mb（位），对于要求程序和数据存储在同一芯片中的主流应用是一种较理想的选择。该芯片采用0.25μm制造工艺，同时采用了支持高存储容量和低成本的MLC技术。所谓MLC技术（多级单元技术）是指通过向多晶硅浮栅极充电至不同的电平来对应不同的阈电压，代表不同的数据，在每个存储单元中设有4个阈电压（00/01/10/11），因此可以存储2b信息；而传统技术中，每个存储单元只有2个阈电压（0/1），只能存储1b信息。在相同的空间中提供双倍的存储容量，是以降低写性能为代价的。Intel通过采用称为VFM（虚拟小块文件管理器）的软件方法将大存储块视为小扇区来管理和操作，在一定程度上改善了写性能，使之也能应用于数据存储中。 DINOR DINOR(Divided bit-line NOR)技术是Mitsubishi与Hitachi公司发展的专利技术，从一定程度上改善了NOR技术在写性能上的不足。DINOR技术Flash Memory和NOR技术一样具有快速随机读取的功能，按字节随机编程的速度略低于NOR，而块擦除速度快于NOR。这是因为NOR技术Flash Memory编程时，存储单元内部电荷向晶体管阵列的浮栅极移动，电荷聚集，从而使电位从1变为0；擦除时，将浮栅极上聚集的电荷移开，使电位从0变为
第3章存储器系统 一．选择题 1．计算机工作中只读不写的存储器是( )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM 2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。 (A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 (B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位 (D) 从程序设计的角度来看，cache（高速缓存）也是主存储器 3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。 (A) 指令(B) 总线(C) 时钟(D) 读写 4．存取周期是指( )。 (A)存储器的写入时间(B) 存储器的读出时间 (C) 存储器进行连续写操作允许的最短时间间隔(D)存储器进行连续读/写操作允许的最短时间3间隔 5．下面的说法中，( )是正确的。 (A) EPROM是不能改写的(B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器(D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。 (A) 解决CPU和主存间的速度匹配问题(B) 扩大主存容量 (C) 既扩大主存容量，又提高存取速度(D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。 (A) 提高主存速度(B) 扩大外存的容量(C) 扩大内存的寻址空间(D) 提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH 9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。 (A) 内存(B) 内部寄存器(C) 高速缓冲存储器(D) 外存 10．下面的说法中，( )是正确的。(A) 指令周期等于机器周期 (B) 指令周期大于机器周期(C) 指令周期小于机器周期(D) 指令周期是机器周期的两倍11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。 (A) 10 (B) 11 (C) 12 (D) 13 12．若256KB的SRAM具有8条数据线，那么它具有( )地址线。 (A) 10 (B) 18 (C) 20 (D) 32 13．可以直接存取1M字节内存的微处理器，其地址线需( )条。 (A) 8 (B)16 (C) 20 (D) 24 14．规格为4096×8的存储芯片4片，组成的存储体容量为( )。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB 15．一个有16字的数据区，其起始地址为70A0：DDF6H，则该数据区末字单元的物理地址为（）。 （A）14E96H （B）7E814H （C）7E7F6H （D）7E816H 16．某微型计算机可直接寻址64M字节的内存空间，其CPU的地址总线至少应有( )条。（A）20 （B）30 （C）16 （D）26 17．对于地址总线为32位的微处理器来说，其直接寻址范围可达（）。
第三章习题 一、填空题： 1.广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者 C.______，集成度不如后者高。 2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。 4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。 6.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 8.主存储器的性能指标主要是存储容量，A.______和B.______。 9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是 C.______。 12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。 13.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 14.多个用户共享主存时，系统应提供A______。通常采用的方法是B______保护和C______保护，并用硬件来实现。 15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。在这两种应用中，都需要D.______查找。 17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。 18.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说
第四章 存储子系统
本章需解决的主要问题： （１ ）存储器如何存储信息？ （２ ）在实际应用中如何用存储芯片组成具有 一定容量的存储器？
哈尔滨工程大学计算机科学与技术学院 姚爱红 2006秋季学期
４ ． １概述
４ ． １ ． １存储系统的层次结构
随机访问 主要存放Ｃ Ｐ Ｕ 当前使用的程序和数据。 速度快 容量有限 （２ ）辅存 （外存） 速度较慢 存放大量的后备程序和数据。 容量大 （３ ）高速缓存 速度很快 存放Ｃ Ｐ Ｕ 在当前一小段时间内 容量小 多次使用的程序和数据。 哈尔滨工程大学计算机科学与技术学院 姚爱红 ２ ０ ０ ６ 秋季学期
哈尔滨工程大学计算机科学与技术学院 姚爱红 ２ ０ ０ ６ 秋季学期
（１ ）主存 （内存）
２
分层存储体系结构示意图 Ｃ Ｐ Ｕ Ｃ ａ ｃ ｈ ｅ 主存
外存
哈尔滨工程大学计算机科学与技术学院 ０ ０ ６ 秋季学期 哈尔滨工程大学计算机科学与技术学院 姚爱红 姚爱红 ２ ２ ０ ０ ６ 秋季学期
３
４ ． １ ． ２物理存储器与虚拟存储器
物理存储器：真正在物理上存在的主存储器。 存储容量为物理地址空间，使用物理地址访问。 虚拟存储器：提供给用户编程使用的存储器。 存储容量为虚拟地址空间，使用的编程地址为 虚拟地址，或者说逻辑地址。
哈尔滨工程大学计算机科学与技术学院 ０ ０ ６ 秋季学期 哈尔滨工程大学计算机科学与技术学院 姚爱红 姚爱红 ２ ２ ０ ０ ６ 秋季学期
４
闪速存储器 一、闪速存储器的特点 闪速存储器（Flash Memory）是一类非易失性存储器NVM（Non-Volatile Memory）即使在供电电源关闭后仍能保持片内信息；而诸如DRAM、SRAM这类易失性存储器，当供电电源关闭时片内信息随即丢失。 Flash Memory集其它类非易失性存储器的特点：与EPROM相比较，闪速存储器具有明显的优势——在系统电可擦除和可重复编程，而不需要特殊的高电压（某些第一代闪速存储器也要求高电压来完成擦除和/或编程操作）；与EEPROM相比较，闪速存储器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理（PDA）。 二、闪速存储器的技术分类 全球闪速存储器的主要供应商有AMD、ATMEL、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA，由于各自技术架构的不同，分为几大阵营。 1 NOR技术 NOR NOR技术（亦称为Linear技术）闪速存储器是最早出现的Flash Memory，目前仍是多数供应商支持的技术架构。它源于传统的EPROM器件，与其它Flash Memory技术相比，具有可靠性高、随机读取速度快的优势，在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用，如PC的BIOS固件、移动电话、硬盘驱动器的控制存储器等。 NOR技术Flash Memory具有以下特点：（1）程序和数据可存放在同一芯片上，拥有独立的数据总线和地址总线，能快速随机读取，允许系统直接从Flash中读取代码执行，而无需先将代码下载至RAM中再执行；（2）可以单字节或单字编程，但不能单字节擦除，必须以块为单位或对整片执行擦除操作，在对存储器进行重新编程之前需要对块或整片进行预编程和擦除操作。由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。不过，仍有支持者在以写入为主的应用，如CompactFlash卡中继续看好这种技术。 Intel公司的StrataFlash家族中的最新成员——28F128J3，是迄今为止采用NOR技术生产的存储容量最大的闪速存储器件，达到128Mb（位），对于要求程序和数据存储在同一芯片中的主流应用是一种较理想的选择。该芯片采用0.25μm制造工艺，同时采用了支持高存储容量和低成本的MLC技术。所谓MLC 技术（多级单元技术）是指通过向多晶硅浮栅极充电至不同的电平来对应不同的阈电压，代表不同的数据，在每个存储单元中设有4个阈电压（00/01/10/11），因此可以存储2b信息；而传统技术中，每个存储单元只有2个阈电压（0/1），只能存储1b信息。在相同的空间中提供双倍的存储容量，是以降低写性能为代价的。Intel通过采用称为VFM（虚拟小块文件管理器）的软件方法将大存储块视为小扇区来管理和操作，在一定程度上改善了写性能，使之也能应用于数据存储中。
存储器与存储器系统
第五章存储器与存储器系统 内容提要： 1．存储器的分类、性能指标，存储器系统的多层结构； 2．半导体存储器的基本结构、工作原理； 3．半导体存储器容量的形成与寻址及其与8086CPU的连接； 4．内存条的选择与安装； 5． EPROM编程实践。 学习目标： 1．掌握存储器的分类、性能指标，存储器系统的多层结构； 2．掌握存储器芯片RAM、EPROM的基本结构、地址形成方法； 3．重点掌握8086CPU与存储器的连接技术； 4．掌握EPROM编程技术； 5．了解DRAM刷新，内存条选择与安装。 难点： CPU与存储器的连接。 学时：6 实验学时： 作业： 1、由2K×1bit的芯片组成容量为4K×8bit的存储器需要个存储芯片。 A）2 B）8 C）32 D）16 2、由2732芯片组成64KB的存储器，则需要块芯片和根片内地址线。 A）12 B）24 C）16 D）14 3、安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是。
A）1FFFH B）17FFH C）27FFH 4）2FFFH 将存储器与系统相连的译码片选方式有法和法。 4、若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H和8K× 8的存储器所对应的末地址分别为、、 和。 5、对6116进行读操作，6116引脚CE= ，WE= ， OE= 。 6、试用4K×8位的EPROM2732和2K×8位的静态RAM6116以及LS138译码器,构成一个8KB.的ROM、4KB的RAM存储器系统(8086工作于最小模式),ROM地址范围为：FE000H～FFFFFH,RAM地址范围为：00000H～00FFFH。 一、概述 1. 存储器分类 1）按存储介质分：半导体存储器、磁表面存储器、光表面存储器； 2）按读写功能分：ROM和RAM； 3）按信息的可保存性分类： 非永久性记忆存储器（断电后信息消失）：RAM 永久性记忆存储器（断电后信息仍保存）：ROM、磁表面或光表面存储器； 4）按在计算机系统中的作用分类：主存储器（内存）、辅助存储器（外存）、高速缓冲存储器。
存储器是计算机系统中的记忆设备
第四章存储器 第一节概述 存储器是计算机系统中的记忆设备，用来存放程序和数据。随着计算机的发展，存储器在系统中的地位越来越重要。由于超大规模集成电路的制作技术，使CPU的速率变得惊人的高，而存储器的存数和取数的速度与它很难适配，这使计算机系统的运行速度在很大程度上受到存储器速度的制约。此外，由于I/O设备的不断增多，如果它们与存储器打交道都通过CPU 来实现，会降低CPU的工作效率。为此，出现了I/O与存储器的直接存取方式（DMA），这也使存储器的地位更为突出。尤其在多处理机的系统中，各处理机本身都需与其主存交换信息，而且各处理机在互相通信中，也都需共享存放在存储器中的数据。因此，存储器的地位更为重要。从某种意义上讲，存储器的性能已成为计算机系统的核心。 一、存储器的分类 1．按存储介质分 （1）半导体存储器。存储元件由半导体器件组成的叫半导体存储器。其优点是体积小、功耗低、存取时间短。其缺点是当电源消失时，所存信息也随即丢失，是一种易失性存储器。半导体存储器又可按其材料的不同，分为双极型（TTL）半导体存储器和MOS半导体存储器两种。前者具有高速的特点，而后者具有高集成度的特点，并且制造简单、成本低廉，功耗小、故MOS半导体存储器被广泛应用。 （2）磁表面存储器。磁表面存储器是在金属或塑料基体的表面上涂一层磁性材料作为记录介质，工作时磁层随载磁体高速运转，用磁头在磁层上进行读写操作，故称为磁表面存储器。
按载磁体形状的不同，可分为磁盘、磁带和磁鼓。现代计算机已很少采用磁鼓。由于用具有矩形磁滞回线特性的材料作磁表面物质，它们按其剩磁状态的不同而区分“0”或“1”，而且剩磁状态不会轻易丢失，故这类存储器具有非易失性的特点。 （3）光盘存储器。光盘存储器是应用激光在记录介质(磁光材料)上进行读写的存储器，具有非易失性的特点。光盘记录密度高、耐用性好、可靠性高和可互换性强等。 2．按存取方式分类 按存取方式可把存储器分为随机存储器、只读存储器、顺序存储器和直接存取存储器四类。（1）随机存储器RAM(RandomAccessMemory)。RAM是一种可读写存储器，其特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。计算机系统中的主存都采用这种随机存储器。由于存储信息原理的不同，RAM又分为静态RAM(以触发器原理寄存信息)和动态RAM(以电容充放电原理寄存信息)。 （2）只读存储器ROM(ReadonlyMemory)。只读存储器是能对其存储的内容读出，而不能对其重新写入的存储器。这种存储器一旦存入了原始信息后，在程序执行过程中，只能将内部信息读出，而不能随意重新写入新的信息去改变原始信息。因此，通常用它存放固定不变的程序、常数以及汉字字库，甚至用于操作系统的固化。它与随机存储器可共同作为主存的一部分，统一构成主存的地址域。 只读存储器分为掩膜型只读存储器MROM（MaskedROM）、可编程只读存储器PROM(ProgrammableROM)、可擦除可编程只读存储器 EPROM(ErasableProgrammableROM)、用电可擦除可编程的只读存储器
摘要 在现代计算机中，存储器是其核心组成部分，对微型计算机也不例外。因为有了它，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预而自动完成信息处理的功能。计算机的主存储器不能同时满足存取速度快、存储容量大和成本低的要求，在计算机中必须有速度由慢到快、容量由大到小的多级层次存储器，以最优的控制调度算法和合理的成本，构成具有性能可接受的存储系统。存储系统的性能在计算机中的地位日趋重要。这篇文章简述了存储器的由汞延迟线、磁带、磁鼓、磁芯、磁盘、光盘到纳米存储的7个发展阶段,并介绍了其间存储器的各个方面性能的进步，以及在云计算和物联网技术中存储器的应用和存储器的发展前景。 关键词：存储器，容量，速度
Abstract In modern computers, memory is the core component of the micro-computer. Because of it, the computer have the function of "memory" and can save the program and data code. Computer systems out of the human intervention and automatically complete the information processing functions.The computer's main memory can not satisfy fast access, big storage capacity and low cost.the computer must have the speed from slow to fast and from big to small capacity multi-level hierarchical memory and the best control and scheduling algorithm and a reasonable cost, constitutes acceptable performance storage systems.The function of storage systems will become more important in the computer.This essay briefly described the seven stages of the memory's development from the mercury delay line, tape, drum, core, disk, CD-ROM to the nano-storage.And described all aspects of the memory's progress during the period.The prospects for the development of the memory in the cloud computing and networking technology. Key Words:Memory,capacity, speed
4存储器系统 1.存储器的哪一部分用来存储程序指令计像常数和查找表一类的固定不变的信息？哪一 部分用来存储经常改变的数据？ 2.术语“非易失性存储器”是什么意思？PROM和EPROM分别代表什么意思？ 3.微型计算机中常用的存储器有哪些？它们各有何特点？分别适用于哪些场合？ 4.现代计算机中的存储器系统采用了哪三级分级结构？主要用于解决存储器中存在的那 些问题？ 5.试比较静态RAM和动态RAM的优缺点，并说明有何种方法可解决掉电时动态RAM 中信息的保护。 6.计算机的电源掉电后再接电时（系统中无掉电保护装置），存储在各类存储器中的信息 是否仍能保存？试从各类存储器的基本原理上来分析说明。 7.什么是存储器的位扩充和字扩充方式？它们分别用在什么场合？ 8.要用64k×1位的芯片组成64k×8位的存储器需要几片芯片？要用16k×8位的芯片组成 64k×8位的存储器需要几片芯片？ 9.试画出容量为4k×8位的RAM硬件连接图（CPU用8088，RAM用2144），要求RAM 地址从0400H开始，并写出各芯片的地址分配范围。 10.试画出容量为12k×8位的ROM硬件连接图（CPU用8088，EPROM用2716），并写 出各芯片的地址分配范围。 11.在上题的基础上，若要求ROM地址区从1000H开始，硬件设计该如何修改？并写出 各芯片的地址分配范围。若要求ROM地址区从C000H开始，硬件设计又该如何修改？ 并写出各芯片的地址分配范围。
12.一台8位微机系统（CPU为8088）需扩展内存16k，其中ROM为8K，RAM为8K， ROM选用EPROM2716，RAM选用2114，地址空间从0000H开始，要求ROM在低地址，RAM在高地址，连续存放。试画出存储器组构图，并写出各芯片的地址分配范围。 13.试画出容量为32K×8位的ROM连接图（CPU用8088，ROM地址区从8000H开始）， 并写出各芯片的地址分配范围（EPROM用8K×8位的2764，地址线A0~A12，数据线O0~O7，片选CE，输出允许：OE）。 14.什么是高速缓冲存储器？在微机中使用高速缓冲存储器的作用是什么？ 15.何谓高速缓冲存储器的命中？试说明直接映像、全相联映像、组相联映像等地址映像方 式的基本工作原理。 16.什么试虚拟存储器？它的作用是什么？
64M闪速存贮器K9K1208UOM及其应用 作者：南华大学现代教育技术中心李松来源：《国外电子元器件》 摘要：K9K1208UOM是SAMSUNG2公司生产的大容量非易失性闪速存贮器，本文介绍了K9K1208UOM的性能、结构、工作原理，并重点介绍了该闪速存储器的使用方法。最后给出了K9K1208UOM的各状态寄存器的定义和命令集。 关键词：闪速存贮器页读页编程块擦除 K9K1208UOM 1 引言 非易失性闪速存贮器K9K1208UOM是SAMSUNG公司采用CMOS浮置门技术和与非存贮结构生产的大容量、高可靠存贮器件。该器件所提供的片内控制器、状态寄存器和专用命令集使其可以灵活应用于各种存储系统电路，其8位I/O端口可以方便地实现地址、数据和命令的多路复用，这样不但大规模降低了引脚数，而且便于系统倔后扩充存贮容量而不需改变系统板结构设计。对于诸如固态文件存储，声间和音频信号处理，便携式智能设备等要求大容量非易失存贮的应用场合，K9K1208UOM提供了一种极佳的解决方案。 2 基本性能和引脚功能 2.1 基本特性 K9K1208UOM非易失性闪速存贮器的基本特征如下： ●工作电压：2.7～3.6V; ●结构：存贮单元阵列：（64M+2047k）字节； 数据寄存器：（512+16）×8位； ●可自动编程与擦除； 页编程：（512+16）字节； 块擦除：（16k+512）字节。 ●可进行528字节/页读操作： 随机读：10μs； 连续页读：60ns； ●快写周期时间： 编程时间为200μs（典型值）； 块擦除时间为2ms（典型值）；
●具有硬件数据保护功能； ●使用寿命达100k次编程/擦除； ●数据可保存10年。 2.2 引脚说明 K9K1208UOM采用48脚TSOP封装，各引脚的功能如下： I/O0～I/O7：数据输入输出端，芯片未选中时为高阻态。 CLE：输入端，命令锁存使能。 ALE：输入端，地址锁存使能。 CE：输入端，芯片选择控制。 RE：输入端，数据输出控制，有效时数据送到I/O总线上。 WE：输入端，写I/O口控制、命令、地址或数据时在上升沿锁存。 SE：输入端，访问备用存贮区控制。 R/B：输出端，指示器件的操作状态。 Vcc：电源端。 Vss：地。 其它引脚为未用引脚。 3 器件结构与工作原理 K9K1208UOM的528M位存贮单元可组成131072行（页）、528列的存贮阵列。64M字节主存贮区按低位列地址（0～255字节）和高位列地址（256～511字节）分成两个半区，16列2048k字节备用存贮区位于列地址的512～527字节。主存贮区每512字节和备用存贮区16字节工528字节组成一页。共有131072页，每32页构成一个块，总共4096个块。一个528字节的数据寄存器在与存贮阵列相连时，可在页读出和页写入过程中用I/O缓冲器和存贮器之间地数据传输。K9K1208UOM的内部结构如图1所示。 K9K1208UOM的地址、数据和命令信号输入都使用8位I/O口，当CE为低时，命令、地址和数据在WE变低时由I/O写入，并在WE的上升沿锁存。通过命令锁存信号CLE和地址锁存信号ALE可使命令和地址实现对I/O口的复用。除了块擦除周期需要两个总线周期（擦除建立和擦除执行）外，其他命令均可在一个总线周期内完成。由于64M字节物理为间需要26根地址线，因此，按字节需要4个地址周期，依次为列地址、行地址低位和行地址高位。页读和页编程在相应命令后需要4个地址周期。然而，块擦除只需要3个列地址周期。可以通过向命令寄存器写入相应的命令来选择器件的工作方式， K9K1208UOM的专用命令如表1所列。 表1 K9K 1208UOM的专用命令功能
1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。 （1）512×4位RAM构成16KB的存储系统； （2）1024×1位RAM构成128KB的存储系统； （3）2K×4位RAM构成64KB的存储系统； （4）64K×1位RAM构成256KB的存储系统。 解：(1) 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。 (2) 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。 (3) 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2)=9位地址线。 (4) 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64)=4位地址线。 2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？ 解: 4K×8bit /512×4bit= 16片，需要16片存储芯片； 29 = 512，每片芯片需9条寻址线； 212 = 4096，4KB存储系统最少需12条寻址线。 3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 解: (1) 主存区数为32MB/8KB = 4096，212= 4096，区号的位数为12； 区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9； 块内单元数（字节编址）为4×32 / 8 = 16，24= 16，块内地址的位数4。 （2）主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位) 区号为0 1010 1011 110 块号为0 1101 1110 数据在Cache中的位置是 0 1101 1110 1111