以太网EMC接口电路设计及PCB设计 我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。 下图1以太网的典型应用。我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。 图1 以太网典型应用 1.图2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图2介绍以太网电路的布局、布线需注意的要点。 图2 变压器没有集成在网口连接器的电路PCB布局、布线参考 a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了
顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去； b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小； c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小； d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）； e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。这样做分割处理，就是为了达到初、次级的隔离，控制源端的干扰通过参考平面耦合到次级； f)指示灯的电源线和驱动信号线相邻走线，尽量减小环路面积。指示灯和差分线要进行必要的隔离，两者要保证足够的距离，如有空间可用GND隔开； g)用于连接GND和PGND的电阻及电容需放置地分割区域。 2.以太网的信号线是以差分对（Rx±、Tx±）的形式存在，差分线具有很强共模抑制能力，抗干扰能力强，但是如果布线不当，将会带来严重的信号完整性问题。下面我们来一一介绍差分线的处理要点： a)优先绘制Rx±、Tx±差分对，尽量保持差分对平行、等长、短距，避免过孔、交叉。由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里； b)当速度要求高时需对Rx±、Tx±差分对进行阻抗控制，通常阻抗控制在100Ω±10%； c)差分信号终端电阻（49.9Ω，有的PHY层芯片可能没有）必须靠近PHY层芯片的Rx±、Tx±管脚放置，这样能更好的消除通信电缆中的信号反射，此电阻有些接电源，有些通过电容接地，这是由PHY芯片决定的； d)差分线对上的滤波电容必须对称放置，否则差模可能转成共模，带来共模噪声，且其走线时不能有stub ，这样才能对高频噪声有良好的抑制能力。
目录 1目的 (3) 2范围 (3) 3定义 (3) 3.1以太网名词范围定义 (3) 3.2缩略语和英文名词解释 (3) 4引用标准和参考资料 (4) 5以太网物理层电路设计规范 (4) 5.1：10M物理层芯片特点 (4) 5.1.1：10M物理层芯片的分层模型 (4) 5.1.2：10M物理层芯片的接口 (5) 5.1.3：10M物理层芯片的发展 (6) 5.2：100M物理层芯片特点 (6) 5.2.1：100M物理层芯片和10M物理层芯片的不同 (6) 5.2.2：100M物理层芯片的分层模型 (6) 5.2.3：100M物理层数据的发送和接收过程 (8) 5.2.4：100M物理层芯片的寄存器分析 (8) 5.2.5：100M物理层芯片的自协商技术 (10) 5.2.5.1：自商技术概述 (10) 5.2.5.2：自协商技术的功能规范 (11) 5.2.5.3：自协商技术中的信息编码 (11) 5.2.5.4：自协商功能的寄存器控制 (14) 5.2.6：100M物理层芯片的接口信号管脚 (15) 5.3：典型物理层器件分析 (16) 5.4：多口物理层器件分析 (16) 5.4.1：多口物理层器件的介绍 (16) 5.4.2：典型多口物理层器件分析。 (17) 6以太网MAC层接口电路设计规范 (17) 6.1：单口MAC层芯片简介 (17) 6.2：以太网MAC层的技术标准 (18) 6.3：单口MAC层芯片的模块和接口 (19) 6.4：单口MAC层芯片的使用范例 (20) 71000M以太网（单口）接口电路设计规范 (21) 8以太网交换芯片电路设计规范 (21) 8.1：以太网交换芯片的特点 (21) 8.1.1：以太网交换芯片的发展过程 (21) 8.1.2：以太网交换芯片的特性 (22) 8.2：以太网交换芯片的接口 (22) 8.3：MII接口分析 (23) 8.3.1：MII发送数据信号接口 (24) 8.3.2：MII接收数据信号接口 (25) 8.3.3：PHY侧状态指示信号接口 (25) 8.3.4：MII的管理信号MDIO接口 (25) 8.4：以太网交换芯片电路设计要点 (27) 8.5：以太网交换芯片典型电路 (27) 8.5.1：以太网交换芯片典型电路一 (28)
以太网口防雷设计总结 关键字：以太网口；浪涌；TVS管；共模；差模； 问题背景介绍： 对于主要的100M网口接口需要做特殊的保护处理，具体要求需要达到6KV设计目标（10/700雷电模拟电压波），作者在调试过程中对传统bob-smith端接和防雷设计做了相关的工作，在此总结出来供以后网口防雷设计参考。 具体原理及步骤： 一、网口的接口模型： 1，网线： 网口室内连接，一般为CAT-5或者CAT-5E（超5类双绞线，四对UTP无屏蔽双绞线）的网线，支持频率为100MHz，最高传输速率1000Mbps。用于1000Base-T，100Base-T，10Base-T一般家用网线。 2，变压器： 变压器用在RJ45端口主要作用：满足IEEE802.3中电气隔离的要求，不失真的传输以太网信号，EMI抑制。具体变压器模型分析在以太网口辐射设计中详述。 3，RJ45接口： RJ45接口在防浪涌选用中需要注意，如果选用带屏蔽的网口座子，需要注意屏蔽罩和插件/贴片脚之间要有足够的电气间隙，不能发生浪涌时候管脚直接对屏蔽罩放电的现象；如果选用非屏蔽的网口座子，需要注意增加座子固定的方式。不推荐选用带LED灯的座子，这样会增加布线的难度和PCB空间。 二、网口防雷概述： 网线雷击主要分为： 1，室外感应雷击或者直接雷击； 2，建筑物内感应雷击； 防雷器对端口的保护，分为共模保护和差模保护两个方面。RJ45接头的以太网信号电缆是平衡双绞线，感应的雷电过电压以共模为主，线缆间的差模过电压/过电流相对小一些。但是非理想网络变压器情况下，共模的过电压/过电流也可以转化成差模。 网口的防雷可以采用两种思路： 一种思路是要给雷电电流以泄放通路，把高压在变压器之前泄放掉，尽可能减少对变压器影响，同时注意减少共模过电压转为差模过电压的可能性； 另一种思路是利用变压器的绝缘耐压，通过良好的器件选型与PCB设计将高压隔离在变压器的初级，从而实现对接口的隔离保护。 我们设计的防护电路要获得满意的防雷效果，应注意以下几点要求： 1，防雷电路的输出残压值必须比被防护电路自身能够耐受的过电压峰值低，并有一定裕量； 2，防雷电路应有足够的冲击通流能力和响应速度； 3，信号防雷电路应满足相应接口信号传输速率及带宽的需求，且接口与被保护设备兼容； 4，信号防雷电路要考虑阻抗匹配的问题； 5，信号防雷电路的插损应满足通信系统的要求；
?以太网电接口采用UTP设计的EMC设计指导书 一、UTP（非屏蔽网线）的介绍 非屏蔽网线由两根具有绝缘保护层的铜导线组成，两根绝缘铜导线按照一定密度绞在一起，每一根导线在传输中辐射的电波会与另外一根的抵消，这样可降低信号的干扰程度。 用来衡量UTP的主要指标有： 1、衰减：就是沿链路的信号损失度量。 2、近端串扰：测量一条UTP链路对另一条的影响。 3、直流电阻。 4、衰减串扰比（ACR）。 5、电缆特性。 二、10/100/1000BASE-T以太网电接口原理图设计 10/100/1000BASE-T以太网口电路按照连接器的种类网口电路可以分为：网口变压器集成在连接器里的网口电路和网口变压器不集成在连接器里的网口电路。 1、网口变压器未集成在连接器里的网口电路原理图 网口电路主要包括PHY芯片，网口变压器，网口连接器三部分，图中左侧的八个49.9Ω的电阻是差分线上的终端匹配电阻，其阻值的大小由差分线的特性阻抗决定，当变压器内的线圈匝数发生变化时，其阻值也跟随变化，保证两者的阻抗匹配。由电容组成的差模、共模滤波器可以增强EMC性能。在线圈的中心抽头处接的电容可以有效的改善电路的抗EMC性能，合理的选择电容值可以使电路的EMC做到最优。电路的右侧四个75Ω的电阻是电路的共模阻抗。 2、网口变压器集成在连接器里的网口电路原理图
网口电路主要包括PHY芯片，网口连接器两部分，网口变压器部分集成在接口内部，同样左侧的49.9Ω的电阻阻值也是由变压器的匝数及差分线的特性阻抗决定的。中间的电容组成共模、差模滤波器，滤除共模及差模噪声。75Ω的共模电阻也集成在网口连接器的内部。 3、网口指示灯电路原理图 带指示灯的以太网口电路原理图与不带指示灯灯的大致相同，只是多出指示灯的驱动电路。 注意点： 1）、两个匹配电阻是否需要根据PHY层芯片决定，如有的PHY层芯片内部集成匹配电阻就不需要。匹配电阻是接地还是接电源也是由PHY芯片决定，一般接电源。 2）、芯片侧中间抽头需要通过磁珠串接电源，并且注意每一路接一个磁珠，并通过电容0.01-0.1uf接数字地。 3）、点灯部分电路，link和ACT灯走线要加磁珠处理，同时供电电源也要加磁珠处理。但所有显示驱动灯的电源可以共用一个磁珠。 4）、变压器与连接器部分的匹配电阻75欧姆和50欧姆精度可以放低到5％。
以太网口PCB布线经验分享 目前大部分32位处理器都支持以太网口。从硬件的角度看，以太网接口电路主要由MAC 控制器和物理层接口（Physical Layer，PHY）两大部分构成，目前常见的以太网接口芯片，如LXT971、RTL8019、RTL8201、RTL8039、CS8900、DM9008等，其内部结构也主要包含这两部分。 一般32位处理器内部实际上已包含了以太网MAC控制，但并未提供物理层接口，因此，需外接一片物理层芯片以提供以太网的接入通道。 常用的单口10M/100Mbps高速以太网物理层接口器件主要有RTL8201、LXT971等，均提供MII接口和传统7线制网络接口，可方便的与CPU接口。以太网物理层接口器件主要功能一般包括：物理编码子层、物理媒体附件、双绞线物理媒体子层、10BASE-TX编码/解码器和双绞线媒体访问单元等。 下面以RTL8201为例，详细描述以太网接口的有关布局布线问题。 一、布局 1、RJ45和变压器之间的距离应当尽可能的缩短. 2、RTL8201的复位信号Rtset信号（RTL8201 pin 28）应当尽可能靠近RTL8021,并且，如果可能的话应当远离TX+/-,RX+/-, 和时钟信号。 3、RTL8201的晶体不应该放置在靠近I/O端口、电路板边缘和其他的高频设备、走线或磁性元件周围. 4、RTL8201和变压器之间的距离也应该尽可能的短。为了实际操作的方便，这一点经常被放弃。但是，保持Tx±, Rx±信号走线的对称性是非常重要的，而且RTL8201和变压器之间的距离需要保持在一个合理的范围内，最大约10~12cm。 5、Tx+ and Tx- (Rx+ and Rx-) 信号走线长度差应当保持在2cm之内。 二、布线 1、走线的长度不应当超过该信号的最高次谐波(大约10th)波长的1/20。例如： 25M的时钟走线不应该超过30cm，125M信号走线不应该超过12cm (Tx±, Rx±)。 2、电源信号的走线(退耦电容走线,电源线,地线)应该保持短而宽。退耦电容上的过孔直径最好稍大一点。 3、每一个电容都应当有一个独立的过孔到地。 4、退耦电容应当放在靠近IC的正端（电源），走线要短。每一个RTL8201 模拟电源端都需要退耦电容(pin 32, 36, 48).每一个RTL8201 数字电源最好也配一个退耦电容。 5、Tx±, Rx±布线应当注意以下几点 : (1)Tx+, Tx- 应当尽可能的等长，Rx+, Rx- s应当尽可能的等长； (2)Tx±和Rx±走线之间的距离满足下图 : (3)Rx± 最好不要有过孔, Rx± 布线在元件侧等。
以太网电接口采用UTP的EMC设计指导书
目录 前言 (4) 1范围和简介 (5) 1.1范围 (5) 1.2简介 (5) 1.3关键词 (5) 2规范性引用文件 (5) 3术语和定义 (6) 4UTP（非屏蔽网线）的介绍 (6) 510/100BASE-T、1000BASE-T以太网电接口的共模噪声 (7) 610/100/1000BASE-T以太网电接口电路设计 (7) 6.110/100/1000BASE-T以太网电接口原理图设计 (7) 6.1.1网口变压器集成在连接器里的网口电路原理图 (8) 6.1.2网口变压器集成在连接器里的网口电路原理图 (8) 6.1.3网口指示灯电路原理图 (9) 6.1.4带滤波的10/100BaseT以太网口电路原理图 (10) 6.1.5带滤波的1000BaseT以太网口电路原理图 (11) 6.210/100/1000BASE-T以太网电接口PCB布局、布线 (12) 6.2.1网口变压器没有集成在连接器里的网口电路PCB布局、布线规则 12 6.2.2采用一体化连接器的网口电路PCB布局、布线规则 (15) 6.2.3其它的布局、布线建议 (16) 7实际测试案例： (19)
8结论: (22) 9附录： (24) 10参考文献 (26)
前言 本规范的其他系列规范：无 与对应的国际标准或其他文件的一致性程度：无 规范代替或作废的全部或部分其他文件：无 与其他规范或文件的关系：无 与规范前一版本相比的升级更改的内容： 如果是升级规范，则一定要在此处详细描述本版本相对于上一版本更改的内容，如果是第一次制定，则填写“第一版，无升级更改信息”。 本规范由XX部门提出。 本规范主要起草和解释部门： 本规范主要起草专家：格式（部门：姓名(工号)、姓名(工号)，部门：姓名(工号)、姓名(工号)......） 本规范主要评审专家：格式（部门：姓名(工号)、姓名(工号)，部门：姓名(工号)、姓名(工号)......） 本规范批准部门：XX部门 本规范所替代的历次修订情况和修订专家为： 规范号主要起草专家主要评审专家 姓名(工号)、姓名(工号)姓名(工号)、姓名(工号) 姓名(工号)、姓名(工号)姓名(工号)、姓名(工号)
以太网收发电路设计方案详解 以太网收发电路由RJ45 接口、耦合变压器、以太网收发器，以及收 发器与调制驱动电路、接收解调电路之间的接口组成。其中以太网收发器是核 心单元，直接决定了系统的工作性能。以太网收发器IP113IP113 是二端口 10/100Mbps 以太网集成交换器，由一个二端口交换控制器和两个以太网快速收发器组成。每个收发器都遵守IEEE802.3、IEEE802.3μ、IEEE802.3x 规则。为帧缓冲保留了SSRAM，可以存储1K 字节的MAC 地址，全数字自适应调整和时序恢复，基线漂移校正，工作在10/100baseTX 和100baseFX 的全双工/半双工方式。使用2.5V 单电源，25MHz 单时钟源，0.25μm 工艺，128 脚PQFP 封装。 Port1 的速率是自适应调整的结果，因而不需要外加存储器以缓冲数据包。每个端口都有自己的接收缓冲管理、发射缓冲管理、发射排队管理、发射 MAC 和接收MAC。各个端口共享一个散列单元、一个存储器接口单元、一个 空缓冲管理器和一个地址表。 主要由以太网收发芯片IP113、专用配置芯片EEPROM 93C46、LED 显示矩阵，以及IP113 的Port1 与TP 模块、Port2 与FX 模块之间的接口组成。 IP113 支持很多功能，通过设置适当的参数满足不同的需要，既可以由特定的 管脚设定，也可以用EEPROM 配置。为提高系统的整体性能，这里采用专用 串行EEP ROM 93C46 芯片。系统复位时，管脚LED_SEL［1:0］分别作为93C46 的时钟EESK 和片选EECS，BP_KIND［1:0］分别作为93C46 地址EEDI 和数据输出EEDO，将93C46 内部的参数读入IP113 内部的寄存器。复 位结束后，这些管脚均变成输入信号，以使IP113 脱离93C46 而独立工作。
深圳市XXXX公司技术规范 以太网通信接口电路设计规范 2000-02-28发布 2000-02-28实施 深圳市 XXXX 公司发布 1
本技术规范根据IEEE 802.3标准和XX公司在以太网通信接口电路设计的技术经验编制而成。 本规范于2000年02 月28日首次发布。 本规范起草单位：硬件工程室 本规范主要起草人： 在规范的起草过程中，在此，表示感谢！ 本规范批准人： 本规范修改记录： 2
目 录 58 7.2.1：物理编解码子层（PCS ） (57) 7.2：物理层接口（PHY） (51) 7.1.1：1000BASE-X 物理层芯片的寄存器分析 (48) 7.1：适用标准 (48) 7、1000M以太网（单口）接口电路设计规范.....................................426.4.3：10/100M 接口芯片GD 82559ER 的使用范例.. (41) 6.4.2：10M 芯片AM79C961使用范例 (40) 6.4.1：DEC21140使用规范 (40) 6.4：单口MAC 层芯片的使用范例 (39) 6.3：单口 MAC 层芯片的模块和接口 (37) 6.2：以太网 MAC 层的技术标准 (37) 6.1：单口MAC 层芯片简介 (37) 6、以太网MAC层接口电路设计规范 (34) 5.4.2.2：LU3XFTR 芯片分析 (33) 5.4.2.1：BCM5208芯片分析 (33) 5.4.2：典型多口物理层器件分析。 (32) 5.4.1：多口物理层器件的介绍 (32) 5.4：多口物理层器件分析 (25) 5.3.1：100M 物理层接口芯片LXT970A 应用规范 (25) 5.3：典型物理层器件分析 (24) 5.2.6：100M物理层芯片的接口信号管脚 (22) 5.2.5.4： 自协商功能的寄存器控制 (19) 5.2.5.3： 自协商技术中的信息编码 (18) 5.2.5.2： 自协商技术的功能规范 (18) 5.2.5.1： 自商技术概述 (18) 5.2.5：100M 物理层芯片的自协商技术 (16) 5.2.4：100M 物理层芯片的寄存器分析 (15) 5.2.3：100M 物理层数据的发送和接收过程 (14) 5.2.2：100M 物理层芯片的分层模型 (14) 5.2.1：100M 物理层芯片和10M 物理层芯片的不同 (14) 5.2：100M物理层芯片特点 (12) 5.1.4.2：LXT905使用规范 (11) 5.1.4.1：MC68160使用规范 (10) 5.1.4：10M 物理层芯片设计范例 (10) 5.1.3：10M 物理层芯片的发展 (9) 5.1.2：10M 物理层芯片的接口 (9) 5.1.1：10M 物理层芯片的分层模型 (9) 5.1：10M物理层芯片特点 (9) 5、以太网物理层电路设计规范 (7) 4.2：IEEE802协议族 (7) 4.1：以太网的技术标准 (7) 4、引用标准和参考资料 (6) 3.2：缩略语和英文名词解释 (5) 3.1：以太网名词范围定义 (5) 3、定义 (5) 2、范围 (5) 1、目的 (3)
以太网接口EMC设计方案 一、接口概述 RJ45以太网接口是目前应用最广泛的通讯设备接口，以太网口的电磁兼容性能关系到通讯设备的稳定运行。赛盛技术应用电磁兼容设计平台（EDP）软件从接口原理图、结构设计，线缆设计三个方面来设计以太网口的EMC设计方案。 二、接口电路原理图的EMC设计 本方案由电磁兼容设计平台（EDP）软件自动生成 百兆以太网接口2KV防雷滤波设计 图1 百兆以太网接口2KV防雷滤波设计 接口电路设计概述： 本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计；从设计层次解决EMC 问题；同时此电路兼容了百兆以太网接口防雷设计。 本防雷电路设计可通过IEC61000-4-5或GB17626.5标准，共模2KV，差摸1KV的非屏蔽平衡信号的接口防雷测试。 电路EMC设计说明： （1） 电路滤波设计要点： 为了抑制RJ45接口通过电缆带出的共模干扰，建议设计过程中将常规网络变压器改为接口带有共模抑制作用的网络变压器，此种变压器示意图如下。
图2 带有共模抑制作用的网络变压器 RJ45接口的NC空余针脚一定要采用BOB-smith电路设计，以达到信号阻抗匹配，抑制对外干扰的作用，经过测试，BOB-smith电路能有10个dB左右的抑制干扰的效果。 网络变压器虽然带有隔离作用，但是由于变压器初次级线圈之间存在着几个pF的分布电容；为了提升变压器的隔离作用，建议在变压器的次级电路上增加对地滤波电容，如电路图上C4-C7，此电容取值5Pf~10pF。 在变压器驱动电源电路上，增加LC型滤波，抑制电源系统带来的干扰，如电路图上L1、C1、C2、C3，L1采用磁珠，典型值为600Ω/100MHz，电容取值0.01μF~0.1μF。 百兆以太网的设计中，如果在不影响通讯质量的情况，适当减低网络驱动电压电平，对于EMC干扰抑制会有一定的帮助；也可以在变压器次级的发送端和接收端差分线上串加10Ω的电阻来抑制干扰。 （2） 电路防雷设计要点： 为了达到IEC61000-4-5或GB17626.5标准，共模2KV，差摸1KV的防雷测试要求，成本最低的设计方案就是变压器初级中心抽头通过防雷器件接地，电路图上的D1可以选择成本较低的半导体放电管，但是要注意“防护器件标称电压要求大于等于6V；防护器件峰值电流要求大于等于50A；防护器件峰值功率要求大于等于300 W。注意选择半导体放电管，要注意器件“断态电压、维持电流”均要大于电路工作电压和工作电流。 根据测试标准要求，对于非屏蔽的平衡信号，不要求强制性进行差模测试，所以对于差模1KV以内的防护要求，可以通过变压器自身绕阻来防护能量冲击，不需要增加差模防护器件。 接口电路设计备注： 如果设备为金属外壳，同时单板可以独立的划分出接口地，那么金属外壳与接口地直接电气连接，且单板地与接口地通过1000pF电容相连。
以太网口的设计防护方案 常用的以太网接口为 10/100Base-TX 10/100Base-2和10/100Base-5 以太网口在室内走线，若设备采用的以太网不采用屏蔽电缆，而且安装尺寸大于50米，宜考虑对以太网口进行电路保护设计。（在实际工作中，设备的以太网口连接电缆可能出户走线，会穿越防雷分区的LPZ0区，LPZ0区是受到直接雷击的高危险区，同时电缆上会感应很大的雷电磁脉冲，以太网连接电缆出到户外，必须在设备接口设计防雷保护电路进行保护）具体线路如下： 说明： 1.该方案前级保护器件选用三级气体放电管B3D090L，主要对共模进行防护。 2.后级采用TVS管SLVU2.8-4,主要进行差模防护。 SLVU2.8-4 (TVS) 器件的特点： 1.能够进行两对平衡线的差模保护,即一个网口(收,发)只用一个器件; 2.节电容很低最大为8pF. 3.具有一定的通流容量,最大承受24A(8/20us)冲击电流,能够满足500V的浪涌测试要求; 4.箝位动作电压低为3V. 在冲击电流作用下残压最大不超过15V,能够保证网口的安全; 5.器件封装为SO-8,占用PCB面积很小; 电阻的选取： 中间电阻选用 2.2欧, 起退耦作用,使前后两级保护电路能够相互配合.电阻值要保证信号传输的前提下尽可能选大.防雷性能会更好.电阻值不能小于2.2欧。 该电路能够达到差模3KA的8/20us 冲击电流量级，能完全满足接口防雷要求。加上防雷保护电路后，插入损耗小于0.3dB，对100M的以太网传输信号质量影响很小，能够保证10/100Base-T以太网接口传输距离100米以上。 深圳市浪拓电子技术有限公司https://www.doczj.com/doc/326887518.html,
以太网电路设计注意事项 一.前言 STM32Fxx7系列（互联型产品）中内置了MAC，配合外置的PHY可以实现以太网通讯。这篇文档将介绍以太网接口的信号定义，重点介绍时钟电路的设计，并给出在实践中已成功应用的设计方案，希望可以对需要进行以太网电路设计的朋友提供帮助。 二．以太网接口 STM32的以太网支持10M/100M bits的全双工和半双工的工作方式，其中的MAC通过MII接口或者RMII接口与PHY通讯。 1. MII 图1 MII接口 如图1所示，MII接口标准定义了16跟信号线，根据功能将其可以分为3组（发送，接收，载波侦听和冲突监测），另外还有用于对PHY进行配置的SMI接口。 发送 ?TX_CLK：MII接口需要25MHz的时钟（100Mbits传输速率时），当以10Mbits的速率工作，PHY内部的电路会对25MHz的信号进行十分频以得到2.5MHz的时钟。 ?TXD[3 :0] : 根据时钟速率，不难算出TXD需要4根数据线。数据线需要与时钟保持同步。 ?TX_EN : 发送使能信号，也需要与时钟保持同步。
?TX_ER : 发送错误指示信号，MAC通过此信号向PHY表示数据无效。需要注意的是在许多PHY 和MAC中，这个信号是没有的（STM32就没有这个信号，图中用虚线表示），由于在另一端的接收信号中包含RX_ER，因此这个信号是不必要的。 接收 ?RX_CLK：接收时钟与发送时钟完全类似。 ?RXD[3 :0]：与发送数据线完全类似。 ?RX_ER：接收错误指示信号，PHY通过此信号向MAC层表示在某一帧数据中发现问题。需要与RX_DV一起使用。 ?RX_DV：与RX_ER一起进行出错分析。 载波侦听和冲突监测 CRS，COL：这两根信号线在半双工工作方式下提供载波侦听和冲突监测功能，全双工下无用。 SMI接口 MDC，MDIO：对PHY进行配置的接口。可以通过GPIO口进行模拟。 2. RMII 图2 RMII接口 RMII接口可以简单的理解为（Reduce-MII）接口，即减少了MII接口中信号线的数量。基本原理是通过提高时钟速率来完成的（RMII的时钟为50MHz），因此发送/接收数据线都只需要两根，并合并了一定功能引脚。如图2所示，与图1对比，仅有一根信号线有差异。 CRS_DV：此信号是MII接口中CRS和RX_DV的复合信号。