实验四7段LED数码管显示译码器设计
西南交大计算机组成原理实验（代码）
实验要求：本实验要求实现16位的二进制数的7段LED数码管显示译码电路，采用动态扫描显示，可以实现计数值或固定值。
实验原理：动态扫描：由3-8译码器的输出来决定哪个数码管亮，sel为3-8译码器的输入，sel=0—7从左到右依次点亮8个数码管，要实现动态扫描，就必须让sel的值随着CLK的每一次上升沿触发而变化。
16位的输入每四位一组作为4个数码管的显示数据，当然还需要一个中间变量实现输入数的转码。
实验代码：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY tt3 IS
PORT( CLK:IN STD_LOGIC;
INN:IN STD_LOGIC_VECTOR(15 DOWNTO 0);
SEL:buffer STD_LOGIC_VECTOR(2 DOWNTO 0);
LED7:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END;
ARCHITECTURE ONE OF tt3 IS
SIGNAL DATA:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
PROCESS(CLK)
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF SEL>="011" THEN SEL<="000";
ELSE SEL<=SEL+1;
END IF;
CASE SEL IS
WHEN "000"=> DATA<=INN(3 downto 0);
WHEN "001"=> DATA<=INN(7 DOWNTO 4);
WHEN "010"=> DATA<=INN(11 DOWNTO 8);
WHEN "011"=> DA TA<=INN(15 DOWNTO 12);
WHEN OTHERS =>NULL;
END CASE;
END IF;
END PROCESS;
PROCESS(DATA)
BEGIN
CASE DATA IS
WHEN "0000"=> LED7<="00111111";--0
WHEN "0001"=> LED7<="00000110";--1
WHEN "0010"=> LED7<="01011011";--2
WHEN "0011"=> LED7<="01001111";--3
WHEN "0100"=> LED7<="01100110";--4
WHEN "0101"=> LED7<="01101101";--5
WHEN "0110"=> LED7<="01111101";--6
WHEN "0111"=> LED7<="00000111";--7
WHEN "1000"=> LED7<="01111111";--8
WHEN "1001"=> LED7<="01101111";--9
WHEN "1010"=> LED7<="01110111";--10
WHEN "1011"=> LED7<="01111100";--11
WHEN "1100"=> LED7<="00111001";--12
WHEN "1101"=> LED7<="01011110";--13
WHEN "1110"=> LED7<="01111001";--14
WHEN "1111"=> LED7<="01110001";--15
WHEN OTHERS =>NULL;
END CASE;
END PROCESS;
END;
波形图设计：
引脚锁定：
Clk----A14 SEL[0]-----PIN_C22 SEL[1]----PIN_D22 SEL[2]----PIN_G9 SEG[0]---PIN_G16—a ~~~~SEG[7]---PIN_M21—dp DATA[0]—DATA[3]锁定于k1,k2,k3,k4 DATA[4]-DATA[7]锁定于k7,k8,k9,k10
DATA[11]-DATA[8] 锁定于s1,s2,s3,s4
DATA[15]-DATA[12] 锁定于s7,s8,s9,s10
用七段数码管显示简单字符——译码器及 其应用 实验报告 专业班级：2011级计算机1班 学号：1137030 姓名：赵艺湾 实验地点：理工楼901 实验时间：2012.9.26
实验一用七段数码管显示简单字符——译码 器及其应用 一、实验目的 1、了解显示译码器的结构和理解其工作原理。 2、学习7段数码显示译码器设计。 3、学习用基逻辑门、3-8译码器、4-1选择器控制显示器的显示。 二、实验内容 1、了解逻辑门、3-8译码器、4-1选择器的工作原理，设计基本电路，实现以下功能： C2C1C0是译码器的3个输入，用C2C1C0的不同取值来选择在七段数码管上输出不同字符。七段数码管是共阳极的。 图1 七段译码器 C2C1C0 的不同取值对应显示的字母如下： 图2 字符编码
三、实验仪器及设备： 一、PC 机 二、 Quartus Ⅱ 9.0 三、 DE2-70 四、显示器 四、实验步骤 1、列出真值表，计算要实现以上功能时数码管的0-7段对应的逻辑函数式。 真值表如下： 函数表达式如下： “0”=' 02C C + “1”=“2”=0' 1' 012C C C C C ++ “3”=（2C +1C +' 0C ）（2C +0C +'1C ）（2C +'1C +' 0C ） “4”=“5”=2C “6”=2C +1C +02C C 2、新建一个 quartusII 工程，用以在DE2_70平台上实现所要求的电路。 建立一个BDF 文件，基于SSI ，实现七段译码器电路，用SW3_SW1作为输入C2C1C0， DE2_70平台上的的数码管分别为HEX0~HEX7，输出接HEX1。 参照de2_70_pin_assignments.csv 中的引脚分配表配置引脚。 新建仿真文件，给出输入信号，观察输出信号是否符合要求。 编译工程，完成后下载到FPGA 中。 拨动波段开关并观察七段数码管HEX0的显示，以验证设计的功能是否正确。 基于3-8译码器和4-1选择器重复上述2.、中的步骤完成设计。
译码器实验报告 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所
代表的函数对应于n个输入变量的最小项。 三、实验设备与器件 1.+5V直流电源 2.单次脉冲源 3.逻辑电平开关 4.74LS138 四、实验内容及步骤 1.74LS138译码器逻辑功能测试 将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：
1）检查芯片的电源和地的电平是否正确。 2）芯片的使能端连接的电平正确。 3）从逻辑电平开关输入信号是否正确。 4）从输出端按逻辑功能状态往前一步一步排查。 3.两片3线-8线译码器74LS138扩展为4线-16线译码器 用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。
实验十九数码管显示实验 一、实验目的 1、了解数码管的显示原理； 2、掌握数码管显示的编程方法。 二、实验内容 1、编写数码管显示程序，循环显示0-F字符 三、实验设备 1、硬件： JX44B0实验板； PC机； JTAG仿真器； 2、软件： PC机操作系统（WINDOWS 2000）; ARM Developer Suite v1.2； Multi-ICE V2.2.5(Build1319)； 四、基础知识 1、掌握在ADS集成开发环境中编写和调试程序的基本过程。 2、了解ARM 应用程序的框架结构； 3、了解数码管的显示原理； 五、实验说明 1、LED显示原理 发光二极管数码显示器简称LED显示器。LED显示器具有耗电低、成本低、配置简单灵活、安装方便、耐震动、寿命长等优点，目前广泛应用于各类电子设备之中。 7段LED由7个发光二极管按“日”字排列。所有发光二极管的阳极连接在一起称共阳极接法，阴极连接在一起称为共阴极接法。一般共阴极可以不需要外接电阻。 其中各二极管的排列如上图在共阳极接法中，如果显示数字“5”，需要在a、c、d、f、g端加上高电压，其它加低电压。这样如果按照dp、g、fe、d、c、b、a的顺序排列的话对应的码段是：6DH。其它的字符同理可以得到。
2、数码管显示驱动 数码管的显示一般有动态显示和静态显示两大类，另外按照驱动方式又分串行驱动和并行驱动两种方式。串行驱动主要是提供串－并转换，减少控制线数量；并行驱动对每一个段提供单独的驱动，电路相对简单。这方面参看数字电路相关内容。 下面主要介绍静态显示和动态显示: 1）静态显示： LED数码管采用静态接口时，共阴极或共阳极节点连接在一起地或者接高电平。每个显示位的段选线与一个8位并行口线相连，只要在显示位上的段选位保持段码电平不变，则该位就能保持相应的显示字符。这里的8位并行口可以直接采用并行I/O口，也可以采用串行驱动。相应的电路如下： 很明显采用静态显示方式要求有较多的控制端（并行）或较复杂的电路（串行）。但是在设计中对器件的要求低。
信息工程学院实验报告 课程名称：微机原理与接口技术 实验项目名称：键盘扫描及显示实验 实验时间： 班级： 姓名： 学号： 一、实 验 目 的 1. 掌握 8254 的工作方式及应用编程。 2. 掌握 8254 典型应用电路的接法。 二、实 验 设 备 了解键盘扫描及数码显示的基本原理，熟悉 8255 的编程。 三、实 验 原 理 将 8255 单元与键盘及数码管显示单元连接，编写实验程序，扫描键盘输入，并将扫描结果送数码管显示。键盘采用 4×4 键盘，每个数码管显示值可为 0～F 共 16 个数。实验具体内容如下：将键盘进行编号，记作 0～F ，当按下其中一个按键时，将该按键对应的编号在一个数码管上显示出来，当再按下一个按键时，便将这个按键的编号在下一个数码管上显示出来，数码管上可以显示最近 6 次按下的按键编号。 键盘及数码管显示单元电路图如图 7-1 和 7-2 所示。8255 键盘及显示实验参考接线图如图 7-3 所示。 图 7-1 键盘及数码管显示单元 4×4 键盘矩阵电路图 成 绩： 指导老师(签名)：
图 7-2 键盘及数码管显示单元 6 组数码管电路图 图 7-3 8255 键盘扫描及数码管显示实验线路图 四、实验内容与步骤 1. 实验接线图如图 7-3 所示，按图连接实验线路图。
图 7-4 8255 键盘扫描及数码管显示实验实物连接图 2.运行 Tdpit 集成操作软件，根据实验内容，编写实验程序，编译、链接。 图 7-5 8255 键盘扫描及数码管显示实验程序编辑界面 3. 运行程序，按下按键，观察数码管的显示，验证程序功能。 五、实验结果及分析： 1. 运行程序，按下按键，观察数码管的显示。
实验一七段数码显示译码器 一、实验目的 1.学会的破解quartusII方法并破解机房电脑。 2.掌握七段数码管显示的工作原理并能够用verilog语言编程。 3.初步了解quartusII建立程序编译、仿真及下载的操作流程并学会七段数码显示译码器的 Verilog硬件设计。 二、实验原理 7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能做十进制BCD译码，然而数字系统中的处理和运算都是二进制，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。本实验中的7段译码管输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右 三、实验内容 1、实现BCD/七段显示译码器的“ Verilog ”语言设计。 说明：7段显示译码器的输入为：IN0…IN3共4根， 7段译码器的逻辑表，同学自行设计，要求实现功能为：输入“ 0…15 ”（二进制）输出“ 0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。 2、使用工具为译码器建立一个元件符号 3、设计仿真文件，进行验证。 4、编程下载并在实验箱上进行验证。 四、实验步骤 第一步破解quartusII 1.在安装目录找到本机中关于quartusII的证书文件 2.运行未破解的quartusII，在【tools】>【license setup】路径下的倒数第三行中找到本机 网卡号并复制； 3.以记事本方式打开证书文件，在编辑替换中将证书文件中host id后面的号码替换为上一 步复制的内容,保存退出； 4.在quartusII中打开【tools】>【license setup】中找到证书所在路径并打开单击ok即完成 破解。 证书所在目录license setup选项
译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。
Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6
(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10
八位七段数码管动态显示电路的设计 一、实验目的 1、了解数码管的工作原理。 2、学习七段数码管显示译码器的设计。 3、学习VHDL的CASE语句及多层次设计方法。 二、实验原理 七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图4-4-1所示。 图4-1 静态七段数码管 由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。共阳极性的数码管与之相么。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。 三、实验内容 本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相应的键值。在实验中时，数字时钟选择1024HZ作为扫描时钟，用四个拨动开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。 四、实验步骤 1、打开QUARTUSII软件，新建一个工程。 2、建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。 3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光 盘中提供的示例程序。 4、编写完VHDL程序后，保存起来。方法同实验一。
5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。 6、编译仿真无误后，根据用户自己的要求进行管脚分配。分配完成后，再进行全编译 一次，以使管脚分配生效。 7、根据实验内容用实验导线将上面管脚分配的FPGA管脚与对应的模块连接起来。 如果是调用的本书提供的VHDL代码，则实验连线如下： CLK：FPGA时钟信号，接数字时钟CLOCK3，并将这组时钟设为1024HZ。 KEY[3..0]：数码管显示输入信号，分别接拨动开关的S4，S3，S2，S1。 LEDAG[6..0]：数码管显示信号，接数码管的G、F、E、D、C、B、A。 SEL[2..0]：数码管的位选信号，接数码管的SEL2、SEL1、SEL0。 8、用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与 自己的编程思想一致。 五、实验现象与结果 以设计的参考示例为例，当设计文件加载到目标器件后，将数字信号源模块的时钟选择为1464HZ，拨动四位拨动开关，使其为一个数值，则八个数码管均显示拨动开关所表示的十六进制的值。
哈夫曼编码译码器实验报告(免费)
————————————————————————————————作者：————————————————————————————————日期：
问题解析与解题方法 问题分析： 设计一个哈夫曼编码、译码系统。对一个ASCII编码的文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将编码文件译码还原为一个文本文件。 （1）从文件中读入任意一篇英文短文（文件为ASCII编码，扩展名为txt）； （2）统计并输出不同字符在文章中出现的频率（空格、换行、标点等也按字符处理）；（3）根据字符频率构造哈夫曼树，并给出每个字符的哈夫曼编码； （4）将文本文件利用哈夫曼树进行编码，存储成压缩文件（编码文件后缀名.huf）（5）用哈夫曼编码来存储文件，并和输入文本文件大小进行比较，计算文件压缩率；（6）进行译码，将huf文件译码为ASCII编码的txt文件，与原txt文件进行比较。 根据上述过程可以知道该编码译码器的关键在于字符统计和哈夫曼树的创建以及解码。 哈夫曼树的理论创建过程如下： 一、构成初始集合 对给定的n个权值{W1,W2,W3,...,Wi,...,Wn}构成n棵二叉树的初始集合 F={T1,T2,T3,...,Ti,...,Tn}，其中每棵二叉树Ti中只有一个权值为Wi的根结 点，它的左右子树均为空。 二、选取左右子树 在F中选取两棵根结点权值最小的树作为新构造的二叉树的左右子树，新二 叉树的根结点的权值为其左右子树的根结点的权值之和。 三、删除左右子树 从F中删除这两棵树，并把这棵新的二叉树同样以升序排列加入到集合F中。 四、重复二和三两步， 重复二和三两步，直到集合F中只有一棵二叉树为止。 因此，有如下分析： 1.我们需要一个功能函数对ASCII码的初始化并需要一个数组来保存它们； 2.定义代表森林的数组，在创建哈夫曼树的过程当中保存被选中的字符，即给定报文 中出现的字符,模拟哈夫曼树选取和删除左右子树的过程； 3.自底而上地创建哈夫曼树，保存根的地址和每个叶节点的地址，即字符的地址，然 后自底而上检索，首尾对换调整为哈夫曼树实现哈弗曼编码； 4.从哈弗曼编码文件当中读入字符，根据当前字符为0或者1的状况访问左子树或者 右孩子，实现解码； 5.使用文件读写操作哈夫曼编码和解码结果的写入； 解题方法： 结构体、数组、类的定义： 1.定义结构体类型的signode 作为哈夫曼树的节点，定义结构体类型的hufnode 作为
数字显示译码器 在数字系统中，常需要将数字、文字或符号等直观地显示出来。能够显示数字、文字或符号的器件称为显示器。数字电路中的数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器为数字显示译码器。 数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管（LED）显示器、荧光显示器、液晶显示器、气体放电管显示器等。目前应用较广泛的是由发光二极管构成的七段数字显示器。 ①七段数字显示器 图6-53为发光二极管构成的七段数字显示器。它是将七个发光二极管（小数点也是一个发光二极管，共八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。 （a）（b） 图6-53 七段数字显示器 （a）数字显示器（b）显示的数字 根据七个发光二极管的连接形式不同，七段数字显示器分为共阴极和共阳极接法两种。 （a）（b） 图6-54 七段数字显示器的内部接法 （a）共阳极（b）共阴极 图6-54（a）是共阳极接法，它是将七个发光二极管的阳极连在一起作公共端，使用时要接高电平。发光二极管的阴极经过限流电阻接到输出低电平有效的七段译码器相应的输出端。 图6-54（b）所示是共阴极接法，它是将七个发光二极管的阴极连在一起作公共端，使用时要接低电平。发光二极管的阳极经过限流电阻接到输出高电平有效的七段译码器相应的输出端。 改变限流电阻的阻值，可改变发光二极管电流的大小，从而控制显示器的发
单片机实验——数码管显示
数码管显示 一、数码管静态显示 1、电路图 图1 2、电路分析 该电路采用串行口工作方式进行串行显示实验，串行传输数据为8位，只能从RXD端输
入输出，TXD端用于输出同步移位脉冲。当CPU 执行一条写入发送缓冲器SBUF的指令时，产生一个正脉冲，串行口开始将发送缓冲器SBUF 中的8位数据按照从低位到高位依次发送出去，8位数据发送完毕，发送结束标志TI置1，必须由软件对它清0后才能启动发送下一帧数据。 因此，当输完8个脉冲后，再一次来8个脉冲时，第一帧的8位数据就移到了与之相连的第二个74LS164中，其他数据依此类推。 3、流程图
发送数据 二、数码管动态显示 1、电路图
图2 2、电路分析 R1-R7电阻值计算：一个7-seg 数码管内部由8段LED 组成，因此导通电压和电流与LED 灯相同，LED 导通压降大概在 1.5V-2.2V ，电流3mA-30mA ，单片机的工作电压是5V ， 所以 一般取Rmin 和Rmax 中间值，330Ω、470Ω、510Ω。 由于P0口内部没有上拉电阻，所以在P0 口接1003025Im min 1325Im max =-===-==mA V V an U R K mA V V in U R
排阻，上拉电压。如果没有排阻的话，接上拉电阻时需要考虑数码管的电流，如果太小的话，是驱动不了数码管的。如图3： 发现电流大于5mA时，数码管才能亮，与前面电流最小3mA不符，因此计算数码管电流时使其在10mA-20mA之间，确保能驱动数码管亮。 两个74HC573实现对六位数码管的段选和位选，控制端为LE(第11脚)。 3、思路分析 先使第一个573输出同步，把数据送入573中，然后锁存，第二个573输出同步，打开第一个数
实验三译码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，电脑一台，74LS20，74LS138。 三、实验内容 （1）利用3-8译码器74LS138和与非门74LS20实现函数： 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： 按Figure 1所示的电路连接。并用Multisim进行仿真，将结果对比。
Figure 1 (2) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 导线测试，在各端子上移动即可。在multisim中仿真电路连接如Figure 2所示（实 验台上的电路没有接下面的两个8灯LED）： Figure 2 四、实验结果 (1) 利用3-8译码器74LS138和与非门74LS20实现函数。
输入，由可知，小灯应该亮。测试结果如Figure 1所示。输入，分析知小灯应该灭，测试结果如Figure 2所示。输入 ，分析知小灯应该亮，测试结果如Figure 3所示。 Figure 4 Figure 5
Figure 6 同理测试，得到结果列为下面的真值表： A B C Y 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 与所要实现的逻辑功能相一致。 (2) 用两片74LS138组成4-16线译码器。 进行测试，得到的结果列为真值表如下： G1 A B C 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
十六进制七段数码显示译码器 一、实验目的：学习7段数码显示器的Verilog硬件设计。 二、实验原理：7段数码显示器是纯组合电路。通常的小规模专用IC，如74 或4000系列的器件只能做十进制BCD码译码器（其真值表如图（1）所示），然而数字系统中的数据处理和运算都是二进制的，所以输出表达式都是十六进制的，为了满足十六进制的译码显示，最方便的方法就是利用Verilog译码程序在FPGA/CPLD中来实现。所以首先要设计一段程序。设输入的4位码为A[3:0]，输出控制7段共阴数码管（如图（2）所示）的7位数据为LED7S[6:0]。输出信号LED7S的7位接共阴数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，然后将LED7S改为8位输出。 图（2）7段共阴数码管 三、实验任务：将设计好的Verilog译码器程序在Quartus II上进行编辑、 编译、综合、适配、仿真，给出其所有信号的时序仿真波形图（注意仿真波形输入激励信号的设置）。提示：设定仿真激励信号是用输入总线的方式给出输入信
号的仿真数据。 四、实验步骤： （一）、建立工作库文件和编辑设计文文件 任何一项设计都是一项Project（工程），而把一个工程下的所有文件放在一个文件夹内是一个非常好的习惯，以便于我们整理，利用和提取不同工程下的文件，而此文件夹将被EDA软件默认为Work Library（工作库），所以第一步先根据自己的习惯，建立个新的文件夹。 （1）新建文件夹：我的习惯在D盘建立并保存工程，我将文件夹取名Test， （2）输入源程序：打开Quartus II，选择菜单File-->New-->Design Files-->VerilogHDL File-->OK(如图1所示) 代码如下： module DECL7S(A,LED7S); input[3:0] A; output[6:0] LED7S; reg[6:0] LED7S; always@(A ) case(A) 4'b0000 :LED7S<=7'b0111111; 4'b0001 :LED7S<=7'b0000110; 4'b0010 :LED7S<=7'b1011011; 4'b0011 :LED7S<=7'b1001111; 4'b0100 :LED7S<=7'b1100110; 4'b0101 :LED7S<=7'b1101101; 4'b0110 :LED7S<=7'b1111101; 4'b0111 :LED7S<=7'b0000111; 4'b1000 :LED7S<=7'b1111111; 4'b1001 :LED7S<=7'b1101111; 4'b1010 :LED7S<=7'b1110111;
综合课程设计实验报告 班级： 姓名： 学号：11 指导老师：
实验名称： 拨码开关输入数码管显示实验 实验要求： 1. 掌握数码管显示原理 2. 掌握拨码开关工作原理 3. 通过FPGA用拨码开关控制数码管显示 实验目标： 4位拨码开关分别对应4位数码管，拨动任意1位开关，对应的数码管将显示数字1，否则显示数字0。 实验设计软件 Quartus II 实验原理 1.数码管显示模块 电路原理图：
如图所示，数码管中a,b,c,d,e,f,g,dp分别由一个引脚引出，给对应的引脚高电平，则对应引脚的LED点亮，故我们在程序中可以设定一个8位的二进制数reg【7:0】h，每一位对应一个相应的引脚输出，那么我们就可以通过对x的赋值，控制对应的8个LED亮灭的状态进行数字显示。例如，如果我们显示数字2，则在数码管中，a、b、d、e、g亮，c、f、dp不亮，则显示的是数字2，即h=’b代表显示数字2。 2.拨码开关模块 电路原理图： 拨码开关有8个引脚，每个引脚对应于数码管的一个LED灯，当拨码开关的一个引脚是高电平时，则对应的数码管一个LED灯亮，其他7个LED等不亮。通过此原理来实现数码管的LED灯亮暗情况从而实现数码管的数字显示。例如当第一个拨码接通时，此时输入信号为8'b对应的数码管的输出信号为out=8'b，此时相当于数码管a,b,c,d,e,f,g亮，7段数码管全部显示，显示的数字为8。 程序代码 module bomakaiguan(out,key_in,clk); assign p='b1111; output[7:0] out=8'b; input[7:0] key_in; input clk; reg[7:0] out; always @(posedge clk) begin case(key_in) 8'b: out=8'b;
数电实验报告 实验三译码器及其应用 一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成组合电路的方法。 4、学习译码器的扩展。 二、实验仪器 1、数字逻辑电路实验板 1块 2、74HC138 3-8线译码器 2片 3、74HC20 双4输入与非门 1片 三、实验原理 1、中规模集成译码器74HC138 74HC138是集成3线－8线译码器，在数字系统中应用比较广泛。图3－1是其引脚排列。 其中 A2 、A1 、A0 为地址输入端， 0Y～ 7Y为译码输出端，S1、2S、3S为使能端。74HC138真值表如下： 74HC138引脚图为：
74HC138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中： 2、译码器应用 因为74HC138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输 出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。 四、实验内容 1、译码器74HC138 逻辑功能测试 （1）控制端功能测试 测试电路如图：
按上表所示条件输入开关状态。观察并记录译码器输出状态。 LED指示灯亮为0，灯不亮为1。 （2）逻辑功能测试 将译码器使能端S1、2S、3S及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个 输出端Y7 Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按下表逐项测试74HC138的逻辑功能。 2、用74HC138实现逻辑函数 Y=AB+BC+CA 如果设A2=A，A1=B，A0=C，则函数Y的逻辑图如上所示。用74HC138和74HC20各一块在实验箱上连接下图线路。并将测试结果下面的记录表中。
七段数码显示译码器设计 实验目的: 学习7段数码显示译码器设计，学习VHD啲多层次设计方法。 二、实验原理： 七段数码管由8个（a,b,c,d,e,f,g,dp ）按照一定位置排列的发光二极管构成, 通常采取共阴极或者共阳极的设计，将8个二极管的同一极接在一起，通过分别控制另外的8个电极的电平，使二极管导通（发光）或截止（不发光）。 七段数码显示译码器的功能就是根据需要显示的字符，输出能够控制七段数 码管显示出该字符的编码。 三、实验内容： 1）用VHDL设计7段数码管显示译码电路，并在VHDL苗述的测试平台下对译码器进行功能仿真，给出仿真的波形。 CNT46 DECL7S A[.iu . 0] LED??[4B . ay rstG ObiitCl 程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SMG IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END; ARCHITECTURE ONE OF SMG IS BEGIN PROCESS(A) BEGIN
CASE A IS WHEN"0000"=>LED7S<="0111111"; WHEN"0001"=>LED7S<="0000110"; WHEN"0010"=>LED7S<="1011011"; WHEN"0011"=>LED7S<="1001111"; WHEN"0100"=>LED7S<="1100110"; WHEN"0101"=>LED7S<="1101101"; WHEN"0110"=>LED7S<="1111101"; WHEN"0111"=>LED7S<="0000111"; WHEN"1000"=>LED7S<="1111111"; WHEN"1001"=>LED7S<="1101111"; WHEN"1010"=>LED7S<="1110111"; WHEN"1011"=>LED7S<="1111100"; WHEN"1100"=>LED7S<="0111001"; WHEN"1101"=>LED7S<="1011110"; WHEN"1110"=>LED7S<="1111001"; WHEN"1111"=>LED7S<="1110001"; WHEN OTHERS=>NULL; END CASE; 仿真波形:
EDA设计课程实验报告 实验题目：数码管动态显示实验 学院名称： 专业：电子信息工程 班级： 姓名：高胜学号 小组成员： 指导教师： 一、实验目的 学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。 二、设计任务及要求
1、在SmartSOPC实验箱上完成数码管动态显示自己学号的后八个数字。 2、放慢扫描速度演示动态显示的原理过程。 三、系统设计 1、整体设计方案 数码管的八个段a,b,c,d,e,f,g,h（h是小数点）都分别连接到SEG0~SEG7，8个数码管分别由八个选通信号DIG0~DIG7来选择，被选通的数码管显示数据，其余关闭。如果希望8个数码管显示希望的数据，就必须使得8个选通信号DIG0~DIG7分别被单独选通，并在此同时，在段信号输入口SEG0~SEG7加上该对应数码管上显示的数据，于是随着选通信号的扫描就能实现动态扫描显示的目的。虽然每次只有1个数码管显示，但只要扫描显示速率足够快，利用人眼的视觉余辉效应，我们仍会感觉所有的数码管都在同时显示。 2、功能模块电路设 （1）输入输出模块框图（见图1） 图1 （2）模块逻辑表达（见表1） 表1（数码管显示真值表） clk_1k dig seg ↑01111111 C0 ↑10111111 F9
注：数码管显示为01180121 （3）算法流程图（见图2） （4）Verilog源代码 module scan_led(clk_1k,d,dig,seg); //模块名scan_led input clk_1k; //输入时钟 input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚
BCD七段显示译码器 1.什么是BCD码？ 2.理解二进制？十进制？十六进制？ BCD码（Binary-Coded Decimal?）也称二进码十进数或二-十进制代码。用4位二进制数来表示1位十进制数中的0~9这10个数码。是一种二进制的数字编码形式，用二进制编码的十进制代码。BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。这种编码技巧最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免却使电脑作浮点运算时所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码亦很常用。 发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7条线段围成0-9字型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。 LED数码管有共阳、共阴之分。图 (a)是共阴式LED数码管的原理图，图 (b)是其表示符号。使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图 (c)所示。 数字显示译码器
BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以Fa~Fg表示)，也称4—7译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e 段，故译码器的输出应为Fa~Fg=0110011，这也是一组代码，常称为段码。同理，根据组成0~9这10个字形的要求可以列出8421BCD七段译码器的真值表，见表4 - 12(未用码组省略)。 BCD七段译码器就是根据上述原理组成的，只是为了使用方便，增加了一些辅助控制电路。这类集成译码器产品很多，类型各异，它们的输出结构也各不相同，因而使用时要予以注意。图(c)是BCD七段译码器驱动LED数码管(共阴)的接法。
译码器实验报告 译码器(decoder)是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD 码译码两类；显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动LED和驱动LCD两类。 译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。 在图1中，74138是一种3线—8线译码器，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。 图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。
图3表明如何将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。 在图4中，7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。 图5位BCD—七段显示译码器电路，LED数码管将显示与BCD码对应的十进制数0—9。因为显示译码器电路输出高电平，所以应该采用共阴极LED数码管。 编码与译码的过程刚好相反。通过编码器可对一个有效输入信号生成一组二进制代码。有的编码器设有使能端，用来控制允许编码或禁止编码。 优先编码器的功能是允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最
七段显示译码器7448功能,引脚图及应用电路 数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来。图8-51所示为七段显示译码器7448的引脚图，输入A3 、A2 、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端、、，以增强器件的功能，扩大器件应用。7448的真 值表如表8-20所示。 从功能表可以看出，对输入代码0000，译码条件是：灯测试输入和动态灭零输入同时等于1，而对其他输入代码则仅要求=1，这时候，译码器各段a～g输出的电平是由输入代码决定的，并且满 足显示字形的要求。 图8-51 7448引脚图
表8-20 7448功能表 灯测试输入低电平有效。当= 0时，无论其他输入端是什么状态，所有输出a～g均为1，显示字形8。该输入端常用于检查7448 本身及显示器的好坏。 动态灭零输入低电平有效。当=1，，且输入代码时，输出a ～g均为低电平，即与0000码相应的字形0不显示，故称“灭零”。 利用=1与= 0，可以实现某一位数码的“消隐”。 灭灯输入／动态灭零输出是特殊控制端，既可作输入，又可作输出。当作输入使用，且= 0时，无论其他输入端是什么电平，所有输出a～g均为0，字形熄灭。作为输出使用时，受和控制，只
有当，，且输入代码时，，其他情况下。该端主要用于显示多 位数字时多个译码器之间的连接。 【例8-13】七段显示器构成两位数字译码显示电路如图8-52所示。当输入8421BCD码时，试分析两个显示器分别显示的数码范围。 图8-52 两位数字译码显示电路解：图8-52所示的电路中，两片7448的均接高电平。由于7448(1)的，所以，当它的输入代码为0000时，满足灭零条件，显示器(1)无字形显示。7448(2)的，所以，当它的输入代码为0000时，仍能正常显示，显示器(2)显示0。而对其他输入代码，由于，译码器都可 以输出相应的电平驱动显示器。 根据上述分析可知，当输入8421BCD码时，显示器(1)显示的数码范围为1～9，显示器(2)显示的数码范围为0～9。 工作电压:5V
译码器： 译码器是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。 概述： 译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。 根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。 分类： 二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码； 代码转换译码器，是从一种编码转换为另一种编码； 显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。 变量译码： 变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。
工作原理： 译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。 在图1中，74138是一种3线—8线译码器，三个输入端CBA 共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。 图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。 图3表明如何将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D 输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。 在图4中，7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均